KR20100036318A

KR20100036318A - 기판 장치의 설계 또는 시뮬레이션에 있어서 보호용 전압 절환형 절연 물질을 포함하기 위한 시스템 및 방법

Info

Publication number: KR20100036318A
Application number: KR1020107000760A
Authority: KR
Inventors: 렉스 코소우스키; 로버트 플레밍
Original assignee: 쇼킹 테크놀로지스 인코포레이티드
Priority date: 2007-06-13
Filing date: 2007-09-25
Publication date: 2010-04-07
Also published as: TWI386827B; US20100281453A1; WO2008153584A1; US20100281454A1; CN101689212A; JP2010529688A; TW200919245A; US20080313576A1; CN101689212B; EP2171622A1; US7793236B2

Abstract

기판 장치 상에서의 과도 전기적인 이벤트를 처리하기 위한 하나 이상의 기준을 확인함으로써 기판 장치가 설계된다. 상기 하나 이상의 기준은 설계자로부터 제공된 입력에 적어도 부분적으로 기초할 수 있다. 상기 하나 이상의 기준으로부터, 상기 기판 장치의 적어도 일부 상이나 그 내부의 레이어로서 VSD 물질을 통합하기 위한 하나 이상의 특성이 결정될 수 있다. 상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 기판의 하나 이상의 컴포넌트를 보호하기 위해 배치될 수 있다.

Description

기판 장치의 설계 또는 시뮬레이션에 있어서 보호용 전압 절환형 절연 물질을 포함하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR INCLUDING PROTECTIVE VOLTAGE SWITCHABLE DIELECTRIC MATERIAL IN THE DESIGN OR SIMULATION OF SUBSTRATE DEVICES}

본 출원은 "전압 절환형 절연 물질을 이용하여 전자 장치를 프로그램적으로 설계하기 위한 시스템 및 방법"이라는 제목의 2007년 6월 13일자 미국 특허출원 제60/943,556호에 대한 우선권의 이익을 주장하며, 상기 언급한 우선권 출원은 그 전부가 여기에 참고로 편입된다.

여기에서 기술하는 실시형태는 전기 장치의 설계나 시뮬레이션에 적용된다. 특히, 여기에 기술하는 실시형태는 기판 및 기타 전기 장치의 설계나 시뮬레이션에 있어서 보호용의 전압 절환형 절연 물질을 포함하기 위한 시스템 및 방법에 적용되는 것이다.

전자 설계 자동화(Electronic Design Automation, EDA) 소프트웨어 및 유사한 프로그램 도구는 전자 장치 상의 컴포넌트에 대한 설계 및/또는 시뮬레이션을 가능하게 한다. 그러한 장치의 예로는 인쇄 회로 보드(Printed Circuit Board, PCB)와 집적 회로 혹은 반도체 패키지가 포함된다. 이와 같은 도구로 제공되는 일반적인 기능에는 도식적인 엔트리, 동작 모델링(Behavior Modeling), 회로 시뮬레이션, 풀 커스텀 레이아웃(Full Custom Layout), 물리적 검증, 추출 및 백 애노테이션(Back-annotation)이 포함된다. 주로 아날로그, 혼합형 신호, 무선 주파 통신 컴포넌트("RF") 및 표준 셀 혹은 메모리 설계를 위해 주로 사용되고 있다. EDA 소프트웨어는 (ⅰ) 그러한 장치의 테스트, 배치 및 라우팅(Routing)을 포함하여 집적 회로 장치를 형성하고 (ⅱ) 기능 검증을 시뮬레이션하는 것과 같은 동작을 위하여 사용할 수도 있다.

여기에서 설명하는 실시형태는 전압 절환형 절연(Voltage Switchable Dielectric, "VSD") 물질을 보호용 구성으로서 통합하기 위하여 전기적 소자를 수용하는 기판의 프로그램적인 설계나 시뮬레이션을 제공한다. 특히, VSD 물질은 정전기 방전(Electrostatic Discharge, ESD)과 같은 과도 전기적인 상태에 대한 보호를 제공하는 목적을 위해 기판 장치의 설계에 통합될 수 있다. 이러한 측면에서, 여기에서 설명하는 실시형태는 기판 장치를 설계 및/또는 시뮬레이션하기 위한 컴퓨터 시스템이나 프로그램 프로세스의 일부로서 사용될 수 있다. 예컨대, 하나 이상의 실시형태는 EDA 프로그램의 일부로서 구현될 수 있으며, 이는 일반적으로 PCB, 디스플레이 장치 및 후판, 집적 회로 장치, 반도체 컴포넌트 및 장치를 포함하여 전자 장치와 시스템을 설계하고 제조하기 위해 사용된다.

일반적으로 VSD 물질은 (ⅰ) VSD 물질이 제공되는 환경이나 상황에서 상당한 에너지나 어떤 임계 전압이 부재하는 때에는 절연체로서 동작하고, (ⅱ) 임계 전압 레벨을 초과하는 전압이 인가된 경우에는 도전체로 되는 속성을 나타내는 물질을 가리킨다. 임계 전압 레벨은 다양한 종류의 VSD 물질에 따라 다를 수 있지만, VSD 물질의 주변 환경의 동작 전압을 일반적으로는 초과한다. 이러한 절환형 속성의 결과, VSD 물질은 과도 전기적인 이벤트, 가장 대표적으로는 정전기 방전(ESD)으로부터 보호할 수 있는 과도 전기적인 접속을 형성하기 위해 배치될 수 있다.

여기에서 기술하는 실시형태는 ESD 이벤트가 통상적으로 수 암페어 내지 수십 암페어의 피크 전류의 세기를 가지며 수백 볼트에서 수만 볼트까지의 범위라는 점을 감안하고 있다. ESD 이벤트는 전력(전압과 전류의 곱)은 높고, ESD 이벤트가 피코초 내지 수 나노초 동안 지속될 뿐이기 때문에 낮은 에너지 이벤트(에너지는 전압, 전류 및 시간의 곱이기 때문)이다. VSD 물질이 고전압 펄스로 "온" 상태로 트리거될 때 전류는 두께를 갖는 물질을 통해 흐르기 시작한다.

일부 장치나 구조물은 소정 두께의 장치 상에서 혹은 그 내부에 VSD 물질의 레이어를 포함함으로써 ESD 이벤트에 대처하는 것이 가능하다. 종래의 방법은 인쇄 회로 보드의 두께 내에 레이어를 포함하도록 VSD 물질을 형성하는 것을 제안한다. 그러한 레이어는 도전성 소자로서 비아(Vias)를 통하여 전류를 운반하는 소자나 다양한 전기적 리드(Lead)에 연결될 수 있다. 미국특허 제6,797,145호(여기에 그 전부가 참고로 편입됨)는 VSD 물질을 도전성 소자를 도금(Plating, 플레이팅)하기 위해 사용할 수 있도록 하는 방식으로 전류를 운반하는 구조물 내에 VSD 물질을 구현하기 위한 기술을 설명한다. 또한 그러한 도금 기술은 장치로 하여금 ESD 이벤트를 처리하기 위한 일부 기능을 가질 수 있도록 할 수 있다.

미국특허출원 제11/881,896호 및 미국특허출원 제11/829,951호에 기술된 것을 포함하여, 수많은 VSD 물질의 예들이 존재하는데, 상기 2개의 출원은 모두 그 전부가 각각 참고로 편입되어 있다. VSD 물질은 또한 SURGX CORPORATION(LITTLEFUSE INC.가 소유하고 있음)에 의해 제조되는 "SURGX"라는 명칭으로 판매되는 상업적으로 이용 가능한 제품을 포함할 수 있다. VSD 물질은 비선형 저항을 갖는 물질로서 추가적으로 특징지어질 수 있다.

나아가, 하나 이상의 실시형태에 따르면, VSD 물질은 그 조성에 있어서 균일한 특성을 갖는 반면에, 설명한 바와 같은 전기적 특성을 나타낸다. 그러한 실시형태에서, VSD 물질은 실질적으로 균일하게 분포하는 도체 및/또는 반도체 물질을 포함하는 매트릭스(Matrix)나 바인더(Binder)로 구성된다.

여기에서 사용하는 바와 같이, 기판이나 기타 장치의 "설계 단계" 혹은 "시뮬레이션 단계"는 그러한 기판 및 장치의 데이터 표시를 나타낸다.

제시하는 설명 및 예에 있어서, 특성 전압(Characteristic Voltage) 레벨 및 임계값은 수많은 변수에 의해 영향을 받을 수 있는 실험적 조건으로부터 결정되는 가정적인 값이다. 마찬가지로, 본 출원에서 기술하는 값들은 밀도의 속성에 대한 경우처럼 물리적인 확정성으로 이해되어서는 안된다.

여기에서 설명하는 실시형태는 기판 장치의 설계나 시뮬레이션에 대한 시스템 혹은 방법을 제공한다. 특히, 여기에서 설명하는 다수의 실시형태들은 기판 장치의 설계나 시뮬레이션 단계의 측면에서 존재하거나 구현된다. 설계나 시뮬레이션 단계에서는, 여기에서 설명하는 하나 이상의 실시형태를 실행하기 위하여 실제의 기판 장치를 필요로 하지 않는다. 그보다는, 설계나 시뮬레이션 단계의 측면에서 여기에 설명하는 실시형태들은 기판 장치, VSD 물질, 기판 장치의 컴포넌트 및 소자의 데이터 표시 및 다양한 조건 하에서 그러한 컴포넌트/소자/VSD 물질의 양상을 이용할 수 있다.

일 실시형태에서, 기판 장치는 해당 기판 장치 상에서의 과도 전기적인 이벤트를 처리하기 위한 하나 이상의 기준을 확인함으로써 설계된다. 상기 하나 이상의 기준은 설계자로부터 제공된 입력에 적어도 부분적으로 기초할 수 있다. 상기 하나 이상의 기준으로부터, 하나 이상의 특성이 기판 장치의 적어도 일부 상에서나 그 내부의 레이어로서 VSD 물질을 통합하기 위하여 결정될 수 있다. VSD 물질의 레이어는 과도 전기적인 상태로부터 해당 기판의 하나 이상의 컴포넌트를 보호하기 위해 배치될 수 있다.

다른 실시형태에서는, (제조와는 동떨어진 설계나 시뮬레이션을 위한 시스템이보다는) 기판 장치를 제조하기 위한 시스템이 제공된다. 본 시스템은 인터페이스, 메모리 리소스 및 프로세스 리소스(Processing Resource)를 포함할 수 있다. 상기 인터페이스는 설계자로부터 하나 이상의 기준을 수신한다. 메모리 리소스는 다양한 타입의 VSD 물질 및/또는 기판에 관한 정보를 저장한다. 프로세스 리소스는 (ⅰ) 상기 기판 장치 상에서의 과도 전기적인 이벤트의 처리를 위하여 하나 이상의 기준을 확인하고, (ⅱ) 상기 기판 장치의 적어도 일부 상이나 그 내부의 레이어로서 VSD 물질을 통합하기 위한 하나 이상의 특성을 상기 하나 이상의 기준으로부터 결정하기 위하여, 상기 메모리에 저장된 상기 정보와 상기 입력을 이용하도록 구성될 수 있다. 상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 기판의 하나 이상의 컴포넌트를 보호하기 위해 배치된다.

나아가, 일 실시형태는 설계나 시뮬레이션 단계 중 기판 장치를 설계하는 것을 제공한다. 설계자와의 상호 작용에 응답하여, 과도 전기적인 이벤트가 발생하는 경우 보호용 전기적 경로를 제공하는 기판 장치 상에서 복수의 위치가 선택된다. 상기 복수의 위치 각각에 있어서, 상기 선택된 위치에서 VSD 물질의 레이어의 치수가 결정된다. 상기 VSD 물질의 레이어의 치수는 상기 VSD 물질의 레이어를 절연 상태에서 도전 상태로 절환하기 위하여 요구되는 에너지의 임계치에 적어도 부분적으로 기초하여 선택된다. 상기 VSD 물질이 상기 도전 상태인 경우, 상기 VSD 물질은 상기 보호용 전기적 경로에 하나 이상의 컴포넌트를 상호 접속한다.

다른 실시형태는 기판 장치 상에서 접속 가능한 하나 이상의 전기적 컴포넌트의 간격을 결정하는 것을 제공한다. 일 실시형태에서, 보호용 전기적 경로에 의하여 과도 전기적인 이벤트로부터 보호되어야 하는 전기적 컴포넌트에 대해 하나 이상의 전기적 내성(Tolerance)이 확인된다. 상기 전기적 컴포넌트와 상기 보호용 전기적 경로 간에 갭 이격(Gap Separation)을 제공하는 VSD 물질의 레이어가 확인될 수 있다. 상기 VSD 물질은 임계 레벨을 초과하는 에너지의 양의 적용으로 절연 상태에서 도전 상태로 절환 가능하며, 상기 임계 레벨은 상기 VSD 물질의 치수에 적어도 부분적으로 의존할 수 있다. 일 실시형태에서, 상기 VSD 물질을 절환하게 하는 에너지의 양에 대한 임계 레벨이 상기 전기적 컴포넌트의 상기 하나 이상의 내성보다 작도록 상기 갭 이격의 치수를 정하거나 사이즈를 조절한다.

다른 실시형태에 따르면, 기판의 적어도 일부분의 설계나 시뮬레이션을 가능하게 하는 시스템이 제공된다. 본 시스템은 데이터 저장부와 구성 모듈(Configuration Module)을 포함한다. 상기 데이터 저장부는 제 1 타입의 VSD 물질을 나타내는 제 1 엔트리를 상기 제 1 VSD 물질의 하나 이상의 속성으로 참조하는 데이터를 관리한다. 상기 제 1 VSD 물질의 상기 하나 이상의 속성은 지정된 길이당 특성 전압을 나타내는 값을 포함할 수 있다. 상기 지정된 길이당 특성 전압은 상기 제 1 VSD 물질의 지정된 길이에 걸쳐서 적용되는 경우 상기 제 1 VSD 물질을 절연 상태에서 도전 상태로 절환하게 하는 알려진 혹은 지정된 전압 레벨값에 대응할 수 있다. 상기 구성 모듈은 상기 시스템의 설계자와의 하나 이상의 상호 작용으로부터, (ⅰ) 상기 기판 혹은 상기 일부의 하나 이상의 공간적 제한에 기초하는 하나 이상의 치수 파라미터 및 (ⅱ) 상기 기판 장치의 상기 일부에서 보호되어야 하는 하나 이상의 전기적 컴포넌트에 의해 허용 가능한 전압 레벨을 결정한다. 상기 구성 모듈은 (ⅰ) 상기 기판의 적어도 일부 상에서 상기 제 1 VSD 물질의 레이어에 의해 제공되고, (ⅱ) 과도적인 이벤트에 대하여 상기 기판 상의 보호용 전기적 경로로부터 적어도 하나의 전기적 컴포넌트를 분리하는 갭 이격을 결정하도록 구성될 수 있다. 부가적으로, 상기 구성 모듈은 (ⅰ) 상기 제 1 VSD 물질을 상기 도전 상태로 절환하게 할 가능성이 있는 임계 전압 레벨을 (ⅱ) 상기 갭 이격의 크기와 상기 지정된 길이당 특성 전압에 기초하여 결정하는 것에 적어도 부분적으로 기초하여 상기 갭 이격을 결정한다. 나아가 상기 구성 모듈은 상기 임계 전압 레벨이 상기 하나 이상의 전기적 컴포넌트의 상기 허용 가능한 전압보다 작은 것을 보장할 수 있다.

일 실시형태는 기판 장치의 적어도 일부의 설계나 시뮬레이션을 가능하게 하기 위한 최적화 시스템을 추가적으로 포함한다. 본 시스템은 데이터 저장부, 구성 모듈 및 최적화 컴포넌트를 포함한다. 상기 데이터 저장부는 복수 타입의 VSD 물질에 관한 정보를 관리한다. 상기 정보는 하나 이상의 타입의 VSD 물질 각각에 대해 지정된 길이당 특성 전압을 포함할 수 있다. 상기 지정된 길이당 특성 전압은 해당 타입의 VSD 물질을 절연 상태에서 도전 상태로 절환하게 만들 가능성이 있는 VSD 물질의 특정한 타입의 지정된 길이에 걸쳐서 인가되는 전압 레벨에 대응할 수 있다. 상기 구성 모듈은 상기 시스템의 설계자와의 하나 이상의 상호 작용으로부터, (ⅰ) 상기 기판 혹은 상기 일부의 하나 이상의 공간적 제한에 기초하는 하나 이상의 치수 파라미터 및 (ⅱ) 상기 기판 장치의 상기 일부에서 보호되어야 하는 하나 이상의 전기적 컴포넌트에 의해 허용 가능한 전압 레벨을 결정하도록 구성될 수 있다. 상기 구성 모듈은 상기 복수 타입의 VSD 물질 전부 중 어느 것에 대해서도, (ⅰ) 상기 기판의 적어도 일부 상에서 해당 타입의 VSD 물질에 의해 차지되고, (ⅱ) 과도적인 이벤트에 대하여 보호용 전기적 경로로부터 적어도 하나의 전기적 소자를 분리하는 갭 이격을 결정하도록 구성된다. 상기 구성 모듈은, 상기 복수 타입의 VSD 물질 중 어느 것에 대해서라도, 상기 보호용 전기적 경로로부터 상기 적어도 하나의 전기적 소자를 분리하기 위하여 해당 VSD 물질의 레이어를 이용하기 위해 필요한 갭 이격을 결정하도록 추가적으로 구성된다. 상기 최적화 컴포넌트는 (ⅰ) 상기 복수 타입의 VSD 물질로부터 선택된 타입의 VSD 물질이나 (ⅱ) 상기 선택된 타입의 VSD 물질에 대한 갭 이격의 크기 중 적어도 하나의 선택을 하도록 구성된다. 상기 최적화 컴포넌트는 하나 이상의 최적화 기준에 기초하여 상기 선택을 수행하도록 구성될 수도 있다.

더 나아가, 하나 이상의 실시형태는 기판 장치 상에서 전압 절환형 절연 물질의 적용을 최적화하기 위한 시스템을 포함한다. 본 시스템은 인터페이스, 메모리 리소스 및 프로세스 리소스를 포함한다. 상기 인터페이스는 상기 기판 장치의 설계자로부터 하나 이상의 기준을 수신하도록 구성될 수 있다. 상기 메모리 리소스는 다양한 타입의 VSD 물질이나 상기 기판 중 적어도 하나에 관한 정보를 저장한다. 상기 프로세스 리소스는, (ⅰ) 상기 기판 장치 상에서 과도 전기적인 이벤트의 처리를 위한 하나 이상의 기준을 확인하고, (ⅱ) 상기 기판 장치의 적어도 일부 상이나 그 내부의 레이어로서 VSD 물질을 통합하기 위한 하나 이상의 특성을 상기 하나 이상의 기준으로부터 결정하기 위하여, 상기 메모리에 저장된 상기 정보 및 상기 입력을 이용하도록 구성되고, 상기 메모리 리소스 및 상기 인터페이스에 결합된다. 상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 기판의 하나 이상의 컴포넌트를 보호하도록 배치될 수 있다. 상기 기판의 적어도 일부 상에서 VSD 물질을 통합하기 위한 하나 이상의 최적화 기준이 확인된다.

부가적으로, 일 실시형태는 데이터 시스템을 포함한다. 본 데이터 시스템은 기판 장치의 설계나 시뮬레이션을 가능하게 하는 단계를 포함하는 어플리케이션을 위해 이용 가능하다. 본 데이터 시스템은 VSD 물질을 기판 장치로 통합하기 위한 구성 모듈에 액세스할 수 있는 데이터 저장부를 포함한다. 상기 데이터 저장부는 (ⅰ) VSD 물질의 타입을 확인하고, (ⅱ) 상기 기판 장치로 해당 타입의 VSD 물질을 통합하기에 적절한 타입의 VSD 물질의 하나 이상의 전기적 특성을 확인하는 데이터를 각각 포함하는 복수의 엔트리를 관리한다. 상기 VSD 물질의 타입의 상기 하나 이상의 전기적 특성은 (ⅰ) 해당 타입의 VSD 물질의 지정된 양에 적용되는 경우에 상기 타입의 VSD 물질을 절연 상태에서 도전 상태로 절환하도록 할 가능성이 있는 에너지의 특성 측정치, (ⅱ) 해당 타입의 VSD 물질과 연계되는 누설 전류 혹은 (ⅲ) 해당 타입의 VSD 물질과 연계되는 오프 상태 저항(Off-state Resistance) 중 하나 이상을 포함할 수 있다.

이하에서 제공하는 바와 같이, 다수의 다른 실시형태들이 기술된다. 부가적인 실시형태 역시 본 출원에 명확하게 그러한 조합을 설명하지 않더라도 복수의 다양한 실시형태의 특징들을 결합할 수도 있다.

여기에서 설명하는 실시형태는 컴퓨터 장치에 의해 수행되는 방법, 기술 및 동작이 프로그램적으로 혹은 컴퓨터로 구현되는 방법으로서 실행되는 것을 제안한다. 프로그램적이란 컴퓨터로 실행 가능한 명령이나 코드의 사용을 통하는 것을 의미한다. 프로그램적으로 수행되는 단계는 자동적이거나 그렇지 않을 수 있다.

여기에서 설명하는 하나 이상의 실시형태는 모듈이나 컴포넌트의 사용을 통해 구현 가능하다. 모듈이나 컴포넌트는 프로그램, 서브루틴, 프로그램의 일부 혹은 하나 이상의 설명한 태스크나 기능을 수행할 수 있는 소프트웨어 컴포넌트나 하드웨어 컴포넌트를 포함할 수 있다. 여기에서 사용하는 바와 같이, 모듈이나 컴포넌트는 다른 모듈/컴포넌트와 독립된 하드웨어 컴포넌트 상에 존재할 수 있고, 혹은 모듈이나 컴포넌트가 다른 모듈, 프로그램 혹은 기계의 공유 소자나 프로세스일 수 있다.

나아가, 여기에서 설명하는 하나 이상의 실시형태는 하나 이상의 프로세서에 의해 실행 가능한 명령의 사용을 통해 구현될 수 있따. 이러한 명령은 컴퓨터로 판독 가능한 매체 상에 탑재될 수 있다. 이하의 도면에 도시한 장치는 본 발명의 실시형태를 구현하기 위한 명령이 탑재 및/또는 실행될 수 있는 컴퓨터로 판독 가능한 매체와 프로세스 리소스의 예제를 제시한다. 특히, 본 발명의 실시형태와 함께 나타낸 다수의 장치들은 데이터와 명령을 보유하기 위한 다양한 형태의 메모리 및 프로세서(들)를 포함한다. 컴퓨터로 판독 가능한 매체의 예로는 PC나 서버 상의 하드드라이브와 같은 영구적인 메모리 저장 장치가 포함된다. 컴퓨터 저장 매체의 다른 예로는, CD나 DVD 장치, 플래시 메모리(다수의 휴대전화와 PDA 상에 탑재되는 것 등) 및 자기 메모리 등의 휴대용 저장 장치가 포함된다. 컴퓨터, 단말기, 네트워크 가능한 장치(예컨대, 휴대전화와 같은 모바일 장치)는 컴퓨터로 판독 가능한 매체 상에 저장된 명령과 프로세서, 메모리를 이용하는 장치 및 기계의 모든 예시들이다.

여기에서 설명하는 실시형태는 첨부 도면 중 하나 이상을 참조할 수 있다.
도 1은 본 발명의 실시형태에 따라 전압 절환형 절연 물질(VSD 물질)을 이용하여 집적 회로 장치를 설계하기 위한 시스템의 개략도이다.
도 2a 및 도 2b는 본 발명의 실시형태에 따라 대상 장치 상에 대한 VSD 물질의 적용을 설계하거나 시뮬레이션하기 위한 방법을 각각 나타낸다.
도 3a는 본 발명의 하나 이상의 실시형태에 따라 VSD 물질이 기판으로 통합될 수 있는 방식을 설명하는 개략적인 블록도이다.
도 3b는 본 발명의 실시형태에 있어서 VSD 물질 라이브러리에 의해 관리 가능한 데이터 구조를 나타내는 도면이다.
도 4는 본 발명의 실시형태에 있어서 VSD 물질 구현물에 대한 레이아웃이 어떻게 결정될 수 있는지를 설명하는 방법이다.
도 5a는 본 발명의 실시형태에 따라 설계나 시뮬레이션 단계 중 기판(500) 상에서의 주어진 지점에서 VSD 물질의 형성층을 나타내는 도해적인 측단면도이다.
도 5b는 본 발명의 실시형태에 있어서 보호용 전기적 경로가 안티패드(Antipad)를 포함하는 변형물을 나타낸다.
도 6a 및 도 6b는 본 발명의 실시형태에 따라 VSD 물질에 대한 면적을 고려한 구현물을 나타내는 기판의 평면도(Top-view)이다.
도 7은 본 발명의 실시형태에 있어서 설계나 시뮬레이션 단계 중 기판이나 다른 장치 상에서 VSD 물질의 통합을 위한 다른 공간적인 구현 세부사항으로서 형상을 사용하는 경우를 나타낸다.
도 8은 본 발명의 실시형태에 있어서 VSD 형성물이 보호용 전기적 경로에 대한 과도적인 접속을 제공하는 전부 혹은 일부의 위치에 대한 결정을 구현 세부사항이 포함하는 실시형태를 나타낸다.
도 9는 본 발명의 하나 이상의 실시형태에 있어서 멀티레이어 장치 속으로 VSD 물질을 구현하기 위한 설계나 시뮬레이션을 나타낸다.
도 10은 본 발명의 실시형태에 있어서 디스플레이 장치의 후판(Backplane)의 설계나 시뮬레이션을 나타낸다.
도 11은 본 발명의 실시형태에 있어서 도 3a의 실시형태로 나타내고 설명한 바와 같은 시스템과 연계하여 최적화 모듈(1100)을 사용하는 것을 나타낸다.
도 12는 하나 이상의 실시형태와 함께 사용하기 위한 시스템을 나타낸다.
도 13은 본 발명의 실시형태에 있어서 갭 값(X-축) 및 임계 전압 레벨(Y-축) 간의 관계에 관한 그래프 표시이다.
도 14는 본 발명의 실시형태에 있어서 증가하는 크기의 갭 이격에 걸쳐서 실험적으로 결정되는 바와 같이 제 1 타입의 VSD 물질의 오프 상태 저항(Off-state Resistance)을 나타내는 그래프이다.
도 15는 크기에 따라 달라지는 동작 전압으로부터 유발되는 결과를 갖는 서로 다른 갭 크기에 대한 제 1 타입의 VSD 물질의 오프 상태 저항을 나타내는 실시형태의 그래프이다.

기판 장치 상에서 VSD 물질의 적용

도 1은 본 발명의 실시형태에 따라 전압 절환형 절연 물질(VSD 물질)을 이용하여 집적 회로 장치를 설계하기 위한 시스템의 개략도이다. 전자 장치를 설계하기 위한 시스템(100)은 제조 혹은 제품 공정 및/또는 장치의 레이아웃이나 구조에 대한 시뮬레이션이나 테스트 동작과 결합하여 신규 전자 장치(집적 회로 장치나 인쇄 회로 보드 등)를 형성하는 경우에 구현될 수 있다. 여기에서 설명하는 실시형태로 제조 및/또는 시뮬레이션할 수 있는 장치의 예로는 인쇄 회로 보드, 웨이어 및 칩, 반도체 패키지 기판, 디스플레이 장치와 후판(Backplane) 및 기타 회로 장치나 하드웨어(집합적으로 "대상 장치")가 포함된다. 내부 장치의 기판 종류에 부가하여, 실시형태들은 휴대용 전자 장치(휴대전화나 전자 페이퍼 등) 등 더욱 집적되거나 완성된 장치 상에서 다양한 전기적인 보호용 구성을 설계하기 위해서도 이용 가능하다. 예컨대, 하나 이상의 실시형태는 트레이스(Trace) 소자 및/또는 집적 로직을 탑재하는 휴대전화나 장치의 수용체의 설계를 가능하게 한다. 따라서, "장치"라는 용어는 기능적이거나 거의 기능적인 단계인 동안에 설계된 전기적 소자를 포함할 수 있는 완성된 혹은 부분적으로 형성된 장치는 물론이고 하드웨어와 로직을 탑재하거나 제공하는 내부 컴포넌트를 포함하여 기판 장치를 포함하는 것으로 의도된다. 예를 들어, 장치라는 용어는 완성된 수용체나 구조에 전기적 소자 및/또는 로직을 통합할 수 있는 제품을 포함할 수 있다.

도 1의 실시형태를 참조하면, 시스템(100)은 대상 장치(122)에 대한 설계 레이아웃을 형성하기 위한 설계 모듈(110)을 포함할 수 있다. 설계자(102)는 대상 장치(122)의 설계 정보 및/또는 레이아웃을 지정하거나 구성하기 위해 설계 모듈(110)을 인터페이스하여 동작시킬 수 있다. 일 실시형태에서, 설계 모듈(110)은 컴퓨터 단말기의 이용을 통해 설계자에 의하여 동작 가능한 소프트웨어 설계 어플리케이션에 대응한다. 예컨대, 상기 소프트웨어 설계 어플리케이션은 Cadence System Designs, Inc.나 Mentor Graphics 등에 의해 제조되는 EDA 패키지에 대응할 수 있다.

설계자(102)는 회로 레이아웃, 컴포넌트, 설계 파라미터 및/또는 성능 기준을 포함하여 설계 모듈(110)에 다양한 종류의 정보를 구현할 수 있다. 이러한 스펙은 대상 장치(122)가 설계 매체(120)에서 설계, 시뮬레이션되고 선택적으로는 제조될 수 있도록 한다. 마찬가지로, 설계 매체(120)는 가상 내지 시뮬레이션이거나 선택적으로는 실체 내지 현실적일 수 있다. 시뮬레이션 내지 가상의 설계 매체는 예컨대 대상 장치(122)의 시뮬레이션이나 테스트를 가능하게 하는 컴퓨터로 구현된 환경에 대응할 수 있다. 설계나 시뮬레이션에 적절한 것으로 기술한 실시형태로서, 장치(122)는 실제 물리적인 장치의 데이터 표시를 포함할 수 있다. 실제의 설계 매체는 대상 장치(122) 제품 상에 모듈(110)로부터 생성되는 설계를 구현하기 위한 제조, 제작 및/또는 기타 구현 장비와 프로세스의 이용을 포함할 수 있다.

일 실시형태에서, 설계 모듈(110)은 대상 장치(122) 상에 대한 VSD 물질의 적용을 결정하고 자동화하기 위한 로직(114)을 포함하고 있다. 로직(114)은 설계자(102)에 의해 지정 및/또는 기타 소스로부터 얻어지는 설계 및/또는 성능 파라미터(104)에 응답할 수 있다. VSD 물질의 적용은 VSD 물질을 사용할지 여부에 관한 초기의 결정을 포함할 수 있다. 일 실시형태에서, 초기의 결정은 대상 장치(122)의 보드나 기초 소자가 VSD 물질을 포함할 것인지 여부에 관하여 이루어진다. 예컨대, 사용자는 VSD 물질의 레이어를 그 내부에 포함하는 설계에 관한 기판을 단순히 선택할 수 있다. 만약 VSD 물질이 포함될 것이라면, VSD 물질 적용 로직(114)은 VSD 물질을 대상 장치(122) 상에 어떻게 적용할 것인지를 결정하기 위해 다양한 프롬프트(Prompt) 및/또는 설계("VSD 물질 구성(116)") 스펙을 이용할 수 있다.

일 실시형태에서, 설계 모듈(110)은 설계자(102)가 대상 장치(122)에 포함되는 VSD 물질을 갖도록 (명시적으로 혹은 내재적으로) 선택할 수 있도록 하기 위한 인터페이스나 초기 프롬프트(111)를 제공할 수 있다. 이 모듈(110)은 또한 기판 상의 개별 소자에 대한 내성 레벨, 공간적 제한 및 장치의 타입을 포함하여 설계 시 장치에 관한 스펙을 결정하기 위한 하나 이상의 후속 프롬프트(111)나 인터페이스를 제공할 수 있다. 일 실시형태에서, VSD 물질에 대한 구성을 결정하는데 사용되는 모든 정보가 추론된다. 예를 들어, 설계 시 장치의 개별 컴포넌트나 소자의 전압 내성에 적합한 사용자 입력을 사용하여 예컨대 사용되는 VSD 물질의 타입과 VSD 물질에 대한 하나 이상의 공간적 특성(예컨대, 후술하는 바와 같이 갭 이격이나 형상) 등의 VSD 구성 정보 중 적어도 일부를 프로그램적으로 결정할 수 있다. 다른 실시형태에서, VSD 구성 중 일부는 곧바로 VSD 물질에 적합한 사용자 입력으로부터 결정될 수 있다. 프롬프트(111)에 대한 응답은 설계자(102)의 입력(113)에 의해 제공될 수 있다. 추가적인 VSD 물질 구성(116)은 예컨대 VSD 물질의 위치와 VSD 물질의 물질 조성 혹은 ESD 이벤트의 존재 시에 VSD 물질의 성능에 영향을 미칠 수 있는 기타 인자를 지정할 수 있다. 일 실시형태의 경우, VSD 물질의 존재 및 스펙은 대상 장치(122)로부터 요구되는 ESD 특성과 관련될 수 있다.

도 2a 및 도 2b는 본 발명의 실시형태에 따라 대상 장치 상에 대한 VSD 물질의 적용을 설계하거나 시뮬레이션하기 위한 방법을 각각 나타낸다. 다양한 방법론을 기술함에 있어서, 스텝이나 하위 스텝을 수행하기에 적합할 수 있는 소자를 묘사하기 위한 목적으로 도 1의 구성요소를 참조한다. 기술하는 방법이나 방법들은 단말기 상에서 EDA 어플리케이션이 설치되어 수행하는 동작을 통하는 것과 같이 프로그램적으로 수행될 수 있다.

스텝 210에서, 설계 모듈(110)은 대상 장치(122)에 대한 VSD 물질의 적용에 직접적으로 혹은 간접적으로 관련된 정보에 대하여 사용자를 프롬프트한다. 일 실시형태에서, 상기 프롬프트는 설계자가 기판 상에 VSD 물질 및/또는 그 보호용 기능을 포함하고자 하는지 여부에 관한 초기의 프롬프트를 포함한다. 대안 내지 변형물로서, 설계자에게 다음의 (ⅰ) 보호되어야 할 전기적 이벤트의 타입이나 원하는 ESD 특성, (ⅱ) 공간적 제한에 있어서의 우선순위나 비용 등의 최적화 파라미터, (ⅲ) VSD 물질이 제공되어야 할 위치에 영향을 미치는 국부적인 입력 중 하나 이상에 대하여 프롬프트할 수도 있다. 열거한 상기 프롬프트는 빠짐 없이 나열한 것이 아니며, 다수의 다른 프롬프트가 포함될 수도 있다. 일 구현예에서, 상기 프롬프트는 사용자가 원하는 특성을 입력하도록 하는 질문의 형태일 수 있다. 다른 구현예에서, 상기 프롬프트는 사용자가 설계 선택(ESD 처리 능력에 관련된 것 등)을 지정할 수 있도록 하는 그래픽 메뉴나 기타 그래픽 구성 내지 옵션을 제공하는 형태로 제시될 수 있다.

사용자가 제공한 정보에 기초하여, 스텝 215에서는 대상 장치(122) 상에 VSD 물질이 존재할 것인지 여부에 관한 결정이 이루어진다. 일 구현예에서, 상기 결정은 ESD 및/또는 다른 과도적인 이벤트에 저항하여 VSD 물질 및/또는 물질 보호 수단을 갖도록 사용자가 선택하는 것처럼 단순하다. 다른 구현예에서, 상기 결정은 예컨대 대상 장치(122)가 ESD를 어떻게 처리할 것인지 및 설계자가 대상 장치(122)에 대하여 지정한 바람직한 특성에 대한 입력(예컨대, 내성 전압 레벨)으로부터 프로그램적으로 추론될 수 있다.

만약 VSD 물질이 필요하지 않다면, 스텝 220은 VSD 물질의 사용 없이 대상 장치(122)의 설계를 계속 진행할 것을 제시한다. 만약 VSD 물질이 필요한 것으로 여겨지면, 스텝 230은 해당 장치의 구조물 내지 두께 내에 VSD 물질을 통합하여 대상 장치(122)의 설계가 진행될 것을 제시한다. 일 실시형태에서, 예컨대 상기 방법을 수행하는 어플리케이션이나 프로그램은 기판 내에 내부 혹은 표면 레이어로서 통합된 VSD 물질을 갖는 기판을 선택한다.

도 2b는 기판의 설계나 시뮬레이션에 있어서 VSD 물질을 포함하도록 결정이 이루어진 경우에 스텝 230에 후속하거나 그 일부로서 선택적으로 수행될 수 있는 부가적인 스텝들을 나타내고 있다. 스텝 235에서, 전류 운반 소자나 장치의 레이아웃이나 라우팅 중 전부나 일부가 자동으로 결정 및/또는 구현된다. 스텝 235는 VSD 물질이 장치(122) 상에 존재할 것이라는 결정에 기초하여, 다음의 (ⅰ) 전류 운반 트레이스(Trace), 소자 및 장치의 보드(Board)를 라우팅(Routing)하는 것, (ⅱ) 소자를 라우팅하는 경우에 대상 장치(122) 상의 선택된 소자들에 대한 바람직한 임피던스 및/또는 커패시턴스 값을 결정하는 것, (ⅲ) 라우팅을 수행함에 있어서 신호 무결성(Integrity)과 특성을 보존하는 것 중 하나 이상을 자동으로 수행하는 단계를 포함할 수 있다.

보드를 라우팅하는 것에 부가하거나 그에 대체하여, 대상 장치(122)의 컴포넌트가 선택될 수 있다. 일 실시형태에서, 스텝 235은 그에 따라 대상 장치(122)의 기판의 소정 두께 내 VSD 물질의 레이어를 형성하는 경우와 같이 VSD 물질의 레이어를 장치가 내재적으로 포함하도록 하는 결정에 기초하여 대상 장치(122)의 설계를 라우팅하거나 구현하는 것의 전체적인 혹은 부분적인 자동화를 제공할 수 있다.

더 나아가, 스텝 235에 대한 또 다른 대안으로서 혹은 그에 부가하여, 스텝 240은 설계자(102)가 대상 장치 상에서 사용될 바람직한 성능 파라미터, 물질 강도 및/또는 컴포넌트에 관한 정보를 입력할 수 있도록 할 수 있다. 그러한 정보에 기초하여, 스텝 240은 대상 장치(122) 내에 VSD 물질 소자를 구성하거나 구축한다. 일 실시형태에서, VSD 물질의 물질 조성은 대상 장치(122)의 물질 속성에 의해 설정될 수 있다. 예컨대, 보드나 그 컴포넌트의 유연성이나 강도가 해당 VSD 물질의 조성, 두께 및 위치를 결정할 수 있다. 마찬가지로, 절환 전압(Switching Voltage, 지정된 길이당 특성 전압에 의하여 제공됨) 등의 성능 파라미터는 VSD 물질이 대상 장치(122)의 비아나 다른 도전 영역을 도금하는데 사용되는 방식이나 사용되는 VSD 물질의 타입 및/또는 두께에 영향을 미칠 수 있다. 이와 같은 방식으로, VSD 물질의 적용은 (ⅰ) 대상 장치(122) 및/또는 (ⅱ) 대상 장치가 ESD 이벤트에 대처하는 방식의 바람직한 특성과 관련하여 사용자에 의해 제공되는 정보에 기초하게 된다.

설계 단계 중 VSD 물질의 구성

상술한 실시형태에 부가하거나 그에 대체하여, 여기에서 기술하는 하나 이상의 실시형태는 국부화되고 기판 레벨인 특성 양쪽을 모두 포함하여, 기판의 설계나 시뮬레이션이 VSD 물질의 특정한 특성(설계나 시뮬레이션의 경우)의 프로그램적인 선택이나 설계를 통합하는 것을 제안한다.

도 3a는 본 발명의 하나 이상의 실시형태에 따라 VSD 물질이 기판으로 통합될 수 있는 방식을 설명하는 개략적인 블록도이다. 일 실시형태에서, 기판의 설계나 시뮬레이션 중 VSD 물질을 구현하기 위한 구성 컴포넌트(Configuration Component)는 VSD 구성 모듈(310)로서 제공된다. 예컨대 VSD 구성 모듈(310)은 프로그램 혹은 그 일부를 형성할 수 있다. 선택적으로, VSD 구성 모듈(310)은 다른 것과 독립되어 있든 통합되어 있든 복수의 프로그램이나 프로그램 부분들에 의해 제공될 수 있다. 더욱 구체적으로는, VSD 구성 모듈(310)은 도 1의 하나 이상의 실시형태로 기술한 설계 모듈의 로직(114)을 포함하거나 이에 대응할 수 있다. 설명하는 바와 같이, VSD 구성 모듈(310)은 설계 라이브러리(350) 및/또는 VSD 물질 라이브러리(360)와 연계하여 사용 가능하다. 일 구현예에서, 각 라이브러리는 복수의 소스에 분산되거나 (예컨대, 한개의 파일에서와 같이) 하나의 지점에서 관리되는 데이터나 명령의 세트에 대응하는 데이터 및 정보를 보유하는 데이터 저장부의 형태로 제공될 수 있다.

일반적으로, 여기에서 설명하는 실시형태는 VSD 물질이 그 물질의 수많은 조성이 가능하다는 점에서 다양한 타입일 수 있다는 점을 감안하고 있다. VSD 물질의 조성은 해당 VSD 물질의 전기적, 물리적 특성에 영향을 미친다. 관련 있는 VSD 물질의 전기적 특성 중 일부로는, 특정한 타입이나 조성의 VSD 물질이 온으로 스위칭(절환)하는(즉, 절연성에서 도전성으로 절환하는 것) 특성 전압이나 에너지 레벨이 포함된다.

특성 에너지 레벨은 특정한 타입의 VSD 물질의 주어진 양을 온으로 절환하기 위해 필요한 에너지의 양을 가리킨다. VSD 물질이 온으로 절환하는 기능은 짧은 시간 동안 지속되기 때문에, VSD 물질을 도전 상태로 절환하기 위해 필요한 에너지의 양은 특성 에너지 레벨에 의해 나타내어질 수 있다. 소정 타입의 VSD 물질에 대한 특성 에너지 레벨은 보통 해당 VSD 물질을 도전 상태로 절환하기 위해 VSD 물질의 지정된 양에 적용 가능한 에너지의 일부 형태(전압 등)에 대응한다. VSD 물질의 지정된 양은 VSD 물질이 온으로 절환하는 때에 접속되어야 하는 2개의 도전 소자 간 갭 내지 이격 거리에 대응하는 VSD의 선형적 치수(Linear Dimension)에 대응할 수 있다. 에너지의 형태가 전류, 전력 혹은 전기장으로서 표현될 수 있음에도 불구하고, 여기에서 설명하는 실시형태는 주로 특성 에너지 레벨이 인가된 전압의 형태인 경우를 나타낸다. 그러나, 인가 전압을 사용하는 것을 전류나 전력 등 다른 형태의 에너지로 쉽게 대체할 수 있다는 점은 명백하다. 과도 및 동작 상태하에서 VSD 물질의 양상과 특성 에너지 레벨을 정의하는 에너지의 형태로서 인가 전압을 사용하는 것은 선택의 문제로서, 단순한 관계로 전압을 다른 형태의 에너지로 대체할 수 있기 때문이다. 예컨대, 옴의 법칙(VSD 물질의 비선형 저항 특성이 주어진 경우에는 전압값의 제한된 범위에서만 엄격하게 적용할 수 있음)을 적용하여 특성 전압으로부터 특성 전류를 확인하는 것이 가능하다.

여기에 제공된 설명에서, "특성 에너지 레벨"은 전압으로 나타내어진다(즉, "특성 전압 레벨"). "특성 전압 레벨"은 (ⅰ) 특정한 타입의 VSD 물질에 고유한 것이고, (ⅱ) 특정한 타입의 VSD 물질의 지정된 양을 절연성에서 도전성으로 절환하게 하는 것으로 어느 정도 확실하게 알려져 있다. 다르게 기술하지 않는 한, 특성 전압 레벨은 VSD 물질의 지정된 길이에 걸쳐서 적용되며, 그 길이를 차지하는 소정 양의 VSD 물질을 도전 상태로 절환하게 하는 것으로 알려진 전압이다. 이전에 설명한 바와 같이, 에너지의 형태로 전압을 사용하는 것은 전류, 전력 혹은 전기장 등 다른 형태의 에너지로 대체 가능하다.

"임계 에너지 레벨"은 VSD 물질을 온 상태로 절환하게 하기 위한 인가 에너지의 양을 나타낸다. 인가 에너지가 전압으로서 표현되는 경우, "임계 전압 레벨" 혹은 "온 전압(On-Voltage)"은 특정 양의 VSD 물질을 도전 상태로 스위칭하는데 필요한 전압 레벨을 가리킨다. 많은 경우, 임계 전압 레벨은 존재하는 VSD 물질의 길이에 지정된 길이당 특성 전압 레벨을 곱한 값으로 가정할 수 있다.

더욱 구체적으로, 특성 에너지 레벨은 트리거(Trigger) 및 클램프(Clamp)의 성분을 포함한다. 트리거 에너지 레벨은 해당 물질을 절연성에서 도전성으로 절환하도록 개시하는 초기 에너지 레벨이다. 클램프 에너지 레벨은 VSD 물질을 "온 상태"로 유지하기 위해 유지될 필요가 있는 에너지 레벨이다. 전압으로 표현하자면, 트리거 전압 및 클램프 전압 모두 물질의 전기적 특성에 있어서의 스위칭에 영향을 주기 위해 주어진 시간 동안 인가될 수 있는 에너지의 양을 제시한다. VSD 물질이 온으로 유지될 수 있는 시간의 길이는 짧지만, 일부 경우 트리거 전압으로부터 측정되는 에너지의 적용은 시간으로 보상될 수 있다. 적어도 일부 시나리오에서, 트리거 전압은 클램프 전압을 초과하고 충분한 시간 동안 지속하는 더 작은 전압으로 감소되거나 보상될 수 있다. 대부분의 경우, 클램프 전압을 초과하는 전압의 발생은 VSD 물질을 온으로 스위칭하기 위한 요구사항이다. 그러나, 트리거 전압은 VSD 물질을 온으로 절환하기 위해 언제나 매칭되어야 하는 것은 아니다. 이와 같이, 달리 기술하지 않는 이상, VSD 물질의 특성 전압 레벨(지정된 길이당)을 참조하며 여기서 설명하는 실시형태는 클램프 전압을 참조하는 것으로 가정해야 한다.

고려할 VSD 물질의 또 다른 전기적 특성은 누설 전류량, 혹은 선택적으로는 오프 상태 저항(Off-state Resistivity)이다. 일반적으로, 누설 전류는 바람직하지 않지만 견딜 수 있다. 다양한 타입의 VSD 물질은 변하는 누설 전류율을 갖는다. 나아가, VSD 물질의 누설 전류 특성(혹은 선택적으로는 오프 상태 저항)은 동작 전압(Operational Voltage)을 포함하는 다른 요인들로 변동할 수 있다. 따라서, VSD 물질의 사용을 위한 환경, 더욱 구체적으로는 동작 전압은, VSD 물질을 분석하는 경우 고려 대상일 수도 있으며, 그렇지 않으면 설계를 위해 고려될 수 있다.

어떤 주어진 타입의 VSD 물질에 대해서라도, 임계 전압(물질을 "온"으로 하는데 필요함)과 누설 전류는 모두 관련된 위치(즉, 2개의 도전 경로 사이)에 존재하는 물질의 유효량(Effective Amount)에 의해 영향을 받는다. 물질의 유효량은 선형적으로 면적이나 부피 단위로 측정될 수 있다. 일반적으로, 사용 중인 VSD 물질의 선형 길이가 클수록, (ⅰ) 그 물질을 온으로 스위칭하는데 필요한 임계 전압 레벨이 더 커지고, (ⅱ) 존재하는 누설 전류량은 더 적어진다(혹은 반대로 말하면 오프 상태 저항은 더 높아진다). 참고로, VSD 물질에 대한 특성 전압 레벨과 누설 전류값은 지정된 길이에 의해 특정될 수 있다.

2개의 도전 지점 사이의 관련된 위치에서 VSD 물질의 면적이나 부피의 양은 그 2개의 도전 지점 사이에 존재하는 전기적 특성에도 관련될 수 있다. 예컨대, 일부 경우 과도적인 접속을 제공하는 경우에 VSD 물질이 차지하는 부피는 누설 전류를 증가시킬 수 있다.

여기서 설명하는 실시형태는 기판 장치나 다른 전기적 컴포넌트의 설계나 시뮬레이션 중 VSD 물질이 도전 경로와 보호용 전기적 경로(예컨대, 접지 등) 간 과도적인 접속을 형성하기 위해 선택적으로 배치될 수 있다는 점을 감안하고 있다. 기판이나 전기 장치의 설계자는 과도적인 접속을 위한 설계 기준을 지정할 수 있으며, 이는 다음의 (ⅰ) 어느 정도의 전압 레벨에서 접속이 온으로 스위칭되어야 하는지(즉, 임계 전압 레벨), (ⅱ) 주변 컴포넌트의 내성 레벨을 감안하여 얼마나 많은 누설 전류가 그 접속에서 수용 가능한지, (ⅲ) 그러한 과도적인 접속을 위해 얼마나 많은 공간을 이용할 수 있는지 중 하나 이상에 대한 결졍을 명시적으로 혹은 내재적으로 낳게 된다.

이후, 주어진 설계 기준을 수용하기 위한 VSD 물질의 적용 시 다음의 (ⅰ) 타입이 원하는 전기적 특성에 영향을 미치므로 사용될 VSD 물질의 타입 및/또는 (ⅱ) 과도적인 접속을 형성하는 경우에 VSD 물질이 차지할 갭 이격 거리에 대한 결정이 이루어질 수 있다. 하나 이상의 실시형태는 2개의 도전 소자 간 분리 및 과도적인 접속을 제공하는데 있어서 VSD 물질이 차지할 면적 및 부피(즉, 두께와 면적)을 고려할 수도 있다.

일 실시형태의 경우, VSD 구성 모듈(310)은 과도적인 보호용 접속의 일부로서 기판 상에 VSD 물질을 통합하기 위해 기술하는 다양한 고려사항과 원리를 구현한다. 설명하는 바와 같이, VSD 물질을 구현하기 위한 그러한 고려사항과 원리는 보호해야 하는 장치나 소자의 과도적인 레벨 요구조건(예컨대, 필요한 ESD 보호 수준) 및 VSD 물질을 둘러싸거나 이를 이용할 수 있는 컴포넌트 및 소자의 내성 레벨, VSD 물질이 존재하는 면적이나 장치의 공간적 제한에 관한 파라미터의 결정을 필요로 할 수 있다. 도 3a의 실시형태를 참조하면, 그러한 파라미터는 설계 파라미터(312)로서 집합적으로 부른다. VSD 구성 모듈(310)은 VSD 물질이 해당 설계의 장치 상에 포함되거나 통합되는 방법에 관한 세부사항을 결정하기 위해 설계 파라미터(312)를 이용한다. 이러한 결정은 예컨대 (ⅰ) 보호되어야 하는 소자와 보호용 전기적 경로 간에 VSD 물질에 의하여 형성되는 갭이나 이격, (ⅱ) 사용되는 VSD 물질의 타입에 대응할 수 있다. 일 실시형태의 경우, 부가적인 결정으로는 (ⅲ) 보호용 전기적 경로로부터 보호되어야 하는 소자를 분리하는 경우에 VSD 물질이 차지할 면적 및 (ⅳ) 해당 면적에 영향을 미칠 수 있는 형상의 고려가 포함될 수 있다. 더 나아가, 이루어질 수 있는 기타 결정으로는 이격을 제공하는 경우에 VSD 물질이 차지하는 부피 등이 포함된다. 도 3a를 참조하면, 이러한 결정은 VSD 구현 결정(332)으로서 집합적으로 참조될 수 있다. 이하에서 설명하는 바와 같이, VSD 구현 결정(332)은 특정한 기판 장치 어플리케이션의 사용자 입력이나 설계에 기초할 수 있다.

도 3a의 실시형태에서, VSD 구성 모듈(310)은 하나 이상의 라이브러리의 사용을 통해 VSD 물질의 통합에 관련된 정보, 데이터 및/또는 규칙이나 조건을 통합한다. 도 3a의 실시형태에서, VSD 구성 모듈(310)은 VSD 물질이 장치 상에 구현되는 방식에 관계되거나 그렇지 않을 수 있는 정보와 설계 규칙과 정보를 포함하는 설계 라이브러리(350)에 액세스하여 이용한다. 그러한 규칙과 정보에는, 예컨대 제한된 사용자 입력으로부터 다양한 설계 파라미터(312)를 결정하기 위한 정보가 포함될 수 있다. 예를 들어, 설계 라이브러리(350)는 특정한 장치에 대하여 선택될 수 있는 다양한 컴포넌트에 대한 누설 전류와 파괴 전압(Breakdown Voltage)에 대한 내성 레벨(Tolerance Level)을 확인하는 정보를 포함할 수 있다. 다른 예로서, 설계 라이브러리(350)는 VSD 물질 형성물의 특정한 접속을 위해 장치 상에 얼마나 많은 공간이 제공될 수 있는지를 결정하는 공간적 제한을 식별하는 정보를 포함할 수 있다. 일 실시형태에서, 일부 기판은 특정한 타입의 구성을 갖는 VSD 물질의 미리 제조된 레이어를 포함할 수 있다. 다른 종류의 정보에 부가하여, 설계 라이브러리(350)는 그러한 VSD 물질의 위치, 타입 및 전기적 특성에 관한 정보를 포함할 수 있다.

설계 라이브러리(350)에 부가하여, VSD 구성 모듈(310)은 VSD 물질 라이브러리(360)에 대한 액세스를 가질 수 있다. VSD 물질 라이브러리(360)는 예컨대 설계 라이브러리(350)에 편입되거나 이에 통합될 수 있다. VSD 물질 라이브러리(360)는 다양한 타입의 VSD 물질에 관한 전기적 특성을 포함하는 관련 특성에 관한 데이터를 포함할 수 있다. 예를 들어, VSD 물질 라이브러리(360)는 VSD 물질의 타입을 특성 전압 레벨, 누설 전류(혹은 오프 상태 저항)의 기준량에 참조하고, 물질을 온으로 스위칭하기 위한 소정의 임계 전압을 유발하는 요구되는 갭 거리에 참조하는 정보를 포함할 수 있다. 임계 전압은 상술한 갭 거리에 걸쳐서 인가된 특정한 타입의 VSD 물질에 의해 제공될 수 있는 ESD 보호 수준을 확인하는데 이용 가능하다.

설계 라이브러리(350)나 VSD 물질 라이브러리(360)의 사용으로, 설계 파라미터(312)는 명시적인 사용자 입력으로부터(즉, 명시적으로) 식별되거나, 다른 입력으로부터 프로그램적으로 추론되거나 결정될 수 있다. 일 실시형태에서, 설계 파라미터(312)는 공간적 제한 파라미터(322)를 포함할 수 있으며, 이는 소자들 중 상호 접속이나 간격의 바람직한 치수를 추론하거나 확인할 수 있는 데이터를 포함하고 있다. 부가적으로 혹은 선택적으로, 상기 공간적 제한 파라미터(322)는 보호용 접지 소자 및/또는 기타 구성의 가용성 및/또는 VSD 물질의 간격을 명확하게 정의할 수 있다. 언급한 바와 같이, 공간적 제한 파라미터(322)는 설계 라이브러리(350)의 사용을 포함하여 기타 정보로부터 추론되거나 설계자로부터 명시적으로 제공되는 공간적 정보에 기초할 수 있다. 예를 들어, 설계자는 회로 보드의 타입을 지정할 수 있으며, 공간적 제한 파라미터는 설계 라이브러리(350)와 회로 보드의 타입을 상호 참조함으로써 식별될 수 있다. 따라서, 예컨대 특정한 종류의 어플리케이션을 위한 회로 보드가 값(예컨대, "작음") 등에 의하여 디폴트 크기의 범위와 연계될 수 있다.

설계 파라미터(312)의 또 다른 것은 내성 파라미터(324)에 대응할 수 있다. 내성 파라미터(324)는 다른 제한들 중에서도, 다음의 (ⅰ) 장치들의 일부나 전부에 대한 동작 전압 범위, (ⅱ) 그러한 장치들에 대한 파괴 전압 및/또는 (ⅲ) 허용 가능한 누설 전류 중 하나 이상을 정의하는 전압 및/또는 전류 값들을 포함할 수 있다. 일 실시형태에서, VSD 구성 모듈(310)은 보드나 장치 상에 포함되는 특정한 컴포넌트를 그 각각의 내성 파라미터(324)와 상호 참조하는 정보에 액세스하기 위하여 설계 라이브러리(350)를 이용할 수 있다. 이러한 방식으로, 설계나 시뮬레이션 시 장치에 대한 내성 파라미터가 컴포넌트 선택에 대응하는 입력을 포함하여 사용자에 의해 제공된 입력을 통해 결정될 수 있다. 장치 상에서의 사용을 위한 컴포넌트는 디폴트로 혹은 다른 컴포넌트나 사용자로부터의 입력에 의해 결정될 수도 있다. 예컨대, 설계자(혹은 설계 라이브러리(350))는 특정한 장치의 내성값을 초과하는 내성값을 요구하는 정부 규정이나 산업 표준의 형태로 정보를 포함할 수 있다. 마찬가지로, 설계자(혹은 설계 라이브러리(350))는 안전 요인에 관한 정보를 편입하거나, 하나 이상의 내성 레벨이 추론될 수 있는 기타의 조건을 포함할 수 있다. 내성 파라미터(324)는 분석되거나 다양한 결정을 받게 될 수도 있다. 예를 들어, 내성(324)은 기판 장치 상에서 국부화되거나(예컨대, 기판의 한 영역에 있어서의 전압 내성이 다른 영역에 있어서의 내성과 다를 수 있음), 최저 혹은 임계의 값(예컨대, 하나의 컴포넌트가 파괴될 전압값)을 결정하도록 처리될 수 있다.

다수의 다른 설계 규칙이나 구현 특성이 VSD 물질에 대한 구현 세부사항의 결정 시에 VSD 구성 모듈(310)에 의하여 고려될 수 있다. 예컨대, 설계 규칙, 규정 혹은 기타 요인들은 ESD 파라미터를 설정할 수 있으며, 이는 장치가 전체적으로 겪거나 선택적으로는 해당 장치의 특정한 컴포넌트나 영역이 겪을 수 있는 전압에 대한 내성을 제한할 수 있다.

VSD 구성 모듈(310)은 다음의 (ⅰ) 갭 값(342), (ⅱ) 면적 결정(344), (ⅲ) 형상 결정(346) 및/또는 (ⅳ) 타입 결정(348) 중 하나 이상을 포함하는 구현 세부사항(332)을 결정하기 위해 VSD 물질 라이브러리(360)(및 설계 라이브러리(350))와 연계하여 다양한 설계 파라미터(312)를 사용한다. 부피 결정, 위치 결정 혹은 비용 범위나 제한 등 다른 결정이 이루어질 수도 있다. 하나 이상의 실시형태에 따르면, 이들 결정 각각은 설계 파라미터(312) 중 어떤 하나 혹은 그 이상에 기초하여서도 이루어질 수 있다. 예컨대, 공간 파라미터(312)는 갭 값(342)에 대한 제한을 설정할 수 있다.

그러나, 갭 값(342)이 VSD 물질을 온으로 스위칭하기 위한 임계 전압 레벨을 너무 높게 유발하지 않도록 보장하는 연산이 필요할 수 있다. 그러한 연산은 타입 결정(348) 및 그 이후 특성 전압 레벨(지정된 길이당)과 갭 값(지정된 길이의 조건에서)을 곱한 값을 결정함으로써 확인되는 특정한 VSD 물질의 특성 전압 레벨을 확인하는 것에 의하여 결정될 수 있다. 갭 값에 의해 확인된 갭에 걸친 VSD 물질(타입 결정(348)에 의해 식별됨)의 형성을 위해 결정된 임계 전압은 역시 보호되어야 할 컴포넌트의 파괴 전압보다 낮은 임계 전압 레벨을 유발해야 한다. 안전 요인 또한 손상 이벤트 이전에 임계 전압 레벨이 온으로 스위칭할 것을 보장하도록 파괴 전압에 적용될 수 있다.

마찬가지로, 타입 결정(348)은 선택된 VSD 물질에 대한 누설 내지 오프 상태 저항 값을 확인하는데 이용 가능하며, 갭 값(342)은 해당 VSD 물질의 사용으로부터 유발되는 누설 전류를 연산하는데 이용 가능하다(갭 값(342)이 클수록 누설 전류는 감소하고 오프 상태 저항은 증가함). 결과적인 누설 전류는 누설 전류가 허용된 내성 레벨보다 작도록 담보하기 위한 허용 가능한 누설 전류 레벨과 비교될 수 있다. 일부 경우(최적화가 수행되는 경우 등), 일부 구현 세부사항(332)은 다른 구현 세부사항의 결정에 의존적일 수 있다.

갭 값(342)은 보호용 전기적 경로와 보호되어야 하는 도전 소자 사이에서 연장하는 VSD 물질에 의해 제공되는 이격의 거리에 대응할 수 있다. 갭 값(342)은 도 5a의 실시형태로 설명한다. 이하에서 기술하는 바와 같이, 갭 값(342)은 소정 타입의 VSD 물질을 "온"으로 절환하는 트리거링 임계 전압 레벨을 설정한다. 이와 관련하여, 갭 값(342)과 VSD 타입 결정(348)은 2개의 도전체 사이에 형성될 때 VSD 물질의 임계 전압 레벨(즉, "온 전압" 레벨)을 확인하기 위한 1차적인 구현 결정(332)을 제공할 수 있다.

면적 결정(344)은 갭 값(342)을 제공하는 VSD 물질의 평면적 측정값에 대응할 수 있다. 갭 값(342)이 소정 타입의 VSD 물질에 대한 전체적인 전압 레벨을 결정하는데 있어서 1차적인 인자인 반면에, VSD 물질이 차지하는 전체적인 면적은 누설 전류를 증가시켜 온 전압 레벨에 영향을 미칠 가능성이 있을 수 있다. 도 6a와 도 6b의 실시형태는 보호용 도전 경로(혹은 보호되어야 하는 소자)에 관한 동심원을 형성하는 VSD 물질의 일반적인 형상으로 면적 결정(344)이 어떻게 구현될 수 있는지를 설명하고 있다. 상술한 바와 같이, 특정한 갭 값에 대한 면적이 클수록, 소정 타입의 VSD 물질에 대해 더 많은 누설 전류가 존재할 수 있다. 그리고 갭 값(342)에 영향을 주지 않으면서 상당히 다른 면적을 구현하는 것이 가능하다. 그러나, 동시에 면적 결정(344)에 대한 값이 커질수록 전기적 소자가 보호용 전기적 경로에 상호 접속할 수 있도록 하기 위한 기판의 내성이 커진다. 따라서, 면적 결정(344)을 생성함에 있어서의 고려사항 중 하나는 제조 시 기판 상의 소자들을 (혹은 선택적으로는 보호용 전기적 경로에 대하여) 상호 접속하기 위해 가용한 내성의 범위가 실제로 수행된다는 점이다. 이러한 고려사항은 설계 라이브러리(350), 사용자로부터의 입력에 의해 정량화되거나 기타 조건으로부터 가정될 수 있다. 더 나아가, 면적 결정(344)은 예컨대 공간적 제한(312)에 의해 정해지는 바와 같이 전체적인 크기 제한에 종속될 수 있다.

형상 결정(346)은 면적 결정(344)이 제공되는 디폴트 형상(예컨대, 동심원 링)을 지정하거나 디폴트 형상에 대한 개조물로서 선택적으로 동작할 수 있다. 일 실시형태에서, 예컨대 VSD 물질은 보호용 전기적 경로에 관한 동심원 링이나 타원형을 형성하는 것으로 가정될 수 있다. 형상 결정(346)은 둘러싸여져 있는 도전 소자(예컨대, 접지 비아(Via))의 크기나 전체 지름 및 갭 값(342)을 유지하는 한편 전체적인 면적을 줄이기 위하여 윤곽선으로 디폴트 형상을 수정할 수 있다. 면적의 감소로, 형상 결정(346)은 VSD 물질 형성에 의한 누설 전류를 감소하는 것 등의 이점을 제공할 수 있다. 형상 결정(346)은 예컨대 공간적 제한 파라미터(322)의 이용으로부터 결정될 수 있으며, 누설 전류를 낮추는 것이 바람직하거나 적정하다는 점을 나타내는 하나 이상의 내성 파라미터(324)에 의해 동기 부여될 가능성이 있다.

타입 결정(348)은 사용될 VSD 물질의 조성을 지정한다. 수많은 다양한 조성이 VSD 물질에 대하여 존재하며, 서로 다른 전기적 특성과 기계적 속성을 갖는다. 특히, 특성 전압 레벨과 누설 전류는 서로 다른 타입의 VSD 물질 중에서 크게 변한다. 설계 파라미터(312)로부터 결정될 수 있는 바람직한 전기적 특성은 하나 이상의 조성 타입을 확인하기 위해 VSD 물질 라이브러리(360)에 대하여 참조될 수 있다. 비용이나 바람직한 기계적인 특성(예컨대, 구리에 대한 강한 접착력) 등 다른 입력이나 고려사항이 그러한 선택에 영향을 줄 수도 있다.

도 3b는 본 발명의 실시형태에 있어서 VSD 물질 라이브러리(360)(도 3a)에 의해 관리 가능한 데이터 구조를 나타내는 도면이다. 테이블(372)이나 기타 데이터 구조는 복수의 엔트리(382)를 포함할 수 있다. 각각의 엔트리(382)는 특정한 조성의 VSD 물질을 확인할 수 있다. 각 조성의 VSD 물질은 누설 전류(386)와 특성 전압 레벨값(384)를 포함하는 알려진 (근사되거나 측정된) 특성과 연관지어질 수 있다. 다른 전기적 특성 또한 관리될 수 있다. 엔트리(282)는 또한 비용값(388)을 포함하거나 이와 연계될 수도 있다. VSD 물질 라이브러리(360)는 예컨대 고려 중일 수 있는 다양한 타입의 VSD 물질에 대해 필요한 갭 값 등을 확인하기 위하여 VSD 구성 모듈(310)에 의해 액세스될 수 있다. 다양한 기준에 기초하여, 선택에는 VSD 물질 라이브러리(360)로부터의 데이터를 이용하는 것이 포함될 수 있다.

도 4는 본 발명의 실시형태에 있어서 VSD 물질 구현물에 대한 레이아웃이 어떻게 결정될 수 있는지를 설명하는 방법이다. 상술한 바와 같은 방법은 하나 이상의 다른 실시형태와 통합되거나 이에 편입될 수 있다. 예컨대, 도 2a의 실시형태를 참조하면, 도 4에서 설명하는 바와 같은 실시형태는 도 2b의 스텝 210 및 230과 통합 가능한데, 여기서는 기판 설계/시뮬레이션이 이루어진다. 설명을 위하여, 도 3a의 실시형태의 구성요소에 대하여 추가적인 참조가 이루어질 수 있다.

스텝 410에서, 하나 이상의 사용자 입력 파라미터가 수신된다. 사용자 입력 파라미터는 구현 세부사항에 따라 단순한 것에서 세부적이거나 복잡한 것까지의 범위가 있을 수 있다. 하나 이상의 실시형태에 따르면, 사용자 입력 파라미터는 다음의 (ⅰ) 정전기 방전과 같은 과도 전기적인 이벤트에 대한 보호를 위하여 기판 상의 통합된 컴포넌트로서 VSD 물질 보호를 포함하도록 하는 설계자의 선택 및/또는 (ⅱ) 예컨대 VSD 물질의 미리 형성된 레이어를 포함하는 기판의 특정 타입에 대한 선택 중 하나 이상에 대응할 수 있다. 선택적으로 혹은 부가적으로, 설계자 입력은 도 3a의 실시형태의 설계 파라미터(312)의 형태로 명시적인 입력에 대응할 수 있다.

스텝 420은 특정한 시뮬레이션이나 설계를 위한 설계 규칙의 확인 및 구현을 제공한다. 설계 규칙은 예컨대 특정한 어플리케이션, 기판 혹은 기타 파라미터에 의하여 선택될 수 있다. 설계 규칙은 기판 상에 포함되는 컴포넌트의 타입이나 특정 컴포넌트의 스펙 및/또는 전체적인 장치나 개별적인 컴포넌트의 보호 요구조건을 포함하여 다양한 조건 및 기준을 지정할 수 있다. 예컨대, 설계 규칙은 특정한 어플리케이션(무선 장치의 경우 등)의 회로 보드에 대하여, (ⅰ) 보드 상의 특정한 컴포넌트, (ⅱ) 개별적인 컴포넌트, 영역 혹은 전체 보드에 대한 ESD 보호 요구조건, (ⅲ) 보드 상의 공간적인 제한이나 파라미터, (ⅳ) 보드의 두께 및 기타 치수를 지정할 수 있다. 일 실시형태에서, 설계 라이브러리(350)는 도 4의 방법을 구현하는 프로그램에 의해 설계되거나 시뮬레이션될 수 있는 다양한 어플리케이션에 대한 설계 규칙의 서로 다른 세트를 관리하고 있다.

스텝 430에서, 하나 이상의 설계 파라미터가 스텝 410이나 스텝 420 중 하나 혹은 양자에서 이루어진 입력 및 확인에 기초하여 프로그램적으로 결정된다. 그러한 설계 파라미터의 결정은 설계 파라미터(312) 중 어떤 하나 혹은 그 이상을 결정하기 위해서라도 설계 라이브러리(350) 및/또는 VSD 물질 라이브러리(360)와 연계하여 설계자로부터의 입력 및 기타 로직으로부터 도출될 수 있다. 따라서, 예컨대 설계 라이브러리(350)는 설계자가 사용하기로 선택한 하나 이상의 민감한 컴포넌트의 존재에 대해서는 물론이고 산업이나 법률 표준에 기초하여 파괴 전압에 대한 요구조건을 설정할 수 있다. 마찬가지로, 공간 파라미터(322)는 설계자가 형성하고 있는 장치의 타입을 참조함으로써 추론될 수 있다.

스텝 440에서, VSD 물질의 구현 세부사항들이 결정된다. 구현 세부사항들은 (ⅰ) 갭 값(342), (ⅱ) 면적 결정(344), (ⅲ) 형상 결정(346) 및/또는 (ⅳ) 타입 결정(348)을 포함하여 도 3a의 실시형태로 기술한 바와 같은 구현 세부사항들(332) 중 어느 것이라도 포함할 수 있다. 구현 세부사항들(332)을 결정함에 있어서, 일 실시형태는 확인된 VSD 물질의 특성 전압과 갭 값(342)의 곱으로부터 온 전압을 연산하는 것을 제안한다. 부가적인 혹은 선택적인 연산으로는, 면적 결정(344)(공간 제한(322)과 관련하여 참조될 수 있음)은 물론이고 사용되는 VSD 물질의 양에 대한 누설 전류를 결정하는 것이 포함될 수 있다. VSD 구현물을 완료하는 경우에, VSD 물질의 다양한 타입과 구성이 처리 및 분석될 수 있다. 선택된 VSD 물질은 설계 파라미터(312)와 설계 규칙에 의해 지정된 다수의 조건을 만족할 수 있다. 부가적으로, VSD 물질은 예컨대 특정한 구현 세부사항(332)(예컨대, VSD 물질의 총 면적을 최소화하는 것 등)의 우선순위를 매기고자 하는 비용 및/또는 최적화 프로세스에 기초하여 선택될 수 있다.

일 실시형태에 따르면, 구현 세부사항의 결정이 이루어지고 나면, 설계 및/또는 시뮬레이션의 나머지는 VSD 물질(구현되는 바와 같음)의 예측되는 양상이나 특성을 포함하거나 통합하는 프로그램으로 수행될 수 있다. 따라서, 예컨대 설계자는 회로 보드의 나머지를 구축할 수 있다. 선택적으로 혹은 부가적으로, 시뮬레이터는 ESD 이벤트를 예측하여 장치의 동작 시 이와 같은 미계획된 이벤트의 결과를 결정할 수 있다.

보호용 경로에서의 VSD 물질 구현

도 5a는 본 발명의 실시형태에 따라 설계나 시뮬레이션 단계 중 기판(500) 상에서의 주어진 지점에서 VSD 물질의 형성층을 나타내는 도해적인 측단면도이다. 갭 값(515)은 (과도 전기적인 이벤트로부터) 보호되어야 하는 도전 소자(510)와 보호용 전기적 경로(520) 사이의 이격(525)을 정의할 수 있다. 도전 소자(510)는 예컨대 트레이스나 전기적 컴포넌트에 대응할 수 있다. 보호용 전기적 경로(520)는 접지이거나, 동작 환경으로부터 과도적인 전압을 제거하기 위하여 기능하는 본딩(Bonding) 전기적 경로일 수 있다. VSD 물질(540)의 형성층은 이격(525)을 이격(525)에 걸치거나 이를 채울 수 있다. 다른 실시형태에서 설명한 바와 같이, 사용되는 VSD 물질(540)(타입 결정(348)에 의해 식별 가능함)은 기판의 표준 동작 전압하에서 절연성인 특성을 포함한다. 따라서, 도전 소자(510)의 표준 혹은 통상적인 동작 전압은 이격(525)에 형성된 VSD 물질(540)의 절연 특성을 변경하여서는 안 된다. 그러면 설계는 표준 동작 조건하에서 보호되는 도전 소자(510)가 보호용 전기적 경로(520)로부터 이격되어 있음을 가정할 수 있다.

그러나, 서지(Surge)나 기타 고전압의 존재 시에 VSD 물질(540)은 도전 상태로 절환한다. 도전 상태에서, 그러한 이벤트로부터의 전하는 접지일 수 있는 보호용 도전 경로(520)로 운반된다. 예컨대, 나타낸 구현예의 경우 보호용 도전 경로(520)는 기판 장치의 두께 내에 배치된 통합형 접지면(Grounding Plane)까지 연장하는 비아(Via)이다. VSD 물질의 특성에서 내재적인 것으로서, 절연성에서 도전성으로의 천이는 거의 순간적으로 발생하며, 따라서 ESD 이벤트의 짧은 시간의 프레임에서조차 VSD 물질(540)은 도전 소자(510)에 접속된 전기적 컴포넌트가 ESD 이벤트에 의하여 손상될 수 있기 이전에 도전성으로 된다. 따라서, VSD 물질(540)은 도전 소자(510)를 보호용 전기적 경로(520)에 접속함으로써 ESD 이벤트로부터 기판을 보호하는 것이 가능하다. 그러나 이러한 접속은 충분한 크기의 과도 전기적인 이벤트가 발생하는 경우에만 발생한다. 여기서, 갭에 걸쳐서 형성되는 그러한 접속은 과도 전기적인 경로(508)라고 할 수 있다.

특히, 과도 전기적인 이벤트는 VSD 물질(540)의 임계(혹은 "온") 전압을 초과하는 크기이어야 한다. 임계 전압은 VSD 물질의 주어진 형성층을 절연성에서 도전성으로 절환(스위칭)할 가능성이 있는 최소 전압을 의미한다. 만약 전압이 스위칭이 발생하는 임계의 아래쪽 말단이라면, 잠재적인 다른 요인은 물론이고 그 이벤트(즉, 전력)의 기간과 조성에 따라서, 스위칭의 발생이 덜 확실하게 될 수 있다. 따라서, 일 실시형태는 보호되고 있는 소자의 파괴 혹은 내성 전압 아래에서 제대로 해당 물질의 "온 전압"을 적용하는 안전 인자를 포함할 수 있다.

주어진 형성층에 대해 필요한 임계 전압의 결정 내지 평가는 주어진 물질의 양이나 지정된 길이당 특성 전압에 의해 부분적으로 결정될 수 있다. 갭 값(515)의 경우, 임계 전압은 갭 값(515)과 사용되고 있는 VSD 물질의 알려진 혹은 평가된 특성 전압의 곱에 대응한다. 특히, 특성 전압은 소정의 지정된 길이에 대하여 제공될 수 있으며, 갭 값(515)은 동일한 지정된 길이(예컨대, 밀리)의 조건에서 정의될 수 있다. 전압 내성이 갭 값(515)에 대한 설계 파라미터(312, 도 3a) 중 하나로서 고려되거나 포함되는 경우, (안전 인자에 대한 고려 없이) 갭 값과 특성 전압의 곱은 설계 파라미터(312)의 전압 내성보다 작아야 한다. 이러한 관계를 표현하는 간단한 식은 다음과 같다.

갭 값 = (전압 내성*안전 인자)/(특성 전압) (1)

안전 인자는 1.0보다 작은 것으로 가정한다.

상기 관계는 전기적 이벤트가 잠재적인 손상 전압 레벨을 적용하는 경우에 과도 전기적인 경로(508)가 존재하는 것을 보증한다. 이는 예컨대 다른 경우에는 바람직하지 못한 전압 레벨의 존재 시에만 도전 소자(510)가 접지될 수 있음을 보장한다.

다양한 타입의 VSD 물질은 그 전기적 및/또는 기계적 특성은 물론이고 그 조성에 의하여 구별이 가능하다. 전술한 바와 같이, 전기적 특성은 물질을 도전성으로 만드는 트리거 혹은 클램프 전압을 포함한다. 기계적 특성은 그 조성에 기초할 수 있는 물질의 물리적 성질을 포함한다. 하나 이상의 실시형태는 선택된 혹은 미리 선택된 VSD 물질의 타입(518)으로부터 갭 값(515)의 프로그램적인 결정을 제공한다. 예컨대, 일 구현예의 경우, 설계자는 그 물질적 특성(예컨대, 구리와의 결합 강도, 비파괴성(Non-Brittleness))이나 심미감으로 인해 VSD 물질의 특정한 타입을 선호할 수 있다. 갭 값(515)은 장치의 필요한 컴포넌트나 소자를 보호하기 위해 요구되는 임계 내지 "온 전압"과 선택된 VSD 물질의 특성 전압 레벨에 대한 고려와 함께 연산될 수 있다.

다른 구현예의 경우, 바람직한 전기적 특성을 제공할 수 있는 가장 저비용의 VSD 물질을 선택하기 위하여 프로그램이 구성될 수 있다. 상기 바람직한 전기적 특성은 예컨대 설계자로부터의 입력 및/또는 설계 라이브러리(350)(도 3a)에 의하여 결정될 수 있다. 예컨대 상기 바람직한 전기적 특성으로는, 누설 전류와 같은 다른 인자는 물론이고 ESD 보호 수준을 정의하는 임계 내지 "온 전압"이 포함될 수 있다. 또한, 공간적 제한도 고려될 수 있다. 예컨대, 간격 요구조건은 비교적 비좁은 환경을 나타낼 수 있고, 그에 따라 작은 갭 값에서 원하는 전기적 특성을 제공할 수 있는 VSD 물질에 대한 선호나 필요성을 제시할 수 있다. 상기 바람직한 전기적 특성으로부터, VSD 물질의 바람직한 타입이 타입 결정(348)(도 3a)에 의하여 선택되고 확인될 수 있다. 복수 타입의 VSD 물질이 요구조건을 만족하는 경우에, 하나 이상의 실시형태는 비용 등 다른 기준이 그러한 선택을 하는데 사용될 것을 제안한다.

다양한 다른 파라미터나 입력을 사용하여 특정한 VSD 물질(518)의 식별을 가능하게 할 수 있다. 각 타입의 VSD 물질은 지정된 길이당 알려진 혹은 평가된 특성 전압이 서로 다를 수 있다. 따라서, VSD 물질 중 일부 타입은 전기적 이벤트에 대한 바람직한 결과 내지 임계 트리거 전압값을 제공하기 위하여 더 작거나 더 큰 갭 값(515)을 요구할 수 있다.

상술한 실시형태는 VSD 물질(540)의 전기적 특성으로부터 갭 값(515)을 결정하는 것을 제안하지만, 다른 실시형태는 VSD 물질의 선택을 위하여 갭 값(515)이 기준인 경우를 제안한다. 예컨대, 설계 파라미터(312)(도 3a) 중 하나는 요구사항으로서 갭 값(515)에 대한 지정된 범위를 제시할 수 있다. 그러면 본 발명의 일 실시형태에 따라 구성된 프로그램이나 모듈은 원하는 범위의 갭 값을 제공하기 위하여 어떤 타입의 VSD 물질이 선형적 길이당 특성 전압을 가지는지에 관한 확인에 부분적으로 기초하여 VSD 물질(540)의 타입(518)을 지정할 수 있다. 따라서, 파라미터나 조건의 존재에 대한 상태 혹은 전반적인 결정에 있어서 갭 값(515)이나 타입 값(518) 중 어느 하나를 결정적인 것이라고 보거나, 그렇지 않으면 다른 것보다 우선하는 것으로 볼 수 있다.

도 5b는 본 발명의 실시형태에 있어서 보호용 전기적 경로가 안티패드(Antipad)를 포함하는 변형물을 나타낸다. 일 실시형태에 따르면, 안티패드(582)는 보호용 전기적 경로의 일부로서 기판(500) 상에 통합될 수 있다. 나타낸 바와 같은 실시형태에서, 보호용 전기적 경로는 기판(500)으로 안쪽을 향하여 연장하는 비아(580)를 더 포함한다. VSD 물질(590)이 과도 전기적인 접속을 형성하기 위하여 비아(580)와 직접적인 접속을 형성할 것을 요구하는 것이 아니라, 하나 이상의 실시형태는 안티패드(582)가 비아(580)에 걸쳐서 연장하는 레이어나 컴포넌트를 형성할 수 있도록 한다. 안티패드(582)가 비아(580)보다 크기가 더 크기 때문에, 안티패드의 사용으로 VSD 형성(590)에 의하여 차지되는 이격으로부터 요구되는 제조 내성이 경감된다.

보호되어야 하는 도전 소자와 안티패드(582) 사이의 이격(585)은 갭 값(575)에 의하여 정의될 수 있다. 갭 값(575)은 도 5a의 실시형태로 기술한 바와 같은 방식으로 결정될 수 있다. 이하에서 설명하는 바와 같이, 안티패드(582)의 사용 시 지정된 갭 값을 유지하면서도 전체적인 면적을 결정 및/또는 VSD 물질을 형상화하는 것이 용이하게 될 수도 있다.

도 6a 및 도 6b는 본 발명의 실시형태에 따라 VSD 물질에 대한 면적을 고려한 구현물을 나타내는 기판의 평면도(Top-view)이다. 일 실시형태의 경우, 보호용 과도적인 경로는 안티패드(622)에 의하여 제공되며, 이는 Z축으로(도면을 향해 안쪽으로) 연장하는 비아(620)에 걸쳐서 배치된 패드나 기타 도전성 레이어에 대응할 수 있다. 안티패드(622)는 비아(624) 상에서의 영역 형성이나 립(Lip)을 제공함에 있어서 형상이 라운딩 처리되거나 원형일 수 있다. 안티패드(622)를 사용하여 제공되는 한가지 목적은 그것이 제조 내지 형성 내성을 증가시킨다는 점이다. 안티패드(622)의 부재 시, 도전성 혹은 트레이스 소자를 비아(620)까지 연장하기 위해서는 정밀한 제조 기술이 요구된다. 그러한 정밀성은 항상 가능한 것이 아니거나 바람직하지 않을 수조차 있다(비용 효율적이지 못한 경우 등).

다른 실시형태와 마찬가지로, 보호의 필요가 있는 도전성 경로(610)는 부분적으로 갭 이격(625)에 의하여 정의되는 영역에 의하여 안티패드(622)로부터 이격될 수 있다. 갭 값(도 5a의 실시형태로 결정되는 것 등)은 갭 이격(625)을 나타내며, 여기에서 기술하는 다른 실시형태로 설명하는 바와 같은 방식으로 결정될 수 있다. 갭 값(615)의 파라미터에 부가하여, 구현 세부사항에 대한 다른 공간적 특성은 VSD 물질에 의해 차지되는 면적이다. 특히, 하나 이상의 실시형태는 도전성 패드(610)로부터 안티패드(622)를 이격하는데 사용되는 VSD 물질(640)의 총 면적(615)을 결정한다. VSD 물질(640)의 총 면적(615)은 예컨대 이격(625)에 대한 갭 값은 물론이고 안티패드(622)의 크기에 의존할 수 있다.

특히, 실시형태는 이격(625)의 크기를 나타내는 갭 값에 영향을 미치지 않으면서도 안티패드(622)의 크기가 증가하거나 감소할 수 있다는 점을 감안하고 있다. 도 6b는 도 6a의 실시형태에 대한 변형물을 나타내는 것으로, 그 변형 사항은 VSD 물질(640)의 형성 치수가 증가한다는 것이다. 이러한 증가는 도 6a의 형성에 대한 높이 H1에 비해 도 6b의 형성에 있어서 VSD 물질의 높이 H2가 더 크다는 점에 의하여 설명된다. 치수가 부가되었음에도 불구하고, 이격(625)을 나타내는 갭 값은 변함 없다.

따라서, 도 6a 및 도 6b에 의해 설명한 바와 같이, VSD 물질의 면적이 구현 세부사항(332)(도 3a 참조) 중 하나로서 고려될 수도 있다. 특히, 면적의 선택(면적 결정(344)에 의해 제공되는 것 등)은 (ⅰ) 누설 전류의 잠재적인 증가 및 (ⅱ) 안티패드(622)(혹은 보호용 경로의 다른 소자) 및/또는 VSD 물질에 소자를 상호 접속하고 배열하기 위한 내성을 낮추는 것을 포함하는 결과를 갖는다. 다른 고려사항으로는 전기장과 같은 잠재적인 2차 전기적 이벤트와 VSD 물질에 의해 차지되는 공간, 추가적인 VSD 물질의 비용이 포함될 수 있다.

도 7은 본 발명의 실시형태에 있어서 설계나 시뮬레이션 단계 중 기판이나 다른 장치 상에서 VSD 물질의 통합을 위한 다른 공간적인 구현 세부사항으로서 형상을 사용하는 경우를 나타낸다. 기판(700) 위에서, 하나 이상의 실시형태는 VSD 물질(740)의 전체적인 형상을, 특히 도전 소자(710)와 안티패드(722)의 동심원적인 이격에 관하여 형상 결정(735)이 정의하는 경우를 제안한다. 도전 소자(710)와 안티패드(722)(혹은 보호용 전기적 경로의 다른 소자) 간에 제공되는 VSD 형성물의 결과적인 형상은 안티패드(722)와 VSD 물질(740) 중 하나 혹은 양자를 형상 지음으로써 형성될 수 있다.

일 실시형태에서, 디폴트 형상은 도 6a나 도 6b의 실시형태로 나타내고 기술한 바와 같이 고리형 링이나 타원형으로 가정할 수 있다. 형상 결정(735)은 VSD 물질의 형성물이나 그 일부의 형상을 정의하거나 지정하고, 면적의 크기를 변경하기 위하여 전체적인 형상을 수정할 수 있다. 다른 이점들 중에서도, 유효 면적(738)이 이격(725)의 지점에서 유지될 수 있으며, 이는 갭 값에 의하여 정해질 수 있다. 유효 면적(738)은 도전 소자(710)에 가장 가까운 안티패드(722)를 둘러싸는 면적(즉, 이격이나 갭 거리가 제공되는 곳)에 대응한다. 그러나, 전체적인 면적을 감소시켜 누설 전류를 잠재적으로 감소시키는 것이 가능하다. 나아가, VSD 형성물(740)은 전체 둘레에서보다 특정 지점에서 정밀하게 모양 지어질 수 있다. 이와 같이, 형상 결정(735)은 유효 면적을 고려하고 이격(725)을 갭 값으로 결정하는 접촉 지점이나 영역을 지정할 수 있다. 이러한 특정한 지점이나 영역에서, 하나 이상의 실시형태는 VSD 물질(740)의 주변에 거의 부합하기 위해 도전 물질(710)의 형상의 전체적인 곡률 반경을 유지하는 것을 포함하는 고려사항을 제안한다.

도 8은 본 발명의 실시형태에 있어서 VSD 형성물이 보호용 전기적 경로에 대한 과도적인 접속을 제공하는 전부 혹은 일부의 위치에 대한 결정을 구현 세부사항이 포함하는 실시형태를 나타낸다. 기판(800) 상에서, 일 실시형태는 VSD 물질 형성물이 사용되는 위치(812)에 대한 프로그램적인 결정("위치 결정(812)")을 제안한다. 일 실시형태에서, 기판은 전기적 소자가 ESD로부터의 보호를 요구하는 적어도 일부나 전체 기판에 걸치는 VSD 물질의 내부 레이어를 포함한다. VSD 형성물에 대한 위치는 VSD 물질까지 안티패드, 비아나 기타의 접속성 소자를 연장함으로써 혹은 선택된 위치에서 하부에 있는 VSD 물질을 노출함으로써 제공될 수 있다.

각각의 위치 결정(812)에 대하여, 도 5a 내지 도 7의 실시형태로 설명한 바와 같은 고려사항들을 결정할 수 있다. 예컨대, 갭 값의 형태인 구현 세부사항은 과도적인 상태하에서 VSD 물질에 의해 접속되는 2개 소자의 이격을 정의하여 결정될 수 있다. 부가적으로, VSD 물질의 타입은 전체 기판에 대하여 결정되거나, 선택적으로는 서로 다른 VSD 물질을 서로 다른 위치에서 사용할 수 있다. 면적 및 형상 결정 또한 국부화된 혹은 기판 크기의 기반에서 결정될 수 있다.

다층화된 장치

도 9는 본 발명의 하나 이상의 실시형태에 있어서 멀티레이어 장치(Multilayered Device, 다층화된 장치) 속으로 VSD 물질을 구현하기 위한 설계나 시뮬레이션을 나타낸다. 일 실시형태에 따르면, 기판 장치(900)는 복수의 레이어(902, 904, 906)를 포함할 수 있으며, 그 각각은 다양한 전기적 소자와 컴포넌트를 담고 있다. 하나 이상의 비아가 전기적으로 레이어들을 접속하기 위해 사용될 수 있다.

여기에서 설명하는 실시형태의 경우, 도 5a 내지 도 8의 실시형태로 설명한 VSD 물질의 구현예 중 어떤 것도 다층화된 장치의 개별적인 레이어들 상에서 구현될 수 있다. 부가적으로 혹은 선택적으로, 하나 이상의 실시형태는 장치(900)가 복수의 VSD 물질 레이어들(920, 922)을 포함하는 경우를 제안한다. 일 구현예에서, VSD 물질 레이어(920, 922)는 도전성 소자가 제공되는 하나 이상의 레이어를 이격할 수 있다. 도 5a의 실시형태로 설명한 바와 같이, VSD 물질과의 보호물을 통합하거나 편입하기 위한 고려사항 중 하나는 보호용 전기적 경로에 대한 과도 전기적인 접속을 제공하는 장치의 개별 지점들에 대한 갭 값을 결정하는 것이다. 상술한 바와 같은 다층화된 장치 상에서, 갭 값은 과도 전기적인 상태가 존재하는 경우에 보호용 전기적 경로에 대한 가장 짧은 거리에 의해 제공될 수 있다.

개별적인 레이어들(902, 904, 906)은 과도 전기적인 상태에 의하여 보호되는 소자들(트레이스나 컴포넌트의 형태)을 포함할 수 있다. 비아(930)는 레이어들을 교차하여 접지나 기타 보호용 전기적 경로를 제공한다. 일 실시형태에 따르면, 복수의 갭 값은 상술한 바와 같은 실시형태하에서 서로 다른 도전 소자와 보호용 전기적 경로의 이격을 정의하기 위해 결정될 수 있다. 제 1 갭 값(915)은 (레이어(902) 상의) 제 1 도전 소자(910)와 비아(930) 사이의 이격을 정의할 수 있다. 도 5a 및 도 5b의 실시형태에서 설명한 바와 같이, 이격(925)은 제 1 도전 소자를 비아(930)로부터 이격하는 VSD 물질의 선형적 치수에 대응할 수 있다.

제 2 갭 값(917)은 (레이어(904) 상의) 제 2 도전 소자(912)와 제 1 전기적 소자(910)를 포함할 수 있는 보호용 전기적 경로 사이의 이격을 정의할 수 있다. 제 1 및 제 2 이격의 실제 측정값은 다를 수 있으며, 제 1 갭 값(915)과 제 2 갭 값(917)에 의하여 반영될 수 있다. 도 9에 나타낸 구현예에서, 제 1 VSD 물질 레이어는 비아(930)에 대응하는 보호용 전기적 경로의 제 1 위치로부터의 제 2 도전 소자(912)의 이격을 차지하고 있다. 제 2 VSD 물질 레이어는 제 1 전기적 소자에 대응하는 보호용 전기적 경로의 제 2 위치로부터의 제 2 도전 소자(912)의 이격을 차지하고 있다. 제 2 도전 소자에 대하여, 보호용 전기적 경로까지 접속하기 위하여 관계된 VSD 물질의 형성물은 가장 짧은 이격을 제공하는 것이다. 그에 따라, 제공된 예의 경우에는 제 2 갭 값(917) 결정이 제 1 및 제 2 도전 소자 간의 이격을 위해 제공되어야 한다. VSD 물질과의 다른 과도 전기적인 접속을 위한 갭 값들이 마찬가지로 연산될 수 있다.

디스플레이 후판 및 장치

여기에서 설명하는 실시형태는 인쇄 회로 보드와 같은 다양한 어플리케이션에서 구현될 수 있다. 부가적으로, 도 10의 실시형태로 설명하는 바와 같이, 하나 이상의 실시형태는 디스플레이 장치(1000)에 대한 후판 상에서 제공될 수 있다. 일반적으로, 디스플레이 장치(1000)는 그 장치의 외장에 제공되는 투명 도체(1010)를 포함한다. 투명 도체(1010)는 대응하는 VSD 물질 형성물(1022, 1024)에 의하여 접지 패드(1012, 1014)(혹은 보호용 전기적 경로에 대한 기타 지점들)로부터 이격될 수 있다. 다른 실시형태로 설명한 바와 같이, VSD 형성물(1022, 1024)의 선형적 치수는 그 형성물이 도전성으로 되는 임계 내지 "온 전압"을 정의할 수 있다. 도전 상태로 절환될 때, VSD 물질 형성물(1022, 1024)은 도체(1010)에 대한 접지를 제공한다. 투명 도체(1010)의 차단을 방지하기 위하여, VSD 물질 형성물은 그 장치의 주변 상에서 배치될 수 있다. 타입 등의 다른 결정은 물론이고 VSD 물질의 선형적 치수는 상술한 다른 실시형태에 따라 결정될 수 있다.

최적화

일반적으로, VSD 물질을 선택하고 그것을 장치 속으로 통합하는 설계를 하는 프로세스는 하나의 바람직한 결과에 대한 선택이 다른 결과에 부정적인 영향을 줄 수 있는 다변수 고려사항이다. 이와 같은 이유로, 일 실시형태는 설계자가 다른 것에 앞서 하나의 바람직한 특성, 변수 혹은 결과를 지정할 수 있는 우선 순위나 선택 체계를 제공한다. 더욱 상세하게는, 구현 결정(332)(도 3a 참조)을 결정하는 프로세스에 있어서, 하나 이상의 실시형태는 하나 이상의 최적화 프로세스의 사용을 통해 그러한 결정들이 이루어지는 경우를 제안한다. 일 실시형태에 따르면, 최적화 프로세스는 선택된 물질의 공간적 특성은 물론이고 어떤 물질을 선택할 것인지에 영향을 미칠 수 있다.

도 11은 도 3a의 실시형태로 나타내고 설명한 바와 같은 시스템과 연계하여 최적화 모듈(1100)을 사용하는 것을 나타낸다. 최적화 모듈(1100)은 구현 결정(332)(도 3a 참조) 중 하나 이상에 대한 선택을 실행하거나 그것에 영향을 미치도록 하나 이상의 프로세스를 수행할 수 있다. 일 실시형태에서, 최적화 모듈(1100)은 기판 상에서의 사용을 위해 설계나 시뮬레이션 모드 중 VSD 물질을 선택하기 위한 프로세스를 실행한다. 그러한 선택은 하나 이상의 최적화 기준에 기초하여 이루어질 수 있다. 최적화 기준의 예로는, (ⅰ) 비용 파라미터(1112), (ⅱ) 양적 파라미터(1114) 및/또는 (ⅲ) 성능 파라미터(1116)가 포함된다. 최적화 모듈(1110)은 구현 결정 중 하나의 사용이나 선택에 영향을 주도록 VSD 구성 모듈(310)과 인터페이스하거나 통신할 수 있다.

비용 파라미터(1112)는 기판 장치 속으로 VSD 물질을 통합하는 비용이 최소화되는 프로세스를 반영할 수 있다. 전체적인 비용에 영향을 줄 수 있는 인자에는 요구될 수 있는 조성으로부터의 VSD 물질 양은 물론 특정한 VSD 조성의 비용이 포함된다. 예컨대, 일부 VSD 조성은 예컨대 작은 갭 거리와 면적을 이용하여 바람직한 성능 특성을 구현함으로써 더 적은 물질을 필요로 할 수 있다. 부가적으로, 일부 VSD 물질은 다른 것들보다 장치와 더 쉽게 통합할 수 있다. 예컨대, 일부 기판은 기판의 표면 부근이나 그 내부의 레이어로서 미리 형성된 VSD 물질을 포함할 수 있으며, 이로써 선제조 이후 다른 레이어의 부가가 선제조된 VSD 물질의 사용보다 더 고비용으로 된다. 따라서, 하나를 넘는 인자가 비용 파라미터(1112)에 영향을 줄 수 있다. 비용 파라미터(1112)는 VSD 물질의 특정한 타입을 이용하는 비용에 영향을 미치는 변수들을 갖는 다차원 파라미터나 합성값 중 하나로서 제공될 수 있다.

일 실시형태에서, 비용 파라미터(1112)를 사용하여 VSD 물질을 선택할 수 있다(그에 따라 VSD 결정(348)에 영향을 미침). 선택적으로 혹은 부가적으로, 비용 파라미터(1112)는 위치 결정(812)(도 8 참조), 면적 결정(344) 및/또는 형상 결정(346)에 영향을 미칠 수 있다. 예컨대, 면적 및 형상 결정은 성능을 감수하고서라도 비용을 줄이기 위해 선택될 수 있다. 비용 파라미터(1112)는 특정한 기판 장치로 특정 타입의 VSD 물질을 통합하는 전체적인 비용의 평가나 결정을 가능하게 하기 위하여 결합하는 개별적인 변수들을 결합하거나 합성값으로서 고려할 수 있다.

양적 파라미터(1114)는 보드 상에서 사용되는 VSD 물질의 양을 줄이기 위한 우선 순위에 대응할 수 있다. 더 적은 양의 VSD 물질은 예컨대 VSD 물질이 형성되어야 하는 환경이 비좁은 경우에 바람직할 수 있다. 비좁은 환경에서, VSD 물질에 대한 작은 크기의 이격 갭조차 고비용일 수 있다. 양적 파라미터(1114)에 기초한 최적화를 수행하기 위하여, 예컨대 일 실시형태는 다양한 기준과 설계 파라미터(312)를 만족하기 위한 최소한의 면적을 어떤 VSD 물질 타입이 요구하는지를 결정하기 위하여 VSD 구성 모듈(310)(도 3a)의 출력을 최적화 모듈(1100)이 사용하는 것을 제안한다. 최소한의 면적은 예컨대 가장 낮은 특성 전압을 갖는 VSD 물질에 대응할 수 있는데, 그 물질은 면적과 갭 이격에 대한 가장 작은 크기를 요구할 것이기 때문이다.

그러나 도 13 내지 도 15에서 제공되는 예로 설명하는 바와 같이, 누설 전류 등 VSD 물질의 다른 특성이 VSD 물질의 타입을 선택하는데 작용할 수 있다. 특히, 누설 전류는 소정 타입의 VSD 물질에 대하여 기판 장치의 동작 전압의 크기와 존재 및/또는 갭 거리의 사이즈(갭 사이즈가 더 작은 경우에 더 많음)에 대한 변동사항에 따라 달라질 수 있다. 마찬가지로, 최소한의 필요한 갭 이격의 사이즈를 갖는 물질을 단순히 확인하는 것은 최적의 결과를 낳지 않거나 동작 가능한 결과조차 낳지 않을 수 있다. 따라서, 최적화 모듈(1100)은 내성 레벨 및 필요한 갭 이격 사이즈를 이용하여 최적화 프로세스를 구현하도록 동작할 수 있으며, 이는 다른 것과 경합할 수 있다. 최적화 모듈(1100)은 선택된 조건하에서 하나를 다른 하나보다 우선 순위에 둘 수 있다. 예컨대, 최적화 모듈(1100)은 컴포넌트 중 어느 것이라도 내성보다 큰 누설 전류를 수신하도록 하지 않으면서 이격 거리의 최소 크기를 얻는 것이 가능하다.

더 나아가, 최적화 모듈(1100)은 특정한 성능 특성(1116)을 강화하도록 최적화할 수 있다. 예컨대, 민감한 장비의 경우, 최소량의 임계 전압을 제공하도록 구성될 수 있는 VSD 물질이 선택될 수 있다. 이러한 물질은 예컨대 누설 전류를 가지면서도 낮은 갭 이격에서 바람직한 특성을 제공할 수 있다. 따라서, 성능을 고려하는 경우조차, 최적화 모듈(1100)은 다양한 VSD 구현물의 출력을 요구하여 특정한 타입의 VSD 물질을 선택하거나 그러한 선택에 영향을 미칠 수 있다. 성능 파라미터의 예로는 (ⅰ) 부정적인 커패시턴스의 존재, (ⅱ) 임피던스 및 (ⅲ) 열 손실이 포함된다. 최적화 프로세스 중 어떤 것이라도 이러한 특성 중 하나를 위해 최적화하는 것이 가능하다.

시스템 설명

도 12는 하나 이상의 실시형태와 함께 사용하기 위한 시스템을 나타낸다. 시스템(1200)은 프로세스 리소스(1210), 메모리 리소스(1220), 설계자 인터페이스(1230) 및 디스플레이(1240)를 포함한다. 프로세스 리소스(1210)는 예컨대 로직(114)(도 1)을 포함하여, 도 1이나 도 3a로 나타내고 설명한 바와 같은 기능성과 모듈을 실행할 수 있다. 메모리 리소스(1220)는 설계 라이브러리(350)(도 3a)와 VSD 물질 라이브러리(360)(도 3a)에서 제공된 데이터 및 정보는 물론이고 그 실행되는 모듈 및 기능성에 대응하는 명령을 저장할 수 있다. 설계 인터페이스는 사용자로 하여금 입력을 제공하고 출력을 수신할 수 있도록 하기 위한 다양한 도구들이 고려됨에도 불구하고, 예컨대 키보드나 마우스 혹은 포인터 장치에 대응할 수 있다. 디스플레이(1240)는 인터페이스(1230)의 일부로서 제공될 수 있으며, 예컨대 설계자가 응답하는 프롬프트를 디스플레이할 수 있다.

선택적으로, 시스템(1200)은 제조 인터페이스(1250)에 결합될 수 있다. 프로세스 리소스(1210)는 특정 설계를 위한 구현물 구성(332)(도 3a)을 제조 인터페이스(1250)로 전송할 수 있으며, 이는 이후에 제조/제작 사이트(오프 사이트)나 도구(온 사이트)에 명령을 전달할 수 있다. 제조 인터페이스(1250)는 제조 사이트를 위한 기판 설계 데이터(1252)를 생성할 수 있다. 제조 인터페이스(1250)는 제조 워크플로와 함께 직접적으로 사용하기 위한 데이터를 통신하고/하거나 기판 설계 데이터(1252)를 구축하도록 구성될 수 있다.

구현예

다음 부분은 여기에서 설명하는 하나 이상의 실시형태를 편입하는 구현예를 제공한다.

예제: 인쇄 회로 보드는 여기에서 설명한 실시형태에 따라 구성되는 소프트웨어(EDA 어플리케이션 등)를 이용하여 설계될 수 있다. 인쇄 회로 보드의 설계는 ESD 등 잠재적으로 유해한 과도적인 전기적 이벤트에 대한 보호를 제공할 목적으로 VSD 물질의 통합을 요구할 수 있다. 그러한 PCB 설계는 ESD에 대한 내성, 누설 전류 혹은 기타 전기적 특성의 다양한 세트를 각각 갖는 3개의 칩을 사용할 것을 요구할 수 있다. 표 1은 개별 칩들에 대한 추천되는 혹은 제조적으로 기술되는 내성의 예들을 보여준다. 확인된 내성은 ESD에 대한 것과 오프 상태 저항에 대한 것이다. 다른 부분에서 언급한 바와 같이, 오프 상태 저항은 누설 전류 내성을 암시하기도 한다. 일 실시형태에서, 표 1로 제공된 정보는 설계 라이브러리(350)(도 3a)에 열거될 수 있다. VSD 물질을 포함시키도록 PCB의 설계를 구성하기 위한 모듈은 예비적 단계로서 표 1에 대응하는 데이터에 액세스할 수 있다.

표 1: 인쇄 회로 보드 ESD

일 실시형태는 VSD 물질의 후보 타입을 프로그램적으로 식별하는 것을 제안한다. 후보로서, VSD 물질은 VSD 물질을 통합하기 위한 기준과 내성 전부가 만족되었는지 여부를 결정하도록 전부 다 처리되지는 않을 수 있다. 후보로서 VSD 물질을 분석하는 경우에, 기술한 선형적 치수, 상기 제공한 예에서는 1 밀리 갭을 참조하여 전기적 특성이 확인될 수 있다. VSD 물질이 온으로 되는 전압 레벨을 분석하기 위하여, 특성 전압 레벨은 1 밀리 갭에 걸쳐서 인가되는 경우에 VSD 물질을 온으로 스위칭하는데 필요한 전압으로서 표준화된다. 그 다음 임계 전압 레벨(소정 양의 VSD 물질을 온으로 스위칭하기 위해 필요한 총 전압)은 특성 전압 레벨(밀리당)에 갭의 크기(역시 밀리로 측정됨)를 곱한 결과로부터 연산된다.

도 13은 본 발명의 실시형태에 있어서 갭 값(X-축) 및 임계 전압 레벨(Y-축) 간의 관계에 관한 그래프 표시이다. 주어진 타입의 VSD 물질에 대하여, 갭 이격의 크기가 클수록 임계 전압 레벨이 높아진다. 제공한 예의 경우, 그러한 관계는 식(예컨대, 선형적임)으로 나타낼 수 있으나, 다른 커브 맞춤 기법(Curve Fitting Techniques)(예컨대, 포물형)을 사용하여 실험적 결과에 정합시키는 것이 가능하다. 정보 및/또는 데이터는 예컨대 VSD 물질 라이브러리(360)(도 3 참조)에 대응하는 데이터 저장부에서 관리될 수 있다. VSD 라이브러리(360)는 값들을 저장하거나, 선택적으로는 구성 모듈(310)이 주어진 갭 이격에 대한 임계 전압 레벨의 값을 가정할 수 있도록 하는 미리 정해진 식(예컨대, 선형적 관계)을 이용할 수 있다.

누설 전류/오프 상태 저항 분석을 위해, 다음의 (ⅰ) 갭 사이즈가 클수록 오프 상태 저항은 커지고 누설 전류는 작아짐 및 (ⅱ) 동작 전압이 높을수록 오프 상태 저항은 낮아지고 누설 전류는 커짐이라는 관계가 VSD 물질에 대하여 일반적으로 적용 가능하다. 도 14는 증가하는 크기의 갭 이격에 걸쳐서 실험적으로 결정되는 바와 같이 제 1 타입의 VSD 물질의 오프 상태 저항(Off-state Resistance)을 나타내는 그래프이다. 이 그래프는 갭 값이 높을수록 오프 상태 저항이 증가한다는 관계로 갭 이격(X 축)의 크기에 대하여 오프 상태 저항값(Y 축)을 비교하고 있다.

도 15는 크기에 따라 달라지는 동작 전압으로부터 유발되는 결과를 갖는 서로 다른 갭 크기에 대한 제 1 타입의 VSD 물질의 오프 상태 저항을 나타내는 실시형태의 그래프이며, 이는 실험적으로 결정될 것이다. 더욱 구체적으로는, 상기 관계는 인가 전압의 증가로 오프 상태 저항(Y 축)이 감소하는 것을 나타낸다.

도 14 및 도 15의 양 관계는 실험적인 결과를 이용하여 선형적으로 나타낼 수 있다. 그러한 관계에 대응하는 정보는 예컨대 VSD 라이브러리(360)(도 3)에 대응하는 데이터 저장부에서 관리될 수 있다. VSD 라이브러리(360)는 값을 저장하고 있거나, 선택적으로는 주어진 타입의 VSD 물질, 갭 이격의 사이즈 및/또는 동작 전압에 대하여 오프 상태 저항과 누설 전류의 값들을 구성 모듈(310)이 가정할 수 있도록 하는 미리 정해진 식(예컨대, 선형적 관계)을 이용할 수 있다.

이러한 관계를 염두에 두고, 일 실시형태는 ESD 이벤트에 대한 필요한 전압 보호를 제공하기 위하여 각 칩과 그 접지 사이에 요구되는 갭 이격의 사이즈를 우선 결정함으로써 기판 장치에서의 통합을 위한 후보로서 제 1 타입의 VSD 물질을 분석할 수 있다는 점을 제안한다. 상기 필요한 전압 보호는 안전 인자에 의해 수정되는 바와 같이 파괴 전압 아래의 전압에서 VSD 물질의 임계 전압 레벨이 온으로 될 것을 요구한다. 일 실싯형태의 경우, 일단 갭 이격의 사이즈가 결정되고 나면, 그 갭 이격의 사이즈는 오프 상태 저항 및/또는 누설 전류를 결정하기 위해 사용될 수 있다.

제공된 다음의 예에서, 타입 Ⅰ의 VSD 물질은 113 volts/mil의 특성 전압 레벨을 가질 수 있다. 또한, 오프 상태 저항은 다음 식으로 표현할 수 있다.

(오프 상태) 저항 (Gohm) = 490.91(갭/mil) - 1132.3 (2)

제공된 예에서, 식 (2)는 12 볼트의 범위에서 동작 전압을 갖는 컴포넌트에 대하여 적용된다. 도 15에 나타낸 바와 같이, 상기 식은 만약 동작 전압이 어떤 특정한 컴포넌트에 대해서라도 상이하다면 달라질 것이다.

표 2는 그 알려진 혹은 가정된 클램프 전압과 그 오프 상태 저항의 전기적 특성과 함께 PCB 상에서 VSD 물질을 통합하는 결과를 나타낸다. 언급한 바와 같이, 일 실시형태는 ESD 요구사항을 만족하기 위한 갭 이격의 사이즈를 결정한 다음 오프 상태 저항 및/또는 누설 전류를 결정하기 위하여 갭 이격의 사이즈를 상호 참조하는 것을 제안한다. 표 2는 그 결과를 정리한 것이다.

표 2

표 2는 PCB 상의 칩 1에 대한 원하는 ESD 보호를 구현하기 위하여, (ⅰ) 칩 1과 접지 혹은 기타 보호용 소자 간에 VSD 물질을 통합함으로써 형성되는 갭 이격은 1.42mil일 필요가 있을 것이라는 점, (ⅱ) 칩 2와 접지 간의 경우에는 약 3.54mil일 것이라는 점, 그리고 (ⅲ) 칩 3의 경우에는 7.09mil일 것이라는 점을 나타내고 있다. 그러나 식 2하에서, VSD 물질 타입 Ⅰ은 칩 1에 대한 오프 상태 요구조건을 충족하지 못한다.

일 실시형태에서, 하나의 컴포넌트가 실패인 경우, 구성 모듈(310)(도 3 참조)이나 다른 프로그램적인 컴포넌트는 다른 후보 VSD 물질(혹은 선택적으로는 일부 다른 설계 파라미터)을 선택한다. 다른 후보 VSD 물질에 대한 선택은 그 특정한 칩이나 컴포넌트를 위한 것이거나, 전체적인 기판 장치를 위한 것일 수 있다. 예컨대, 일 실시형태는 기판을 통해 동일한 타입의 VSD 물질을 구성 모듈(310)이 사용하려고 하는 것을 제안한다. 그러나 제공된 예의 경우 VSD 물질 타입 Ⅱ는 단지 실패한 칩 1만을 위한 것이다. 단순함을 위해 오프 상태 저항이 식 2로 표현된다고 가정한다면 VSD 물질 타입 Ⅱ는 50volts/mil의 특성 전압 레벨을 가질 수 있다.

표 3은 칩에 대한 접지로의 과도적인 접속을 제공하기 위하여 VSD 물질 타입 Ⅱ를 사용하는 것에 대한 결과를 제공한다.

표 3

대안

여기에서 기술한 실시형태는 결정을 제안하고 있으나, ESD나 과전압 상태를 처리하기 위하여 VSD 물질이나 그 특성에 대한 설계나 시뮬레이션 매체에서, 다른 실시형태는 VSD 물질을 사용할 것인지 여부에 관한 결정을 로직이나 소프트웨어가 수행할 것을 제안한다. 예컨대, 사용자는 원하지 않는 ESD 보호의 사용을 하는 조건과 파라미터를 지정할 수 있으며, 이 경우 로직은 장치의 설계에서 VSD 물질을 포함하지 않기로 하는 결정을 내릴 수 있다.

결론

비록 여기에서는 본 발명의 예시적인 실시형태를 첨부도면을 참조하여 자세하게 설명하였지만, 본 발명은 그러한 세세한 실시형태에 한정되지 않는다는 점을 이해하여야 한다. 마찬가지로, 당업자에게는 다수의 변경 및 개조가 명백할 것이다. 따라서, 본 발명의 범위는 다음의 청구범위 및 그 등가물에 의하여 제한되는 것으로 의도된다. 나아가, 비록 다른 구성 및 실시형태에서 특정한 요소를 언급하지 않더라도, 다른 실시형태의 일부 혹은 다른 개별적으로 설명한 특징들과 일 실시형태의 일부로서 혹은 개별적으로 설명한 특정한 특징이 결합될 수 있다는 점을 고려한다. 그러므로, 설명한 조합이 부재한다고 해서 본 발명이 그러한 조합에 대한 권리를 청구하지 못하는 것은 아니다.

Claims

설계 또는 시뮬레이션 단계 중 장치를 설계하기 위한 컴퓨터로 구현되는 방법에 있어서,
상기 장치에 대한 과도 전기적인 이벤트의 처리를 위해, 설계자로부터 제공되는 입력에 적어도 부분적으로 기초하는 하나 이상의 기준을 확인하는 단계; 및
상기 하나 이상의 기준으로부터, 상기 과도 전기적인 상태로부터 상기 장치의 하나 이상의 전기적 컴포넌트를 보호하기 위하여 배치되는 전압 절환형 절연(Voltage Switchable Dielectric, VSD) 물질을 상기 장치의 적어도 일부분 상이나 그 내부의 레이어로서 통합하기 위한 하나 이상의 특성을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 1에 있어서,
상기 VSD 물질을 통합하기 위한 하나 이상의 특성을 결정하는 단계는, 상기 기준 중 적어도 하나에 기초하여 VSD 물질 중 하나 이상의 타입을 선택하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 2에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 상기 과도 전기적인 이벤트로부터 상기 하나 이상의 컴포넌트를 보호하기 위하여 상기 VSD 물질을 절연 상태에서 도전 상태로 절환하도록 개시하기 위한 에너지의 임계치를 확인하는 단계를 포함하며,
상기 VSD 물질 중 하나 이상의 타입을 선택하는 단계는, 상기 VSD 물질 중 해당 타입의 지정된 양이 절연성에서 도전성으로 절환하도록 하기 위해 알려진 에너지의 특성 측정치를 갖는 VSD 물질의 타입을 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 3에 있어서,
상기 하나 이상의 특성을 결정하는 단계는, 상기 하나 이상의 컴포넌트를 보호용 전기적 경로로부터 분리하기 위한 상기 레이어의 선형 치수를 결정하는 단계를 포함하며,
상기 하나 이상의 특성을 결정하는 단계는, 상기 VSD 물질을 상기 도전 상태로 절환하기 위한 상기 에너지의 임계치를 결정하는데 있어서 상기 알려진 에너지의 특성 측정치를 상기 선형 치수에 적용하는 것에 기초하고,
상기 에너지의 임계치는 상기 하나 이상의 컴포넌트의 내성 레벨보다 작은 것을 특징으로 하는 방법.
청구항 3에 있어서,
상기 VSD 물질을 통합하기 위한 하나 이상의 특성을 결정하는 단계는, 상기 장치의 적어도 하나의 레이어 상에서 복수의 위치를 결정하는 단계를 포함하며,
상기 VSD 물질의 상기 레이어는, 상기 과도 전기적인 이벤트로부터 하나 이상의 컴포넌트를 보호하기 위한 것임을 특징으로 하는 방법.
청구항 1에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 상기 과도 전기적인 이벤트의 결과 초과된 경우에 상기 과도 전기적인 이벤트로부터 상기 하나 이상의 컴포넌트를 보호하기 위하여 상기 VSD 물질을 절연 상태에서 도전 상태로 절환하도록 개시하기 위한 에너지의 임계치를 상기 기준 중 하나로서 확인하는 단계를 포함하고,
상기 하나 이상의 특성을 결정하는 단계는, 상기 장치의 보호용 전기적 경로와 보호될 컴포넌트 간의 갭 간격을 정의하기 위한 상기 VSD 물질의 선형 치수를 선택하는 단계를 포함하고,
상기 VSD 물질을 상기 절연 상태에서 상기 도전 상태로 절환하게 하는 상기 에너지의 임계치는 상기 VSD 물질의 상기 선형 치수에 의존하며,
상기 선형 치수를 선택하는 단계는, 상기 에너지의 임계치를 상기 하나 이상의 컴포넌트에 의해 처리 가능한 에너지의 허용치보다 작게 제공하는 것에 적어도 부분적으로 기초하는 것을 특징으로 하는 방법.
청구항 6에 있어서,
상기 선형 치수를 선택하는 단계는, 상기 VSD 물질의 지정된 양에 대한 특성 전압 레벨을 확인하는 단계를 포함하며,
상기 선형 치수를 선택하는 단계는, 상기 VSD 물질을 상기 도전 상태로 절환하기 위한 임계 전압을 상기 장치의 상기 하나 이상의 컴포넌트의 내성 전압보다 작게 제공하는 상기 선형 치수를 결정하도록 상기 특성 전압을 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 1에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 보호될 상기 장치의 하나 이상의 컴포넌트에 대한 하나 이상의 전압 혹은 전류 내성을 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 8에 있어서,
상기 하나 이상의 내성은, 상기 장치의 상기 하나 이상의 컴포넌트나 다른 소자가 오동작하도록 할 가능성이 있는 전압 레벨에 대응하는 파괴 전압을 포함하는 것을 특징으로 하는 방법.
청구항 8에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 상기 하나 이상의 컴포넌트에 의한 누설 전류에 대한 내성을 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 5에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 상기 하나 이상의 컴포넌트에 의한 누설 전류에 대한 내성을 확인하는 단계를 포함하며,
상기 누설 전류는 상기 선형 치수에 의존적이고,
상기 선형 치수를 선택하는 단계는, 상기 선형 치수에 있어서 상기 VSD 물질에 대한 상기 누설 전류를 결정하는 단계에 적어도 부분적으로 기초하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
상기 하나 이상의 특성을 결정하는 단계는, 상기 갭 간격의 상기 선형 치수에 걸쳐서 상기 에너지의 임계치를 제공하기 위해 사용되는 상기 VSD 물질로부터 유발되는 상기 누설 전류에 적어도 부분적으로 기초하여 VSD 물질의 타입을 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 12에 있어서,
상기 하나 이상의 특성을 결정하는 단계는, (ⅰ) 상기 갭 간격의 상기 선형 치수에 기초하여 상기 VSD 물질에 의해 제공되는 상기 에너지의 임계치 혹은 (ⅱ) 상기 임계 에너지 레벨을 제공하기 위해 요구되는 상기 갭 간격의 상기 선형 치수 중 적어도 하나를 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 1에 있어서,
상기 하나 이상의 기준을 확인하는 단계는, 상기 VSD 물질의 상기 레이어가 제공될 상기 장치의 상기 적어도 일부분에서의 공간적 제한을 확인하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 14에 있어서,
상기 하나 이상의 특성을 결정하는 단계는, 상기 확인된 공간적 제한에 부분적으로 기초하여 상기 VSD 물질의 타입을 선택하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 15에 있어서,
상기 VSD 물질의 타입을 선택하는 단계는 적어도 부분적으로, 상기 VSD 물질의 상기 선택된 타입이 상기 VSD 물질의 해당 타입의 지정된 양이 절연성에서 도전성으로 절환하도록 하는 알려진 에너지의 특성 측정치를 갖는 경우 상기 하나 이상의 컴포넌트를 상기 과도 전기적인 이벤트로부터 보호하기 위하여 상기 선택된 타입의 상기 VSD 물질을 절연 상태에서 도전 상태로 절환하도록 개시하는 에너지의 임계치를 확인하는 단계 및 상기 VSD 물질을 상기 도전 상태로 절환하기 위한 상기 에너지의 임계치를 결정하는데 있어서 상기 알려진 에너지의 특성 측정치를 상기 선형 치수에 적용함으로써 보호용 전기적 경로로부터 상기 하나 이상의 컴포넌트를 분리하는 상기 레이어의 선형 치수를 결정하는 단계에 기초하며,
상기 에너지의 임계치는 상기 하나 이상의 컴포넌트의 내성 레벨보다 작은 것을 특징으로 하는 방법.
청구항 14에 있어서,
상기 하나 이상의 컴포넌트를 결정하는 단계는, 보호될 상기 하나 이상의 컴포넌트 중 하나를 상기 보호용 전기적 경로로부터 분리하는 경우에 상기 VSD 물질에 의하여 차지되는 면적을 결정하는 단계를 포함하며,
상기 면적은 상기 공간적 제한을 만족하는 것을 특징으로 하는 방법.
청구항 17에 있어서,
상기 하나 이상의 특성을 결정하는 단계는, 상기 하나 이상의 컴포넌트 중 상기 하나를 상기 보호용 전기적 경로로부터 분리하는 VSD 물질의 선형 치수를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 1에 있어서,
상기 VSD 물질을 통합하기 위한 하나 이상의 특성을 결정하는 단계는, 상기 하나 이상의 기준으로부터, 상기 통합된 회로 장치 상의 하나 이상의 위치에서 상기 VSD 물질의 레이어의 두께를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 17에 있어서,
상기 면적을 결정하는 단계는, 상기 면적의 형상을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 20에 있어서,
상기 형상을 결정하는 단계는, 복수의 곡률 반경을 갖는 상기 VSD 물질에 대한 형상을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
기판 장치를 제조하기 위한 시스템에 있어서,
상기 기판 장치의 설계자로부터 하나 이상의 기준을 수신하도록 구성된 인터페이스;
다양한 타입의 VSD 물질이나 상기 기판 중 적어도 하나에 관한 정보를 저장하는 메모리 리소스; 및
상기 기판 장치 상에서의 과도 전기적인 이벤트의 처리를 위하여 하나 이상의 기준을 확인하고, 상기 기판 장치의 적어도 일부 상이나 그 내부의 레이어로서 VSD 물질을 통합하기 위한 하나 이상의 특성을 상기 하나 이상의 기준으로부터 결정하기 위하여, 상기 메모리에 저장된 상기 정보와 상기 입력을 이용하도록 구성되어 있고, 상기 메모리 리소스 및 상기 인터페이스에 결합되는 프로세스 리소스를 구비하며,
상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 기판의 하나 이상의 컴포넌트를 보호하도록 배치되어 있는 것을 특징으로 시스템.
청구항 22에 있어서,
제조 워크플로와 통신하는 제조 인터페이스를 더 구비하며,
상기 프로세스 리소스는 VSD 물질을 통합하기 위한 상기 결정된 하나 이상의 기준에 적어도 부분적으로 기초하는 기판 설계 데이터를 생성하도록 구성되고,
상기 기판 설계 데이터는 제조되는 기판의 설계를 정의하며,
상기 프로세스 리소스는 상기 제조 워크플로에 상기 기판 설계 데이터를 전송하도록 구성되어 있는 것을 특징으로 하는 시스템.
청구항 22에 있어서,
상기 메모리 리소스는 복수의 엔트리를 저장하고,
상기 엔트리 각각은, (ⅰ) 해당 타입의 VSD 물질의 지정된 양을 도전 상태로 절환하기 위한 특성 전압 레벨 혹은 (ⅱ) 상기 타입의 VSD 물질의 주어진 양으로부터 생성되는 누설 전류 중 적어도 하나를 포함하여, 하나 이상의 알려진 특성으로 VSD 물질의 타입을 참조하는 것을 특징으로 하는 시스템.
설계나 시뮬레이션 단계 중 기판 장치를 설계하기 위한 컴퓨터로 구현되는 방법에 있어서,
설계자와의 상호 작용에 응답하여, 과도 전기적인 이벤트가 발생하는 경우 보호용 전기적 경로를 제공하는 기판 장치 상에서 복수의 위치를 선택하는 단계; 및
상기 복수의 위치 각각에 있어서, 상기 선택된 위치에서 VSD 물질의 레이어의 치수를 결정하는 단계를 포함하며,
상기 VSD 물질의 레이어의 치수는 상기 VSD 물질의 레이어를 절연 상태에서 도전 상태로 절환하기 위하여 요구되는 에너지의 임계치에 적어도 부분적으로 기초하여 선택되고,
상기 VSD 물질이 상기 도전 상태인 경우, 상기 VSD 물질은 상기 보호용 전기적 경로에 하나 이상의 컴포넌트를 상호 접속하는 것을 특징으로 하는 방법.
청구항 25에 있어서,
상기 복수의 위치 중 하나 이상에서, 상기 VSD 물질의 레이어의 치수는 해당 위치에 있는 상기 하나 이상의 컴포넌트를 상기 보호용 전기적 경로로부터 분리하는 갭 거리에 대응하며,
상기 에너지의 임계치는 상기 갭 거리에 적어도 부분적으로 의존하는 것을 특징으로 하는 방법.
청구항 25에 있어서,
상기 에너지의 양은 상기 복수의 위치 중 하나 이상에 있어서 상기 하나 이상의 컴포넌트의 내성 내에 존재하는 것으로 알려진 임계 전압 레벨에 대응하는 것을 특징으로 하는 방법.
기판 장치 상에서 접속 가능한 하나 이상의 전기적 컴포넌트의 간격을 결정하기 위한 컴퓨터로 구현되는 방법에 있어서,
보호용 전기적 경로에 의하여 과도 전기적인 이벤트로부터 보호되어야 하는 전기적 컴포넌트의 하나 이상의 전기적 내성을 확인하는 단계;
상기 전기적 컴포넌트와 상기 보호용 전기적 경로 간에 갭 이격을 제공하는 VSD 물질의 레이어를 확인하는 단계; 및
상기 VSD 물질을 절환하게 하는 에너지의 양에 대한 임계 레벨이 상기 전기적 컴포넌트의 상기 하나 이상의 내성보다 작도록 상기 갭 이격의 치수를 정하는 단계를 포함하며,
상기 VSD 물질은 상기 임계 레벨을 초과하는 에너지의 양의 적용으로 절연 상태에서 도전 상태로 절환 가능하며,
상기 임계 레벨은 상기 VSD 물질의 치수에 적어도 부분적으로 의존하는 것을 특징으로 하는 방법.
청구항 28에 있어서,
상기 하나 이상의 전기적 내성을 확인하는 단계는, 상기 전기적 컴포넌트의 파괴 전압을 확인하는 단계를 포함하고,
상기 VSD 물질은 임계 전압 레벨을 초과하는 전압의 적용으로 상기 절연 상태에서 상기 도전 상태로 절환 가능하며,
상기 임계 전압 레벨은 상기 갭 이격의 치수에 의존하는 것을 특징으로 하는 방법.
청구항 28에 있어서,
상기 하나 이상의 전기적 내성을 확인하는 단계는, 상기 전기적 컴포넌트에 의한 누설 전류에 대한 내성을 확인하는 단계를 포함하며,
상기 VSD 물질은 소정 양의 누설 전류를 생성하는 것으로 알려져 있고,
상기 VSD 물질의 레이어를 확인하는 단계는, 상기 전기적 컴포넌트의 상기 누설 전류 내성보다 작은 누설 전류를 생성하도록 상기 VSD 물질의 레이어를 구성하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 30에 있어서,
상기 VSD 물질의 상기 누설 전류는 상기 갭 이격의 치수에 적어도 부분적으로 의존하며,
상기 VSD 물질의 레이어를 구성하는 단계는, 상기 VSD 물질에 의해 생성된 상기 누설 전류가 상기 전기적 컴포넌트의 상기 누설 전류 내성보다 작도록 상기 갭 이격의 상기 치수를 정하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 30에 있어서,
상기 VSD 물질의 레이어를 구성하는 단계는, 상기 전기적 컴포넌트의 상기 누설 전류 내성보다 작은 상기 갭 이격에 걸쳐서 상기 소정 양의 누설 전류를 생성하는 것으로 알려진 상기 VSD 물질에 대한 조성을 선택하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 28에 있어서,
상기 갭 이격을 제공하는 경우에 상기 VSD 물질의 레이어에 의해 차지되는 면적의 치수를 정하는 단계를 더 포함하며,
상기 면적의 치수를 정하는 단계는, 상기 하나 이상의 내성에 종속되거나 이에 기초하는 것을 특징으로 하는 방법.
청구항 33에 있어서,
상기 면적의 치수를 정하는 단계는, (ⅰ) 상기 기판에 대하여 확인된 공간적 제한이나 (ⅱ) 상기 하나 이상의 컴포넌트의 누설 전류 내성 중 하나 이상에 종속되는 것을 특징으로 하는 방법.
기판 장치의 적어도 일부의 설계나 시뮬레이션을 가능하게 하기 위한 시스템에 있어서,
제 1 타입의 VSD 물질을 나타내는 제 1 엔트리를 상기 제 1 VSD 물질의 하나 이상의 속성으로 참조하는 데이터를 관리하는 데이터 저장부; 및
상기 시스템의 설계자와의 하나 이상의 상호 작용으로부터, (ⅰ) 상기 기판 혹은 상기 일부의 하나 이상의 공간적 제한에 기초하는 하나 이상의 치수 파라미터 및 (ⅱ) 상기 기판 장치의 상기 일부에서 보호되어야 하는 하나 이상의 전기적 컴포넌트에 의해 허용 가능한 전압 레벨을 결정하는 구성 모듈을 구비하며,
상기 제 1 VSD 물질의 상기 하나 이상의 속성은 지정된 길이당 특성 전압을 나타내는 값을 포함하고,
상기 지정된 길이당 특성 전압은 상기 제 1 VSD 물질의 지정된 길이에 걸쳐서 적용되는 경우 상기 제 1 VSD 물질을 절연 상태에서 도전 상태로 절환하게 하는 알려진 혹은 지정된 전압 레벨값에 대응하며,
상기 구성 모듈은 (ⅰ) 상기 기판의 적어도 일부 상에서 상기 제 1 VSD 물질의 레이어에 의해 제공되고, (ⅱ) 과도적인 이벤트에 대하여 상기 기판 상의 보호용 전기적 경로로부터 적어도 하나의 전기적 컴포넌트를 분리하는 갭 이격을 결정하고,
상기 구성 모듈은 (ⅰ) 상기 제 1 VSD 물질을 상기 도전 상태로 절환하게 할 가능성이 있는 임계 전압 레벨을 (ⅱ) 상기 갭 이격의 크기와 상기 지정된 길이당 특성 전압에 기초하여 결정하는 것에 적어도 부분적으로 기초하여 상기 갭 이격을 결정하며,
상기 임계 전압 레벨은 상기 하나 이상의 전기적 컴포넌트의 상기 허용 가능한 전압보다 작은 것을 특징으로 하는 시스템.
청구항 35에 있어서,
제 1 프로그램 컴포넌트는 각각이 대응하는 타입의 VSD 물질을 참조하는 복수의 엔트리를 참조하며,
상기 복수의 엔트리는 상기 제 1 VSD 물질을 참조하는 제 1 엔트리를 포함하고,
상기 복수의 엔트리 각각의 대응하는 VSD 물질은 서로 다른 조성을 갖는 것을 특징으로 하는 시스템.
기판 장치의 적어도 일부의 설계나 시뮬레이션을 가능하게 하기 위한 최적화 시스템에 있어서,
복수 타입의 VSD 물질에 관한 정보를 관리하는 데이터 저장부;
상기 시스템의 설계자와의 하나 이상의 상호 작용으로부터, (ⅰ) 상기 기판 혹은 상기 일부의 하나 이상의 공간적 제한에 기초하는 하나 이상의 치수 파라미터 및 (ⅱ) 상기 기판 장치의 상기 일부에서 보호되어야 하는 하나 이상의 전기적 컴포넌트에 의해 허용 가능한 전압 레벨을 결정하는 구성 모듈; 및
(ⅰ) 상기 복수 타입의 VSD 물질로부터 선택된 타입의 VSD 물질이나 (ⅱ) 상기 선택된 타입의 VSD 물질에 대한 갭 이격의 크기 중 적어도 하나의 선택을 하도록 구성되고, 하나 이상의 최적화 기준에 기초하여 상기 선택을 수행하도록 구성되는 최적화 컴포넌트를 구비하며,
상기 정보는 하나 이상의 타입의 VSD 물질 각각에 대해 지정된 길이당 특성 전압을 포함하고,
상기 지정된 길이당 특성 전압은 그 타입의 VSD 물질을 절연 상태에서 도전 상태로 절환하게 만들 가능성이 있는 VSD 물질의 특정한 타입의 지정된 길이에 걸쳐서 인가되는 전압 레벨에 대응하며,
상기 구성 모듈은 상기 복수 타입의 VSD 물질 전부에 대하여, (ⅰ) 상기 기판의 적어도 일부 상에서 해당 타입의 VSD 물질에 의해 차지되고, (ⅱ) 과도적인 이벤트에 대하여 보호용 전기적 경로로부터 적어도 하나의 전기적 소자를 분리하는 갭 이격을 결정하도록 구성되고,
상기 구성 모듈은, 상기 복수 타입의 VSD 물질 중 어느 것에 대해서라도, 상기 보호용 전기적 경로로부터 상기 적어도 하나의 전기적 소자를 분리하기 위하여 해당 VSD 물질의 레이어를 이용하기 위해 필요한 갭 이격을 결정하도록 추가적으로 구성되어 있는 것을 특징으로 하는 시스템.
청구항 37에 있어서,
상기 최적화 컴포넌트는 어떤 타입의 VSD 물질이라도 상기 도전 상태로 절환하도록 하는데 필요한 임계 전압 레벨의 결정을 이용하는 것에 적어도 부분적으로 기초하여 상기 선택을 하도록 구성되어 있고,
상기 임계 전압 레벨은 (ⅰ) 해당 타입의 VSD 물질에 대해 지정된 길이당 특성 전압과 (ⅱ) 상기 갭 이격의 크기로부터 결정되며,
상기 최적화 컴포넌트는 상기 임계 전압 레벨이 상기 하나 이상의 컴포넌트의 상기 허용 가능한 전압 레벨보다 작도록 상기 선택을 수행하는 것을 특징으로 하는 시스템.
청구항 37에 있어서,
상기 하나 이상의 최적화 기준은 (ⅰ) 각 타입의 VSD 물질을 이용하기 위한 비용, (ⅱ) 각 타입의 VSD 물질의 성능 및 (ⅲ) 각 타입의 VSD 물질의 이용에 의해 요구되는 상기 갭 이격의 최소한의 크기 중 적어도 하나에 대응하는 것을 특징으로 하는 시스템.
기판 장치 상에서 전압 절환형 절연 물질의 적용을 최적화하기 위한 시스템에 있어서,
상기 기판 장치의 설계자로부터 하나 이상의 기준을 수신하도록 구성된 인터페이스;
다양한 타입의 VSD 물질이나 상기 기판 중 적어도 하나에 관한 정보를 저장하는 메모리 리소스; 및
상기 기판 장치 상에서 과도 전기적인 이벤트의 처리를 위한 하나 이상의 기준을 확인하고, 상기 기판 장치의 적어도 일부 상이나 그 내부의 레이어로서 VSD 물질을 통합하기 위한 하나 이상의 특성을 상기 하나 이상의 기준으로부터 결정하고, 상기 기판의 적어도 일부 상에서 VSD 물질을 통합하기 위한 하나 이상의 최적화 기준을 확인하며, 상기 하나 이상의 최적화 기준에 기초하여 상기 VSD 물질의 레이어를 최적화하기 위하여, 상기 메모리에 저장된 상기 정보 및 상기 입력을 이용하도록 구성되고, 상기 메모리 리소스 및 상기 인터페이스에 결합되는 프로세스 리소스를 구비하며,
상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 기판의 하나 이상의 컴포넌트를 보호하도록 배치되어 있는 것을 특징으로 하는 시스템.
청구항 40에 있어서,
상기 하나 이상의 최적화 기준은 (ⅰ) 상기 VSD 물질의 레이어의 비용, (ⅱ) 상기 VSD 물질의 레이어의 하나 이상의 치수 및 (ⅲ) 상기 VSD 물질의 레이어의 성능 특성 중 하나 이상을 포함하는 것을 특징으로 하는 시스템.
기판 장치의 설계나 시뮬레이션을 가능하게 하기 위한 데이터 시스템에 있어서,
(ⅰ) VSD 물질의 타입을 확인하고, (ⅱ) 상기 기판 장치로 해당 타입의 VSD 물질을 통합하기에 적절한 타입의 VSD 물질의 하나 이상의 전기적 특성을 확인하는 데이터를 각각 포함하는 복수의 엔트리를 관리하며, 기판 장치로 VSD 물질을 통합하기 위한 구성 모듈에 액세스 가능한 데이터 저장부를 구비하며,
상기 VSD 물질의 타입의 상기 하나 이상의 전기적 특성은 (ⅰ) 해당 타입의 VSD 물질의 지정된 양에 적용되는 경우에 상기 타입의 VSD 물질을 절연 상태에서 도전 상태로 절환하도록 할 가능성이 있는 에너지의 특성 측정치, (ⅱ) 해당 타입의 VSD 물질과 연계되는 누설 전류 혹은 (ⅲ) 해당 타입의 VSD 물질과 연계되는 오프 상태 저항(Off-state Resistance) 중 하나 이상을 포함하는 것을 특징으로 하는 데이터 시스템.
청구항 42에 있어서,
상기 엔트리 각각은 상기 타입의 VSD 물질의 지정된 양에 대한 상기 누설 전류를 확인하는 데이터를 포함하는 것을 특징으로 하는 데이터 시스템.
청구항 42에 있어서,
상기 엔트리 각각은 상기 VSD 물질의 지정된 선형 치수에 걸쳐서 적용되는 경우에 상기 VSD 물질을 상기 도전 상태로 절환하게 하는 특성 전압 레벨로서 상기 에너지의 특성 측정치를 확인하는 데이터를 포함하는 것을 특징으로 하는 데이터 시스템.
청구항 42에 있어서,
설계나 시뮬레이션 단계에서 VSD 물질과 함께 상기 기판 장치를 구성하기 위한 하나 이상의 모듈에 상기 데이터 저장부를 결합하기 위한 인터페이스를 더 구비하는 것을 특징으로 하는 데이터 시스템.
설계나 시뮬레이션 단계 중 디스플레이 장치를 설계하기 위한 컴퓨터로 구현되는 방법에 있어서,
상기 디스플레이 장치 상에서의 과도 전기적인 이벤트의 처리를 위한 하나 이상의 기준을 확인하는 단계; 및
상기 하나 이상의 기준으로부터, 보호용 전기적 경로의 하나 이상의 위치와 상기 디스플레이 장치의 투명 도전체 간에 선택된 위치에서 VSD 물질을 레이어로서 통합하기 위한 하나 이상의 특성을 결정하는 단계를 포함하며,
상기 하나 이상의 기준을 확인하는 단계는 설계자로부터 제공되는 입력에 적어도 부분적으로 기초하고,
상기 VSD 물질의 레이어는 상기 과도 전기적인 상태로부터 상기 디스플레이 장치의 하나 이상의 컴포넌트를 보호하기 위하여 상기 선택된 위치에서 제공되는 것을 특징으로 하는 방법.