CN101389183A - 一种差分信号线的贯孔区域设计***及方法 - Google Patents

一种差分信号线的贯孔区域设计***及方法 Download PDF

Info

Publication number
CN101389183A
CN101389183A CNA2007101492592A CN200710149259A CN101389183A CN 101389183 A CN101389183 A CN 101389183A CN A2007101492592 A CNA2007101492592 A CN A2007101492592A CN 200710149259 A CN200710149259 A CN 200710149259A CN 101389183 A CN101389183 A CN 101389183A
Authority
CN
China
Prior art keywords
signal line
radius
differential signal
hole region
safe distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101492592A
Other languages
English (en)
Inventor
韦启锌
范文纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNA2007101492592A priority Critical patent/CN101389183A/zh
Publication of CN101389183A publication Critical patent/CN101389183A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种差分信号线的贯孔区域设计***及方法,应用于一印刷电路板(PCB)的布线软件中,首先,选取第一及第二信号线并读取第一及第二线路属性;接着,于该第一信号线的第一线路属性中撷取第一安全距离及第一贯孔半径,以及于该第二信号线的第二线路属性中撷取第二安全距离及第二贯孔半径;然后,依据该第一安全距离及第一贯孔半径通过特定运算规则运算得到第一安全半径,依据该第二安全距离及第二贯孔半径由该特定运算规则运算得到第二安全半径;最后,依据该第一及第二安全半径通过设定规则设定一禁止布线区域,以令该布线软件在该禁止布线区域内禁止布设该导电材质。从而避免了该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的弊端。

Description

一种差分信号线的贯孔区域设计***及方法
技术领域
本发明涉及一种差分信号线的贯孔区域设计技术,更具体涉及用以消除贯孔区域内的导电材质对差分信号线产生的干扰的贯孔区域设计技术。
背景技术
随着电子科技的不断研发与精进,电子线路的设计也在不断发现问题与解决中朝向高性能与高品质的共同目标发展。现有电子工程师对于印刷电路板的线路布局(Layout)通常通过各类印刷电路板布线软件中(例如Protel软件)完成。在线路布局过程中,对于电子工程师而言,差分信号线作为最为常用信号线出现频率很高,差分信号线可例如应用于主机板上的CLK、LAN、USB等信号线。由于使用频率颇高,因此对差分信号线的布线技术也变得尤为重要。具体言之,由于差分信号线是成对出现且要求阻抗匹配,若在走线路径的某个地方不满足阻抗匹配要求将导致传输出错、***不稳定或传输数据错误等问题,所以在对该差分信号线布线作业时其走线路径要求较高,例如布设两差分信号线时需要适当靠近且尽量保持平行,以满足其阻抗匹配的要求。
但是,尽管电子工程师能够按照上述要求对差分信号线进行布线,但是,要做到两差分信号线阻抗匹配仍然不容易。布线软件中差分信号线在电路板中走线,进行换层或是与其他电子元件连接时,需要对电路板作贯孔处理。请参阅图1,其为一立体示意图,用以显示布线软件中差分信号线换层时通过贯孔区域的状态,如图所示,由第一信号线1及第二信号线2组成差分信号线,分别经由电路板的第一贯孔101及第二贯孔201贯穿走线层11和电源层13。
由于两差分信号线对应的两贯孔之间的区域存在贯孔间隙20,而在此贯孔间隙20中具有导电材质会对该差分信号线产生干扰,例如,该贯孔间隙20所在的电源层13中具有导电材质,也或是走线层11具有其他信号线,则对于在其自身走线层没有如导电材质对其阻抗匹配的干扰等干扰的差分信号线,在此贯孔间隙20中会受到导电材质干扰,使得该贯孔区域内的差分信号线的阻抗与其他区域内的差分信号线的阻抗有所不同。
为更清晰呈现该贯孔区域,请参阅图2,其是一平面示意图,用以显示布线软件中贯孔区域的形态。如图所示,该贯孔区域5中,该第一信号线1与第二信号线2之间存在贯孔间隙20,而该贯孔间隙20中的导电材质会使得该差分信号线的阻抗与其他区域内的差分信号线的阻抗不匹配。且由于上述贯孔区域的导电材质,如具有其他信号线的走线层11,与该差分信号线会产生电磁干扰(EMI),从而影响该差分信号线的传输品质,使得原本要求较高的差分信号线布线变得更加困难重重。
因此,如何提供一种差分信号线的贯孔区域设计技术,以消除该贯孔区域内的导电材质对差分信号线产生的干扰,避免由于此干扰,该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的弊端。
发明内容
鉴于上述现有技术的缺点,本发明的主要目的在于提供一种差分信号线的贯孔区域设计***及方法,以消除贯孔区域内的导电材质对差分信号线产生的干扰,避免该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的弊端。
为达上述目的,本发明提供一种差分信号线的贯孔区域设计***及方法。本发明的差分信号线的贯孔区域设计***应用于通过数据处理装置执行的印刷电路板的布线软件中,用以消除贯孔区域内的导电材质对由第一及第二信号线组成的差分信号线产生的干扰,于该布线软件中设有各信号线的线路属性,且该线路属性至少包括该信号线与其他信号线间的安全距离、及该信号线的贯孔半径,其主要包括:用以于该第一信号线的第一线路属性中撷取第一安全距离及第一贯孔半径,以及于该第二信号线的第二线路属性中撷取第二安全距离及第二贯孔半径的撷取模块;用以依据该第一安全距离及第一贯孔半径通过特定运算规则运算得到第一安全半径,依据该第二安全距离及第二贯孔半径由该特定运算规则运算得到第二安全半径的运算模块;以及用以依据该第一及第二安全半径通过设定规则设定一禁止布线区域的设定模块。
通过上述本发明的差分信号线的贯孔区域设计***,执行本发明的差分信号线的贯孔区域设计的方法至少包括以下步骤:首先,选取第一及第二信号线并读取第一及第二线路属性;接着,于该第一信号线的第一线路属性中撷取第一安全距离及第一贯孔半径,以及于该第二信号线的第二线路属性中撷取第二安全距离及第二贯孔半径;然后,依据该第一安全距离及第一贯孔半径通过特定运算规则运算得到第一安全半径,依据该第二安全距离及第二贯孔半径由该特定运算规则运算得到第二安全半径;最后,依据该第一及第二安全半径通过设定规则设定一禁止布线区域,以禁止该布线软件在该禁止布线区域内布设该导电材质。
其中,上述本发明的差分信号线的贯孔区域设计***及方法中,该特定运算规则是将该第一安全距离、及该第二安全距与该第一贯孔半径、及第二贯孔半径相加;该设定规则以该第一及第二安全半径分别形成两圆形,并将两圆形的切线相连接以形成一封闭图形,以该封闭图形贯穿该贯孔区域形成该禁止布线区域。
相比于现有的线路布局技术,本发明的差分信号线的贯孔区域设计***及方法,主要是通过在差分信号线的贯孔区域设计一禁止布线区域,以令该布线软件在该禁止布线区域内禁止布设该导电材质,从而消除了现有技术中该贯孔区域内的导电材质对差分信号线产生的干扰,进而克服由于此干扰,而使该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的缺点。
附图说明
图1是现有布线软件中差分信号线换层时通过贯孔区域的立体示意图;
图2是现有布线软件中贯孔区域的平面示意图;
图3是本发明的差分信号线的贯孔区域设计***的方块示意图;
图4是本发明的差分信号线的贯孔区域设计的平面示意图;
图5是本发明的差分信号线的贯孔区域设计方法的运作流程示意图;
图6(A)是本发明的差分信号线的贯孔区域设计技术应用于布线软件中,差分信号线换层时通过禁止布线区域的效果平面示意图;以及
图6(B)是本发明的差分信号线的贯孔区域设计技术应用于布线软件中,差分信号线与其他电子元件连接时通过禁止布线区域的效果平面示意图。
主要元件符号说明
1    第一信号线
2    第二信号线
11   走线层
13   电源层
101  第一贯孔
201  第二贯孔
20   贯孔间隙
3    差分信号线的贯孔区域设计***
4    布线软件
5    贯孔区域
31   撷取模块
33   运算模块
35   设定模块
131  第一安全距离
133  第一贯孔半径
135  第一安全半径
231  第二安全距离
233  第二贯孔半径
235  第二安全半径
6    禁止布线区域
S1-S7 步骤
具体实施方式
以下是通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
请参阅图3,是一方块示意图,其显示本发明的差分信号线的贯孔区域设计***的方块示意图。本发明的差分信号线的贯孔区域设计***3,应用于通过如个人电脑、笔记型电脑、工作站等数据处理装置执行的一印刷电路板的布线软件4中,用以消除贯孔区域内的例如为铜、金或铜金合金等导电材质对由第一及信号线1第二信号线2组成的差分信号线产生的干扰,于该布线软件4是电子工程师对于印刷电路板的线路布局时所用的各类印刷电路板布线软件,于本实施例中以Protel软件为例,该布线软件4中设有各信号线的线路属性(net),且该线路属性至少包括该信号线与其他信号线间的安全距离、及该信号线的贯孔半径,该差分信号线的贯孔区域设计***3至少包括:撷取模块31、运算模块33以及设定模块35。
为更明确的说明本发明的差分信号线的贯孔区域设计***,请结合图4参阅图3,图4是一平面示意图,用以显示布线软件中本发明的差分信号线的贯孔区域设计的平面示意图。
该撷取模块31,于使用者利用上述布线软件4选取该第一信号线1及第二信号线2后读取得到与该第一信号线1对应的第一线路属性及与该第二信号线2对应的第二线路属性,并于该第一线路属性中撷取第一安全距离131及第一贯孔半径133,以及于该第二线路属性中撷取第二安全距离231及第二贯孔半径233。
该运算模块33,依据该第一安全距离131及第一贯孔半径133通过特定运算规则运算得到第一安全半径135;依据该第二安全距离231及第二贯孔半径233由该特定运算规则运算得到第二安全半径235,其中,该特定运算规则将该第一安全距离131、及该第二安全距离231与该第一贯孔半径133、及第二贯孔半径233作相加运算。
该设定模块35,依据该第一安全半径135及第二安全半径235通过设定规则设定一禁止布线区域6,以令该布线软件4在该禁止布线区域6内禁止布设该导电材质。其中,该设定规则以该第一安全半径155及第二安全半径255分别形成两圆形,并将两圆形的切线相连接以形成一封闭图形,以该封闭图形贯穿该贯孔区域5形成该禁止布线区域6。
请参阅图5,是一流程示意图,其显示本发明的差分信号线的贯孔区域设计方法的运作流程示意图。本发明的差分信号线的贯孔区域设计方法,应用于上述差分信号线的贯孔区域设计***中,用以消除贯孔区域5内的导电材质对由第一及信号线1第二信号线2组成的差分信号线产生的干扰,于布线软件4中设有各信号线的线路属性(net),且该线路属性至少包括该信号线与其他信号线间的安全距离、及该信号线的贯孔半径,该差分信号线的贯孔区域设计方法至少包括以下步骤:首先,进行步骤S1,选取第一信号线1及第二信号线2并读取第一及第二线路属性;接着,进至步骤S3。
在步骤S3中,于该第一信号线1的第一线路属性中撷取第一安全距离131及第一贯孔半径133,以及于该第二信号线2的第二线路属性中撷取第二安全距离231及第二贯孔半径233;然后,进至步骤S5。
在步骤S5中,将该第一安全距离131与该第一贯孔半径133相加运算得到第一安全半径135,及将该第二安全距离231与该第二贯孔半径233相加运算得到第二安全半径235;最后,进至步骤S7。
在步骤S7中,依据该第一安全半径135及第二安全半径235通过设定规则设定一禁止布线区域,以令该布线软件4在该禁止布线区域内禁止布设该导电材质。其中,该设定规则是以该第一安全半径155及第二安全半径255分别形成两圆形,并将两圆形的切线相连接以形成一封闭图形,以该封闭图形贯穿该贯孔区域5形成该禁止布线区域6。
请参阅图6(a)及图6(b),图6(a)用以显示本发明的差分信号线的贯孔区域设计***与方法应用于布线软件中,差分信号线换层时通过禁止布线区域的效果平面示意图;以及图6(b)则是用以显示本发明的差分信号线的贯孔区域设计***与方法应用于布线软件中,差分信号线与其他电子元件连接时通过禁止布线区域的效果平面示意图。
如图6(a)所示,由于该禁止布线区域6设于该第一信号线1及该第二信号线2换层时经过的该第一贯孔101及第二贯孔201的部分处于该禁止布线区域6中,使得该布线软件4在该禁止布线区域6内的其他走线避开,且在该禁止布线区域6内无任何导电材质,故能克服该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的缺点。同样的,如图6(b)所示,由于该禁止布线区域6,使得差分信号线与其他电子元件连接时不受该贯孔区域5记忆体在的导电材质的干扰,故能克服该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的缺点。
综上所述,本发明的差分信号线的贯孔区域设计***及方法,主要是通过在差分信号线的贯孔区域设计一禁止布线区域,以令该布线软件在该禁止布线区域内禁止布设该导电材质,从而消除了现有技术中该贯孔区域内的导电材质对差分信号线产生的干扰,避免了由于此干扰,该差分信号线在走线过程中产生阻抗不相匹配及电磁干扰的弊端。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如后述的权利要求范围所列。

Claims (6)

1.一种差分信号线的贯孔区域设计***,应用于通过数据处理装置执行的印刷电路板PCB的布线软件中,用以消除贯孔区域内的导电材质对由第一及第二信号线组成的差分信号线所产生的干扰,于该布线软件中设有各信号线的线路属性,且该线路属性至少包括该信号线与其他信号线间的安全距离以及该信号线的贯孔半径,该差分信号线的贯孔区域设计***包括有:
撷取模块,用以于该第一信号线的第一线路属性中撷取第一安全距离及第一贯孔半径,以及于该第二信号线的第二线路属性中撷取第二安全距离及第二贯孔半径;
运算模块,用以依据该第一安全距离及第一贯孔半径通过特定运算规则运算得到第一安全半径,并依据该第二安全距离及第二贯孔半径通过该特定运算规则运算得到第二安全半径;以及
设定模块,用以依据该第一及第二安全半径并通过设定规则设定一禁止布线区域,以禁止该布线软件在该禁止布线区域内布设该导电材质。
2.根据权利要求1所述的差分信号线的贯孔区域设计***,其中,该特定运算规则是指将该第一安全距离、及该第二安全距与该第一贯孔半径、及第二贯孔半径相加。
3.根据权利要求1所述的差分信号线的贯孔区域设计***,其中,该设定规则是指以该第一及第二安全半径分别形成两圆形,并将该两圆形的切线相连接以形成一封闭图形,再以该封闭图形贯穿该贯孔区域以形成该禁止布线区域。
4.一种差分信号线的贯孔区域设计方法,应用于通过数据处理装置执行的一印刷电路板PCB的布线软件中,用以消除贯孔区域内的导电材质对由第一及第二信号线组成的差分信号线产生的干扰,于该布线软件中设有各信号线的线路属性,且该线路属性至少包括该信号线与其他信号线间的安全距离以及该信号线的贯孔半径,该差分信号线的贯孔区域设计方法至少包括以下步骤:
(1)选取该第一及第二信号线,并于该第一信号线的第一线路属性中撷取第一安全距离及第一贯孔半径,以及于该第二信号线的第二线路属性中撷取第二安全距离及第二贯孔半径;
(2)依据该第一安全距离及第一贯孔半径通过特定运算规则运算得到第一安全半径,并依据该第二安全距离及第二贯孔半径通过该特定运算规则运算得到第二安全半径;以及
(3)依据该第一及第二安全半径并通过设定规则设定一禁止布线区域,以禁止该布线软件在该禁止布线区域内布设该导电材质。
5.根据权利要求4所述的差分信号线的贯孔区域设计方法,其中,该特定运算规则是指将该第一安全距离与该第一贯孔半径、及该第二安全距与该第二贯孔半径相加。
6.根据权利要求4所述的差分信号线的贯孔区域设计方法,其中,该设定规则是指以该第一及第二安全半径分别形成两圆形,并将该两圆形的切线相连接以形成一封闭图形,且以该封闭图形贯穿该贯孔区域以形成该禁止布线区域。
CNA2007101492592A 2007-09-10 2007-09-10 一种差分信号线的贯孔区域设计***及方法 Pending CN101389183A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101492592A CN101389183A (zh) 2007-09-10 2007-09-10 一种差分信号线的贯孔区域设计***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101492592A CN101389183A (zh) 2007-09-10 2007-09-10 一种差分信号线的贯孔区域设计***及方法

Publications (1)

Publication Number Publication Date
CN101389183A true CN101389183A (zh) 2009-03-18

Family

ID=40478276

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101492592A Pending CN101389183A (zh) 2007-09-10 2007-09-10 一种差分信号线的贯孔区域设计***及方法

Country Status (1)

Country Link
CN (1) CN101389183A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667499A (zh) * 2009-12-02 2012-09-12 惠普发展公司,有限责任合伙企业 信号感测装置和电路板
CN102892249A (zh) * 2012-08-27 2013-01-23 广东欧珀移动通信有限公司 Pcb板单点接地处理方法
CN103761100A (zh) * 2014-01-24 2014-04-30 浪潮(北京)电子信息产业有限公司 一种快速画出差分信号过孔周围禁布区域的方法及***
CN106211579A (zh) * 2016-06-28 2016-12-07 广东欧珀移动通信有限公司 移动终端的pcb的走线***、方法和计算机设备
CN106257232A (zh) * 2015-06-18 2016-12-28 牧德科技股份有限公司 印刷电路板的孔位信息的检测方法及检测设备
CN107220442A (zh) * 2017-05-31 2017-09-29 郑州云海信息技术有限公司 一种用于pcb的差分过孔对检测工具
CN107679303A (zh) * 2017-09-21 2018-02-09 郑州云海信息技术有限公司 一种晶振下走线及过孔的检测避让方法
CN114266218A (zh) * 2021-12-24 2022-04-01 麦田能源有限公司 一种pcb布局布线方法及装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667499A (zh) * 2009-12-02 2012-09-12 惠普发展公司,有限责任合伙企业 信号感测装置和电路板
CN102667499B (zh) * 2009-12-02 2015-11-25 惠普发展公司,有限责任合伙企业 信号感测装置和电路板
US9234915B2 (en) 2009-12-02 2016-01-12 Hewlett Packard Enterprise Development Lp Signal sensing device and circuit boards
CN102892249A (zh) * 2012-08-27 2013-01-23 广东欧珀移动通信有限公司 Pcb板单点接地处理方法
CN103761100A (zh) * 2014-01-24 2014-04-30 浪潮(北京)电子信息产业有限公司 一种快速画出差分信号过孔周围禁布区域的方法及***
CN106257232A (zh) * 2015-06-18 2016-12-28 牧德科技股份有限公司 印刷电路板的孔位信息的检测方法及检测设备
CN106257232B (zh) * 2015-06-18 2019-02-22 牧德科技股份有限公司 印刷电路板的孔位信息的检测方法及检测设备
CN106211579A (zh) * 2016-06-28 2016-12-07 广东欧珀移动通信有限公司 移动终端的pcb的走线***、方法和计算机设备
CN106211579B (zh) * 2016-06-28 2019-03-19 Oppo广东移动通信有限公司 移动终端的pcb的走线***、方法和计算机设备
CN107220442A (zh) * 2017-05-31 2017-09-29 郑州云海信息技术有限公司 一种用于pcb的差分过孔对检测工具
CN107679303A (zh) * 2017-09-21 2018-02-09 郑州云海信息技术有限公司 一种晶振下走线及过孔的检测避让方法
CN114266218A (zh) * 2021-12-24 2022-04-01 麦田能源有限公司 一种pcb布局布线方法及装置
CN114266218B (zh) * 2021-12-24 2023-02-14 麦田能源有限公司 一种pcb布局布线方法及装置

Similar Documents

Publication Publication Date Title
CN101389183A (zh) 一种差分信号线的贯孔区域设计***及方法
Archambeault et al. PCB design for real-world EMI control
US11076493B2 (en) Implementing high-speed signaling via dedicated printed circuit-board media
US20110083888A1 (en) Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules
WO2015068225A1 (ja) 信号伝送回路及びプリント基板
Chen et al. Differential crosstalk mitigation in the pin field area of serdes channel with trace routing guidance
Zhao et al. Physics-based circuit modeling methodology for system power integrity analysis and design
CN112135414A (zh) 一种印刷电路板及其挖空区布线调整方法、装置及设备
US20070244684A1 (en) Method to model 3-D PCB PTH via
CN104715100A (zh) 集成电路的方法和布局
WO2018184592A1 (zh) 一种充电电路及其充电方法
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
US9552995B2 (en) Electrical interconnect for an electronic package
US10973116B2 (en) 3D high-inductive ground plane for crosstalk reduction
KR101886723B1 (ko) 접지 라우팅 장치 및 방법
Camilo et al. Hardware modeling challenges regarding application-focused PCB designs in Industry 4.0 and IoT conceptual environments
Zahid et al. Signal integrity simulation design and analysis of electronic article surveillance PCB for RFID applications
CN218634401U (zh) 一种印制电路板过孔结构和电子装置
CN114885491B (zh) 一种pcb、屏蔽器件的确定方法、装置、设备及介质
Yu et al. Improving Signal Integrity by Reducing Mode Conversion in Differential Pairs on a Meshed Ground in Flexible Printed Circuit Boards
CN109743834B (zh) 一种优化usb链路阻抗的方法
CN110839314B (zh) Pcb板
CN107729622B (zh) 一种功率电感下走线及过孔的检测避让方法
Krohne Streamlining High Speed Channel Design with Simulation.
CN115515306A (zh) 一种pcb过孔结构及优化pcb过孔阻抗波动的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090318