CN101782931B - 电路板布线的约束区域处理方法及*** - Google Patents
电路板布线的约束区域处理方法及*** Download PDFInfo
- Publication number
- CN101782931B CN101782931B CN2009100056364A CN200910005636A CN101782931B CN 101782931 B CN101782931 B CN 101782931B CN 2009100056364 A CN2009100056364 A CN 2009100056364A CN 200910005636 A CN200910005636 A CN 200910005636A CN 101782931 B CN101782931 B CN 101782931B
- Authority
- CN
- China
- Prior art keywords
- constraint
- high bright
- bright demonstration
- circuit board
- design rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种电路板布线的约束区域处理方法及***，于设计电路板过程中，在电路板布线图上执行第一设计规则检查，对于布线图物件的不符合第一设计规则的位置，标示为高亮显示图样；提供一设定界面设定第一约束区域，包围高亮显示图样；获取在第一约束区域中的高亮显示图样的边界坐标，并据此产生第二约束区域；最后设定第二约束区域中包括的多个物件分别具有第二设计规则属性，并消除高亮显示图样的高亮显示。据此，可达到精确设定约束区域以减少对其他信号线的干扰的目的，进而提升电路板布线品质与效率。
Description
技术领域
本发明涉及一种电路板布线的约束区域处理方法及***，特别是涉及一种对电路板布线文件执行设计规则检查并设定约束区域的电路板布线的约束区域处理方法及***。
背景技术
在整个资讯、通讯以及消费性电子产品中，印刷电路板(PrintedCircuit Board，PCB)是不可或缺的基本构成要件，印刷电路板能将电子零件连接在一起，提供各电子零件的相互电流连接，而随着电子设备越来越复杂，需要加装在电路板的零件越来越多，电路板上面的线路也趋于密集化，因此，在电路板布线方面产生很大的挑战。
目前，电路板的线路布局(Layout)较为普遍的方法为软件程序自动布线与手工布线相结合的方法，其中利用软件程式自动布线具有完成速度快、准确性高等特点，而手工布线则可对局部不符合设计规则的物件进行修改，以提升布线品质。
通常在进行布线之前，布线工程师会对所欲布线的区域设定物件属性(例如信号线的线宽及信号线与信号线之间的宽度)，以使信号传输完整，且符合阻抗或电磁相容的规格设计，并在布线软件布线完成后，对布线结果进行设计规则检查(Design Rules Check，DRC)，以检查布线是否符合物件属性，以避免线路宽度不足而造成良率不佳，线路间距过小而易形成电磁干扰或短路，且在检查到不符合设计规则的线路时，可采用例如标示DRC错误于线路的不符合设计规则的位置，以供布线工程师对其进行修改。
一般而言，针对线路不符合设计规则的位置，布线工程师会调整布线，尽量使其符合设计规则。但很多情况下，由于布线空间有限，无法调整其布线，这时候，布线工程师通过布线软件针对不符合设计规则的位置手动划定一约束区域(constraint area)，而此约束区域包含有一个或多个DRC错误标示线路，并针对该约束区域设定新的设计规则，使不符合原设计规则的线路符合该新的设计规则，以消除原先的DRC错误标示。现有的布线软件仅能提供划定约束区域的功能，布线工程师通过布线软件手动划定约束区域时，为了将一个或多个DRC错误标示线路划定在约束区域内，划定的约束区域通常远大于需要消除DRC错误标示的区域。
然而，在现有技术中，约束区域一经设定，电路板自上而下所有布线层面全部都将被设定为此约束区域，如此一来，会产生下列影响：在同一布线层面内，约束区域内的所有线路都受到约束区域的影响，即可能连符合设计规格的线路也一同被修改，致使线路信号传输不良、电路板品质下降。同理，因为约束区域是自上而下贯穿电路板的所有布线层面，故也对其他布线层面内的线路产生干扰，同样会导致线路信号传输不良、电路板品质下降的问题。
综上所述，如何克服上述现有技术的缺陷，进而提供一种电路板布线的约束区域处理方法及***，以在进行电路板设计规则检查时，针对不符合设计规则的位置设定约束区域，避免因为所设定的约束区域的范围无法精确涵盖电路板不符合设计规则的物件或范围过大，而使电路板各层布线受到约束区域的影响，导致各层信号干扰及电路板品质下降的问题，遂成为目前急待解决的问题。
发明内容
鉴于上述现有技术的缺点，本发明的目的是提供一种电路板布线的约束区域处理方法及***，用以在电路板设计的过程中执行设计规则检查，并精确设定限制区域的范围，进而提升电路板布线品质及效率。
为达到上述目的或其他目的，本发明提供一种电路板布线的约束区域处理方法，应用于一计算机，该电路板布线的约束区域处理方法包括以下步骤：(1)设计或载入一电路板布线文件，提供一显示界面，显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性；(2)对该多个物件执行设计规则检查，对于该多个物件的不符合该第一设计规则属性的位置，在布线图上高亮显示，形成多个高亮显示图样；(3)提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个；(4)提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标；(5)根据该至少一个或多个高亮显示图样的边界坐标，缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域；以及(6)设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。
本发明另提供一种电路板布线的约束区域处理***，应用于一计算机，该电路板布线的约束区域处理***包括：布线设计模块，设计或载入一电路板布线文件，提供一显示界面，显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性；设计规则检查模块，对显示模块显示的该多个物件执行设计规则检查；标示模块，对于设计规则检查模块检测出的不符合该第一设计规则属性的该多个物件的位置，在该布线图上高亮显示，形成多个高亮显示图样；约束区域设定模块，提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个；坐标获取模块，提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标；约束区域调整模块，根据该至少一个或多个高亮显示图样的边界坐标，自动缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域；以及属性设定模块，设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。
相比于现有技术，本发明的电路板布线的约束区域处理方法及***，是在电路板设计过程中，执行布线规则检查以针对不符合设计规则的位置设定约束区域(constraint area)，并精确调整该约束区域的范围，以达到尽可能减少因设定约束区域而对电路板其他线路产生干扰的目的，进而提升电路板设计品质及效率。
因此，本发明的电路板布线的约束区域处理方法及***具有减少信号干扰、提升设计品质的功效，得以解决现有电路板布线技术中，因为设定约束区域而对其他信号线产生信号干扰的缺点。
附图说明
图1是本发明的电路板布线的约束区域处理方法的流程图；
图2A至图2D是利用本发明的电路板布线的约束区域处理方法及***的应用实例示意图；
图3是本发明的电路板布线的约束区域处理***的基本架构示意图。
主要元件符号说明：
S11～S15步骤
20布线图
21信号线
22引脚
23通孔
24第一约束区域
25高亮显示图样
26第二约束区域
3布线***
31布线设计模块
32设计规则检查模块
33标示模块
34约束区域设定模块
35坐标获取模块
36约束区域调整模块
37属性设定模块
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
请参阅图1，其用以表示本发明的电路板布线的约束区域处理方法的流程图，并结合图2A到图2D，其表示电路板布线的约束区域处理方法的应用实施例示意图。该电路板布线的约束区域处理方法是应用于一计算机，用以在电路板设计的过程中执行设计规则检查，并精确设定限制区域的范围。
如图所示，本发明的电路板布线的约束区域处理方法包括以下步骤：
首先执行步骤S10，设计或载入一电路板布线文件，提供一显示界面，显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性。如图2A所示，布线图20为电路板布线图的一个实施例，在本实施例中，布线图20上的物件包括多个信号线21、引脚22以及通孔23等，其中这些信号线21具有第一设计规则属性，具体来说必须满足一定的线宽及/或线距要求，该第一设计规则属性是根据信号的属性来决定的，如信号的类型、频率、电流、电压等，是信号线本身的设计属性。接着执行步骤S11。
在步骤S11中，对该多个物件执行设计规则检查，对于该多个物件的不符合该第一设计规则属性的位置，在布线图上高亮显示，形成多个高亮显示图样。在本实例中，如图2B所示，经设计规则检查后，这些信号线21不符合第一设计规则属性的位置已经被高亮显示为多个高亮显示图样25。接着执行步骤S12。
在步骤S12中，提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个。在本实例中，如图2C所示，为了使使用者操作方便，使用者可随意在布线图20上划定出一个第一约束区域24，只要将高亮显示图样25包围起来即可。接着执行步骤S13。
在步骤S13中，提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标，接着执行步骤S14。
在步骤S14中，根据该至少一个或多个高亮显示图样的边界坐标，缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域。在本实施例中，如图2D，根据这些高亮显示图样25的边界坐标，获取横坐标和纵坐标的最大值和最小值，然后分别以横坐标和纵坐标的最大值和最小值为边界坐标，将图2C的第一约束区域24缩小为第二约束区域26，使第二约束区域26成为包围这些高亮显示图样25的最小的矩形范围。接着执行步骤S15。
在步骤S15中，设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。在本实施例中，第二设计规则的设定包含以下两种方法：
(1)当不需要在图中改变该至少一个或多个高亮显示图样时，自动获取布线该第二约束区域内该至少一个或多个高亮显示图样的实际布线参数，如线宽及/或线距，并自动设定该第二设计规则，以符合该至少一个或多个高亮显示图样的实际布线参数，从而消除该至少一个或多个高亮显示图样的高亮显示。
(2)当需要在布线图中改变该至少一个或多个高亮显示图样时，提供一第二设计规则设定界面，获取经由该第二设计规则设定界面设定的该第二设计规则，调整该第二约束区域内的所有布线以满足该第二设计规则，从而消除该至少一个或多个高亮显示图样的高亮显示。
由上述实施例得以了解，通过本发明的电路板布线的约束区域处理方法可使布线软件在执行设计规则检查时，能更精确地设定约束区域，避免了因所设定的约束区域而干扰到与该约束区域相对应的电路板各层信号线，以造成电路板布线品质及传输效率下降。
请参阅图3，其是用以表示本发明的电路板布线的约束区域处理***的基本架构示意图，该***应用于一计算机，用以在电路板设计的过程中执行设计规则检查，并精确设定限制区域的范围。需特别说明的是，该电路板布线的约束区域处理***另可包括其他的构件，为简化图示及说明，此处的基本架构仅显示与本发明有关的构件。
如图所示，该电路板布线的约束区域处理***3包括布线设计模块31、设计规则检查模块32、标示模块33、约束区域设定模块34、坐标获取模块35、约束区域调整模块36以及属性设定模块37。以下即对电路板布线的约束区域处理***3进行详细说明。
布线设计模块31用以设计或载入一电路板布线文件，并提供一显示界面以显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性。
设计规则检查模块32用以对该多个物件执行设计规则检查。
标示模块33用以对于设计规则检查模块检测出的不符合该第一设计规则属性的该多个物件的位置，在该布线图上高亮显示，形成多个高亮显示图样。
约束区域设定模块34用以提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个。
坐标获取模块35用以提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标。
约束区域调整模块36用以根据该至少一个或多个高亮显示图样的边界坐标，自动缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域。
较佳地，坐标获取模块35在获取的该至少一个或多个高亮显示图样的边界坐标中，分别进一步取得横坐标的最大值和最小值，以及纵坐标的最大值和最小值，并传递给约束区域调整模块36，约束区域调整模块36调整该第二约束区域，分别以该横坐标及纵坐标的最大值和最小值作为该第二约束区域的边界坐标而形成矩形区域。
属性设定模块37用以设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。属性设定模块37对第二设计规则的设定包含以下两种方式：
(1)当不需要在图中改变该至少一个或多个高亮显示图样时，属性设定模块37自动获取布线该第二约束区域内该至少一个或多个高亮显示图样的实际布线参数，如线宽及/或线距，并自动设定该第二设计规则为符合该至少一个或多个高亮显示图样的实际布线参数，从而消除该至少一个或多个高亮显示图样的高亮显示。
(2)当需要在布线图中改变该至少一个或多个高亮显示图样时，属性设定模块37提供一第二设计规则设定界面，获取经由该第二设计规则设定界面设定的该第二设计规则，调整该第二约束区域内的该至少一个或多个高亮显示图样以满足该第二设计规则，从而消除该至少一个或多个高亮显示图样的高亮显示。
由上述实施例得以了解，通过本发明的电路板布线的约束区域处理***可使布线软件在执行设计规则检查时，能更精确地设定约束区域，避免了因所设定的约束区域而干扰到与该约束区域相对应的电路板各层信号线，以造成电路板布线品质及传输效率下降。
综上所述，本发明的电路板布线的约束区域处理方法及***，主要是在电路板设计过程中，执行布线规则检查以针对不符合设计规则的位置设定约束区域(constraint area)，并精确调整该约束区域的范围，以达到尽可能减少因设定约束区域而对电路板其他线路产生干扰的目的，进而达到提升电路板布线效率、信号传输良率、以及电路板品质的功效。
上述实施例仅例示性说明本发明的原理及功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。
Claims (10)
1.一种电路板布线的约束区域处理方法，其特征在于，包括以下步骤：
(1)设计或载入一电路板布线文件，提供一显示界面，显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性；
(2)对所述物件执行设计规则检查，对于该多个物件的不符合该第一设计规则属性的位置，在布线图上高亮显示，形成多个高亮显示图样；
(3)提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个；
(4)提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标；
(5)根据该至少一个或多个高亮显示图样的边界坐标，缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域；以及
(6)设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。
2.根据权利要求1所述的电路板布线的约束区域处理方法，其特征在于：在该步骤(5)中更包括：在该至少一个或多个高亮显示图样的边界坐标中，分别取得横坐标的最大值和最小值，以及纵坐标的最大值和最小值，分别以该横坐标及纵坐标的最大值和最小值作为该第二约束区域的边界坐标而形成矩形区域。
3.根据权利要求1所述的电路板布线的约束区域处理方法，其特征在于：在该步骤(6)中，设定该第二设计规则的步骤更包括：该至少一个或多个高亮显示图样具有一实际布线参数，自动获取该第二约束区域内该至少一个或多个高亮显示图样的实际布线参数，设定该第二设计规则为符合该至少一个或多个高亮显示图样的实际布线参数，从而消除该至少一个或多个高亮显示图样的高亮显示。
4.根据权利要求1所述的电路板布线的约束区域处理方法，其特征在于：在该步骤(6)中，设定该第二设计规则的步骤更包括：提供一第二设计规则设定界面，获取该使用者设定的该第二设计规则，调整该第二约束区域内的物件以满足该第二设计规则，从而消除该至少一个或多个高亮显示图样的高亮显示。
5.根据权利要求1所述的电路板布线的约束区域处理方法，其特征在于：该多个物件包括信号线，该第二设计规则具体为信号线的线宽及/或信号线与信号线之间的线距。
6.一种电路板布线的约束区域处理***，其特征在于，包括：
布线设计模块，用以设计或载入一电路板布线文件，并提供一显示界面以显示该布线文件为一布线图，该布线图包括多个物件，该多个物件分别具有第一设计规则属性；
设计规则检查模块，对显示界面显示的所述物件执行设计规则检查；
标示模块，对于设计规则检查模块检测出的不符合该第一设计规则属性的所述物件的位置，在该布线图上高亮显示，形成多个高亮显示图样；
约束区域设定模块，提供一约束区域设定界面，提供使用者在该布线图上划定至少一第一约束区域，该第一约束区域至少包围该多个高亮显示图样中的至少一个或多个；
坐标获取模块，提取该第一约束区域内的该至少一个或多个高亮显示图样的边界坐标；
约束区域调整模块，根据该至少一个或多个高亮显示图样的边界坐标，自动缩小该第一约束区域形成一第二约束区域，使该至少一个或多个高亮显示图样的边界坐标包含于该第二约束区域；以及
属性设定模块，设定该第二约束区域中包括的多个物件分别具有第二设计规则属性，消除该至少一个或多个高亮显示图样的高亮显示。
7.根据权利要求6所述的电路板布线的约束区域处理***，其特征在于：该坐标获取模块在获取的该至少一个或多个高亮显示图样的边界坐标中，分别进一步取得横坐标的最大值和最小值，以及纵坐标的最大值和最小值，并传递给该约束区域调整模块，该约束区域调整模块调整该第二约束区域，为分别以该横坐标及纵坐标的最大值和最小值作为该第二约束区域的边界坐标而形成矩形区域。
8.根据权利要求6所述的电路板布线的约束区域处理***，其特征在于：该至少一个或多个高亮显示图样具有一实际布线参数，该属性设定模块自动获取该第二约束区域内该至少一个或多个高亮显示图样的实际布线参数，并设定该第二设计规则为符合该至少一个或多个高亮显示图样的实际布线参数，从而消除该至少一个或多个高亮显示图样的高亮显示。
9.根据权利要求6所述的电路板布线的约束区域处理***，其特征在于：该属性设定模块提供一第二设计规则设定界面，获取该使用者设定的该第二设计规则，调整该第二约束区域内的物件以满足该第二设计规则，从而消除该至少一个或多个高亮显示图样的高亮显示。
10.根据权利要求6所述的电路板布线的约束区域处理***，其特征在于：该多个物件包括信号线，该第二设计规则具体为信号线的线宽及/或信号线与信号线之间的线距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100056364A CN101782931B (zh) | 2009-01-20 | 2009-01-20 | 电路板布线的约束区域处理方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100056364A CN101782931B (zh) | 2009-01-20 | 2009-01-20 | 电路板布线的约束区域处理方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101782931A CN101782931A (zh) | 2010-07-21 |
| CN101782931B true CN101782931B (zh) | 2012-02-08 |
Family
ID=42522926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100056364A Expired - Fee Related CN101782931B (zh) | 2009-01-20 | 2009-01-20 | 电路板布线的约束区域处理方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101782931B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102841955A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业（深圳）有限公司 | 信号线长度检查***及方法 |
| CN103970959B (zh) * | 2014-05-21 | 2018-03-02 | 上海斐讯数据通信技术有限公司 | 一种电路板布线方法及*** |
| CN107229799A (zh) * | 2017-06-05 | 2017-10-03 | 合肥佳洋电子科技有限公司 | 一种高速线材的布线方法 |
| CN109388821B (zh) * | 2017-08-08 | 2022-12-09 | 富比库股份有限公司 | 与电路布局***协同工作的电子零件图样配置***及方法 |
| CN109543309B (zh) * | 2018-11-23 | 2023-01-06 | 珠海一微半导体股份有限公司 | 一种基于版图关键信号的干扰排查方法 |
| CN111199133B (zh) * | 2019-12-27 | 2023-09-15 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
| CN116757144B (zh) * | 2023-07-07 | 2024-01-26 | 上海韬润半导体有限公司 | 一种优化电源网络节省绕线资源的方法、***和存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1809250A (zh) * | 2005-01-18 | 2006-07-26 | 英业达股份有限公司 | 产生自动化布线宏的***及其方法 |
| CN1983236A (zh) * | 2005-12-15 | 2007-06-20 | 英业达股份有限公司 | 辅助布线***及方法 |
| CN101201869A (zh) * | 2006-12-15 | 2008-06-18 | 英业达股份有限公司 | 布线约束区域生成***及方法 |
-
2009
- 2009-01-20 CN CN2009100056364A patent/CN101782931B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1809250A (zh) * | 2005-01-18 | 2006-07-26 | 英业达股份有限公司 | 产生自动化布线宏的***及其方法 |
| CN1983236A (zh) * | 2005-12-15 | 2007-06-20 | 英业达股份有限公司 | 辅助布线***及方法 |
| CN101201869A (zh) * | 2006-12-15 | 2008-06-18 | 英业达股份有限公司 | 布线约束区域生成***及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101782931A (zh) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101782931B (zh) | 电路板布线的约束区域处理方法及*** | |
| CN1848122B (zh) | 芯片与封装基板的布局数据集合的整合式检错方法及*** | |
| CN104573242B (zh) | 一种pcb设计版图审核*** | |
| CN111278227A (zh) | 一种SMT32***主板PCB Layout布局布线的方法 | |
| US9075949B2 (en) | Supporting design of electronic equipment | |
| CN111737945A (zh) | 一种pcb板的背钻设计方法、***、终端及存储介质 | |
| CN108536915A (zh) | 一种印刷电路板pcb设计图中焊盘设计方法和装置 | |
| JP6044538B2 (ja) | プリント基板設計システム、及びプリント基板設計方法 | |
| CN114266219B (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
| CN101389183A (zh) | 一种差分信号线的贯孔区域设计***及方法 | |
| CN100382085C (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
| CN106507580B (zh) | 一种pcb及信号传输*** | |
| CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
| US20020178429A1 (en) | Wiring board design aiding apparatus, design aiding method, storage medium, and computer program | |
| CN102479272B (zh) | 设置测试点的方法 | |
| CN114266218B (zh) | 一种pcb布局布线方法及装置 | |
| US20160378900A1 (en) | Non-transitory computer-readable storage medium, circuit design support method, and information processing device | |
| CN104765931A (zh) | 一种pcb设计方法及*** | |
| CN101110091A (zh) | 辅助布设信号线的***及方法 | |
| Li | Design Check and Production Data Output | |
| CN101751484A (zh) | 电路布线的检查装置与方法 | |
| CN101582094A (zh) | 通孔布设***及方法 | |
| CN101303703A (zh) | 穿引通孔的开设***及方法 | |
| CN102789509A (zh) | 一种标记不焊接器件的方法及*** | |
| CN210641126U (zh) | 一种pcb板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170105 Address after: Guangdong province Shenzhen City Pingshan Kengzi show new community Village Industrial Zone Patentee after: Shenzhen Luoyuan Technology Co. Ltd. Address before: Taipei City, Taiwan, China Patentee before: Yingyeda Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20210120 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |