CN108093558B - 一种降低辐射效应的主板设计方法 - Google Patents

一种降低辐射效应的主板设计方法 Download PDF

Info

Publication number
CN108093558B
CN108093558B CN201711342049.5A CN201711342049A CN108093558B CN 108093558 B CN108093558 B CN 108093558B CN 201711342049 A CN201711342049 A CN 201711342049A CN 108093558 B CN108093558 B CN 108093558B
Authority
CN
China
Prior art keywords
grounding
holes
grounding wire
wire
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711342049.5A
Other languages
English (en)
Other versions
CN108093558A (zh
Inventor
党杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711342049.5A priority Critical patent/CN108093558B/zh
Publication of CN108093558A publication Critical patent/CN108093558A/zh
Application granted granted Critical
Publication of CN108093558B publication Critical patent/CN108093558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种降低辐射效应的主板设计方法，包括：在包地线上打接地孔；判断所述包地线上如果密集排列接地孔时，接地孔是否割裂参考地平面或者电源平面；若是，则将包地线改为包地平面；若否，则在包地线上密集排列打接地孔。利用本发明的方法，在保证EMC设计品质的同时，也保障了产品的功能设计，提高了产品的品质和综合竞争力。

Description

一种降低辐射效应的主板设计方法
技术领域
本发明涉及服务器和通信产品等电子设备的主板设计领域，尤其涉及一种降低辐射效应的主板设计方法。
背景技术
电磁骚扰(EMI)是一项严重并不断增长的环境污染形式，它的影响小至广播接收时产生的让人厌烦的噼啪声，大至安全至关重要的控制***崩溃而可能导致致命的事故。而辐射骚扰是电磁骚扰中最重要的干扰形式，它直接以电磁波的形式向外辐射电磁能量，从而对人体和其他设备造成伤害与干扰。优化主板的layout设计一直以来是改善电磁骚扰、保障信号质量的重要手段。
在服务器的主板layout设计中，为防止相邻线路直接的串扰，地线被大量使用，有的地线用于晶振信号线之间，以及晶振信号线和旁边高速信号线的隔离，通常称之为包地线。但是，在现有的设计中部分包地线上缺乏地孔，则会引起严重的EMI问题。此外地线也用于高速信号线和旁边电源平面的隔离，但即使地线上有地孔，但是由于地孔间距过大，例如达到400mil以上，也会引起严重的EMI问题。
包地线的阻抗是引起包地线问题的根本原因。在实际的电路中，地线或地平面的阻抗值并不是0，地线或地平面有一定的阻抗值，只不过很小。地线或地平面的阻抗与地线的横截面积、地平面的形状有很大关系。因此，一旦有电流流过地线或者地平面，就会产生压降，真实的电路世界是不存在0V电压的，它在地线上可能是微伏级。
包地线使用在高速信号旁，便会串扰入高频杂讯，地线的阻抗不是0，在高频下，地线上变化产生随时间变化的ΔV噪声，ΔV噪声是EMI重要来源，ΔV噪声产生的杂讯溢出包地线，就会产生严重的EMI问题，即辐射效应，在EMI领域这里也称天线效应，即某特征部位成为“等效天线”，有杂讯信号向外辐射。同时，包地线地孔的设计不当，也引起了电源或参考地平面的割裂问题。
发明内容
为解决上述技术问题，本发明的技术方案如下：
本发明提供一种降低辐射效应的主板设计方法，包括：
在包地线上打接地孔；
判断所述包地线上如果密集排列接地孔时，接地孔是否割裂参考地平面或者电源平面；
若是，则将包地线改为包地平面。
进一步的，方法还包括：
若否，则在包地线上密集排列打接地孔。
进一步的，在包地线上密集排列打接地孔，具体为：
提高包地线上的接地孔分布密度，以防止包地线形成天线效应。
进一步的，在包地线上密集排列打接地孔，还包括：
接地孔之间的间距小于高频杂讯的波长的二十分之一。
进一步的，接地孔之间以间距非等距离排布。
进一步的，将包地线改为包地平面后，在包地平面上打接地孔，所述接地孔散布在平面上。
进一步的，包地平面上的接地孔之间以间距非等距离排布。
本发明的方案改正了layout包地线设计中的常见错误，大大降低了EMI风险，同时，针对layout复杂的使用环境提出了新的设计方法，在保证EMC设计品质的同时，也保障了产品的功能设计，提高了产品的品质和综合竞争力。
附图说明
图1示出本发明方法流程示意图。
图2示出包地线接地孔割裂了P5V和P3V3电源平面示意图。
图3示出参考本发明方法的新主板设计示意图。
具体实施方式
以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出本发明方法流程示意图。
根据本发明的方案，提供一种降低辐射效应的主板设计方法，如图1所示，包括：
在包地线上打接地孔；
判断所述包地线上如果密集排列接地孔时，接地孔是否割裂参考地平面或者电源平面；
若是，则将包地线改为包地平面。
根据本发明的一实施例，方法还包括：
若否，则在包地线上密集排列打接地孔。
具体来说，如图2所示，包地线地孔在下方的电源层形成的带状区域，割裂了P5V和P3V3电源平面，大大影响这两个平面的电源通流能力。但是，将包地线变更为包地平面后，地孔数量可以减少到原来的三分之一到四分之一，对电源平面通流能力的影响大为降低。
根据本发明的一实施例，在包地线上密集排列打接地孔，具体为：
提高包地线上的接地孔分布密度，以防止包地线形成天线效应。
具体来说，因为地平面因为横截面积大的原因，可以最大程度的保持等电位，包地线使用地孔连接到地平面，又最大程度的保持了两地孔之间的包地线保持等电位。这样包地线处处和地平面连接，防止包地线形成天线效应，最大程度地避免了杂讯溢出包地线，辐射到空间的可能性。
根据本发明的一实施例，在包地线上密集排列打接地孔，还包括：
接地孔之间的间距小于高频杂讯的波长的二十分之一。
具体来说，因为包地线容易形成天线效应。当包地线的长度大于高频杂讯的波长的二十分之一时，就会产生天线效应。根据目前的测试标准，常见的高频杂讯最高可达12G以上,假设高频杂讯的频率为12G赫兹，可计算出杂讯波长的二十分之一大约是50mil。
因此，建议接地孔之间的间距小于50mil，当然间距越小，越容易防止形成高频杂讯的天线效应。
根据本发明的一实施例，接地孔之间以间距非等距离排布。
具体来说，杂讯的高次谐波是产生EMI重要部分，如果杂讯源为100M的时钟信号，那么在EMI的检测中，100M的倍频500M、600M、700M、800M(即100M的高次谐波)等都可能超标。因这些倍频对应的波长也正好成倍数排布，所以在等效天线中，如果50mil的距离形成了等效天线，那么它的倍数，100mil，200mil等都可能形成相应频率的等效天线。因此，包地线上接地孔的间距不能等距离排布。
根据本发明的一实施例，将包地线改为包地平面后，在包地平面上打接地孔，所述接地孔散布在平面上。
根据本发明的一实施例，包地平面上的接地孔之间以间距非等距离排布。
具体来说，当包地线上的接地孔割裂了参考地平面和电源平面时，将包地线变更为包地平面，地孔散布在平面上，地孔间距可以放宽至200mil左右，地孔间距仍然不允许等间距排布，实例可参照图3。
本发明的方案改正了layout包地线设计中的常见错误，大大降低了EMI风险，同时，针对layout复杂的使用环境提出了新的设计方法，在保证EMC设计品质的同时，也保障了产品的功能设计，提高了产品的品质和综合竞争力。
尽管在方法步骤的上下文中已描述了一些方面，但明显的是这些方面也表示对应的块或项目或者对应装置的特征的描述。可以通过(或使用)如微处理器、可编程计算机、或电子电路之类的硬件装置来执行方法步骤中的一些或所有。可以通过此类装置来执行最重要的方法步骤中的某一个或多个。
所述实现可以采用硬件或采用软件或可以使用例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM、或闪存之类的具有被存储在其上的电子可读控制信号的数字存储介质来执行，所述电子可读控制信号与可编程计算机***配合(或能够与其配合)以使得执行相应的方法。可以提供具有电子可读控制信号的数据载体，所述电子可读控制信号能够与可编程计算机***配合以使得执行本文所描述的方法。
所述实现还可以采用具有程序代码的计算机程序产品的形式，当计算机程序产品在计算机上运行时，程序代码进行操作以执行该方法。可以在机器可读载体上存储程序代码。
以上所描述的仅是说明性，并且要理解的是，本文所描述的布置和细节的修改和变化对于本领域技术人员而言将是明显的。因此，意在仅由所附权利要求的范围而不是由通过以上描述和解释的方式所呈现的特定细节来限制。

Claims (7)

1.一种降低辐射效应的主板设计方法，其特征在于，包括：
在包地线上打接地孔；
判断所述包地线上如果密集排列接地孔时，接地孔是否割裂参考地平面或者电源平面；
若是，则将包地线改为包地平面。
2.根据权利要求1所述的方法，其特征在于，方法还包括：
若否，则在包地线上密集排列打接地孔。
3.根据权利要求2所述的方法，其特征在于，在包地线上密集排列打接地孔，具体为：
提高包地线上的接地孔分布密度，以防止包地线形成天线效应。
4.根据权利要求3所述的方法，其特征在于，在包地线上密集排列打接地孔，还包括：
接地孔之间的间距小于高频杂讯的波长的二十分之一。
5.根据权利要求4所述的方法，其特征在于，接地孔之间以间距非等距离排布。
6.根据权利要求1所述的方法，其特征在于，将包地线改为包地平面后，在包地平面上打接地孔，所述接地孔散布在平面上。
7.根据权利要求6所述的方法，其特征在于，包地平面上的接地孔之间以间距非等距离排布。
CN201711342049.5A 2017-12-14 2017-12-14 一种降低辐射效应的主板设计方法 Active CN108093558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711342049.5A CN108093558B (zh) 2017-12-14 2017-12-14 一种降低辐射效应的主板设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711342049.5A CN108093558B (zh) 2017-12-14 2017-12-14 一种降低辐射效应的主板设计方法

Publications (2)

Publication Number Publication Date
CN108093558A CN108093558A (zh) 2018-05-29
CN108093558B true CN108093558B (zh) 2020-02-21

Family

ID=62176441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711342049.5A Active CN108093558B (zh) 2017-12-14 2017-12-14 一种降低辐射效应的主板设计方法

Country Status (1)

Country Link
CN (1) CN108093558B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500155B2 (ja) * 1991-03-25 1996-05-29 富士通電装株式会社 多層回路基板
CN104427741A (zh) * 2013-08-27 2015-03-18 鸿富锦精密工业（深圳）有限公司 减少外界静电干扰对信号线影响的电子装置
CN204929375U (zh) * 2015-06-26 2015-12-30 深圳市兴森快捷电路科技股份有限公司 一种应用于包地差分信号阻抗优化的走线结构
CN206061272U (zh) * 2016-07-19 2017-03-29 无锡军安电子科技有限公司 一种高速高频印制板跨分割走线结构

Also Published As

Publication number Publication date
CN108093558A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
Kaur et al. Electromagnetic interference
CN101137282B (zh) 电子装置
US20150173256A1 (en) Emi suppression technique using a transmission line grating
US11687129B1 (en) Compute device housing with layers of electromagnetic interference shields, and devices and systems for the same
CN108093558B (zh) 一种降低辐射效应的主板设计方法
CN105979699A (zh) 一种印制电路板及手机外壳
CN102378476A (zh) 印刷电路板
US20200060026A1 (en) Controlled-impedance printed-circuit board (pcb) design with stack-up re-mapping
CN112117971B (zh) 一种pcb板上的晶振电路、pcb板以及服务器
WO2017006553A1 (ja) プリント配線基板
CN103858526A (zh) 一种线路板与在pcb基板上形成线路的方法
JP2014127889A (ja) 回路基板およびこれを搭載した電子装置、回路基板の生産方法
CN109195317A (zh) 可优化阻抗方案的pcb板
CN102970822A (zh) 一种热风焊盘结构
CN105208844A (zh) 一种屏蔽pcb板高速信号干扰的方法
US9055665B2 (en) Interface between a security module and a host device
Amleshi et al. NEXT and FEXT characteristics and suppressions in dense 25Gbps+ backplane vias
EP2455888B1 (en) Interface between a security module and a host device
CN101739476B (zh) 电路板电磁防护元件的布局方法
US20070268085A1 (en) Method and system for designing shielded interconnects
Lee et al. Radiation from a PCB trace with broadband harmonic frequency signals
CN220326153U (zh) 一种屏蔽晶振电磁干扰的装置和一种pcb
KR20140060980A (ko) 다층 인쇄회로기판
US10729003B2 (en) Anti-electromagnetic interference circuit board
JP2008225962A (ja) 電磁障害ノイズ解析方法及び半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant