CN101207967A - 可遮罩电磁波干扰的电路板结构 - Google Patents

可遮罩电磁波干扰的电路板结构 Download PDF

Info

Publication number
CN101207967A
CN101207967A CNA200610169297XA CN200610169297A CN101207967A CN 101207967 A CN101207967 A CN 101207967A CN A200610169297X A CNA200610169297X A CN A200610169297XA CN 200610169297 A CN200610169297 A CN 200610169297A CN 101207967 A CN101207967 A CN 101207967A
Authority
CN
China
Prior art keywords
circuit
board structure
ground plane
electromagnetic interference
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610169297XA
Other languages
English (en)
Inventor
蓝金财
范文纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNA200610169297XA priority Critical patent/CN101207967A/zh
Publication of CN101207967A publication Critical patent/CN101207967A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种可遮罩电磁波干扰的电路板结构,是由电路基板以及遮罩单元所构成,其中,该电路基板至少包括一地线层,并于该电路基板的各边缘位置形成有可分别电性连接该地线层的多个通孔,且该通孔间的间距值为电磁波长的整数倍。通过上述的电路板结构设计,不仅可有效吸收该电路基板内部所产生的电磁干扰,更可相对增大布线空间以节约制作成本。

Description

可遮罩电磁波干扰的电路板结构
技术领域
本发明涉及一种电路板结构,尤其涉及一种可遮罩电磁波干扰的电路板结构。
背景技术
由于电子元件功能的不断提升,电子产品的更新速度加快、性能提高及可携式发展的同时,亦带来许多电磁相容性问题,从而产生电磁干扰(Electro Magnetic Interference,EMI),而这些电磁干扰通常发生于印刷电路板(PCB)的设计过程中,其中,绝大部分产生于印刷电路板的边缘区域。
为遮罩上述电磁干扰,现有是通过增加电路板中地线层(groundlayer)在PCB板平面各个方向上的宽度,以更多吸收由电路板中其他各基板信号线所产生的电磁干扰。配合参阅图1及图2,其中,图1是显示电路板中电源层(power layer)与地线层间产生电磁干扰的模拟示意图,其是以各基板中最易产生电磁干扰的电源层为例。如图所示,该电源层与地线层之间在电路板边缘区域产生电磁干扰。为改善上述缺失,现有是通过将该地线层相对其它信号走线区域向外延伸,或相对缩小电路板上的信号线走线区域,以增加该地线层的相对宽度(即如图2所示),使电磁干扰被地线层所吸收。但此方法若要达成使该电磁干扰被地线层完全吸收,地线层相对增加的宽度将是一个相当大的值,上述做法无疑会浪费大量可用的空间,严重影响整个电路板的可布线区域。
另有通过在电路板中增加电容元件以吸收电路基板内部所产生的电磁干扰的方式,然而,由于该所添置的电容的大小及其在电路板中的置放位置都需要计算所得,不仅影响了电路板的制作效率,亦大副增加制作成本。另外,随着电路设计布局的改变,该所产生的电磁干扰能力亦将随之发生变化,然而由于上述方法较为呆板缺乏灵活性,故实际操作较为不便。
另外,较之上述现有技术更为人们所接受的方法来更有效遮罩上述电磁干扰,有例如:改变电路基板的层结构来达到遮罩电磁干扰的目的,具体地,是通过将信号线布线分布于电路板内层,而将地线层变为外层以包覆所有信号层(signal layer)。此方法虽然可十分有效地吸收电磁干扰,然而上述电路板结构势必会造成制作成本大副增加的困扰,且所有信号线布线分布于电路板内层对于复杂度稍高一些的电路板而言,其实现可能性微乎其微,甚至会导致无法作业的困境。又如,通过设置多点接地的方法抑制返回电流流动时电路板内地线层产生电位差来减少电磁干扰的方法,该方法是通过地线层与金属板作多点连结,以通过均匀电位差来减少电磁干扰。然而,上述方式仅用于解决由电位差而造成的电磁干扰,对于其他因素所产生的电磁干扰并无抑制作用。
综上所述,如何克服上述现有技术的种种缺失,进而提供一种能够更有效遮罩电磁干扰的电路板结构,不仅能相对增大布线空间,以节约制作成本,实为目前所亟待解决的课题。
发明内容
鉴于上述现有技术的缺点,本发明的主要目的在于提供一种电路板结构,能够更有效遮罩电路基板内部所产生的电磁干扰。
本发明的另一目的在于提供一种可遮罩电磁波干扰的电路板结构,可相对增大布线空间,以节约制作成本。
为达上述目的及其他相关目的,本发明即提供一种可遮罩电磁波干扰(EMI)的电路板结构。本发明的可遮罩电磁波干扰的电路板结构,是由至少包括一地线层的电路基板、以及设于该电路基板预设区域的多个通孔所构成的遮罩单元所构成,且于各通孔内壁敷设有用以与该地线层电性连结的金属材质。其中,通孔间的间距值为电磁波长的整数倍;该电路基板包括多个交错堆叠的信号层、电源层以及地线层。另外,该遮罩单元设于该电路基板的边缘处、以及该电路基板内部频率相同的信号布线区域的***所组群组的其中之一。
相比于现有技术,本发明的电路板结构能够更有效遮罩电磁干扰,且能相对增大布线空间,以节约制作成本。
附图说明
图1为一模拟示意图,其显示电源层与地线层间产生电磁干扰的模拟示意图;
图2为一模拟示意图,其显示现有通过增加地线层宽度以更多吸收电磁干扰的模拟示意图;
图3为一内部结构图,其显示本发明的电路板结构内部结构示意图;以及
图4为一平面图,其显示本发明的电路板结构的一实施例俯视平面示意图。
符号简单说明
11      电路基板
111     地线层
113     通孔间距(D)
13a/13b 遮罩单元
131     通孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实例加以实施或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图3为本发明的电路板内部结构示意图,如图所示,本发明的可遮罩电磁波干扰的电路板结构是由电路基板11以及设于该电路基板11上的遮罩单元13所构成。
该电路基板11至少包括一地线层111。于本实施例中,该电路基板11可由多个交错堆叠的信号层(未图示)、电源层(未图示)以及地线层111所组成。
该遮罩单元13是由设于该电路基板11上的多个通孔131所构成,且于各通孔131内壁敷设有用以与该地线层111进行电性连结的金属材质(未图示)。于本实施例中,通过将该地线层111相对于信号层及电源层向外延伸(仅需延伸很小的距离),以令各该通孔131得以于该地线层111电性相连。需特别说明的是,该设置于电路基板11上的各通孔131间的间距值(即通孔间距113)为电磁波波长的整数倍,更具体而言,该通孔间距113值是根据电磁遮罩原理中区域单独开口设计(不属于连续密集开口设计)公式计算所得,具体如下式:
S=20lg(C/2LF)
其中,S代表衰减度(于本实施例中,该衰减度参数值是由人为设定),C代表电磁波传播速度(定值),F代表电磁波频率,L即等于上述的通孔间距113值。此外,由于各该通孔131分别与该电路基板11中的地线层111电性连接,如此,即可使得该电路基板11内部所产生的电磁干扰可通过上述的通孔131设计而由该地线层111所吸收。
于一优选实施例中,电磁波频率F设定为1G;而衰减度S则设定为20db(该衰减度可根据具体需要作变动)。此外,由于电路板中各基板的厚度相对较小,可以忽略,因此若将上述设定值代入前述所示的计算公式中,即可计算得出该通孔间距113值(即L参数值)等于15mm。
需说明的是,本发明的遮罩单元13可设于该电路基板11的各边缘位置以及该电路基板11内部频率相同的信号布线区域的***处(即如图4所示)。于本实施例中,先针对电路基板11内部各频率相同的信号布线区域A的***处间隔性地开设一组通孔131,以形成相对于各该信号布线区域的遮罩单元13a,以起到局部遮罩的效果;而后,再针对该电路基板11整体,而于该电路基板11的各边缘处间隔性地开设通孔131,从而形成相对于该电路基板11整体的遮罩单元13b,如此,即可通过上述可如同“鸟笼”般的结构设计以将该电路基板11内部所产生的电磁干扰包覆于其中,从而起到良好遮罩作用。
综上所述,本发明的电路板结构能够更有效遮罩电磁干扰,且能相对增大布线空间,以节约制作成本,使得电路板中的布线更加稳定。
上述实施例仅为例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范围下,对上述实施例进行修饰与变化。因此,本发明的权利保护范围应如随附的权利要求所列。

Claims (5)

1.一种可遮罩电磁波干扰的电路板结构,包括:
电路基板,至少包括一地线层;以及
遮罩单元,是由设于该电路基板的多个通孔所构成,且于各通孔内壁敷设有用以与该地线层电性连接的金属材质。
2.根据权利要求1所述的电路板结构,其中,该通孔间的间距值为电磁波长的整数倍。
3.根据权利要求1所述的电路板结构,其中,该电路基板包括多个交错堆叠的信号层、电源层以及地线层。
4.根据权利要求1所述的电路板结构,其中,该遮罩单元设于该电路基板的边缘处。
5.根据权利要求1所述的电路板结构,其中,该遮罩单元设于该电路基板内部频率相同的信号布线区域的***。
CNA200610169297XA 2006-12-22 2006-12-22 可遮罩电磁波干扰的电路板结构 Pending CN101207967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200610169297XA CN101207967A (zh) 2006-12-22 2006-12-22 可遮罩电磁波干扰的电路板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200610169297XA CN101207967A (zh) 2006-12-22 2006-12-22 可遮罩电磁波干扰的电路板结构

Publications (1)

Publication Number Publication Date
CN101207967A true CN101207967A (zh) 2008-06-25

Family

ID=39567738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610169297XA Pending CN101207967A (zh) 2006-12-22 2006-12-22 可遮罩电磁波干扰的电路板结构

Country Status (1)

Country Link
CN (1) CN101207967A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472454B (zh) * 2007-12-28 2011-09-28 环旭电子股份有限公司 防止电磁干扰的电路板结构及方法
CN101739476B (zh) * 2008-11-27 2012-08-08 英业达股份有限公司 电路板电磁防护元件的布局方法
CN105263255A (zh) * 2015-09-25 2016-01-20 深圳崇达多层线路板有限公司 一种抗静电放电且具有电磁兼容性的电路板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472454B (zh) * 2007-12-28 2011-09-28 环旭电子股份有限公司 防止电磁干扰的电路板结构及方法
CN101739476B (zh) * 2008-11-27 2012-08-08 英业达股份有限公司 电路板电磁防护元件的布局方法
CN105263255A (zh) * 2015-09-25 2016-01-20 深圳崇达多层线路板有限公司 一种抗静电放电且具有电磁兼容性的电路板
CN105263255B (zh) * 2015-09-25 2018-09-04 深圳崇达多层线路板有限公司 一种抗静电放电且具有电磁兼容性的电路板

Similar Documents

Publication Publication Date Title
ES2374325T3 (es) Tarjeta de circuito impreso, su método de fabricación y la tarjeta madre de producto terminal.
JP5164965B2 (ja) Emiノイズ低減印刷回路基板
CN105376938B (zh) 一种通讯设备及其电路板组件
CN103517576B (zh) 印刷电路板加工方法及印刷电路板和电子设备
CN1725930A (zh) 印制电路板
CN106165117A (zh) 用于具有改进的电池连接拓扑的光伏模块的背侧接触层
US11096277B2 (en) Printed circuit board shielding and power distribution via edge plating
CN201374868Y (zh) 电路板结构
CN105657962B (zh) 一种多层pcb电路板
CN107852829A (zh) 印刷电路板
CN101207967A (zh) 可遮罩电磁波干扰的电路板结构
CN107995341A (zh) 柔性电路板及移动终端
CN103081576B (zh) 配线基板和电子设备
CN206323636U (zh) 一种fpc的emi接地结构和一种fpc
CN102740583A (zh) 电路板
CN204696011U (zh) 一种用于键盘的电磁屏蔽结构
CN212324469U (zh) 电路板装置及电子设备
JPH09205290A (ja) 低emi構造を有する回路基板
CN220323867U (zh) 触控显示装置和电子设备
CN202841689U (zh) 一种电路板保护结构及电视机
CN207219162U (zh) 一种阶梯式pcb板
CN219981121U (zh) 电路板、电子元器件和光伏设备
CN202043381U (zh) 电路板总成
CN210518981U (zh) 一种抗电磁干扰的pcb电路板
CN216721649U (zh) 一种防电磁干扰的柔性电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625