CN114885491B - 一种pcb、屏蔽器件的确定方法、装置、设备及介质 - Google Patents

Abstract

本申请公开了一种PCB、屏蔽器件的确定方法、装置、设备及介质，涉及电磁技术领域。PCB包括：信号层、至少两个参考层、屏蔽器件。屏蔽器件的第一端与一个参考层连接，屏蔽器件的第二端与另一个参考层连接，参考层之间相互独立，屏蔽器件与信号层绝缘。由于屏蔽器件与两个参考层连接，因此在电磁信号在信号层进行传输时，电磁信号向屏蔽器件透入时将产生较大的感应电流，此时感应电流通过两个参考层和屏蔽器件组成的回路不断衰减，直到衰减为零。由此实现了对于电磁信号的屏蔽，进而避免了由于电磁信号穿过屏蔽器件而产生电磁信号反射回传，导致错误传输电磁信号且传输得到的电磁信号失真的情况。

Description

一种PCB、屏蔽器件的确定方法、装置、设备及介质

技术领域

本申请涉及电磁技术领域，特别是涉及一种PCB、屏蔽器件的确定方法、装置、设备及介质。

背景技术

随着科学技术的快速发展，要求电子设备具有高性能和运行速度快的特点。当电子设备的性能高且运行速度快时，其工作的电磁信号的传输速率也需要进行相应的提速，以满足传输更大的数据量。此时由于电磁信号的走线不是很理想，会出现不可避免的辐射问题。一般情况下，电磁信号是参考地以进行屏蔽，进而避免辐射问题。但随着电子设备功能的日益强大，其可设计的面积也随之变小。由于PCB板的面积或布局限值，需要将电磁信号跨越不同的参考层，如图1所示。

为了降低辐射问题带来的影响，现有的措施是使电磁信号穿过其传输路径上设置的磁珠或对电磁信号进行电容滤波。然而，进行电容滤波时会对电磁信号产生较强的衰减，且容易产生感抗，使得电磁信号大幅度失真、变形；磁珠本身存在一定的电阻，在降低辐射时，电磁信号穿过磁珠时会使其产生阻抗失配，引起电磁信号的反射回传，出现电磁信号错误传输的问题。

鉴于上述存在的问题，寻求能正确传输电磁信号且传输得到的电磁信号不失真是本领域技术人员竭力解决的问题。

发明内容

本申请的目的是提供一种PCB、屏蔽器件的确定方法、装置、设备及介质，用于正确传输电磁信号且传输得到的电磁信号不失真。

为解决上述技术问题，本申请提供一种PCB，包括：信号层、至少两个参考层、屏蔽器件；

所述屏蔽器件的第一端与一个所述参考层连接，所述屏蔽器件的第二端与另一个所述参考层连接，所述参考层之间相互独立，所述屏蔽器件与所述信号层绝缘。

优选地，所述屏蔽器件为电阻或电容。

优选地，所述屏蔽器件的个数为多个。

优选地，还包括：至少两个VIA孔，一个所述VIA孔设置于所述屏蔽器件的第一端处，另一个所述VIA孔设置于所述屏蔽器件的第二端处。

为解决上述技术问题，本申请提供一种屏蔽器件的确定方法，应用于上述PCB，该方法包括：

获取电磁信号的预设时钟速率；

根据所述预设时钟速率确定所述电磁信号的波长；

根据所述波长确定屏蔽缝隙，并依据所述屏蔽缝隙设定屏蔽器件之间的距离。

优选地，所述根据所述波长确定屏蔽缝隙包括：

根据所述波长确定屏蔽波长值，所述屏蔽波长值为所述波长的十分之一；

将所述屏蔽波长值确定为所述屏蔽缝隙。

优选地，所述屏蔽器件之间的距离不大于所述屏蔽缝隙。

为解决上述技术问题，本申请还提供了一种屏蔽器件的确定装置，应用于上述的PCB包括：

获取模块，用于获取电磁信号的预设时钟速率；

第一确定模块，用于根据所述预设时钟速率确定所述电磁信号的波长；

第二确定模块，用于根据所述波长确定屏蔽缝隙，并依据所述屏蔽缝隙设定屏蔽器件之间的距离。

为解决上述技术问题，本申请还提供了一种屏蔽器件的确定设备，包括：

存储器，用于存储计算机程序；

处理器，用于指向计算机程序，实现上述屏蔽器件的确定方法的步骤。

为解决上述技术问题，本申请还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，实现上述全部屏蔽器件的确定方法的步骤。

本申请所提供的一种PCB，包括：信号层、至少两个参考层、屏蔽器件。屏蔽器件的第一端与一个参考层连接，屏蔽器件的第二端与另一个参考层连接，参考层之间相互独立，屏蔽器件与信号层绝缘。由于屏蔽器件与两个参考层连接，因此在电磁信号在信号层进行传输时，电磁信号向屏蔽器件透入时将产生较大的感应电流，此时感应电流通过两个参考层和屏蔽器件组成的回路不断衰减，直到衰减为零。由此实现了对于电磁信号的屏蔽，进而避免了由于电磁信号穿过屏蔽器件而产生电磁信号反射回传，导致错误传输电磁信号且传输得到的电磁信号失真的情况。

本申请还提供了一种屏蔽器件的确定方法，应用于屏蔽器件的确定装置、屏蔽器件的确定设备和计算机可读存储介质，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种PCB的结构图；

图2为本申请实施例所提供的另一种PCB的结构图；

图3为本申请实施例所提供的一种屏蔽器件的确定方法流程图；

图4为本申请实施例所提供的一种屏蔽器件的确定装置结构图；

图5为本申请实施例所提供的一种屏蔽器件的确定设备结构图。

其中，10为信号层，11为参考层，12为屏蔽器件，20为VIA孔。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种PCB、屏蔽器件的确定方法、装置、设备及介质，其能够正确传输电磁信号且传输得到的电磁信号不失真。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

由上述内容可知，当电磁信号的走线不理想，出现辐射问题时，进行测试后，得到的结果无非两种。第一，辐射测试余量不足；第二，辐射超标。以上两种情况都会导致商品无法上市。即使处于达标边缘能够上市，也带有非常大的安全隐患以及法律风险。因此，为了避免这样的情况的发生，本申请提供了一种PCB。图1为本申请实施例所提供的一种PCB的结构图。如图1所示，该PCB包括：信号层10、至少两个参考层11、屏蔽器件12。

屏蔽器件12的第一端与一个参考层11连接，屏蔽器件12的第二端与另一个参考层11连接，参考层11之间相互独立，屏蔽器件12与信号层10绝缘。

在本实施例中，对于信号层10、屏蔽器件12的个数以及屏蔽器件12的种类均不作限定，其中，考虑到产生辐射是由于跨越参考层后，后端走线发生变化，导致走线的参考系发生变化产生天线效应，因此要求参考层的个数必须为两个或两个以上。其中，要求参考层11之间相互绝缘，以此保证传输信号的准确性。此外，天线效应为在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就可以看做是一根天线。在此处会收集电荷(如等离子刻蚀产生的带电粒子)，导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若上述金属线或者多晶硅等导体只与MOS管的栅极连接时，产生的高电压就可能把薄栅氧化层击穿，使电路失效。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就逐渐增加。可以理解的是，本申请所提供的PCB可以外接MOS管并设置有多个参考层和信号层，因此发生上述天线效应的情况完全存在。

由于屏蔽器件12与两个参考层11连接，因此在电磁信号在信号层10进行传输时，电磁信号向屏蔽器件12透入时将产生较大的感应电流，此时感应电流通过两个参考层11和屏蔽器件12组成的回路不断衰减，直到衰减为零。由此实现了对于电磁信号的屏蔽，进而避免了由于电磁信号穿过屏蔽器件12而产生电磁信号反射回传，导致错误传输电磁信号且传输得到的电磁信号失真的情况。

在上述实施例的基础上，作为一种更优的实施例，屏蔽器件12为电阻或电容。在本实施例中，限定屏蔽器件的种类为电阻或电容。当屏蔽器件为电阻时，可以选用阻值较小的电阻。作为一种更优选的方案，考虑到屏蔽效果的好坏时，可以根据具体实施场景确定其阻值大小。

在上述实施例的基础上，作为一种更优的实施例，屏蔽器件12的个数为多个。考虑到一个屏蔽器件的屏蔽效果远远不能达到要求，因此需要设置多个屏蔽器件。也就是说，可以设置多个电阻或多个电容，也可以电阻与电容混合使用，在本实施例中对于使用屏蔽器件的方式不作限定，可根据具体实施场景确定其实施方式。

图2为本申请实施例所提供的另一种PCB的结构图。考虑到屏蔽器件在PCB上，需要跨过电磁信号的传输路径设置，因此，在上述实施例的基础上，作为一种更优的实施例，如图2所示，还包括：至少两个VIA孔20，一个VIA孔20设置于屏蔽器件12的第一端处，另一个VIA孔20设置于屏蔽器件12的第二端处。在本实施例中，对于VIA孔20的设置可以是在屏蔽器件12的左右两侧，但这样的设置方式不利于在PCB上的布局布线。因此对于VIA孔20的设置更倾向于在屏蔽器件12的上下两端，便于布局布线。

图3为本申请实施例所提供的一种屏蔽器件的确定方法流程图。在上述实施例的基础上，本申请还提供了一种屏蔽器件的确定方法，应用于上述提及的PCB，如图3所示，该方法包括：

S30：获取电磁信号的预设时钟速率。

在实际生产应用中，电磁信号可以是高低电平，也可以是数字信号的数据串，形如“00101101”；需要说明的是，上述提及的数据串只是众多实施例中的一种，可以是4位、8位、16位等等，不对上述提及的数据串进行限定。

S31：根据预设时钟速率确定电磁信号的波长。

此外，以预设时钟速率为1000MHz为例。

当预设时钟速率为1000MHz时，通过公式λ＝V/F可以得到电磁信号的波长。其中，λ为电磁信号的波长，F为预设时钟速率，V为电磁信号传播的速率，一般为光速。将上述数据带入公式λ＝V/F中，得到电磁信号的波长为30cm。

S32：根据波长确定屏蔽缝隙，并依据屏蔽缝隙设定屏蔽器件之间的距离。

还是以上述预设时钟速率为1000MHz为例。以上得出电磁信号的波长为30cm。将波长确定屏蔽缝隙，且每隔30cm设置一个屏蔽器件。但这样设置有可能导致屏蔽效果不好。因此，在上述实施例的基础上还需进一步设置根据波长确定屏蔽缝隙。

在上述实施例的基础上，作为一种更优的实施例，根据波长确定屏蔽缝隙包括：

根据波长确定屏蔽波长值，屏蔽波长值为波长的十分之一。

将屏蔽波长值确定为屏蔽缝隙。

一直以预设时钟速率为1000MHz为例。在上述实施例中将波长确定屏蔽缝隙，且每隔30cm设置一个屏蔽器件。考虑到这样设置的屏蔽效果不好，因此，将波长的十分之一设置为屏蔽波长值。此时每隔3cm的屏蔽缝隙设置一个屏蔽器件。以此实现较好的屏蔽效果。可以理解的是，屏蔽器件之间的距离不大于屏蔽缝隙。当屏蔽缝隙为3cm时，屏蔽器件之间的距离可以为0-3cm之间的任何距离。在本实施例中，对于屏蔽器件之间的距离的具体值不作限定，只要求屏蔽器件之间的距离可以为0-3cm之间即可。屏蔽器件之间的距离的具体值可以根据具体实施场景确定其距离。

在上述实施例中，对于屏蔽器件的确定方法进行了详细描述，本申请还提供屏蔽器件的确定装置对应的实施例。图4为本申请实施例所提供的一种屏蔽器件的确定装置结构图。如图4所示，本申请还提供了一种屏蔽器件的确定装置，应用于上述提及的PCB，包括：

获取模块40，用于获取电磁信号的预设时钟速率；

第一确定模块41，用于根据所述预设时钟速率确定所述电磁信号的波长；

第二确定模块42，用于根据所述波长确定屏蔽缝隙，并依据所述屏蔽缝隙设定屏蔽器件之间的距离。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图5为本申请实施例所提供的一种屏蔽器件的确定设备结构图，如图5所示，本申请还提供了一种屏蔽器件的确定设备，包括：

存储器50，用于存储计算机程序；

处理器51，用于执行所述计算机程序时实现如上述实施例中所提到的屏蔽器件的确定方法的步骤。

本实施例提供的屏蔽器件的确定设备可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器51可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器51可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器51也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器51可以集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器51还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器50可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器50还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器50至少用于存储以下计算机程序，其中，该计算机程序被处理器51加载并执行之后，能够实现前述任意一个实施例公开的屏蔽器件的确定方法的相关步骤。另外，存储器50所存储的资源还可以包括操作***和数据等，存储方式可以是短暂存储或者永久存储。其中，操作***可以包括Windows、Unix、Linux等。

在一些实施例中，屏蔽器件的确定设备还可包括有显示屏、输入输出接口、通信接口、电源以及通信总线。

本领域技术人员可以理解，图5中示出的结构并不构成对屏蔽器件的确定设备的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的屏蔽器件的确定设备，包括存储器50和处理器51，处理器51在执行存储器50存储的程序时，能够实现屏蔽器件的确定方法。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种PCB、屏蔽器件的确定方法、装置、设备及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种PCB，其特征在于，包括：信号层（10）、至少两个参考层（11）、屏蔽器件（12）；

所述屏蔽器件（12）的第一端与一个所述参考层（11）连接，所述屏蔽器件（12）的第二端与另一个所述参考层（11）连接，所述参考层（11）之间相互独立，所述屏蔽器件（12）与所述信号层（10）绝缘；

其中，所述信号层位于所述屏蔽器件与所述参考层的中间夹层位置，所述屏蔽器件（12）为电阻或电容；

对应地，所述PCB还包括：还包括：至少两个VIA孔（20），一个所述VIA孔（20）设置于所述屏蔽器件（12）的第一端处，另一个所述VIA孔（20）设置于所述屏蔽器件（12）的第二端处。

2.根据权利要求1所述的PCB，其特征在于，所述屏蔽器件（12）的个数为多个。

3.一种屏蔽器件的确定方法，其特征在于，应用于权利要求1或2所述的PCB，该方法包括：

获取电磁信号的预设时钟速率；

根据所述预设时钟速率确定所述电磁信号的波长；

根据所述波长确定屏蔽缝隙，并依据所述屏蔽缝隙设定屏蔽器件之间的距离。

4.根据权利要求3所述的屏蔽器件的确定方法，其特征在于，所述根据所述波长确定屏蔽缝隙包括：

根据所述波长确定屏蔽波长值，所述屏蔽波长值为所述波长的十分之一；

将所述屏蔽波长值确定为所述屏蔽缝隙。

5.根据权利要求4所述的屏蔽器件的确定方法，其特征在于，所述屏蔽器件之间的距离不大于所述屏蔽缝隙。

6.一种屏蔽器件的确定装置，其特征在于，应用于权利要求1或2所述的PCB，包括：

获取模块，用于获取电磁信号的预设时钟速率；

第一确定模块，用于根据所述预设时钟速率确定所述电磁信号的波长；

第二确定模块，用于根据所述波长确定屏蔽缝隙，并依据所述屏蔽缝隙设定屏蔽器件之间的距离。

7.一种屏蔽器件的确定设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求3至5任意一项所述的屏蔽器件的确定方法的步骤。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求3至5任意一项所述的屏蔽器件的确定方法的步骤。