CN101606446A - 多层电路基板和电动机驱动电路基板 - Google Patents

多层电路基板和电动机驱动电路基板 Download PDF

Info

Publication number
CN101606446A
CN101606446A CNA2007800483965A CN200780048396A CN101606446A CN 101606446 A CN101606446 A CN 101606446A CN A2007800483965 A CNA2007800483965 A CN A2007800483965A CN 200780048396 A CN200780048396 A CN 200780048396A CN 101606446 A CN101606446 A CN 101606446A
Authority
CN
China
Prior art keywords
conductor layer
insulating barrier
circuit board
superiors
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800483965A
Other languages
English (en)
Other versions
CN101606446B (zh
Inventor
中井基生
长濑茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Publication of CN101606446A publication Critical patent/CN101606446A/zh
Application granted granted Critical
Publication of CN101606446B publication Critical patent/CN101606446B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Power Steering Mechanism (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

交替地层叠导体层(11)和树脂制的绝缘层(12)而形成层叠电路部(13)，与最下层的绝缘层(12)接触地设置金属基板(14)。导体层(11)、绝缘层(12)和金属基板(14)被热压着。为了连接配置电子部件(31)的最上层的导体层(11)和最下层的绝缘层(12)，通过镀铜等方式在内表面形成导体层(22)，设置在内部填充有树脂(23)的散热通路(21)。在最上层的导体层(11)上实施有以镀镍层为基底的镀金(15)。在最上层的导体层(11)上配置电动机驱动用电子部件(31)，则能用作用于电动动力转向***的电动机驱动电路基板。

Description

多层电路基板和电动机驱动电路基板
技术领域
本发明涉及一种多层电路基板和使用该多层电路基板的用于电动动力转向***的电动机驱动电路基板。
背景技术
车辆用电动动力转向***与驾驶员对方向盘施加的操纵转矩及车辆的速度等对应地驱动操纵辅助用电动机，以能得到适合的操纵辅助力。操纵辅助用电动机通过内置于电子控制单元(下面称为ECU)中的电动机驱动电路来进行驱动。电动机驱动电路在驱动操纵辅助用电动机时控制500W～2000W左右的大电力。
此时电动机驱动电路发热，为了防止该发热引起ECU的错误动作及故障，电动机驱动电路被安装到导热性良好的电路基板上。例如图7(a)所示，电动机驱动电路被安装到在铝制金属基板93(散热器)上铜制导体层91和树脂制绝缘层92各形成有1层的金属制电路基板上。
由于在图7(a)所示的电路基板上电子部件只能安装在单面(具体而言为导体层91的上侧)上，因此在ECU内该电路基板的占有面积变大。因此，作为缩小基板面积的一个方法，考虑使电路基板多层化的方法。但是简单地使图7(a)所示的电路基板多层化时，由于导热性不好的树脂制绝缘层重叠，因此在电子部件上产生的热难以传递到金属基板93。
为了解决该问题，提出了将电动机驱动电路安装到陶瓷多层基板上的方案。图7(b)所示的陶瓷多层基板多层层叠铜制导体层91和陶瓷制绝缘层94，并用粘接剂95将它们粘贴到铝制金属基板93(散热器)上。根据陶瓷多层基板，可在陶瓷内部构成电路导体，能缩小基板面积。
另外，公知有如下的与本申请发明相关的现有技术。在日本特开平9-153679号公报中公开了下述内容：在层叠玻璃陶瓷电路基板上设置由低阻金属材料构成的散热器用通孔导体，在层叠体的两个主面上露出的散热器用通孔导体上形成有表面导体。在日本特开平2004-363183号公报中公开了下述内容：在用散热板和外壳对安装了元件的基板进行覆盖的电子部件的散热结构中，在基板上形成多个与散热板相连接的散热孔。在日本特开2004-079883号公报中公开了下述内容：代替绝缘层和导热层，使用类金刚石碳(DLC)。
发明内容
如上所述，陶瓷多层基板具有导热性良好、基板面积小的优点。但是，陶瓷多层基板存在成本非常高的问题。并且，由于陶瓷多层基板容易被切断，因此还存在固定到ECU内时需要使用螺纹固定以外的方法的问题。
因此，本发明的目的在于提供一种低成本且导热性良好的多层电路基板。
第一发明的多层电路基板，包括：层叠电路部，交替地层叠导体层和树脂制的绝缘层而形成；金属基板，与最下层的绝缘层接触而设置；以及散热通路，用形成于其内表面上的导体层连接配置有电子部件的最上层的导体层和所述最下层的绝缘层。
第二发明的特征在于，在第一发明中，在所述散热通路的内部填充有树脂。
第三发明的特征在于，在第一发明中，所述层叠电路部是对导体层和树脂制的绝缘层进行热压着而形成。
第四发明的特征在于，在第一发明中，所述最下层的绝缘层和所述金属基板被热压着。
第五发明的特征在于，在第一发明中，构成所述层叠电路部的导体层和形成于所述散热通路的内表面上的导体层由铜制成。
第六发明的特征在于，在第五发明中，在所述最上层的导体层上实施有以镍镀层为基底的镀金。
第七发明的电动机驱动电路基板，用于电动动力转向***，包括多层电路基板和电子部件，所述多层电路基板包括：层叠电路部，交替地层叠导体层和树脂制的绝缘层而形成；金属基板，与最下层的绝缘层接触而设置；以及散热通路，用形成于其内表面上的导体层连接最上层的导体层和所述最下层的绝缘层，所述电子部件配置于所述最上层的导体层上。
根据上述第一发明，通过层叠导体层和树脂制的绝缘层，能以比陶瓷多层基板低的成本构成多层电路基板。并且，在电子部件上产生的热经由散热通路导热性良好地传递至金属基板。这样能够得到低成本且导热性良好的多层电路基板。
根据上述第二发明，由于树脂具有容易填充的性质，因此通过对所形成的层叠电路部各进行1次穿孔、导体层的形成和树脂的填充，能够形成散热通路。因此，与填充金属膏等相比，能够简单地形成散热通路。
根据上述第三发明，通过热压着导体层和树脂制的绝缘层，能够通过现有的工序简单地形成层叠电路部。
根据上述第四发明，通过热压着最下层的绝缘层和金属基板，能够简单地将金属基板紧密贴合到最下层的绝缘层上。
根据上述第五发明，通过用导热性良好的铜来构成导体成和散热通路，能够使多层电路基板的导热性良好。
根据上述第六发明，通过在最上层的导体层上实施以镍镀层为基底的镀金，能够在最上层的导体层上进行焊接，并能够进行引线接合。
根据上述第七发明，通过在低成本且导热性良好的多层电路基板上安装电子部件，能够低成本且导热性良好地得到基板面积较小的电动机驱动电路基板。并且，能够在金属基板上穿出螺纹固定用孔，通过螺纹固定方式将多层电路基板固定到框体上。
附图说明
图1是本发明实施方式的多层电路基板的剖视图。
图2是图1所示的多层电路基板中包含的散热通路的俯视图和剖视图。
图3是本发明实施方式的多层电路基板的另一例的剖视图。
图4是表示图1所示的多层电路基板的制造工序的例子的图。
图5是包含图1所示的多层电路基板的电动机驱动电路基板的剖视图。
图6是包含单层电路基板的电动机驱动电路基板的剖视图。
图7是现有的电路基板的剖视图。
标号说明
11…导体层
12…绝缘层
13…层叠电路部
14…金属基板
15…以镍镀层为基底的镀金
16…层叠体
21、24…散热通路
22…导体层
23…树脂
25…孔
31…电子部件
具体实施方式
(本发明的实施方式)
图1是本发明的实施方式的多层电路基板的剖视图。图1所示的多层电路基板包括交替地层叠导体层11和绝缘层12而成的层叠电路部13和金属基板14。导体层11由金属形成，绝缘层12由在玻璃纤维中浸透绝缘树脂材料的合成物(所谓的预浸料)形成。导体层11优选由导热性良好的金属形成，绝缘层12优选由具有1W/m·K以上的导热性的树脂形成。在以下说明中，导体层11由铜形成，绝缘层12由玻璃纤维和环氧树脂的合成物形成。
层叠电路部13是通过对多个导体层11和多个绝缘层12进行热压着而形成。层叠电路部13的最上层为导体层11，最下层为绝缘层12。在最上层的导体层11上配置有电子部件(参照后述的图5)。为了将电子部件焊接在铜制的最上层的导体层11上，在最上层的导体层11上实施以镍镀层为基底的镀金15。
并且，为了使在电子部件中产生的热散去，在层叠电路部13的下方设有金属基板14，在层叠电路部13上设有散热通路21。金属基板14由铝等导热性良好的金属形成，发挥散热器的功能。金属基板14设置成与最下层的绝缘层12接触。如对最下层的绝缘层12和金属基板14进行热压着，则能容易紧密贴合两者。
图2是散热通路21的俯视图及剖视图。散热通路21是沿导体层11和绝缘层12的厚度方向形成的层间连接孔。更详细而言，散热通路21的结构如下：在从最上层导体层11正下方的绝缘层贯穿至最下层绝缘层12正上方的导体层为止的孔的内表面形成有导体层22，在内部填充有树脂23。导体层22由铜镀层等金属镀层形成。树脂23可以使用与在形成绝缘层12时使用的树脂相同的树脂(在这里为玻璃纤维和环氧树脂的合成物)。如此形成的散热通路21由形成于其内表面的导体层22连接配置有电子部件的最上层的导体层11和最下层的绝缘层12。
在图1所示的多层电路基板上安装的电子部件中，包含工作时发热量多的部件和工作时发热量没那么多的部件。其中在发热量多的电子部件的安装位置上设有1个以上任意数量的散热通路21。在电子部件中产生的热经由最上层的导体层11和形成于散热通路21内表面的导体层22传递至最下层的绝缘层12，并由此传递至金属基板14。散热通路21起到将在电子部件中产生的热导热性良好地传递到金属基板14正上方的绝缘层(即最下层的绝缘层)12的作用。
散热通路21贯通最下层的绝缘层12正上方的导体层，但不贯通最下层的绝缘层12。由此，能够防止最上层的导体层11经由金属基板14与其他最上层的导体层11短路。最下层的绝缘层12是为了防止该短路而设置。其中，为了优化导热性，优选的是，在确保绝缘性的基础上，尽量使最下层的绝缘层12变薄。
图1所示的散热通路21仅与最上层的导体层11电连接，但也可以使散热通路与最上层以外的导体层11电连接。例如图3所示的散热通路24除了与最上层的导体层11电连接以外，还与第三层的导体层11(从上起第三层)电连接。散热通路24使将最上层的导体层11和第三层的导体层11电连接的通路延伸直到贯通最下层的绝缘层12正上方的导体层11。由此，通过将对导体层间进行电连接的通路延伸而形成散热通路，能防止因设置散热通路而引起基板面积增大。
图4是表示本实施方式的多层电路基板的制造工序例子的图。在这里作为例子，说明具有由4层导体层和4层绝缘层组成的层叠电路部和对最上层和第三层的导体层电连接的散热通路的多层电路基板的制造工序。
首先，以与制造覆铜膜层叠板时相同的方法，交替地层叠4张导体层11和树脂制的绝缘层12即3张预浸料(在玻璃布上浸渍绝缘树脂材料的部件)，在与预浸料接触的铜表面上用碱性氧化液(NaClO2、NaOH等)实施层叠前处理，进行加热、加压。由此，形成7层的层叠体16(图4(a))。其中，在进行该冲压加工之前，在内层的导体层11(在该例中为第三层和第五层的导体层)上根据需要形成电路图形。电路图形的形成是通过以往公知的技术即抗蚀层的形成、蚀刻等处理来进行。在图4(a)中，在第五层的导体层11中在要形成散热通路的位置上预先形成孔，对预浸料进行夹压冲压加工时，用树脂填充导体层11中空出的孔。此时的冲压加工，有时根据需要在真空状态下进行。
接着，在层叠体16中在要形成散热通路的位置上，除了最上层的导体层11a以外穿出孔25(图4(b))。即，从该时刻位于最下层的导体层11b贯通到最上层的导体层11a正下方的绝缘层12a为止穿出孔25。接着，在层叠体16的下侧面和孔25的内表面进行必要的清洁前处理，实施镀铜等导体镀敷。由此，在孔25的内表面形成导体层22(图4(c))。接着，在层叠体16最上层的导体层11a和在该时刻位于最下层的导体层11b上形成电路图形(图4(d))。电路图形的形成是通过以往公知的技术即抗蚀层的形成、蚀刻等处理来进行。
接着，将层叠体16翻转后在孔25的内部填充树脂23，在其上配置用树脂制的预浸料12b(其成为最下层的绝缘层)和氧化溶液实施过表面粗糙化处理的金属基板14，进行加热、加压(图4(e))。由此，层叠体16、绝缘层12b、金属基板14被热压着。其中，在金属基板14上进行表面粗糙化处理的目的在于，使最下层的绝缘层12b和金属基板14紧密贴合。通过在7层的层叠体16上热压着作为最下层的绝缘层12b，形成8层的层叠电路部13。通过至此为止的处理，形成用形成于内表面的导体层22连接最上层的导体层11和最下层的绝缘层12且在内部填充有树脂23的散热通路24。
最后，再次翻转被热压着的层叠电路部13和金属基板14，在最上层的导体层11上进行所需的前处理，实施以镍镀层为基底的镀金15(图4(f))。通过以上处理，可制造出本实施方式的多层电路基板。
本实施方式的多层电路基板，例如利用于电动动力转向***用电动机驱动电路基板等中。图5是包含图1所示的多层电路基板的电动机驱动电路基板的剖视图。图5所示的电动机驱动电路基板内置于电动动力转向***用ECU(电子控制单元)而使用。
ECU包括计算出向操纵辅助用电动机供给的驱动电流的量的电动机控制电路和控制大电流而驱动操纵辅助用电动机的电动机驱动电路。电动机控制电路工作时的发热量不很大，但电动机驱动电路工作时的发热量很大。电动机驱动电路安装在电动机驱动电路基板(图5)上，电动机控制电路安装另一电路基板上。所述2个电路基板并排或以2阶段配置在ECU的内部。
图5所示的电动机驱动电路基板的结构为，在图1所示的多层电路基板的最上层的导体层11上配置了电子部件31。在安装于电动机驱动电路基板上的电子部件31中包括半导体芯片、电流检测用传感器、噪声除去用线圈、电源隔断用继电器、电动机相电流隔断用继电器等。其中，电动机驱动电路基板中不必安装全部的所述电子部件。
由于在铜制的最上层导体层11上实施以镍镀层为基底的镀金15，因此能将电子部件31焊接到最上层的导体层11。此时，为了缩小基板面积，优选的是对半导体芯片进行裸片安装。并且，进行焊接时，优选的是在真空中进行回流焊接。由此，防止在熔融的焊锡中混入气泡，能使电子部件31和最上层的导体层11之间的导热性良好。
在电子部件31的配置位置设有1个以上任意数量的散热通路。在将电子部件31焊接到最上层的导体层11上时，有焊接电子部件31的端子的情况和焊接电子部件31的端子以外部分(例如半导体芯片背面)的情况。在后者的情况下，设有仅与最上层的导体层11电连接的散热通路(图1所示的散热通路21等)，在前者的情况下，设有还与最上层以外的导体层11电连接的散热通路(图3所示的散热通路24等)。其中，不必在电子部件31的全部配置位置上设置散热通路。在图5所示的电动机驱动电路基板中，在右侧电子部件31的配置位置上没有设置散热通路。
由于图5所示的电动机驱动电路基板包括金属基板14，因此与陶瓷多层基板不同，能够在金属基板14上穿出用于螺纹固定的孔，能将基板螺纹固定到ECU的框体。并且，由于在最上层的导体层11上实施有以镍镀层为基底的镀金15，因此当电连接到在ECU的框体上设置的外部连接端子上时，能用铝线引线接合最上层的导体层11和外部连接端子。
下面说明本实施方式的多层电路基板和电动机驱动电路基板的效果。由于本实施方式的多层电路基板是将导体层和树脂制的绝缘层层叠而形成，因此能以比层叠陶瓷基板而成的陶瓷多层基板更低的成本制造。并且，由于本实施方式的多层电路基板具有散热通路，因此在电子部件中产生的热经由散热通路导热性良好地传递至金属基板。如此根据本实施方式，能以低成本得到导热性良好的多层电路基板。
并且，在本实施方式的多层电路基板的散热通路的内部，填充有树脂。由于树脂具有容易填充的性质，因此可通过对层叠电路部各进行一次穿孔、金属镀敷及树脂的填充而形成散热通路。而在散热通路的内部填充金属膏等时，需要在形成层叠电路部的过程中重复进行穿孔、金属镀敷及金属膏的填充。如此根据本实施方式，能以简单的工序形成散热通路。
并且，通过对导体层和树脂制的绝缘层进行热压着，能用已有的工序简单地形成层叠电路部。并且，通过对最下层的绝缘层和金属基板进行热压着，能使金属基板简单地紧密贴合到最下层的绝缘层。并且，通过用导热性良好的铜构成导体层和散热通路，能使多层电路基板的导热性良好。并且，通过在铜制的最上层的导体层上实施以镍镀层为基底的镀金，能焊接到最上层的导体层，并能进行引线接合。
并且，本实施方式的电动机驱动电路基板以低成本在导热性良好的多层电路基板上安装了电动机驱动用电子部件，因此成本低，导热性良好，基板面积较小。并且，由于本实施方式的电动机驱动电路基板具有金属基板，因此能在金属基板上穿出螺纹固定用孔，可通过螺纹固定来固定到ECU的框体。
(变形例)
另外，在本实施方式中设导体层11由铜形成而进行了说明，但代替铜也可以由铝、镍、银、钛、金等金属或这些金属的合金、或在它们的表面进行镀镍或镀镍/金的物质形成。并且，这些金属、合金、层叠膜可通过加压粘接法、溅射法、化学蒸镀法、真空蒸镀法、厚膜印刷法中任一种或它们的组合形成，但考虑导体层11的膜厚为100μm左右，优选通过厚膜印刷法来形成。
在本实施方式中，设层叠电路部13内的全部绝缘层12由预浸料形成而进行了说明，但也可以是仅有最下层的绝缘层12由类金刚石碳膜层(DLC层)形成。在这种情况下，DLC层由含硅的浓度逐渐变化的梯度DLC层和不含硅的DLC层构成。在预先形成有铬层或钛层的金属基板上，首先形成梯度DLC层，接着形成不含硅的DLC层。该梯度DLC层在铬层(或钛层)一侧硅含量较多(例如10～20at％)，随着与其分离逐渐变少，在不含硅的梯度DLC层一侧变得最少(例如0～4at％)。在这种情况下，由于能使绝缘层12的膜厚达到非常薄的1～2μm，因此能降低热阻。因此，可将从电子部件产生的热经由散热通路21、24导热性良好地传递至金属基板14。在这里，将铬层(或钛层)及梯度DLC层夹在金属基板14和不含硅的DLC层之间是为了使两者的密接性良好。并且，也可以在上述铬层和梯度DLC层之间进而形成氮化铬层。在这种情况下，即使施加较高的面压力，也能防止DLC层的损坏。
并且，本实施方式的电动机驱动电路基板也可以在ECU的框体或齿轮箱等金属制外壳上热压着层叠电路部13最下层的绝缘层12而进行固定。在这种情况下，由于无需进行用于降低金属基板14和金属制外壳的热阻的散热膏的涂敷、用于提高金属基板14的表面粗糙度的研磨，因此能降低电动机驱动电路基板的制造成本。并且，无需将支撑层叠电路部13的金属基板14螺纹固定到外壳上，因此不需要用于螺纹固定的间隙(Clearance)，相应地能使电动机驱动电路基板小型化。并且，虽然金属基板14还起到支撑层叠电路部13的作用，但由于层叠电路部13的厚度通常在1mm以上，因此即使没有金属基板14，在外壳上热压着时也容易处理层叠电路部13。
(其他)
如图6所示，对在铝制金属基板54上形成由DLC构成的绝缘层52、并在其上形成由金属构成的导体层51的电动机驱动电路基板进行说明。金属基板54只要是起到散热器的作用的部件即可，例如也可以是ECU的框体。在金属基板54上预先通过溅射法等形成铬层或钛层薄膜后，形成下述梯度DLC层：在铬层(或钛层)一侧硅含量较多(例如10～20at％)，随着与其分离逐渐变少，在端部硅含量变得最少(例如0～4at％)。然后，在其上形成不含硅的DLC层。由于如此形成的绝缘层52的膜厚为非常薄的1～2μm，因此能降低热阻，可将在电子部件61中产生的热导热性良好地传递至金属基板54。并且，也可以在铬层和梯度DLC层之间形成氮化铬层。在这种情况下，即使施加较高的面压力，也能防止DLC层损坏。
接着，在绝缘层52的表面形成导体层51。导体层51由铜、铝、镍、银、钛、金或所述2种以上金属的合金、或在它们的表面进行镀镍或镀镍/金的物质形成。并且，这些金属等可通过加压粘接法、溅射法、化学蒸镀法、真空蒸镀法、厚膜印刷法中任一种或它们的组合形成，但要形成膜厚为100μm左右的导体层51，优选厚膜印刷法。
并且如图6所示，在导体层51上实施以镍镀层为基底的镀金55后，将电子部件61安装到导体层51的表面。并且，为了将电子部件电连接到其他导体层51、ECU的框体等在金属基板54上设置的外部连接端子62上，分别用铝线60引线接合电子部件61、导体层51、外部连接端子62。

Claims (7)

1.一种多层电路基板，包括：
层叠电路部，交替地层叠导体层和树脂制的绝缘层而形成；
金属基板，与最下层的绝缘层接触而设置；以及
散热通路，用形成于其内表面上的导体层连接配置电子部件的最上层的导体层和所述最下层的绝缘层。
2.如权利要求1所述的多层电路基板，其特征在于，
在所述散热通路的内部填充有树脂。
3.如权利要求1所述的多层电路基板，其特征在于，
所述层叠电路部是对导体层和树脂制的绝缘层进行热压着而形成。
4.如权利要求1所述的多层电路基板，其特征在于，
所述最下层的绝缘层和所述金属基板被热压着。
5.如权利要求1所述的多层电路基板，其特征在于，
构成所述层叠电路部的导体层和形成于所述散热通路的内表面上的导体层由铜制成。
6.如权利要求5所述的多层电路基板，其特征在于，
在所述最上层的导体层上实施有以镍镀层为基底的镀金。
7.一种电动机驱动电路基板，用于电动动力转向***，包括多层电路基板和电子部件，
所述多层电路基板包括：层叠电路部，交替地层叠导体层和树脂制的绝缘层而形成；金属基板，与最下层的绝缘层接触而设置；以及散热通路，用形成于其内表面上的导体层连接最上层的导体层和所述最下层的绝缘层，
所述电子部件配置于所述最上层的导体层上。
CN2007800483965A 2006-12-26 2007-12-25 多层电路基板和电动机驱动电路基板 Expired - Fee Related CN101606446B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP348738/2006 2006-12-26
JP2006348738 2006-12-26
JP227937/2007 2007-09-03
JP2007227937A JP4962228B2 (ja) 2006-12-26 2007-09-03 多層回路基板およびモータ駆動回路基板
PCT/JP2007/074828 WO2008078739A1 (ja) 2006-12-26 2007-12-25 多層回路基板およびモータ駆動回路基板

Publications (2)

Publication Number Publication Date
CN101606446A true CN101606446A (zh) 2009-12-16
CN101606446B CN101606446B (zh) 2012-03-07

Family

ID=39562528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800483965A Expired - Fee Related CN101606446B (zh) 2006-12-26 2007-12-25 多层电路基板和电动机驱动电路基板

Country Status (6)

Country Link
US (1) US20090260858A1 (zh)
EP (1) EP2104408B1 (zh)
JP (1) JP4962228B2 (zh)
CN (1) CN101606446B (zh)
AT (1) ATE546034T1 (zh)
WO (1) WO2008078739A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853822A (zh) * 2010-04-14 2010-10-06 星弧涂层科技(苏州工业园区)有限公司 新型散热器件及其制造方法
CN102026496A (zh) * 2010-12-24 2011-04-20 乐健线路板（珠海）有限公司 带有绝缘微散热器的印刷电路板的制备方法
CN102056418A (zh) * 2010-11-30 2011-05-11 乐健线路板〔珠海〕有限公司 带有绝缘微散热器的印刷电路板的制备方法
CN102811554A (zh) * 2011-06-02 2012-12-05 熊大曦 大功率电子器件模组用基板及其制备方法
CN103682069A (zh) * 2012-09-06 2014-03-26 欧司朗股份有限公司 多层的led电路板
CN108293293A (zh) * 2015-11-30 2018-07-17 日本精工株式会社 散热基板及电动助力转向装置
CN108617079A (zh) * 2018-05-02 2018-10-02 皆利士多层线路版(中山)有限公司 厚铜线路板及其制备方法
CN109196637A (zh) * 2016-06-01 2019-01-11 三菱电机株式会社 半导体装置
CN109764264A (zh) * 2019-01-14 2019-05-17 上海大学 一种深海照明led光源装置及制备方法
CN113438801A (zh) * 2021-07-06 2021-09-24 上海应用技术大学 便于散热的pcb板电路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825766B1 (ko) * 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
JP4764393B2 (ja) * 2007-09-06 2011-08-31 三菱重工業株式会社 インバータ一体型電動圧縮機
JP5444619B2 (ja) * 2008-02-07 2014-03-19 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP2010073767A (ja) 2008-09-17 2010-04-02 Jtekt Corp 多層回路基板
JP5417804B2 (ja) * 2008-11-06 2014-02-19 株式会社ジェイテクト 気泡率演算方法及び気泡率演算装置
JP5262619B2 (ja) * 2008-11-25 2013-08-14 株式会社ジェイテクト モータ駆動用の複合回路基板
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
JP2012009828A (ja) * 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
JP2011253890A (ja) * 2010-06-01 2011-12-15 Jtekt Corp 多層回路基板の製造方法
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
JP5884611B2 (ja) * 2012-04-10 2016-03-15 株式会社デンソー 電子装置
KR101989516B1 (ko) * 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
CN104685619A (zh) * 2012-09-25 2015-06-03 株式会社电装 电子装置
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
JP5408376B2 (ja) * 2013-04-01 2014-02-05 株式会社ジェイテクト 気泡率演算方法及び気泡率演算装置
JP5408377B2 (ja) * 2013-04-01 2014-02-05 株式会社ジェイテクト 気泡率演算方法及び気泡率演算装置
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
US9741635B2 (en) 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP6469435B2 (ja) * 2014-10-30 2019-02-13 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
FR3036917B1 (fr) * 2015-05-28 2018-11-02 IFP Energies Nouvelles Dispositif electronique comprenant une carte de circuit imprime avec un refroidissement ameliore.
CN105163485A (zh) * 2015-09-25 2015-12-16 湖南三一电控科技有限公司 发热装置和发热器件的导热基板及其制作方法
CN108713353A (zh) 2016-03-07 2018-10-26 三菱电机株式会社 电子控制装置
FR3065112A1 (fr) * 2017-04-11 2018-10-12 Valeo Systemes De Controle Moteur Unite electronique et dispositif electrique comprenant ladite unite electronique
DE102017220417A1 (de) * 2017-11-16 2019-05-16 Continental Automotive Gmbh Elektronisches Modul
KR102505443B1 (ko) * 2017-11-16 2023-03-03 삼성전기주식회사 인쇄회로기판
JPWO2019194200A1 (ja) * 2018-04-04 2021-04-01 太陽誘電株式会社 部品内蔵基板
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3144704A (en) * 1962-07-02 1964-08-18 Ibm Method of making couplings to super-conductor circuits
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPS63246897A (ja) * 1987-04-02 1988-10-13 日立化成工業株式会社 金属ベ−ス２層配線板の製造法
US5241131A (en) * 1992-04-14 1993-08-31 International Business Machines Corporation Erosion/corrosion resistant diaphragm
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
US5920037A (en) * 1997-05-12 1999-07-06 International Business Machines Corporation Conductive bonding design for metal backed circuits
US5870286A (en) * 1997-08-20 1999-02-09 International Business Machines Corporation Heat sink assembly for cooling electronic modules
DE19736962B4 (de) * 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
JP3068804B2 (ja) * 1997-10-02 2000-07-24 電気化学工業株式会社 金属ベース多層回路基板
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6448509B1 (en) * 2000-02-16 2002-09-10 Amkor Technology, Inc. Printed circuit board with heat spreader and method of making
US6696643B2 (en) * 2000-08-01 2004-02-24 Mitsubishi Denki Kabushiki Kaisha Electronic apparatus
US20030029637A1 (en) * 2001-08-13 2003-02-13 Tina Barcley Circuit board assembly with ceramic capped components and heat transfer vias
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
DE10214363A1 (de) * 2002-03-30 2003-10-16 Bosch Gmbh Robert Kühlanordnung und Elektrogerät mit einer Kühlanordnung
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
US20040007376A1 (en) * 2002-07-09 2004-01-15 Eric Urdahl Integrated thermal vias
JP2004079883A (ja) 2002-08-21 2004-03-11 Citizen Watch Co Ltd 熱電素子
JP2004179291A (ja) * 2002-11-26 2004-06-24 Ibiden Co Ltd 配線板および配線板の製造方法
JP2004363183A (ja) 2003-06-02 2004-12-24 Toyota Motor Corp 電子部品の放熱構造
JP3988764B2 (ja) * 2004-10-13 2007-10-10 三菱電機株式会社 プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN1962262A (zh) * 2005-11-11 2007-05-16 鸿富锦精密工业（深圳）有限公司 模具及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853822A (zh) * 2010-04-14 2010-10-06 星弧涂层科技(苏州工业园区)有限公司 新型散热器件及其制造方法
CN102056418A (zh) * 2010-11-30 2011-05-11 乐健线路板〔珠海〕有限公司 带有绝缘微散热器的印刷电路板的制备方法
CN102026496A (zh) * 2010-12-24 2011-04-20 乐健线路板（珠海）有限公司 带有绝缘微散热器的印刷电路板的制备方法
CN102811554A (zh) * 2011-06-02 2012-12-05 熊大曦 大功率电子器件模组用基板及其制备方法
CN103682069A (zh) * 2012-09-06 2014-03-26 欧司朗股份有限公司 多层的led电路板
CN108293293A (zh) * 2015-11-30 2018-07-17 日本精工株式会社 散热基板及电动助力转向装置
CN108293293B (zh) * 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置
CN109196637A (zh) * 2016-06-01 2019-01-11 三菱电机株式会社 半导体装置
CN108617079A (zh) * 2018-05-02 2018-10-02 皆利士多层线路版(中山)有限公司 厚铜线路板及其制备方法
CN109764264A (zh) * 2019-01-14 2019-05-17 上海大学 一种深海照明led光源装置及制备方法
CN109764264B (zh) * 2019-01-14 2020-03-13 上海大学 一种深海照明led光源装置及制备方法
CN113438801A (zh) * 2021-07-06 2021-09-24 上海应用技术大学 便于散热的pcb板电路

Also Published As

Publication number Publication date
WO2008078739A1 (ja) 2008-07-03
CN101606446B (zh) 2012-03-07
JP2008182184A (ja) 2008-08-07
EP2104408B1 (en) 2012-02-15
EP2104408A1 (en) 2009-09-23
EP2104408A4 (en) 2010-05-19
ATE546034T1 (de) 2012-03-15
JP4962228B2 (ja) 2012-06-27
US20090260858A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
CN101606446B (zh) 多层电路基板和电动机驱动电路基板
RU2556274C2 (ru) Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство
CN100353547C (zh) 多芯片电路模块及其制造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
US6159586A (en) Multilayer wiring substrate and method for producing the same
JP2010073767A (ja) 多層回路基板
TW516341B (en) Composite, flexible circuit and process for producing flexible circuit including hermetic sealing
WO2009141928A1 (ja) プリント配線板及びその製造方法
EP1915037B1 (en) Process for producing a bending-type rigid printed wiring board
JP5515586B2 (ja) 配線基板およびその製造方法
US20100025099A1 (en) Circuit board and method of manufacturing the same
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
CN101467501A (zh) 印制电路板及该印制电路板的制造方法
CN103477423A (zh) 芯片埋入基板的封装方法及其结构
CN113825306B (zh) 电路板及其制备方法
CN101044806B (zh) 多层印刷配线板及其制造方法
CN212463617U (zh) 一种高精密多层埋盲孔电路板
JP2003324260A (ja) プリント配線板及びその製造方法
JPH0446479B2 (zh)
JPH0637451A (ja) 多層印刷配線板及びその製造方法
JP3456072B2 (ja) 多層プリント回路基板
WO2007037075A1 (ja) 配線板の製造方法および配線板
JP4492071B2 (ja) 配線基板の製造方法
JP4794975B2 (ja) 多層フレキシブル回路基板用ビルドアップ基材およびこの基材を用いた多層フレキシブル回路基板の製造方法
JPH08181452A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20201225