WO2009141928A1 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
WO2009141928A1
WO2009141928A1 PCT/JP2008/073344 JP2008073344W WO2009141928A1 WO 2009141928 A1 WO2009141928 A1 WO 2009141928A1 JP 2008073344 W JP2008073344 W JP 2008073344W WO 2009141928 A1 WO2009141928 A1 WO 2009141928A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
printed wiring
wiring board
conductor
board according
Prior art date
Application number
PCT/JP2008/073344
Other languages
English (en)
French (fr)
Inventor
通昌 高橋
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to KR1020107017159A priority Critical patent/KR101198061B1/ko
Priority to BRPI0822705-5A priority patent/BRPI0822705A2/pt
Priority to JP2010512906A priority patent/JPWO2009141928A1/ja
Priority to EP08874395A priority patent/EP2280594A4/en
Priority to CN2008801293375A priority patent/CN102037796A/zh
Publication of WO2009141928A1 publication Critical patent/WO2009141928A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Definitions

  • the present invention relates to a printed wiring board and a manufacturing method thereof.
  • a printed wiring board and a manufacturing method thereof are described in Patent Document 1, for example.
  • this printed wiring board a high density region in which conductor bumps are formed at a high density in one substrate and a low density region in which conductor bumps are formed at a low density coexist. The arrangement is appropriately combined.
  • a high-density conductor region and a low-density conductor region are formed in one substrate, and even if only the high-density conductor region has a defect, normal low density The entire substrate including the conductor region becomes a defective product. Conversely, even if only the low-density conductor region has a defect, the entire substrate including the normal high-density conductor region becomes a defective product. For this reason, the loss (loss) of material is large.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a printed wiring board and a method for manufacturing the printed wiring board that can reduce material loss during the production of the printed wiring board. Another object of the present invention is to provide a printed wiring board having good electrical characteristics and a method for manufacturing the same.
  • the printed wiring board according to the first aspect of the present invention includes a first substrate having a conductor, a conductor, and a conductor density higher than that of the first substrate.
  • a printed wiring board comprising a plurality of second substrates, wherein a conductor of the first substrate and a conductor of the second substrate are electrically connected, and the first printed circuit board is connected to the first printed wiring board. At least one of the substrate and the second substrate is embedded.
  • the number of wiring layers formed by the conductors of the second substrate may be greater than the number of wiring layers in the same thickness region of the first substrate as the second substrate. .
  • the first substrate and the second substrate each have an insulating layer, and the density of conductors on the insulating layer in the second board is the density of conductors on the insulating layer in the first board. It is good also as a structure formed higher than.
  • the first substrate and the second substrate have a lower wiring layer and an upper wiring layer electrically connected via vias in the interlayer insulating layer, and each unit interlayer insulating layer in the second substrate.
  • the number of vias may be larger than the number of vias per unit interlayer insulating layer in the first substrate.
  • An insulating material is provided on at least one of the front and back surfaces of the resin, and the resin constituting the insulating material and the resin in the gap between the first substrate and the second substrate are the same material. It is good also as a structure which consists of.
  • At least one of the first substrate and the second substrate may have a structure having an insulating layer containing an inorganic material.
  • At least one of the insulating layer of the first substrate or the insulating layer of the second substrate may have a structure having at least one cross layer of the inorganic material.
  • the number of insulating layers containing the inorganic material of the first substrate may be greater than the number of insulating layers containing the inorganic material of the second substrate.
  • the thickness of at least a part of the conductor of the second substrate may be equal to or less than the thickness of the conductor of the first substrate.
  • the structure may be such that at least one electronic component is electrically connected to at least one of the first substrate and the second substrate.
  • the structure may be such that at least one electronic component is electrically connected to the second substrate.
  • a first step of producing a first substrate having a conductor, and a substantial number of second substrates having a conductor on a single substrate A second step of manufacturing, a third step of forming a receiving portion which is a space for storing the second substrate in the first substrate manufactured by the first step, and the third step
  • a fifth material for electrical connection, a second substrate accommodated in the fourth step, and a first substrate for accommodating the second substrate are laminated with a predetermined material, and the second substrate A sixth step of burying the substrate.
  • a substrate inspection step for inspecting pass / fail for each of the first substrate manufactured by the first step and the second substrate manufactured by the second step
  • one of the second substrates determined to be normal by the substrate inspection step is added to the accommodating portion of the first substrate determined to be normal by the substrate inspection step, or Two or more may be accommodated.
  • an accommodating portion having a gap that can be positioned when the second substrate is accommodated may be formed.
  • the present invention it is possible to provide a printed wiring board and a method for manufacturing the printed wiring board that can reduce material loss when the printed wiring board is manufactured. Moreover, according to this invention, the printed wiring board which has a favorable electrical property, and its manufacturing method can be provided.
  • FIGS. 4A to 4D are cross-sectional views showing a manufacturing process of a first substrate in the manufacturing method of the embodiment.
  • FIGS. 4A to 4D are cross-sectional views showing a process of forming a first wiring layer of a second substrate in the manufacturing method of the embodiment.
  • FIGS. 4A to 4E are cross-sectional views showing a process of forming a second wiring layer of a second substrate in the manufacturing method of the embodiment.
  • FIGS. 4A to 4E are cross-sectional views showing a process of forming a third wiring layer of a second substrate in the manufacturing method of the embodiment.
  • Sectional drawing which shows the process of forming an accommodating part in the 1st board
  • the perspective view which shows the process of accommodating a 2nd board
  • (A)-(d) is sectional drawing which shows the manufacturing process of the printed wiring board after accommodating the 2nd board
  • a printed wiring board 300 is, as shown in FIG. 1 for example, and a photograph of the cross section in FIGS.
  • the printed wiring board 300 is a so-called rigid multilayer board. Further, the first substrate 10 and the second substrate 20 constituting the printed wiring board 300 are also multilayer printed wiring boards.
  • the first substrate 10 includes an inflexible base material 10a (corresponding to a core substrate of the printed wiring board 300) including, for example, an inorganic material (for example, glass cloth, silica filler, glass filler).
  • This non-flexible base material 10a has a cloth layer 10c made of an inorganic material, as indicated by a broken line in FIG.
  • wiring layers 11 and 12 each made of a conductor (for example, copper) are patterned on the front and back of the first substrate 10. Further, for example, copper or the like is plated with through holes to form through connections 10b that connect the conductor patterns on the front and back of the substrate.
  • the second substrate 20 includes an inflexible base material 20a containing, for example, an inorganic material (for example, glass cloth, silica filler, glass filler).
  • This inflexible base material 20a corresponds to the core substrate of the second substrate 20, and its thickness is smaller (thinner) than the thickness of the first substrate 10, and is shown by a broken line in FIG.
  • the cloth layer 20c is made of an inorganic material.
  • insulating materials 31 to 34, wiring layers 21 to 26 made of a conductor pattern (for example, a copper pattern), and interlayer connection portions 21a for electrically connecting the wiring layers, 21b, 22a, 23a, 23b, 24a, 24b are formed.
  • wiring layers 21 and 22 are formed on the front and back of the base material 20a, and these wiring layers 21 and 22 are interlayer connections made of, for example, copper in the insulating materials 31 and 32 that insulate the layers between the wiring layers 21 and 22, respectively. It is electrically connected to the upper wiring layers 23 and 24 via the portions 21a, 21b and 22a. Furthermore, the wiring layers 23 and 24 are connected to the upper wiring layers 25 and 26 via interlayer connection portions 23a, 23b, 24a, and 24b made of, for example, copper in the insulating materials 33 and 34 that insulate the interlayer from the upper layers. Is electrically connected. Thus, the wiring layers are electrically connected to each other. Further, a through connection 20b that connects the front and back conductor patterns is formed on the base material 20a by, for example, copper through-plating.
  • the resin 30 is filled between the first substrate 10 and the second substrate 20.
  • the first substrate 10 and the second substrate 20 are physically connected to each other via the resin 30 and bonded (electrically insulated).
  • the resin 30 may be made of the same material as the resin constituting the upper insulating materials 35 and 36.
  • the first substrate 10 and the second substrate 20 are connected via the resin 30, thereby improving the adhesion between the first substrate 10 and the second substrate 20.
  • the filled resin 30 serves as a buffer material and an impact is applied from the outside
  • the second substrate 20 has a higher wiring density than the first substrate 10 because the impact is not directly transmitted to the second substrate 20.
  • the connection reliability of the 20 wirings can be improved.
  • the insulating layer of the first substrate 10 has higher rigidity than the insulating layer of the second substrate 20, the stress applied to the second substrate 20 can be relieved.
  • the first substrate 10 and the second substrate 20 have the same thickness, and the uppermost wiring layers 11 and 12 and the wiring layers 25 and 26 are the same layer. That is, the number of wiring layers per unit thickness (six wiring layers 21 to 26) in the second substrate 20 is equal to the number of wiring layers per unit thickness (two wiring layers 11 and 12 in the first substrate 10).
  • the second substrate 20 is more conductive than the first substrate 10 (and thus the printed wiring board 300 including both substrates). The abundance density is high.
  • the number of wiring layers formed by the conductor of the second substrate 20 is larger than the number of wiring layers in the same thickness region of the first substrate 10 as the second substrate 20. Many are formed. With such a structure, a high-density conductor region can be easily formed, and as a result, the printed wiring board can be partially fine pitched easily.
  • the thickness of at least a part of the wiring layer (conductor circuit) of the second substrate 20 is the same as the thickness of the conductor circuit of the first substrate 10. However, the thickness of at least a part of the conductor circuit of the second substrate 20 may be smaller than the thickness of the conductor circuit of the first substrate 10.
  • the insulating materials 35 and 36 are made of, for example, RCF (Resin Coated Cupper Foil) (or a prepreg or the like), and the lower wiring layers 11 and 12 are respectively provided on the respective surfaces via the interlayer connection portions 25b and 26a. , 25 and 26 are formed as wiring layers 41 and 42 which are electrically connected. The first substrate 10 and the second substrate 20 are electrically connected by the wiring layers 41 and 42.
  • RCF Resin Coated Cupper Foil
  • inflexible base materials 10a having copper foils 501a and 501b on the front and back sides are prepared.
  • the through hole 502 is formed by drilling.
  • polishing and, for example, as shown in FIG. 5C, PN plating (for example, chemical copper plating and electrolytic copper plating) is performed to form the through-connection 10b for connecting the conductor patterns on the front and back of the substrate.
  • Conductive films 503a and 503b made of, for example, copper are formed on the front and back surfaces of the flexible substrate 10a, respectively.
  • the conductor films 503a and 503b are patterned by a predetermined photoetching process (for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, peeling film, etc.), for example, as shown in FIG.
  • a predetermined photoetching process for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, peeling film, etc.
  • the wiring layers 11 and 12 are formed as shown in FIG.
  • the first substrate 10 having the wiring layers 11 and 12 is manufactured.
  • an inflexible base material 20a having copper foils 601a and 601b on the front and back is prepared.
  • a through hole 602 is formed by drilling.
  • polishing and, for example, as shown in FIG. 6C PN plating (for example, chemical copper plating and electrolytic copper plating) is performed to form the through-connection 20b that connects the conductor patterns on the front and back of the substrate.
  • Conductive films 603a and 603b made of, for example, copper are formed on the front and back surfaces of the flexible substrate 20a, respectively.
  • the conductor films 603a and 603b are patterned by a predetermined photoetching process (for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.), for example, as shown in FIG.
  • the wiring layers 21 and 22 are formed as shown in FIG.
  • the first wiring layer of the second substrate 20 is formed.
  • inspection by an image checker or the like and further blackening are performed, and formation of the upper second wiring layer is started.
  • insulating materials 31 and 32 made of, for example, prepreg, and copper foil, for example, are formed on the front and back of the structure on which the first wiring layer is formed.
  • Conductive films 604a and 604b made of are arranged. Then, a pressure is applied to the outermost conductor films 604a and 604b by, for example, a hydro press apparatus, and the entire structure is press-pressed as shown in FIG. 7B, for example.
  • trimming end face cutting and engraving
  • drilling for alignment soft etching
  • laser pretreatment are performed to form a via 605 by laser as shown in FIG. 7C, for example.
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • films 606a and 606b are formed.
  • a dent is inspected as a process inspection.
  • the conductor films 606a and 606b are patterned by, for example, a predetermined photoetching process (for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.), for example, FIG.
  • a predetermined photoetching process for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.
  • the wiring layers 23 and 24 are formed as shown in FIG.
  • the second wiring layer of the second substrate 20 is also formed.
  • inspection by an image checker or the like and further blackening are performed, and formation of a third wiring layer as an upper layer is started.
  • insulating materials 33, 34 made of prepreg, for example are formed on the front and back of the structure on which the first wiring layer and the second wiring layer are formed.
  • conductor film 607a, 607b which consists of copper foil, for example is arranged. Then, a pressure is applied to the outermost conductor films 607a and 607b by, for example, a hydro press apparatus, and the entire structure is press-pressed as shown in FIG. 8B, for example.
  • trimming end face cutting and engraving
  • drilling for alignment soft etching
  • laser pretreatment are performed to form vias 608 by laser as shown in FIG. 8C, for example.
  • desmearing for example, by conducting PN plating (for example, chemical copper plating and electrolytic copper plating)
  • conductors are respectively formed on the front and back of the structure. 609a and 609b are formed. Then, after the formation of the conductors 609a and 609b, a dent is inspected as a process inspection.
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • the conductor films 609a and 609b are patterned by a predetermined photoetching process (for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.), for example, as shown in FIG.
  • a predetermined photoetching process for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.
  • the wiring layers 25 and 26 are formed as shown in FIG.
  • the third wiring layer of the second substrate 20 is also formed, and the second substrate 20 is completed.
  • the substrates 10 and 20 formed on the substrate 100 and the substrate 200 are inspected for quality. Yes, it is determined which substrate is abnormal (defective).
  • the substrates 10 and 20 determined to be defective here are discarded as necessary.
  • the first substrate 10 on the substrate 100 is cut (laser cut) by, for example, a laser to accommodate a predetermined number (here, “one”) of the second substrates 20.
  • An accommodating portion 100a which is a space for this purpose, is formed.
  • the accommodating portion 100a has a shape (for example, a rectangular parallelepiped hollow space) and a size having a gap that can be positioned when the second substrate 20 is accommodated.
  • the second substrate 20 that is determined to be normal by the above-described inspection is cut out from the single substrate 200 as a chip of a predetermined size by, for example, a laser, for example, FIGS. 2A and 2B, the chip of the second substrate 20 is accommodated in the accommodating portion 100a.
  • a hot melt adhesive is melted by a sheet type welding machine, and both substrates are temporarily welded (for example, four points).
  • the accommodating portion 100a has a hollow shape corresponding to the outer shape of the second substrate 20, that is, is smaller than the second substrate 20 to a predetermined gap D1, D2 (each of which can position the second substrate 20).
  • the second substrate 20 can be positioned at a predetermined position (the position of the accommodating portion 100a) by having a hollow shape that is larger by a gap.
  • the resin 30 may be filled into the gaps D1 and D2 by injecting an adhesive using, for example, a dispenser.
  • an adhesive may be applied in advance to the accommodating portion 100a, and the chip of the second substrate 20 may be accommodated in the accommodating portion 100a.
  • a pressure is applied to the outermost copper foils 701a and 701b by, for example, a hydro press device, and the entire structure is pressure-pressed as shown in FIG. 13B, for example.
  • the resin is extruded from the insulating materials 35 and 36, and the resin 30 is filled in the gaps D1 and D2 (FIG. 11) between the second substrate 20 and the accommodating portion 100a.
  • the insulating materials 35 and 36 are provided on the front and back of the resin 30, and the resin constituting the insulating materials 35 and 36 and the resin 30 are made of the same material, so that the insulating materials 35 and 36 are used.
  • the resin 30 can be easily formed (filled) in the gaps D1 and D2.
  • trimming end face cutting and marking
  • drilling for alignment soft etching
  • laser pretreatment are performed to form vias 702 by, for example, a laser as shown in FIG. 13C, for example.
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • Films 703a and 703b are formed.
  • the conductor films 703a and 703b are patterned by, for example, a predetermined photoetching process (for example, acid cleaning, resist lamination, direct drawing (exposure), development, etching, stripping, etc.) to obtain the previous FIG.
  • the wiring layers 41 and 42 as shown are formed.
  • the printed wiring board 300 is completed.
  • a plurality of printed wiring boards 300 are also formed on a single substrate corresponding to the number of first substrates 10 and second substrates 20. That is, by cutting out each of these printed wiring boards as a chip, each chip becomes a product. With such a structure, the wiring layer of the printed wiring board 300 is reduced, and as a result, unnecessary conductor connection portions are reduced, so that the drop impact resistance is improved.
  • At least one electronic component may be electrically connected to at least one of the first substrate 10 or the second substrate 20.
  • the electronic components are respectively formed on the surface of the printed wiring board 300 by wire bonding or flip chip mounting, for example, via the LPSR or the gold wire, to the first substrate 10 and the second substrate 20.
  • 401 and 402 can be electrically connected, or an electronic component can be directly connected to the second substrate 20 at an embedded position, like an electronic component 403 in the drawing.
  • the second substrate having a higher conductor density than the first substrate is not limited to one having more wiring layers per unit thickness than the first substrate.
  • the number of vias per unit interlayer insulating layer is larger in the second substrate 20 than in the first substrate 10 even if the number of wiring layers per unit thickness is the same on both substrates. It is good also as a structure.
  • the via is a hole formed in the interlayer insulating layer to electrically connect the lower wiring layer and the upper wiring layer (interlayer connection hole).
  • IVH for example, a plated through hole, Plating microvias, conductive paste connection holes, etc. can be employed. Further, even if the number of wiring layers and the number of vias are the same, for example, as shown in FIG.
  • the density of conductors on the insulating layer in the second substrate 20 is expressed by the first substrate 10. It is possible to make the density higher than the density of conductors on the insulating layer.
  • the thickness of the core substrate of the second substrate 20 may be set equal to the thickness of the first substrate 10 (see, for example, FIG. 16).
  • substrate 20 may have a conductor (wiring layer) only in one side of a core front and back.
  • the first substrate 10 and the second substrate 20 are electrically connected by the upper layer wiring.
  • the present invention is not limited to this, and the connecting method of both the substrates is arbitrary.
  • a second substrate a substrate 201 having a high conductor density
  • a first substrate a substrate 101 having a low conductor density
  • a plurality of second substrates may be embedded in one first substrate.
  • two second substrates high conductor density substrates 201 and 202 are embedded in a printed wiring board including one first substrate (low conductor density substrate 101). May be.
  • a plurality of second substrates may be accommodated in one accommodating portion 301a.
  • a substrate 201 having a high conductor density is disposed in a recess (accommodating portion) 301a formed on the surface of the printed wiring board without being embedded, and the substrate 201 and the printed circuit board
  • One printed wiring board may be formed in combination with the substrate 202 (second substrate) embedded in the wiring board.
  • the material of the first substrate 10 and the second substrate 20 is arbitrary. These substrates 10 and 20 may be made of the same material or different materials.
  • the shape and position of the second substrate and the posture at the position are also arbitrary.
  • the second substrate (the high conductor density substrate 201) may be inclined on the printed wiring board including the first substrate (the low conductor density substrate 101).
  • the second substrate may be provided with unevenness, or the second substrate itself may be formed in a V shape.
  • the accommodating portion 100a is formed after the inspection of the first substrate 10 and the second substrate 20, but each substrate may be inspected after the accommodating portion 100a is formed. .
  • the shape and size of the accommodating part 100a are arbitrary. However, in positioning the second substrate 20, a shape and size corresponding to the second substrate 20 are preferable.
  • the formation of the housing portion is not limited to a method of cutting a portion corresponding to the space with a laser or the like.
  • the sacrificial material 311 is provided on the substrate 310 in advance, as shown in FIG.
  • a multilayer film 312 (in this example, multiple layers but one layer is acceptable) is formed, and after the film formation, the sacrificial material 311 is removed by selective etching or the like as shown in FIG.
  • the accommodating portion 312a may be formed.
  • the present invention is applicable to printed wiring boards such as electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　プリント配線板として、複数の配線層を有する第１の基板（１０）と、配線層を有し、第１の基板（１０）よりも導体の存在密度が高い第２の基板（２０）と、を備える。そして、第１の基板（１０）と第２の基板（２０）とが、各配線層により電気的に接続され、第２の基板（２０）が、収容部（１００ａ）に埋設されている。

Description

プリント配線板及びその製造方法
　本発明は、プリント配線板及びその製造方法に関する。
　プリント配線板及びその製造方法が、例えば特許文献１に記載されている。このプリント配線板は、１枚の基板の中に導体バンプを高密度に形成した高密度領域と、導体バンプを低密度に形成した低密度領域とを併存させ、これら高密度領域と低密度領域の配置を適宜組み合わせた構成を有する。
日本国特許第３７９５２７０号公報
　特許文献１に記載される装置では、１つの基板の中に、高密度導体領域と低密度導体領域とが形成され、高密度導体領域だけに欠陥がある場合であっても、正常な低密度導体領域を含めた基板全体が不良品となり、逆に低密度導体領域だけに欠陥がある場合であっても、正常な高密度導体領域を含めた基板全体が不良品となる。このため、材料のロス（損失）が大きい。
　本発明は、こうした実情に鑑みてなされたものであり、プリント配線板の製造に際しての材料の損失を低減することのできるプリント配線板及びその製造方法を提供することを目的とする。また、本発明は、良好な電気特性を有するプリント配線板及びその製造方法を提供することを他の目的とする。
　こうした目的を達成するため、本発明の第１の観点に係るプリント配線板では、導体を有する第１の基板と、導体を有し、前記第１の基板よりも導体の存在密度が高い１乃至複数の第２の基板と、を備えるプリント配線板であって、前記第１の基板の導体と前記第２の基板の導体とが、電気的に接続され、前記プリント配線板に、前記第１の基板又は前記第２の基板の少なくとも一方が埋設されている、ことを特徴とする。
　前記第２の基板の導体により形成される配線層数は、前記第１の基板の、前記第２の基板と同一の厚さ領域における配線層数よりも多く形成されている、構造としてもよい。
　前記第１の基板及び前記第２の基板は、それぞれ絶縁層を有し、前記第２の基板における絶縁層上の導体の存在密度は、前記第１の基板における絶縁層上の導体の存在密度よりも高く形成されている、構造としてもよい。
　前記第１の基板及び前記第２の基板は、層間絶縁層中のバイアを介して電気的に接続される下層配線層及び上層配線層を有し、前記第２の基板における単位層間絶縁層あたりのバイア数が、前記第１の基板における単位層間絶縁層あたりのバイア数よりも大きい、構造としてもよい。
　前記第１の基板及び前記第２の基板が、離間して配置されており、前記第１の基板と前記第２の基板との間の隙間には、少なくとも一部に樹脂が存在する、構造としてもよい。
　前記樹脂の表裏の少なくとも一方に、絶縁材が設けられており、該絶縁材を構成する樹脂と、前記第１の基板と前記第２の基板との間の隙間の樹脂と、が同一の材料からなる、構造としてもよい。
　前記第１の基板又は前記第２の基板の少なくとも一方は、無機材料を含む絶縁層を有する、構造としてもよい。
　前記第１の基板の絶縁層又は前記第２の基板の絶縁層の少なくとも一方は、前記無機材料により、少なくとも１つのクロス層を有している、構造としてもよい。
　前記第１の基板の無機材料を含む絶縁層の層数は、前記第２の基板の無機材料を含む絶縁層の層数よりも多い、構造としてもよい。
　前記第２の基板の少なくとも一部の導体の厚みは、前記第１の基板の導体の厚み以下である、構造としてもよい。
　前記第１の基板又は前記第２の基板の少なくとも一方に、少なくとも１つの電子部品が電気的に接続されている、構造としてもよい。
　前記第２の基板に、少なくとも１つの電子部品が、電気的に接続されている、構造としてもよい。
　本発明の第２の観点に係るプリント配線板の製造方法では、導体を有する第１の基板を作製する第１の工程と、単一の基板に、導体を有する相当数の第２の基板を作製する第２の工程と、前記第１の工程により作製された第１の基板に、前記第２の基板を収容するための空間である収容部を形成する第３の工程と、前記第３の工程により形成された収容部に、前記第２の基板のうちの１つ又は２以上を収容する第４の工程と、前記第１の基板の導体と前記第２の基板の導体とを、電気的に接続する第５の工程と、前記第４の工程により収容された第２の基板及び該第２の基板を収容する第１の基板に所定の材料を積層して、前記第２の基板を埋設する第６の工程と、を備える、ようにしてもよい。
　前記第４の工程に先立ち、前記第１の工程により作製された第１の基板と前記第２の工程により作製された第２の基板とについて、それぞれ良否を検査する基板検査工程を備え、前記第４の工程では、前記基板検査工程により正常である旨判断された第１の基板の前記収容部に、前記基板検査工程により正常である旨判断された第２の基板のうちの１つ又は２以上を収容する、ようにしてもよい。
　前記第３の工程では、前記第２の基板を収容した場合に位置決め可能な程度の隙間を有する収容部を形成する、ようにしてもよい。
　本発明によれば、プリント配線板の製造に際しての材料の損失を低減することのできるプリント配線板及びその製造方法を提供することができる。また、本発明によれば、良好な電気特性を有するプリント配線板及びその製造方法を提供することができる。
本発明に係るプリント配線板及びその製造方法の一実施形態について、同実施形態に係るプリント配線板の概略構造を示す断面図。 （ａ）（ｂ）は、同プリント配線板の概略構造を示す写真。 同実施形態の製造方法における第１の基板の作製工程を示す斜視図。 同実施形態の製造方法における第２の基板の作製工程を示す斜視図。 （ａ）～（ｄ）は、同実施形態の製造方法における第１の基板の作製工程を示す断面図。 （ａ）～（ｄ）は、同実施形態の製造方法における第２の基板の第１配線層の形成工程を示す断面図。 （ａ）～（ｅ）は、同実施形態の製造方法における第２の基板の第２配線層の形成工程を示す断面図。 （ａ）～（ｅ）は、同実施形態の製造方法における第２の基板の第３配線層の形成工程を示す断面図。 第１の基板に収容部を形成する工程を示す断面図。 第１の基板の収容部に第２の基板を収容する工程を示す斜視図。 収容部に第２の基板を収容した様子を示す平面図。 収容部に第２の基板を収容した様子を示す断面図。 （ａ）～（ｄ）は、収容部に第２の基板を収容した後のプリント配線板の製造工程を示す断面図。 本発明の一実施形態のプリント配線板が複数形成された基板を示す斜視図。 プリント配線板の変形例を示す断面図。 第１の基板の変形例を示す断面図。 第１の基板及び第２の基板の変形例を示す平面図。 第１の基板及び第２の基板の変形例を示す断面図。 プリント配線板の変形例を示す断面図。 プリント配線板の別の変形例を示す断面図。 プリント配線板の別の変形例を示す断面図。 プリント配線板の別の変形例を示す断面図。 プリント配線板の別の変形例を示す断面図。 （ａ）～（ｃ）は、プリント配線板の製造方法の変形例を示す断面図。
符号の説明
　１０　第１の基板
　１０ａ　非可撓性基材
　１０ｂ、２０ｂ　貫通接続
　１０ｃ、２０ｃ　クロス層
　１１、１２、２１～２６、４１、４２　配線層
　２０　第２の基板
　２０ａ　非可撓性基材
　２１ａ、２１ｂ、２２ａ、２３ａ、２３ｂ、２４ａ、２４ｂ、２５ｂ、２６ａ　層間接続部
　３０　樹脂
　３１～３６　絶縁材
　１００、２００　基板
　１００ａ、３０１ａ、３１２ａ　収容部（凹部）
　１０１、２０１、２０２　基板
　３００　プリント配線板
　３１０　基板
　３１１　犠牲材
　３１２　多層膜
　４０１、４０２、４０３　電子部品
　５０１ａ、５０１ｂ、６０１ａ、６０１ｂ、７０１ａ、７０１ｂ　銅箔
　５０２　貫通孔
　５０３ａ、５０３ｂ　導体膜
　６０２　貫通孔
　６０３ａ、６０３ｂ、６０４ａ、６０４ｂ、６０６ａ、６０６ｂ、６０７ａ、６０７ｂ、６０９ａ、６０９ｂ、７０３ａ、７０３ｂ　導体膜
　６０５、６０８、７０２　バイア
　以下、本発明に係るプリント配線板及びその製造方法を具体化した一実施形態について説明する。
　本発明の一実施形態に係るプリント配線板３００は、例えば図１にその断面構造を図示するように、また図２（ａ）（ｂ）にその断面の写真を示すように、大きくは、第１の基板１０と、プリント配線板３００に埋設された第２の基板２０と、これら第１の基板１０及び第２の基板２０の表裏に設けられた絶縁材３５，３６及び配線層４１，４２と、を備える。なお、このプリント配線板３００は、いわゆるリジット多層板である。また、このプリント配線板３００を構成する第１の基板１０及び第２の基板２０も、それぞれ多層プリント配線板である。
　第１の基板１０は、例えば無機材料（例えば、ガラスクロス、シリカフィラー、ガラスフィラー）を含む非可撓性基材１０ａ（プリント配線板３００のコア基板に相当）を備える。この非可撓性基材１０ａは、図１中に破線にて示すように、無機材料から構成されたクロス層１０ｃを有している。また、第１の基板１０の表裏には、それぞれ導体（例えば銅）からなる配線層１１，１２がパターニングされている。さらに、例えば銅等がスルーホールめっきされることにより、基板表裏の導体パターンを接続する貫通接続１０ｂが形成されている。
　第２の基板２０は、例えば無機材料（例えば、ガラスクロス、シリカフィラー、ガラスフィラー）を含む非可撓性基材２０ａを備える。この非可撓性基材２０ａは、第２の基板２０のコア基板に相当し、その厚みは、第１の基板１０の厚みよりも小さく（薄く）なっており、図１中に破線にて示すように、無機材料により、クロス層２０ｃを有している。さらに、非可撓性基材２０ａの表裏には、絶縁材３１～３４、導体パターン（例えば銅パターン）からなる配線層２１～２６、及び各配線層間を電気的に接続する層間接続部２１ａ、２１ｂ、２２ａ、２３ａ、２３ｂ、２４ａ、２４ｂが形成されている。詳しくは、基材２０ａの表裏に、配線層２１，２２が形成され、これら配線層２１，２２が、それぞれその上層との層間を絶縁する絶縁材３１，３２中の、例えば銅からなる層間接続部２１ａ，２１ｂ，２２ａを介して、上層の配線層２３，２４に電気的に接続されている。さらに、配線層２３，２４は、その上層との層間を絶縁する絶縁材３３，３４中の、例えば銅からなる層間接続部２３ａ，２３ｂ，２４ａ，２４ｂを介して、上層の配線層２５，２６に電気的に接続されている。こうして、各配線層がそれぞれ互いに電気的に接続されている。また、基材２０ａには、その表裏の導体パターンを接続する貫通接続２０ｂが、例えば銅等がスルーホールめっきされることにより、形成されている。
　第１の基板１０と第２の基板２０との間には、樹脂３０が充填されている。すなわち、第１の基板１０と第２の基板２０とは、互いに樹脂３０を介して物理的に接続し、接着（電気的には絶縁）されている。この樹脂３０は、上層の絶縁材３５，３６を構成している樹脂と同一の材料からなっていてもよい。
　このように、第１の基板１０と第２の基板２０とが樹脂３０を介して接続されることで、第１の基板１０と第２の基板２０との密着力が向上する。また、充填された樹脂３０が緩衝材となり、外部から衝撃が加わった場合にも、第２の基板２０に衝撃が直接伝わらないため、第１の基板１０よりも配線密度の高い第２の基板２０の配線の接続信頼性を向上させることができる。また、別途作製した第２の基板２０を埋設することで、ビルドアップに伴う複雑な工程を簡素化することができる。さらに、第２の基板２０の絶縁層よりも第１の基板１０の絶縁層の方が剛性が高いため、第２の基板２０にかかる応力を緩和することができる。
　第１の基板１０及び第２の基板２０は、互いに同一の厚さになっており、最上層である配線層１１，１２と配線層２５，２６とが同一層となっている。すなわち、第２の基板２０における単位厚さあたりの配線層数（配線層２１～２６の６層）は、第１の基板１０における単位厚さあたりの配線層数（配線層１１，１２の２層）よりも多くなっており、両者の同一厚さ領域における配線層数を比べると、第２の基板２０は、第１の基板１０（ひいては両基板を含むプリント配線板３００）よりも導体の存在密度が高くなっている。このように、当該プリント配線板では、第２の基板２０の導体により形成される配線層数が、第１の基板１０の、第２の基板２０と同一の厚さ領域における配線層数よりも多く形成されている。こうした構造であれば、容易に高密度導体領域を形成することができ、ひいては当該プリント配線板を部分的にファインピッチ化することも容易である。
　また、第２の基板２０の少なくとも一部の配線層（導体回路）の厚みは、第１の基板１０の導体回路の厚みと同じである。ただし、第２の基板２０の少なくとも一部の導体回路の厚みは、第１の基板１０の導体回路の厚みよりも薄くてもよい。
　絶縁材３５，３６は、例えばＲＣＦ（Resin Coated Cupper Foil）（又はプリプレグ等でも可）からなるものであり、各表面には、それぞれ層間接続部２５ｂ，２６ａを介して下層の配線層１１，１２，２５，２６と電気的に接続される配線層４１，４２が形成されている。これら配線層４１，４２により、第１の基板１０と第２の基板２０とが電気的に接続されている。
　こうしたプリント配線板を製造する際には、例えば図３及び図４に示すように、単一の基板１００に相当数（例えば「３２個」程度）の第１の基板１０を、また単一の基板２００に相当数（例えば「９６個」程度）の第２の基板２０を、互いに異なる一連の半導体プロセスによりそれぞれ作製する。
　具体的には、第１の基板１０の作製に際しては、例えば図５（ａ）に示すように、表裏にそれぞれ銅箔５０１ａ，５０１ｂを有する非可撓性基材１０ａを用意し、例えば図５（ｂ）に示すように、穴明け加工により、貫通孔５０２を形成する。その後、研磨し、例えば図５（ｃ）に示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、基板表裏の導体パターンを接続する貫通接続１０ｂを形成するとともに、非可撓性基材１０ａの表裏に、それぞれ例えば銅からなる導体膜５０３ａ，５０３ｂを成膜する。そして、それら導体膜５０３ａ，５０３ｂを、それぞれ例えば所定のフォトエッチング工程（例えば酸洗浄、レジストのラミネート、直描（露光）、現像、エッチング、剥膜など）によりパターニングして、例えば図５（ｄ）に示すように、配線層１１，１２を形成する。こうして、配線層１１，１２を有する第１の基板１０が作製される。
　また、第２の基板２０の作製に際しては、例えば図６（ａ）に示すように、表裏に銅箔６０１ａ，６０１ｂを有する非可撓性基材２０ａを用意し、例えば図６（ｂ）に示すように、穴明け加工により、貫通孔６０２を形成する。その後、研磨し、例えば図６（ｃ）に示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、基板表裏の導体パターンを接続する貫通接続２０ｂを形成するとともに、非可撓性基材２０ａの表裏に、それぞれ例えば銅からなる導体膜６０３ａ，６０３ｂを成膜する。そして、それら導体膜６０３ａ，６０３ｂを、それぞれ例えば所定のフォトエッチング工程（例えば酸洗浄、レジストのラミネート、直描（露光）、現像、エッチング、剥膜など）によりパターニングして、例えば図６（ｄ）に示すように、配線層２１，２２を形成する。こうして、第２の基板２０の第１配線層が形成される。その後、画像チェッカー等による検査、さらには黒化処理をして、上層の第２配線層の形成を始める。
　第２配線層の形成に際しては、例えば図７（ａ）に示すように、上記第１配線層を形成した構造体の表裏に、それぞれ例えばプリプレグからなる絶縁材３１，３２、及び、例えば銅箔からなる導体膜６０４ａ，６０４ｂを配置する。そして、例えばハイドロプレス装置により、最外層の導体膜６０４ａ，６０４ｂに圧力を加えて、例えば図７（ｂ）に示すように、その構造体全体を加圧プレスする。
　次に、トリミング（端面カット及び刻印）、アライメント用の穴明け、ソフトエッチング、そしてレーザ前処理をして、例えば図７（ｃ）に示すように、レーザにより、バイア６０５を形成する。さらに、デスミア（スミア除去）、ソフトエッチをした後、例えば図７（ｄ）に示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、構造体の表裏に、それぞれ導体膜６０６ａ，６０６ｂを形成する。そして、この導体膜６０６ａ，６０６ｂの形成後、工程検査として、凹みの検査をする。
　続けて、導体膜６０６ａ，６０６ｂを、それぞれ例えば所定のフォトエッチング工程（例えば酸洗浄、レジストのラミネート、直描（露光）、現像、エッチング、剥膜など）によりパターニングして、例えば図７（ｅ）に示すように、配線層２３，２４を形成する。こうして、第２の基板２０の第２配線層も形成される。その後、画像チェッカー等による検査、さらには黒化処理をして、さらに上層の第３配線層の形成を始める。
　第３配線層の形成に際しては、例えば図８（ａ）に示すように、上記第１配線層及び第２配線層を形成した構造体の表裏に、それぞれ例えばプリプレグからなる絶縁材３３，３４、及び、例えば銅箔からなる導体膜６０７ａ，６０７ｂを配置する。そして、例えばハイドロプレス装置により、最外層の導体膜６０７ａ，６０７ｂに圧力を加えて、例えば図８（ｂ）に示すように、その構造体全体を加圧プレスする。
　次に、トリミング（端面カット及び刻印）、アライメント用の穴明け、ソフトエッチング、そしてレーザ前処理をして、例えば図８（ｃ）に示すように、レーザにより、バイア６０８を形成する。さらに、デスミア（スミア除去）、ソフトエッチをした後、例えば図８（ｄ）に示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、構造体の表裏に、それぞれ導体６０９ａ，６０９ｂを形成する。そして、この導体６０９ａ，６０９ｂの形成後、工程検査として、凹みの検査をする。
　続けて、導体膜６０９ａ，６０９ｂを、それぞれ例えば所定のフォトエッチング工程（例えば酸洗浄、レジストのラミネート、直描（露光）、現像、エッチング、剥膜など）によりパターニングして、例えば図８（ｅ）に示すように、配線層２５，２６を形成する。こうして、第２の基板２０の第３配線層も形成され、第２の基板２０が完成する。
　上記のように第１の基板１０及び第２の基板２０を作製した後、基板１００及び基板２００に形成されたそれら基板１０，２０の全てについて良否を検査し、そのうち、いずれの基板が正常であり、いずれの基板が異常（不良）であるかを判別する。ここで不良と判断された基板１０，２０は、必要に応じて、廃棄する。なお、基板１０，２０の検査としては、例えば画像チェッカー等による検査などをする。さらにその後、基板１０，２０をそれぞれ黒化処理する。
　次に、図９に示すように、基板１００上の第１の基板１０を、例えばレーザにより切断（レーザカット）して、所定数（ここでは「１つ」）の第２の基板２０を収容するための空間である収容部１００ａを形成する。この収容部１００ａは、第２の基板２０を収容した場合に位置決め可能な程度の隙間を有するような形状（例えば直方体状の中空空間）及び大きさとする。
　続けて、単一の基板２００から、上記検査により正常である旨判断された第２の基板２０を、図１０に示すように、例えばレーザにより所定サイズのチップとして切り出し、例えば図１１及び図１２にそれぞれ平面図及び断面図として示すように、その第２の基板２０のチップを、収容部１００ａに収容する。そして、シート型溶着機により、例えばホットメルト接着剤を溶かして、両基板を仮溶着（例えば４点）する。この際、収容部１００ａが第２の基板２０の外形に対応した中空形状、すなわち第２の基板２０よりも所定の隙間Ｄ１，Ｄ２（それぞれ第２の基板２０を位置決めすることができる程度に小さい隙間）だけ大きい中空形状を有することで、第２の基板２０を所定の位置（収容部１００ａの位置）に位置決めすることができる。
　なお、隙間Ｄ１，Ｄ２への樹脂３０の充填は、例えばディスペンサーを用いて、接着剤を注入してもよい。あるいは、収容部１００aに予め接着剤を塗布しておき、第２の基板２０のチップを収容部１００aに収納するようにしてもよい。
　次に、その構造体の表裏に、例えば図１３（ａ）に示すように、例えば表面に銅箔７０１ａを有するＲＣＦからなる絶縁材３５と、例えば表面に銅箔７０１ｂを有するＲＣＦからなる絶縁材３６とをそれぞれ配置し、例えばハイドロプレス装置により、最外層の銅箔７０１ａ，７０１ｂに圧力を加えて、例えば図１３（ｂ）に示すように、その構造体全体を加圧プレスする。このプレスにより、絶縁材３５，３６から樹脂が押し出され、第２の基板２０と収容部１００ａとの隙間Ｄ１，Ｄ２（図１１）に、樹脂３０が充填される。上述のように、絶縁材３５，３６が樹脂３０の表裏に設けられ、これら絶縁材３５，３６を構成する樹脂と樹脂３０とが同一の材料からなることで、絶縁材３５，３６を利用して、容易に隙間Ｄ１，Ｄ２に樹脂３０を形成（充填）することができる。
　次に、トリミング（端面カット及び刻印）、アライメント用の穴明け、ソフトエッチング、そしてレーザ前処理をして、例えば図１３（ｃ）に示すように、例えばレーザにより、バイア７０２を形成する。さらに、デスミア（スミア除去）、ソフトエッチをした後、例えば図１３（ｄ）に示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、構造体の表裏に、それぞれ導体膜７０３ａ，７０３ｂを形成する。そして、これら導体膜７０３ａ，７０３ｂを、それぞれ例えば所定のフォトエッチング工程（例えば酸洗浄、レジストのラミネート、直描（露光）、現像、エッチング、剥膜など）によりパターニングして、先の図１に示したような配線層４１，４２を形成する。こうして、プリント配線板３００が完成する。
　図１４に示すように、プリント配線板３００も、第１の基板１０及び第２の基板２０の数に対応して、単一の基板に複数形成される。すなわち、これらプリント配線板をそれぞれチップとして切り出すことで、各チップがそれぞれ製品となる。このような構造とすることにより、プリント配線板３００の配線層が減り、その結果、不要な導体接続部分が減るため、耐落下衝撃性が向上する。
　なお、上記一実施形態は、以下のように変更して実施してもよい。
　第１の基板１０又は第２の基板２０の少なくとも一方に、少なくとも１つの電子部品を電気的に接続するようにしてもよい。例えば図１５に示すように、ワイヤボンディングやフリップチップ実装等により、プリント配線板３００の表面に、例えばＬＰＳＲや金線等を介して、第１の基板１０及び第２の基板２０にそれぞれ電子部品４０１，４０２を電気的に接続したり、図中の電子部品４０３のように、埋設位置で第２の基板２０に直接、電子部品を接続したりすることができる。第２の基板２０を積層せずに別途作製してプリント配線板３００に埋設することで、こうした複雑な構造の基板も、容易に製造することができる。なお、電子部品の数は任意である。
　第１の基板よりも導体の存在密度が高い第２の基板は、単位厚さあたりの配線層数が第１の基板よりも多いものに限定されない。例えば図１６に示すように、両基板で、単位厚さあたりの配線層数が同一でも、単位層間絶縁層あたりのバイア数が、第１の基板１０よりも第２の基板２０の方が多い構造としてもよい。なお、バイアは、層間絶縁層中に形成されて、下層配線層及び上層配線層を電気的に接続するための穴（層間接続用の穴）であり、ＩＶＨのほかに、例えばめっきスルーホール、めっきマイクロバイア、導電性ペースト接続穴などを採用することができる。さらに、上記配線層数及びバイア数がいずれも同一である場合であっても、例えば図１７に示すように、第２の基板２０における絶縁層上の導体の存在密度を、第１の基板１０における絶縁層上の導体の存在密度よりも大きくすることができる。なお、第２の基板２０のコア基板の厚みは、第１の基板１０の厚みと同等に設定してもよい（例えば図１６参照）。また、図１８に示すように、第１の基板１０及び第２の基板２０は、コア表裏面の一方のみに導体（配線層）を有するものであってもよい。
　上記一実施形態では、第１の基板１０と第２の基板２０とを、上層配線により電気的に接続するようにしたが、これに限られず、両基板の接続方法は任意である。例えば図１９に示すように、第１の基板（低導体密度の基板１０１）に、第２の基板（高導体密度の基板２０１）を、フリップチップ式で電気的に接続するようにしてもよい。
　１つの第１の基板に、複数の第２の基板を埋設するようにしてもよい。例えば図２０に示すように、１つの第１の基板（低導体密度の基板１０１）を備えるプリント配線板に、２つの第２の基板（高導体密度の基板２０１，２０２）を埋設するようにしてもよい。あるいは図２１に示すように、１つの収容部３０１ａに複数の第２の基板（この例では基板２０１，２０２の２つ）を収容するようにしてもよい。
　さらに、図２２に示すように、埋設まではせず、当該プリント配線板の表面に形成した凹部（収容部）３０１ａ内に、高導体密度の基板２０１を配置し、この基板２０１と、当該プリント配線板に埋設した基板２０２（第２の基板）と組み合わせて、１つのプリント配線板を形成するようにしてもよい。こうした構造であれば、基板表面にも、基板内部にも、容易に高密度導体領域を形成することができる。
　第１の基板１０及び第２の基板２０の材料は任意である。これら基板１０，２０は、互いに同一の材料からなるものであっても、異なる材料からなるものであってもよい。
　第２の基板の形状、位置、及びその位置での姿勢なども、任意である。例えば図２３に示すように、第１の基板（低導体密度の基板１０１）を備えるプリント配線板に、第２の基板（高導体密度の基板２０１）を傾斜させるようにしてもよい。また、第２の基板に凹凸を設けたり、第２の基板自体をＶ字に形成したりしてもよい。
　上記一実施形態では、第１の基板１０及び第２の基板２０の検査後に収容部１００ａを形成するようにしたが、収容部１００ａを形成してから、各基板を検査するようにしてもよい。
　収容部１００ａの形状及び大きさは、任意である。ただし、第２の基板２０の位置決めをする上では、第２の基板２０に対応した形状及び大きさが好ましい。
　収容部の形成は、レーザ等によりその空間に対応した部分を削る方法に限られず、例えば図２４（ａ）に示すように、基板３１０上に予め犠牲材３１１を設けた状態で、図２４（ｂ）に示すように、多層膜３１２（この例では多層だが１層でも可）を成膜し、図２４（ｃ）に示すように、その成膜後に犠牲材３１１を選択エッチング等により除去することにより、収容部３１２ａを形成するようにしてもよい。
　以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明の実施の形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
　本出願は、２００８年５月１９日に出願された米国特許仮出願第６１／０７１７９０号に基づく。本明細書中に、米国特許仮出願第６１／０７１７９０号の明細書、特許請求の範囲、図面全体を参照として取り込む。
　本発明は、電子デバイス等のプリント配線板に適用可能である。

Claims (15)

  1. 　導体を有する第１の基板と、
    　導体を有し、前記第１の基板よりも導体の存在密度が高い１乃至複数の第２の基板と、
    を備えるプリント配線板であって、
    　前記第１の基板の導体と前記第２の基板の導体とが、電気的に接続され、
    　前記プリント配線板に、前記第１の基板又は前記第２の基板の少なくとも一方が埋設されている、
    　ことを特徴とするプリント配線板。
  2. 　前記第２の基板の導体により形成される配線層数は、前記第１の基板の、前記第２の基板と同一の厚さ領域における配線層数よりも多く形成されている、
    　ことを特徴とする請求項１に記載のプリント配線板。
  3. 　前記第１の基板及び前記第２の基板は、それぞれ絶縁層を有し、
    　前記第２の基板における絶縁層上の導体の存在密度は、前記第１の基板における絶縁層上の導体の存在密度よりも高く形成されている、
    　ことを特徴とする請求項１に記載のプリント配線板。
  4. 　前記第１の基板及び前記第２の基板は、層間絶縁層中のバイアを介して電気的に接続される下層配線層及び上層配線層を有し、
    　前記第２の基板における単位層間絶縁層あたりのバイア数が、前記第１の基板における単位層間絶縁層あたりのバイア数よりも大きい、
    　ことを特徴とする請求項１に記載のプリント配線板。
  5. 　前記第１の基板及び前記第２の基板が、離間して配置されており、
    　前記第１の基板と前記第２の基板との間の隙間には、少なくとも一部に樹脂が存在する、
    　ことを特徴とする請求項１に記載のプリント配線板。
  6. 　前記樹脂の表裏の少なくとも一方に、絶縁材が設けられており、
    　該絶縁材を構成する樹脂と、前記第１の基板と前記第２の基板との間の隙間の樹脂と、が同一の材料からなる、
    　ことを特徴とする請求項５に記載のプリント配線板。
  7. 　前記第１の基板又は前記第２の基板の少なくとも一方は、無機材料を含む絶縁層を有する、
    　ことを特徴とする請求項１に記載のプリント配線板。
  8. 　前記第１の基板の絶縁層又は前記第２の基板の絶縁層の少なくとも一方は、前記無機材料により、少なくとも１つのクロス層を有している、
    　ことを特徴とする請求項７に記載のプリント配線板。
  9. 　前記第１の基板の無機材料を含む絶縁層の層数は、前記第２の基板の無機材料を含む絶縁層の層数よりも多い、
    　ことを特徴とする請求項７に記載のプリント配線板。
  10. 　前記第２の基板の少なくとも一部の導体の厚みは、前記第１の基板の導体の厚み以下である、
    　ことを特徴とする請求項１に記載のプリント配線板。
  11. 　前記第１の基板又は前記第２の基板の少なくとも一方に、少なくとも１つの電子部品が電気的に接続されている、
    　ことを特徴とする請求項１に記載のプリント配線板。
  12. 　前記第２の基板に、少なくとも１つの電子部品が、電気的に接続されている、
    　ことを特徴とする請求項１に記載のプリント配線板。
  13. 　導体を有する第１の基板を作製する第１の工程と、
    　単一の基板に、導体を有する相当数の第２の基板を作製する第２の工程と、
    　前記第１の工程により作製された第１の基板に、前記第２の基板を収容するための空間である収容部を形成する第３の工程と、
    　前記第３の工程により形成された収容部に、前記第２の基板のうちの１つ又は２以上を収容する第４の工程と、
    　前記第１の基板の導体と前記第２の基板の導体とを、電気的に接続する第５の工程と、
    　前記第４の工程により収容された第２の基板及び該第２の基板を収容する第１の基板に所定の材料を積層して、前記第２の基板を埋設する第６の工程と、
    　を備える、
    　ことを特徴とするプリント配線板の製造方法。
  14. 　前記第４の工程に先立ち、前記第１の工程により作製された第１の基板と前記第２の工程により作製された第２の基板とについて、それぞれ良否を検査する基板検査工程を備え、
    　前記第４の工程では、前記基板検査工程により正常である旨判断された第１の基板の前記収容部に、前記基板検査工程により正常である旨判断された第２の基板のうちの１つ又は２以上を収容する、
    　ことを特徴とする請求項１３に記載のプリント配線板の製造方法。
  15. 　前記第３の工程では、前記第２の基板を収容した場合に位置決め可能な程度の隙間を有する収容部を形成する、
    　ことを特徴とする請求項１３に記載のプリント配線板の製造方法。
PCT/JP2008/073344 2008-05-19 2008-12-22 プリント配線板及びその製造方法 WO2009141928A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020107017159A KR101198061B1 (ko) 2008-05-19 2008-12-22 프린트 배선판 및 그 제조 방법
BRPI0822705-5A BRPI0822705A2 (pt) 2008-05-19 2008-12-22 Painel de ligações impresso e método para fabricar o mesmo
JP2010512906A JPWO2009141928A1 (ja) 2008-05-19 2008-12-22 プリント配線板及びその製造方法
EP08874395A EP2280594A4 (en) 2008-05-19 2008-12-22 PCB AND METHOD FOR THE PRODUCTION THEREOF
CN2008801293375A CN102037796A (zh) 2008-05-19 2008-12-22 印刷电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7179008P 2008-05-19 2008-05-19
US61/071,790 2008-05-19

Publications (1)

Publication Number Publication Date
WO2009141928A1 true WO2009141928A1 (ja) 2009-11-26

Family

ID=41315060

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073344 WO2009141928A1 (ja) 2008-05-19 2008-12-22 プリント配線板及びその製造方法

Country Status (8)

Country Link
US (2) US8431829B2 (ja)
EP (1) EP2280594A4 (ja)
JP (1) JPWO2009141928A1 (ja)
KR (1) KR101198061B1 (ja)
CN (1) CN102037796A (ja)
BR (1) BRPI0822705A2 (ja)
TW (1) TW201004499A (ja)
WO (1) WO2009141928A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP2013140963A (ja) * 2011-12-29 2013-07-18 Troisd Plus 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
JP2013183015A (ja) * 2012-03-01 2013-09-12 Fujikura Ltd 電子部品内蔵多層配線基板及びその製造方法
JP2013211479A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 多層配線基板
WO2013168539A1 (ja) * 2012-05-09 2013-11-14 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法
WO2015033705A1 (ja) * 2013-09-06 2015-03-12 株式会社村田製作所 多層基板および多層基板の製造方法
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
US9699921B2 (en) 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2019083282A (ja) * 2017-10-31 2019-05-30 大日本印刷株式会社 貫通電極基板及び実装基板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
WO2012089275A1 (en) 2010-12-30 2012-07-05 Option Wireless Limited Multi board module with implant
KR101789237B1 (ko) * 2011-01-19 2017-10-24 삼성디스플레이 주식회사 액정 표시 장치
DE102011051411A1 (de) * 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, Verfahren zum Herstellen eines Prepregs, Verfahren zum Herstellen eines Leiterplattenelements sowie Leiterplattenelement
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI465163B (zh) * 2012-04-20 2014-12-11 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
FR3001602B1 (fr) * 2013-01-25 2021-05-14 Thales Sa Procede de fabrication d'un circuit imprime
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
US9433077B2 (en) * 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
CN105657971B (zh) * 2014-11-14 2018-11-20 欣兴电子股份有限公司 内埋式元件封装结构及其制作方法
KR102163039B1 (ko) * 2015-04-07 2020-10-08 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US10098241B2 (en) * 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
CN110278659B (zh) * 2018-03-16 2021-09-28 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000165007A (ja) * 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP3795270B2 (ja) 1999-09-10 2006-07-12 大日本印刷株式会社 多層プリント配線基板製造方法及び多層プリント配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4166532B2 (ja) * 2002-08-27 2008-10-15 大日本印刷株式会社 プリント配線板の製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
JP2006024744A (ja) * 2004-07-08 2006-01-26 Renesas Technology Corp 半導体装置および半導体装置の製造方法
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP4880277B2 (ja) * 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2268113A1 (en) 2006-10-24 2010-12-29 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
JP5010737B2 (ja) 2008-05-23 2012-08-29 イビデン株式会社 プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000165007A (ja) * 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP3795270B2 (ja) 1999-09-10 2006-07-12 大日本印刷株式会社 多層プリント配線基板製造方法及び多層プリント配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2280594A4

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP2013140963A (ja) * 2011-12-29 2013-07-18 Troisd Plus 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
JP2013183015A (ja) * 2012-03-01 2013-09-12 Fujikura Ltd 電子部品内蔵多層配線基板及びその製造方法
JP2013211479A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 多層配線基板
JPWO2013168539A1 (ja) * 2012-05-09 2016-01-07 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2013168539A1 (ja) * 2012-05-09 2013-11-14 株式会社村田製作所 樹脂多層基板およびその製造方法
JP5618029B2 (ja) * 2012-05-09 2014-11-05 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法
WO2015033705A1 (ja) * 2013-09-06 2015-03-12 株式会社村田製作所 多層基板および多層基板の製造方法
JPWO2015033705A1 (ja) * 2013-09-06 2017-03-02 株式会社村田製作所 多層基板および多層基板の製造方法
US10285269B2 (en) 2013-09-06 2019-05-07 Murata Manufacturing Co., Ltd. Multilayer substrate and manufacturing method for the multilayer substrate
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
US9699921B2 (en) 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2019083282A (ja) * 2017-10-31 2019-05-30 大日本印刷株式会社 貫通電極基板及び実装基板
JP7096992B2 (ja) 2017-10-31 2022-07-07 大日本印刷株式会社 貫通電極基板及び実装基板

Also Published As

Publication number Publication date
KR101198061B1 (ko) 2012-11-07
TW201004499A (en) 2010-01-16
US9029713B2 (en) 2015-05-12
BRPI0822705A2 (pt) 2015-07-07
KR20100102193A (ko) 2010-09-20
US20130213694A1 (en) 2013-08-22
US8431829B2 (en) 2013-04-30
US20090283312A1 (en) 2009-11-19
CN102037796A (zh) 2011-04-27
EP2280594A1 (en) 2011-02-02
JPWO2009141928A1 (ja) 2011-09-29
EP2280594A4 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
WO2009141928A1 (ja) プリント配線板及びその製造方法
JP5010737B2 (ja) プリント配線板
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2006049793A (ja) プリント基板の並列式製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2008235624A (ja) 配線基板およびその製造方法
TWI788346B (zh) 多層印刷電路板
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2007208229A (ja) 多層配線基板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP4797310B2 (ja) アライメントマーク
JP2006049536A (ja) 多層回路基板
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2500767B2 (ja) 印刷配線板の製造方法
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880129337.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08874395

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010512906

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20107017159

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12010502456

Country of ref document: PH

WWE Wipo information: entry into national phase

Ref document number: 4146/KOLNP/2010

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2008874395

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: PI0822705

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20101117