WO2006132151A1 - インタポーザおよび半導体装置 - Google Patents

インタポーザおよび半導体装置 Download PDF

Info

Publication number
WO2006132151A1
WO2006132151A1 PCT/JP2006/311099 JP2006311099W WO2006132151A1 WO 2006132151 A1 WO2006132151 A1 WO 2006132151A1 JP 2006311099 W JP2006311099 W JP 2006311099W WO 2006132151 A1 WO2006132151 A1 WO 2006132151A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
island
semiconductor device
thermal
semiconductor chip
Prior art date
Application number
PCT/JP2006/311099
Other languages
English (en)
French (fr)
Inventor
Yasumasa Kasuya
Sadamasa Fujii
Motoharu Haga
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005165801A external-priority patent/JP4828164B2/ja
Priority claimed from JP2005240286A external-priority patent/JP5285204B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to CN2006800201220A priority Critical patent/CN101194360B/zh
Priority to US11/921,573 priority patent/US8022532B2/en
Publication of WO2006132151A1 publication Critical patent/WO2006132151A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the present invention relates to an interposer and a semiconductor device including the interposer.
  • a surface-mount package that can be surface-mounted on the wiring board has been widely used.
  • a BGA (Ball Grid Array) package is known as a typical surface mount package.
  • a semiconductor chip is mounted on the interposer.
  • the interposer includes an insulating substrate made of glass epoxy resin. On one surface of the insulating substrate, an island to which the semiconductor chip is bonded and an internal terminal electrically connected to the pad on the surface of the semiconductor chip by the bonding wire are arranged. In addition, ball-like external terminals for electrical connection with lands (electrodes) on a mounting board (printed wiring board) are arranged on the other surface of the insulating board.
  • the insulating substrate is formed with a through hole penetrating between the one surface and the other surface. The through hole is filled with a metal material, and the internal terminal on one side of the insulating substrate and the external terminal on the other side are electrically connected via the metal in the through hole. .
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-181563
  • the configuration is different on one side and the other side of the insulating substrate, if the temperature around the semiconductor device changes greatly, the difference in thermal expansion between the one side and the other side of the insulating substrate will occur. As a result, the insulating substrate may be warped (thermal warpage).
  • a semiconductor chip with a built-in power IC operates with its back surface (back surface of the semiconductor substrate) as the ground. Therefore, it has a semiconductor chip with a built-in power IC.
  • the island and the external terminals are electrically connected, and the back surface of the semiconductor chip is bonded to the island using a conductive bonding agent (conductive bonding agent).
  • a conductive bonding agent conductive bonding agent
  • solder bonding agent When solder bonding agent is used, reflow is indispensable, but if the interposer on which the semiconductor chip is placed is heated to a high temperature (for example, about 260 ° C) during reflow, There is a difference between the amount of thermal expansion and the amount of thermal expansion on the other surface, causing the insulating substrate to warp.
  • a high temperature for example, about 260 ° C
  • the semiconductor chip is bonded to an insulating substrate that has low thermal conductivity, such as resin and ceramic.
  • thermal conductivity such as resin and ceramic.
  • QFP Quad Flat Package
  • the heat generated by the semiconductor chip force cannot be sufficiently dissipated, and the temperature of the semiconductor chip falls below the allowable temperature. It is difficult to keep In recent years, semiconductor devices having an excellent heat dissipation function have been required because the amount of heat generated by the semiconductor chip has increased with the higher functionality of the semiconductor chip.
  • Patent Document 2 includes a pad connected to an electrode on the upper surface of a semiconductor chip via a wire, and a heat radiation electrode (metal plate or the like) in which the semiconductor chip is bonded via an adhesive.
  • a semiconductor device having a structure in which the entire structure is sealed with grease except for a part of the node and the heat radiation electrode. In this semiconductor device, the heat generated by the semiconductor chip force can be radiated through the heat radiation electrode.
  • this semiconductor device has a configuration in which the heat radiation electrode and the pad must be electrically insulated.
  • an adhesive an insulating adhesive having a low thermal conductivity or an insulating material is used. A sheet must be used. Therefore, the heat generated by the semiconductor chip force, which is difficult to transfer heat to the semiconductor chip force heat radiation electrode, cannot be sufficiently dissipated.
  • connection electrodes are formed on the lower surface (mounting surface)
  • a dummy electrode for peripheral reinforcement is formed on the periphery of the lower surface
  • a central reinforcement is formed on the central portion of the lower surface.
  • Bottom electrode (face-down) type semiconductor chip with dummy electrodes, connection lands connected to each connection electrode, peripheral reinforcement land connected to the peripheral reinforcement dummy electrode, and central reinforcement dummy electrode There has been proposed a semiconductor device including an insulating substrate having a central reinforcing land formed on a surface thereof.
  • a heat dissipating conductor layer is formed on the back surface of the insulating substrate, and the heat dissipating conductor layer and the central reinforcing land are connected via heat dissipating vias that penetrate the insulating substrate.
  • heat generated by the power of the semiconductor chip can be radiated through a heat conduction path including a central reinforcing dummy electrode having high thermal conductivity, a central reinforcing land, a heat radiating via, and a heat radiating conductor layer.
  • the electrodes connected to the heat dissipation conductor layer among the electrodes provided on the semiconductor chip are only the central reinforcing dummy electrodes, and the number of heat conduction paths is small. There is a problem that heat cannot be sufficiently dissipated.
  • the central reinforcing dummy electrode is located at the center of the lower surface of the semiconductor chip, there is a problem that it is difficult to dissipate heat from the entire semiconductor chip.
  • the semiconductor chip is a bottom electrode (face-down) type semiconductor chip, there is a problem that it is difficult to provide a sufficient number of central reinforcing dummy electrodes on the bottom surface of the semiconductor chip for heat dissipation.
  • a first object of the present invention is to provide an interposer capable of preventing the occurrence of thermal warping of an insulating substrate and a semiconductor device including the interposer.
  • a second object of the present invention is to provide a semiconductor device having an excellent heat dissipation function and an interposer used therefor.
  • An interposer for achieving the first object is provided in a semiconductor device together with a semiconductor chip, and the semiconductor chip is mounted on a mounting substrate of the semiconductor device. And an interposer interposed between the insulating substrate made of an insulating resin and one surface of the insulating substrate, and the back surface of the semiconductor chip has a bonding agent. And a thermal pad formed on the other side of the insulating substrate opposite to the one surface and substantially opposite to the island with the insulating substrate interposed therebetween. And between the one surface and the other surface of the insulating substrate, the island and the thermal pad And thermal vias that are connected to allow heat conduction.
  • a semiconductor device for achieving the first object includes a semiconductor chip, an insulating substrate made of an insulating resin, and on one surface of the insulating substrate. Formed on the island where the back surface of the semiconductor chip is bonded via a bonding agent, and on the other surface opposite to the one surface of the insulating substrate! Then, a thermal pad formed at a position substantially opposed to the island with the insulating substrate interposed therebetween, and formed between the one surface and the other surface of the insulating substrate, A thermal via for connecting the island and the thermal pad so as to allow heat conduction;
  • An island is disposed on one surface of the insulating substrate, and a thermal pad is disposed on the other surface on the opposite side of the insulating substrate at a position almost opposite to the island and the insulating substrate.
  • the island and the thermal pad are connected so as to be able to conduct heat by a thermal via penetrating the insulating substrate. Therefore, even if the temperature around the semiconductor device changes rapidly, the temperature (heat) balance can be maintained between the one surface and the other surface of the insulating substrate. As a result, it is possible to prevent a difference in thermal expansion between the one surface and the other surface of the insulating substrate, and to prevent occurrence of thermal warpage of the insulating substrate.
  • the thermal pad is preferably formed in the same shape (planar shape and thickness) as the island using the same material as the island.
  • the temperature balance between one surface and the other surface of the insulating substrate can be maintained with respect to the temperature change around the semiconductor device, and the thermal expansion amount z thermal contraction amount and thermal pad of the island Thermal expansion amount
  • the interposer is formed on the one surface of the insulating substrate, and is formed on the other surface of the insulating substrate, an internal terminal for electrical connection with the semiconductor chip, An external terminal for electrical connection with the land on the mounting substrate and the one surface and the other surface of the insulating substrate are formed so as to penetrate between the internal terminal and the external terminal. It is preferable to further include a terminal-to-terminal connection via.
  • the internal terminal on one side of the insulating substrate and the external terminal on the other side are Are electrically connected by inter-terminal connection vias. Therefore, by electrically connecting the external terminals to the lands on the mounting board, it is possible to achieve an electrical connection between the lands and the internal terminals, and thus the electrical connection between the lands and the semiconductor chip. Can be achieved.
  • the interposer is preferably formed on the thermal pad, and further includes a thermal bump that contacts the mounting board in a state where the semiconductor device is mounted on the mounting board.
  • the thermal bump formed on the thermal pad contacts the mounting substrate. For this reason, the thermal pad force can also release heat to the mounting substrate via the thermal bump. As a result, the heat dissipation from the semiconductor device can be improved.
  • the island, the thermal pad, the thermal via, and the thermal bump are all conductive, the bonding agent is made of a metal material, and the thermal bump is mounted on the semiconductor device by the semiconductor device. In a state of being mounted on a substrate, it is preferable to contact a ground terminal on the mounting substrate.
  • the semiconductor device is mounted on the mounting substrate.
  • the thermal bump is connected to the ground electrode on the mounting substrate, the ground electrode and the back surface of the semiconductor chip are electrically connected to each other through the force thermal bump, thermal pad, thermal via, and island. Therefore, the back surface of the semiconductor chip can be set to the ground potential with the semiconductor device mounted on the mounting substrate. Therefore, a semiconductor chip having a power IC built in, such as a semiconductor chip with the back surface of the semiconductor chip as the ground, can be used. Operation) can be secured.
  • the bonding agent is preferably a high melting point solder.
  • the high melting point solder means a solder having a melting point of 260 ° C or higher.
  • the thermal vias are preferably arranged at a higher density than the inter-terminal connection vias.
  • An interposer for achieving the second object includes an insulating substrate having via holes arranged in a matrix and having a conductive island on the surface. In addition to the via holes arranged in a matrix, a heat radiating via hole is provided in a region facing the island in the insulating substrate.
  • the conductive island to which the semiconductor chip is die-bonded is in contact with the substantially entire area of the lower surface of the semiconductor chip through the conductive layer. Below the island, there are via holes arranged in a matrix and heat dissipation via holes.
  • the conductive layer, the island, the via hole, and the heat radiating via hole can secure a wide heat conduction path for dissipating the heat generated by the semiconductor chipper. As a result, an excellent heat dissipation function can be exhibited.
  • the matrix form means a state in which the via holes are arranged in rows and columns by arranging the via holes on planar lattice points.
  • the row and the column do not necessarily need to be orthogonal to each other, and may form a predetermined angle (for example, 60 °). It is preferable that a metal terminal electrically connected to the via hole provided in a region facing the island in the insulating substrate is formed on the back surface of the insulating substrate.
  • the metal terminals soldder bumps, etc.
  • the heat transferred to the via holes via the semiconductor chip force thermal conduction path. Can be released to the outside (printed wiring board, etc.) via metal terminals. Therefore, the heat dissipation function can be further enhanced.
  • the metal terminal can function as a ground electrode of the semiconductor device. .
  • the via hole and Z or the heat radiating via hole are filled with a metal filler.
  • the via hole and Z or the heat radiating via hole are filled with the metal filler having high thermal conductivity, the heat generated from the semiconductor chip can be radiated better. As a result, the heat dissipation function can be further enhanced.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a schematic plan view of a surface facing the mounting substrate of the semiconductor device shown in FIG.
  • FIG. 3 is a plan view schematically showing a configuration of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view (cross-sectional view taken along line AA) of the semiconductor device shown in FIG.
  • FIG. 5A is a plan view schematically showing an insulating substrate in an island formation region of a semiconductor device according to a third embodiment of the present invention.
  • FIG. 5B is a plan view schematically showing an insulating substrate in an island formation region of the semiconductor device according to the fourth exemplary embodiment of the present invention.
  • FIG. 6 is a schematic cross-sectional view of an interposer provided in the semiconductor device shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • This semiconductor device is a semiconductor device adopting a BGA (Ball Grid Array), facing the semiconductor chip 1, the interposer 2 on which the semiconductor chip 1 is mounted, and the semiconductor chip 1 of the semiconductor chip 1 and the interposer 2. And a sealing resin 3 for sealing the surface.
  • BGA Bit Grid Array
  • a semiconductor IC for example, a silicon substrate
  • a semiconductor IC that forms the base of the semiconductor chip 1 has, for example, a single IC built therein.
  • the outermost surface of the semiconductor chip 1 is covered with a surface protective film, and a plurality of nodes (not shown) are provided on the periphery of the semiconductor chip 1 so as to be exposed from the surface protective film.
  • the interposer 2 includes an insulating substrate 4 made of an insulating resin (for example, a glass epoxy resin).
  • a rectangular thin island 5 having substantially the same size as the semiconductor chip 1 in a plan view is formed at the center thereof.
  • a plurality of internal terminals 6 are formed on the peripheral surface surrounding the island 5 on the one surface 4A of the insulating substrate 4.
  • the island 5 and the internal terminal 6 are made of a metal such as copper, for example, and have conductivity.
  • the back surface of the semiconductor chip 1 is bonded to the island 5 via a bonding agent 7 made of, for example, high melting point solder (solder having a melting point of 260 ° C or higher). Further, each internal terminal 6 is connected (wire bonded) to each pad on the surface of the semiconductor chip 1 via, for example, a bonding wire 8 having a fine gold wire force.
  • a bonding wire 8 having a fine gold wire force.
  • the back surface of the semiconductor chip 1 (the back surface of the semiconductor substrate) is electrically connected to the island 5 via the bonding agent 7, and an internal circuit (not shown) is connected to the internal terminal 6 via the bonding wire 8. Electrically connected.
  • the other surface (lower surface) 4B of the insulating substrate 4 has a shape (planar shape and thickness) substantially the same as that of the island 5 at the center (position facing the island 5 across the insulating substrate 4). ) Is formed using the same metal material as that of the island 5.
  • the insulating substrate 4 is formed with a plurality of thermal vias 10 penetrating between the island 5 and the thermal pad 9 so as to connect them in a thermally conductive manner.
  • the ruvia 10 is formed, for example, by forming a via hole penetrating the insulating substrate 4 and filling the via hole with a metal material (for example, copper).
  • a metal material for example, copper
  • a plurality of externals for electrical connection with the lands (electrodes) 12 on the mounting substrate (printed wiring board) 11 are provided on the peripheral portion surrounding the thermal pad 9.
  • Terminal 13 is provided.
  • the external terminals 13 are formed in a ball shape using, for example, a metal material such as solder, and are arranged one by one at positions facing each internal terminal 6 with the insulating substrate 4 interposed therebetween.
  • the insulating substrates 4 are arranged in a square frame along the peripheral edge of the other surface 4B.
  • the external terminal 13 and the internal terminal 6 facing the external terminal 13 are electrically connected by an inter-terminal connection via 14 that penetrates the insulating substrate 4.
  • the inter-terminal connection via 14 is formed, for example, by forming a via hole penetrating the insulating substrate 4 and filling the via hole with a metal material (for example, copper).
  • thermal bumps 16 for connection to the ground electrode 15 on the mounting substrate 11 are provided on the other surface 4B of the insulating substrate 4.
  • the thermal bump 16 is formed in a ball shape using a metal material such as solder, and is disposed on the thermal pad 9.
  • the other surface 4B of the insulating substrate 4 is covered with a solder resist layer 17.
  • the external terminal 13 and the thermal bump 16 are provided in a state in which a part protrudes from the solder resist layer 17.
  • this semiconductor device has the other surface 4B side of the insulating substrate 4 opposed to the mounting substrate 11, and the external terminals 13 are connected to the lands 12 on the mounting substrate 11, so that the mounting substrate 11
  • surface mounting is achieved. That is, since the internal terminal 6 on the one surface 4A of the insulating substrate 4 and the external terminal 13 on the other surface 4B are electrically connected by the inter-terminal connection via 14, the external terminal 13 is mounted on the mounting substrate 11.
  • electrical connection between the land 12 and the internal terminal 6 can be achieved, and as a result, electrical connection between the land 12 and the semiconductor chip 1 can be achieved.
  • the thermal bump 16 is connected to the ground electrode 15 on the mounting substrate 11, so that the back surface of the semiconductor chip 1 also has a high melting point soldering force. It is electrically connected to the ground electrode 15 through the bonding agent 7, the island 5, the thermal via 10, the thermal pad 9 and the thermal bump 16. As a result, the back surface of the semiconductor chip 1 can be set to the ground potential, and a favorable operation of the semiconductor chip 1 (power IC operation) can be ensured.
  • the conductivity of the bonding agent 7 causes the back surface of the semiconductor chip 1 and the island 5 to be bonded.
  • An electrical connection can be achieved.
  • the bonding agent 7 made of high melting point solder is used, the bonding agent 7 is disposed on the island 5 (applying paste-like high melting point solder), and the back surface of the semiconductor chip 1 is placed on the island 5. After joining, reflow for melting the joining agent 7 is required. During this reflow, the semiconductor chip 1 and the interposer 2 are heated to a high temperature of 260 ° C or higher.
  • a thermal pad is disposed on the other surface 4B of the insulating substrate 4 at a position almost opposite to the island and sandwiching the insulating substrate.
  • the island 5 and the thermal pad 9 are connected by a thermal via 10 penetrating the insulating substrate 4 so as to be able to conduct heat. Therefore, even if the temperature around the semiconductor device changes suddenly during reflow or the like, the temperature (heat) balance between the one surface 4A and the other surface 4B of the insulating substrate 4 can be maintained. As a result, it is possible to prevent a difference in thermal expansion between the one surface 4A and the other surface 4B of the insulating substrate 4, and to prevent the thermal warpage of the insulating substrate 4 from occurring.
  • the thermal pad 9 is formed in the same shape as the island 5 using the same metal material as the island 5, the one surface of the insulating substrate 4 is protected against the temperature change around the semiconductor device.
  • the temperature balance between 4A and the other surface 4B can be maintained, and the thermal expansion amount Z thermal contraction amount of the island 5 and the thermal expansion amount Z thermal contraction amount of the thermal pad 9 can be matched. Therefore, a difference in thermal expansion occurs between one side 4A and the other side 4B of the insulating substrate 4. This can be more reliably prevented, and the occurrence of thermal warping of the insulating substrate 4 can be effectively prevented.
  • the thermal bumps 16 formed on the thermal pad 9 are connected to the ground electrode 15 on the mounting board 11, so that the heat of the thermal pad 9 can be reduced. It can escape to the mounting substrate 11 through the thermal bump 16.
  • the force that the island 5 has substantially the same size as the semiconductor chip 1 in plan view may be larger than the size of the semiconductor chip 1 in plan view. It may be good or small.
  • the bonding agent 7 has conductivity and can bond (adhere) the back surface of the semiconductor chip 1 to the island 5. If so, for example, a silver paste may be used.
  • FIG. 3 is a plan view schematically showing a semiconductor device according to the second embodiment of the present invention.
  • 6 is a cross-sectional view (cross-sectional view taken along the line AA) of the semiconductor device shown in FIG.
  • the insulating substrate 121 included in the semiconductor device 110 also has a bismaleimide-triazine resin (BT resin) force impregnated with glass fibers.
  • the insulating substrate 121 is not particularly limited as long as it has an insulating property.
  • Bismaleimide-triazine resin (BT resin), epoxy resin, polyester resin, polyimide resin are not particularly limited.
  • phenolic resins those obtained by impregnating these resins with a reinforcing material such as glass fiber, and ceramic substrates such as ceramics.
  • An island 122 having substantially the same area as the lower surface (mounting surface) of the semiconductor chip 111 is formed at the central portion of the surface of the insulating substrate 121.
  • the island 122 is made of a Cu layer.
  • a Ni layer, an Au layer, or the like may be formed on the Cu layer.
  • the island 122 is not particularly limited as long as it has conductivity.
  • a plurality of conductor circuits 123 made of a Cu layer are formed in the peripheral portion of the surface of the insulating substrate 121.
  • the conductor circuit 123 has a pattern extending from the peripheral portion to the central portion of the semiconductor device 110 (see FIG. 3). Peripheral ends of each conductor circuit 123 are arranged at equal intervals along each side of the semiconductor device 110, and bonding is performed on the upper surface of each end.
  • a pad 124 is formed.
  • the bonding pad 124 is also made of Ni layer or Au layer.
  • a solder resist layer 125 is formed on the surface of the insulating substrate 121 so as to cover the entire surface excluding the island 122 and the bonding pad 124.
  • a semiconductor chip 111 is die-bonded to the island 122 via a conductive layer 112.
  • Various semiconductor chips 111 can be used, and specific functions and internal circuit configurations are not particularly limited.
  • a plurality of electrodes 11 la are provided on the upper surface of the semiconductor chip 111.
  • Each electrode 11 la and the bonding pad 124 are electrically connected by a wire 114.
  • the electrode 11 la and the wire 114 are not shown.
  • the insulating substrate 121 is arranged in a matrix (8 vertical x 8 horizontal), including both inside and outside of the island 122 formation area (area where the island 122 is in contact) 64 A number of via holes 126 are formed (see FIG. 3). Among them, in the formation region of the island 122, four vertical holes and four horizontal via holes 126 are arranged. The diameter of the via hole 126 is about 120 to 150 / ⁇ ⁇ .
  • the via hole 126 is formed by forming a metal thin film on the wall surface of the through hole formed in the insulating substrate 121 by electroless plating or electrolytic plating, and filling the through hole with a filler.
  • the heat dissipation via holes 127 are formed in addition to the via holes 126 arranged in four vertical X four horizontal (see FIG. 3). ).
  • the heat radiating via holes 127 are arranged at equal intervals from the four adjacent via holes 126.
  • the heat dissipation via hole 127 is formed by forming a metal thin film on the wall surface of the through hole formed in the insulating substrate 121 by electroless or electrolytic bonding, and filling the through hole with a filler. is there. That is, the heat radiating via hole 127 has the same shape and configuration as the via hole 126. However, in each figure after FIG. 3, the heat dissipation via hole 127 is shown with a shaded pattern so that the via hole 126 and the heat dissipation via hole 127 can be easily distinguished.
  • the via holes 126 and the heat dissipation via holes 127 arranged in the formation region of the island 122 are electrically connected to the island 122.
  • the via hole 126 and the heat dissipating via hole 127 and the island 122 are electrically connected to each other!
  • the via hole 126 and the heat dissipating via hole 127 and the island 122 may be insulated.
  • a conductor layer 128 having substantially the same area as the island 122 is formed in the central portion of the back surface of the insulating substrate 121. Via holes 126 and heat dissipation via holes 127 are electrically connected to the conductor layer 128. Connected. In addition, a conductor layer 128 electrically connected to each via hole 126 is formed in the peripheral portion on the back surface of the insulating substrate 121. These conductor layers 128 also have a Cu layer force. Further, a solder resist layer 130 is formed on the back surface of the insulating substrate 121 to cover the entire back surface except for a part of the conductor layer 128 (corresponding portion of the via hole 126).
  • a solder pad 29 having a force such as a Ni layer or an Au layer is formed on the exposed portion of the conductor layer 128, and a solder bump (metal terminal) 31 is formed on the solder node 29. Yes.
  • the solder bump 31 is formed in advance on the back surface of the insulating substrate 121 will be described.
  • the solder bump 31 is directly mounted on the printed wiring board using a solder ball or solder paste at the time of mounting. As a matter of fact.
  • a resin package portion 119 that seals the semiconductor chip 111 is formed so as to cover the entire top surface of the insulating substrate 121.
  • the resin package part 119 also has a resin composition power containing, for example, epoxy resin. In FIG. 3, the resin package part 119 is illustrated.
  • the island 122 to which the semiconductor chip 111 is die-bonded is in contact with almost the entire lower surface of the semiconductor chip 111 through the conductive layer 112.
  • via holes 126 and heat dissipation via holes 127 arranged in a matrix shape are provided under the island 122. Therefore, as shown in FIG. 6, the conductive layer 112, the island 122, the via hole 126, and the heat dissipating via hole 127 having a high thermal conductivity are used to dissipate heat generated from the semiconductor chip 111. Can be secured. Therefore, an excellent heat dissipation function can be demonstrated.
  • the via hole 126 and the heat radiating via hole 127 are not distinguished from each other, and these are considered as thermal vias that connect the island 122 and the conductor layer 128 as a thermal pad so as to allow heat conduction. Can do.
  • Solder bumps (metal terminals) 31 electrically connected to the via holes 126 are preferably formed on the back surface of the insulating substrate 121 in the region where the island 122 is formed. If the solder bump 31 with high thermal conductivity is electrically connected to the via hole 126, the heat transferred from the semiconductor chip 111 to the via hole 126 is further transferred to the outside (printed wiring board, etc.) via the solder bump 31. It is possible to escape, and the heat dissipation function can be further enhanced.
  • the via hole 126 and Z or the heat radiating via hole 127 are filled with a metal filler having high thermal conductivity. In this case, the heat generated from the semiconductor chip 111 can be radiated better. As a result, the heat dissipation function can be further enhanced.
  • the diameter of the heat radiating via hole 127 is the same as the diameter of the via hole 126, and the force described in the case where the heat radiating via hole 127 is arranged at equal intervals from the four adjacent via holes 126 is described.
  • the shape and arrangement of the via hole 127 for use are not particularly limited. For example, the one shown in FIG. 5A or 5B can be adopted.
  • FIG. 5A is a plan view schematically showing an insulating substrate in an island formation region of the semiconductor device according to the third embodiment.
  • the insulating substrate 132 in the island formation region is formed with 16 via holes 136 arranged in a matrix (4 vertical X 4 horizontal). Further, the diameter of the heat radiating via hole 137 is larger than the diameter of the via hole 136. The force radiating via hole 137 is arranged between each via hole 136, that is, at equal intervals from the four neighboring via holes 136.
  • the diameter of the heat dissipation via hole 137 is larger than the diameter of the via hole 136, a wide heat conduction path can be secured, and the heat dissipation effect can be enhanced. Also, if the opening area is the same, it is desirable to increase the diameter of the heat dissipation via hole 137 and reduce the number of through holes from the viewpoint of suppressing an increase in cost.
  • FIG. 5B is a plan view schematically showing an insulating substrate in an island formation region of the semiconductor device according to the fourth exemplary embodiment.
  • the insulating substrate 142 in the island formation region has a matrix (4 vertical x 4 horizontal) Sixteen via holes 146 arranged in the same manner are formed.
  • the heat dissipation via hole 47 becomes a force with the first heat dissipation via hole 147a having a diameter larger than the diameter of the via hole 146 and the second heat dissipation via hole 147b having a diameter smaller than the diameter of the via hole 146.
  • 147a is arranged between each via hole 146, that is, at an equal interval from four adjacent via holes 146.
  • the second heat radiating via hole 147b is disposed between two adjacent via holes 146.
  • the diameter of the heat radiating via hole is not necessarily one type, and there may exist heat radiating via holes 147a and 147b having different diameters. Further, by forming the heat dissipation via holes 147a and 147b having different diameters in this way, it is possible to increase the opening area of the heat dissipation via holes 147a and 147b while securing the mechanical strength of the insulating substrate 142. Become.
  • FIG. 6 is a schematic cross-sectional view of an interposer provided in the semiconductor device 110 shown in FIG.
  • this interposer 120 Using this interposer 120, a semiconductor device 110 having an excellent heat dissipation function can be manufactured.
  • the island 122 and the conductor circuit 123 are formed on the surface of the insulating substrate 121, and the conductor layer 128 is formed on the back surface of the insulating substrate 121.
  • the island 122, the conductor circuit 123, and the conductor layer 128 can be formed by forming a solid metal layer on both sides of the insulating substrate 121 by electroless plating or the like and then performing an etching process.
  • the copper-clad substrate may be formed by performing an etching process.
  • a through hole (hereinafter referred to as the first hole) is formed in the insulating substrate 121 in a matrix by a drill or a laser. Drill a through-hole).
  • the first through hole becomes the via hole 126, and the diameter of the first through hole is, for example, about 120 to 150 / ⁇ ⁇ .
  • a through hole (hereinafter referred to as a second through hole) is drilled in the formation region of the island 23 by a drill, a laser or the like.
  • the second through hole becomes the heat radiating via hole 127, and the diameter of the second through hole is not particularly limited.
  • the setting of the apparatus for forming the first through hole can be used as it is when forming the second through hole. Therefore, an increase in labor related to formation of the through hole can be suppressed.
  • the diameter of the second through hole is different from the diameter of the first through hole (when different diameters are mixed)
  • the second through holes do not necessarily have to have the same diameter, and a plurality of types having different diameters may be mixed.
  • the opening area is the same, it is desirable to increase the diameter of the through hole and reduce the number of through holes from the viewpoint of suppressing an increase in cost.
  • a metal thin film is formed on the wall surface of the through hole (first through hole and second through hole), and the through hole is further filled.
  • a via hole 126 and a heat dissipation via hole 127 are formed.
  • the filler include, but are not limited to, a resin filler and a metal filler.
  • a metal filler is used in order to secure a wide heat conduction path and enhance a heat dissipation effect. It is desirable.
  • the metal filler include a conductive paste containing metal particles.
  • the via hole 126 and the heat radiating via hole 127 may be formed by filling the through hole with plating. Further, the via hole 126 and the heat dissipation via hole 127 may be capped.
  • solder resist composition is applied to the surface of the insulating substrate 121 with a roll coater curtain coater or the like, or a solder resist composition formed into a film is pressure-bonded. Then, a solder resist layer 125 is formed by performing a curing process. A solder resist layer 130 is similarly formed on the back surface of the insulating substrate 121.
  • solder resist layer 125 by laser processing or exposure development processing, and Ni 122 or Au plating is performed on the exposed portion, whereby the island 122 is made Ni. And a bonding pad 124 is formed.
  • the solder resist layer 130 is also processed in the same manner to form solder pads 29.
  • solder bumps 31 are formed by applying solder paste or placing solder balls on the solder pad 29 and reflowing.
  • the interposer 120 can be manufactured through the steps (A) to (C) (see FIG. 6).
  • the semiconductor device 110 can be manufactured by forming the resin package part 119 with a resin composition containing an epoxy resin so as to cover the entire top surface of the insulating substrate 121.
  • the diameter of the via hole disposed in the island formation region is different from the diameter of the via hole disposed outside the island formation region! / Do n’t panic.
  • a force insulating substrate that consists of a single layer of an insulating substrate may be a laminate of multiple plates.
  • the island has a rectangular shape that is substantially the same size as the lower surface (mounting surface) of the semiconductor chip, and the shape of the force island is not particularly limited.
  • this invention employs a so-called LGA (Land Grid Array) in which a plurality of lands (thin plate-like external terminals) are aligned on an insulating substrate.
  • LGA Land Grid Array
  • the present invention may be applied to a manufactured semiconductor device.
  • the present invention may be applied to a semiconductor device using a package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　絶縁性基板の熱反りの発生を防止することができるインタポーザおよびこれを備える半導体装置を提供する。インタポーザは、半導体チップとともに半導体装置に備えられ、当該半導体装置の実装基板への実装時に、前記半導体チップと前記実装基板との間に介在される。このインタポーザは、絶縁性樹脂からなる絶縁性基板と、絶縁性基板の一方面上に形成され、半導体チップの裏面が接合剤を介して接合されるアイランドと、絶縁性基板の一方面と反対側の他方面上において、アイランドに対して絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、絶縁性基板の一方面と他方面との間を貫通して形成され、アイランドとサーマルパッドとを熱伝導可能に接続するサーマルビアとを備える。

Description

明 細 書
インタポーザおよび半導体装置
技術分野
[0001] 本発明は、インタポーザおよびそのインタポーザを備える半導体装置に関する。
背景技術
[0002] 近年、半導体装置を配線基板上に高密度に実装するために、配線基板上への表 面実装を可能とした表面実装型パッケージが多用されている。この表面実装型パッ ケージの代表的なものとして、たとえば、 BGA (Ball Grid Array)パッケージが知られ ている。
BGAパッケージが適用された半導体装置では、インタポーザ上に半導体チップが 搭載される。インタポーザは、ガラスエポキシ榭脂からなる絶縁性基板を備えている。 絶縁性基板の一方面には、半導体チップが接合されるアイランドと、ボンディングワイ ャによって半導体チップの表面上のパッドと電気接続される内部端子とが配置されて いる。また、絶縁性基板の他方面には、実装基板 (プリント配線板)上のランド (電極） との電気接続のためのボール状の外部端子が整列して配置されている。そして、絶 縁性基板には、その一方面と他方面との間を貫通するスルーホールが形成されてい る。スルーホールは、金属材料で埋め尽くされており、このスルーホール内の金属を 介して、絶縁性基板の一方面上の内部端子と他方面上の外部端子とが電気的に接 続されている。
特許文献 1 :特開 2001— 181563号公報
発明の開示
発明が解決しょうとする課題
[0003] ところが、絶縁性基板の一方面上と他方面上とで構成が異なるため、半導体装置 の周囲の温度が大きく変化すると、絶縁性基板の一方面と他方面との間で熱膨張差 が生じ、これに起因して、絶縁性基板に反り（熱反り）を生じるおそれがある。
たとえば、パワー ICが作り込まれた半導体チップは、その裏面（半導体基板の裏面 )をグランドとして動作する。そのため、パワー ICが作り込まれた半導体チップを備え る半導体装置に BGAパッケージを採用する場合、アイランドと外部端子とを電気的 に接続するとともに、導電性を有する接合剤 (導電性接合剤)を用いて、半導体チッ プの裏面をアイランドに接合させなければならない。し力しながら、 BGAパッケージ が採用された半導体装置では、半導体チップをアイランドに接合させるための接合 剤として、エポキシ榭脂系接着剤や絶縁ペーストなどの絶縁性接合剤を用いるのが 一般的であり、現在のところ、はんだ接合剤のような導電性接合剤を用いたものは提 供されていない。はんだ接合剤を用いた場合、リフローが必須となるが、そのリフロー 時に、半導体チップが載置されたインタポーザが高温 (たとえば、 260°C程度）にカロ 熱されると、絶縁性基板の一方面における熱膨張量と他方面における熱膨張量とに 差が生じ、絶縁性基板に反りを生じてしまう。
[0004] また、 BGAパッケージや LGA (Land Grid Array)パッケージが適用された半導体 装置では、熱伝導性の低 、榭脂やセラミックなど力 なる絶縁性基板に半導体チッ プが接合されているため、熱伝導性に優れたリードフレームが用いられる QFP (Quad Flat Package)の半導体装置などと比べると、半導体チップ力 発生する熱の放熱を 十分に行うことができず、半導体チップの温度を許容温度以下に保つことが困難で ある。近年では、半導体チップの高機能化に伴って、半導体チップの発熱量が増加 して ヽるため、優れた放熱機能を有する半導体装置が要求されて!、る。
[0005] たとえば、特許文献 2には、半導体チップの上面の電極にワイヤを介して接続され たパッドと、半導体チップが接着材を介して接合された放熱用電極 (金属板など)とを 備え、ノ ッドおよび放熱用電極の一部を除いて、その全体が榭脂により封止された構 造の半導体装置が提案されている。この半導体装置では、半導体チップ力 の発熱 を、放熱用電極を介して放熱することができる。
[0006] し力しながら、この半導体装置は、放熱用電極とパッドとを電気的に絶縁しなけれ ばならない構成を有しており、接着材として、熱伝導性の低い絶縁性接着剤や絶縁 シートを用いなければならない。そのため、半導体チップ力 放熱用電極に熱が伝わ りにくぐ半導体チップ力 の発熱を十分に放熱することができな 、。
また、特許文献 3には、下面 (実装面）に多数の接続電極が形成されるとともに、そ の下面の周辺部に周辺補強用ダミー電極が形成され、下面の中央部に中央補強用 ダミー電極が形成された下面電極 (フェイスダウン)型半導体チップと、各接続電極に 接続された接続ランド、周辺補強用ダミー電極に接続された周辺補強用ランドおよび 中央補強用ダミー電極に接続された中央補強用ランドが表面に形成された絶縁性 基板とを備える半導体装置が提案されている。絶縁性基板の裏面には、放熱用導体 層が形成されていて、この放熱用導体層と中央補強用ランドとは、絶縁性基板を貫 通する放熱ビアを介して接続されている。この半導体装置では、熱伝導性の高い中 央補強用ダミー電極、中央補強用ランド、放熱ビアおよび放熱用導体層からなる熱 伝導経路を介して、半導体チップ力もの発熱を放熱することができる。
[0007] しかし、この半導体装置では、半導体チップに設けられた電極のうち、放熱用導体 層と接続された電極が中央補強用ダミー電極のみであり、熱伝導経路が少ないため 、半導体チップ力 の発熱を十分に放熱することができないという問題がある。また、 中央補強ダミー電極が半導体チップの下面の中央に位置しているため、半導体チッ プ全体力ゝらの放熱が困難であるという問題がある。さらに、半導体チップが下面電極 ( フェイスダウン)型半導体チップであるため、半導体チップ下面に、放熱に充分な数 の中央補強用ダミー電極を設けることが困難であると 、う問題もある。
[0008] 本発明の第 1の目的は、絶縁性基板の熱反りの発生を防止することができるインタ ポーザおよびこれを備える半導体装置を提供することである。
また、本発明の第 2の目的は、優れた放熱機能を有する半導体装置およびこれに 用いられるインタポーザを提供することにある。
課題を解決するための手段
[0009] 前記の第 1の目的を達成するための本発明の一の局面に係るインタポーザは、半 導体チップとともに半導体装置に備えられ、当該半導体装置の実装基板への実装時 に、前記半導体チップと前記実装基板との間に介在されるインタポーザであって、絶 縁性榭脂からなる絶縁性基板と、前記絶縁性基板の一方面上に形成され、前記半 導体チップの裏面が接合剤を介して接合されるアイランドと、前記絶縁性基板の前記 一方面と反対側の他方面上にぉ 、て、前記アイランドに対して前記絶縁性基板を挟 んでほぼ対向する位置に形成されたサーマルパッドと、前記絶縁性基板の前記一方 面と前記他方面との間を貫通して形成され、前記アイランドと前記サーマルパッドとを 熱伝導可能に接続するサーマルビアとを含む。
[0010] また、前記第 1の目的を達成するための本発明の他の局面に係る半導体装置は、 半導体チップと、絶縁性榭脂からなる絶縁性基板と、前記絶縁性基板の一方面上に 形成され、前記半導体チップの裏面が接合剤を介して接合されるアイランドと、前記 絶縁性基板の前記一方面と反対側の他方面上にお！ヽて、前記アイランドに対して前 記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、前記絶縁 性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイランドと前記 サーマルパッドとを熱伝導可能に接続するサーマルビアとを含む。
[0011] 絶縁性基板の一方面には、アイランドが配置され、その反対側の他方面には、アイ ランドと絶縁性基板を挟んでほぼ対向する位置にサーマルパッドが配置されている。 そして、アイランドとサーマルパッドとは、絶縁性基板を貫通するサーマルビアにより 熱伝導可能に接続されている。そのため、半導体装置の周囲の温度が急激に変化 しても、絶縁性基板の一方面と他方面との間で温度 (熱)の均衡を保つことができる。 その結果、絶縁性基板の一方面と他方面との間に熱膨張差が生じることを防止する ことができ、絶縁性基板の熱反りの発生を防止することができる。
[0012] とりわけ、サーマルパッドは、アイランドと同じ材料を用いて、アイランドと同じ形状（ 平面形状および厚み）に形成されていることが好ましい。この場合、半導体装置の周 囲の温度変化に対して、絶縁性基板の一方面と他方面との間で温度の均衡を保つ ことができるとともに、アイランドの熱膨張量 z熱収縮量とサーマルパッドの熱膨張量
Z熱収縮量とを合わせることができる。そのため、絶縁性基板の一方面と他方面との 間に熱膨張差が生じることをより確実に防止することができ、絶縁性基板の熱反りの 発生を効果的に防止することができる。
[0013] 前記インタポーザは、前記絶縁性基板の前記一方面上に形成され、前記半導体チ ップとの電気接続のための内部端子と、前記絶縁性基板の前記他方面上に形成さ れ、前記実装基板上のランドとの電気接続のための外部端子と、前記絶縁性基板の 前記一方面と前記他方面との間を貫通して形成され、前記内部端子と前記外部端 子とを電気的に接続する端子間接続ビアとをさらに含むことが好ましい。
[0014] この構成によれば、絶縁性基板の一方面上の内部端子と他方面上の外部端子とが 、端子間接続ビアによって電気的に接続されている。そのため、外部端子を実装基 板上のランドに電気接続することにより、ランドと内部端子との電気的な接続を達成 することができ、ひ 、てはランドと半導体チップとの電気的な接続を達成することがで きる。
また、前記インタポーザは、前記サーマルパッド上に形成され、前記半導体装置が 前記実装基板に実装された状態で、当該実装基板に当接するサーマルバンプをさら に含むことが好ましい。
[0015] この構成によれば、半導体装置が実装基板に実装された状態で、サーマルパッド 上に形成されたサーマルバンプが実装基板に当接する。そのため、サーマルパッド 力もサーマルバンプを介して実装基板に熱を逃がすことができる。その結果、半導体 装置からの放熱性の向上を図ることができる。
また、前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマル バンプは、いずれも導電性を有しており、前記接合剤は、金属材料からなり、前記サ 一マルバンプは、前記半導体装置が前記実装基板に実装された状態で、当該実装 基板上のグランド端子に当接することが好ましい。
[0016] この構成によれば、アイランド、サーマルパッド、サーマルビアおよびサーマルバン プがいずれも導電性を有し、かつ、接合剤が金属材料カゝらなるので、半導体装置が 実装基板に実装されて、サーマルバンプが実装基板上のグランド電極に接続される と、そのグランド電極と半導体チップの裏面と力 サーマルバンプ、サーマルパッド、 サーマルビアおよびアイランドを介して電気的に接続される。そのため、半導体装置 が実装基板に実装された状態で、半導体チップの裏面をグランド電位とすることがで きる。したがって、半導体チップとして、パワー ICが作り込まれた半導体チップなど、 半導体チップの裏面をグランドとするものを用いることができ、その場合に、半導体チ ップの良好な動作 (たとえば、パワー ICの動作)を確保することができる。
[0017] また、前記接合剤は、高融点はんだであることが好ま U、。
ここで、高融点はんだとは、融点が 260°C以上のはんだを言う。
この構成によれば、高融点はんだを用いて、半導体チップの裏面をアイランドに接 合する場合、リフローが必要となる力 そのリフロー時に、半導体チップが載置された インタポーザが 260°C以上の高温に加熱されても、絶縁性基板の一方面と他方面と の間で温度 (熱)の均衡を保つことができる。その結果、絶縁性基板の一方面と他方 面との間に熱膨張差が生じることを防止することができ、絶縁性基板の熱反りの発生 を防止することができる。
[0018] また、前記サーマルビアは、前記端子間接続ビアよりも高密度に配置されて 、るこ とが好ましい。
この構成によれば、アイランドからサーマルパッドへの熱伝導経路を広く確保するこ とができる。そのため、半導体チップ力もの発熱を良好にサーマルパッドに伝導する ことができ、優れた放熱機能を発揮することができる。
[0019] 前記第 2の目的を達成するための本発明の一の局面に係るインタポーザは、マトリ ックス状に配列されたビアホールを有するとともに、導電性のアイランドが表面に設け られた絶縁性基板を備え、前記絶縁性基板における前記アイランドと対向する領域 には、マトリックス状に配列されたビアホール以外に、放熱用ビアホールが設けられて いる。
また、前記第 2の目的を達成するための本発明の他の局面に係る半導体装置は、 マトリックス状に配列されたビアホールを有するとともに、導電性のアイランドが表面に 設けられた絶縁性基板と、前記アイランドに導電層を介してダイボンディングされた半 導体チップとを備え、前記絶縁性基板における前記アイランドと対向する領域には、 マトリックス状に配列されたビアホール以外に、放熱用ビアホールが設けられて 、る。 半導体チップがダイボンディングされた導電性のアイランドは、導電層を介して上記 半導体チップ下面の略全域と接している。アイランドの下側には、マトリックス状に配 列されたビアホールと放熱用ビアホールとが設けられている。そのため、熱伝導性の 高 、導電層とアイランドとビアホールおよび放熱用ビアホールとによって、半導体チッ プカ の発熱を放熱するための広 、熱伝導経路を確保することができる。その結果、 優れた放熱機能を発揮することができる。
[0020] なお、マトリックス状とは、平面格子点上に前記ビアホールが配列されることによつ て、前記ビアホールが行および列をなしている状態をいう。ただし、行と列とは必ずし も直交している必要はなぐ所定角（例えば 60° )をなしていてもよい。 前記絶縁性基板の裏面には、前記絶縁性基板における前記アイランドと対向する 領域に設けられている前記ビアホールと電気的に接続された金属端子が形成されて 、ることが好まし!/、。
[0021] この構成によれば、熱伝導性の高い金属端子（半田バンプなど）がビアホールと電 気的に接続されて 、るため、半導体チップ力 熱伝導経路を介してビアホールに伝 わった熱を、金属端子を介して外部 (プリント配線板など）に逃がすことができる。その ため、放熱機能をより高めることができる。また、半導体チップの下面 (実装面）にダラ ンド電極を設けるとともに、上記金属端子をプリント配線板等の電極と接続することに より、上記金属端子を半導体装置のグランド電極として機能させることができる。
[0022] また、前記ビアホールおよび Zまたは前記放熱用ビアホールには、金属充填材が 充填されて 、ることが好まし 、。
この構成によれば、ビアホールおよび Zまたは放熱用ビアホールに、熱伝導性の 高い金属充填材が充填されているため、半導体チップからの発熱をより良好に放熱 することができる。その結果、放熱機能をさらに高めることができる。
[0023] 本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を 参照して次に述べる実施形態の説明により明らかにされる。
図面の簡単な説明
[0024] [図 1]本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図である。
[図 2]図 1に示す半導体装置の実装基板に対向する面の模式的な平面図である。
[図 3]本発明に係る第 2の実施形態に係る半導体装置の構成を模式的に示す平面 図である。
[図 4]図 3に示す半導体装置の模式的な断面図 (A— A線断面図)である。
[図 5A]本発明の第 3の実施形態に係る半導体装置のアイランド形成領域における絶 縁性基板を模式的に示す平面図である。
[図 5B]本発明の第 4の実施形態に係る半導体装置のアイランド形成領域における絶 縁性基板を模式的に示す平面図である。
[図 6]図 4に示す半導体装置に備えられるインタポーザの模式的な断面図である。 発明を実施するための最良の形態 [0025] 以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図 1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す断面図 である。この半導体装置は、 BGA(Ball Grid Array)が採用された半導体装置であり 、半導体チップ 1と、半導体チップ 1が搭載されるインタポーザ 2と、半導体チップ 1お よびインタポーザ 2の半導体チップ 1に対向する面を封止する封止榭脂 3とを備えて いる。
[0026] 半導体チップ 1の基体をなす半導体基板 (たとえば、シリコン基板）には、たとえば、 ノ ヮ一 ICが作り込まれている。半導体チップ 1の最表面は、表面保護膜で覆われて おり、その周縁部には、複数のノ ッド（図示せず)が表面保護膜から露出した状態に 設けられている。
インタポーザ 2は、絶縁性榭脂 (たとえば、ガラスエポキシ榭脂)カゝらなる絶縁性基板 4を備えている。
[0027] 絶縁性基板 4の一方面（上面) 4Aには、その中央部に、平面視で半導体チップ 1と ほぼ同じサイズを有する矩形薄板状のアイランド 5が形成されている。また、絶縁性基 板 4の一方面 4Aには、アイランド 5を取り囲む周縁部に、複数の内部端子 6が形成さ れている。アイランド 5および内部端子 6は、たとえば、銅などの金属からなり、導電性 を有している。
[0028] アイランド 5には、たとえば、高融点はんだ (融点が 260°C以上のはんだ)からなる接 合剤 7を介して、半導体チップ 1の裏面が接合される。また、各内部端子 6は、たとえ ば、金細線力 なるボンディングワイヤ 8を介して、半導体チップ 1の表面の各パッド に接続 (ワイヤボンディング)される。これにより、半導体チップ 1は、その裏面（半導体 基板の裏面）が接合剤 7を介してアイランド 5と電気的に接続され、内部回路（図示せ ず)がボンディングワイヤ 8を介して内部端子 6と電気的に接続される。
[0029] 一方、絶縁性基板 4の他方面（下面) 4Bには、その中央部（絶縁性基板 4を挟んで アイランド 5と対向する位置）に、アイランド 5とほぼ同じ形状 (平面形状および厚み)を 有するサーマルパッド 9が、アイランド 5と同じ金属材料を用いて形成されている。そし て、絶縁性基板 4には、アイランド 5とサーマルパッド 9との間において、それらを熱伝 導可能に接続するための複数のサーマルビア 10が貫通して形成されている。サーマ ルビア 10は、たとえば、絶縁性基板 4を貫通するビアホールを形成し、このビアホー ル内を金属材料 (たとえば、銅)で埋め尽くすことにより形成されている。これにより、 アイランド 5とサーマルパッド 9とは、複数のサーマルビア 10を介して、熱伝導可能に 接続されるとともに、電気的にも接続されている。
[0030] また、絶縁性基板 4の他方面 4Bには、サーマルパッド 9を取り囲む周縁部に、実装 基板 (プリント配線板） 11上のランド (電極） 12との電気接続のための複数の外部端 子 13が設けられている。外部端子 13は、たとえば、はんだなどの金属材料を用いて ボール状に形成されており、絶縁性基板 4を挟んで各内部端子 6と対向する位置に 1 つずつ配置され、全体として、図 2に示すように、絶縁性基板 4の他方面 4Bの周縁部 に沿った四角枠状に整列して並んでいる。そして、外部端子 13とそれに対向する内 部端子 6とは、絶縁性基板 4を貫通する端子間接続ビア 14によって電気的に接続さ れている。端子間接続ビア 14は、たとえば、絶縁性基板 4を貫通するビアホールを形 成し、このビアホール内を金属材料 (たとえば、銅)で埋め尽くすことにより形成されて いる。
[0031] さらに、絶縁性基板 4の他方面 4Bには、実装基板 11上のグランド電極 15との接続 のための複数のサーマルバンプ 16が設けられている。サーマルバンプ 16は、たとえ ば、はんだなどの金属材料を用いてボール状に形成され、サーマルパッド 9上に配 置されている。
なお、絶縁性基板 4の他方面 4Bは、ソルダレジスト層 17で覆われている。外部端 子 13およびサーマルバンプ 16は、ソルダレジスト層 17から一部が突出した状態に設 けられている。
[0032] そして、この半導体装置は、絶縁性基板 4の他方面 4B側を実装基板 11に対向さ せて、外部端子 13を実装基板 11上のランド 12に接続することにより、実装基板 11に 対する表面実装が達成される。すなわち、絶縁性基板 4の一方面 4A上の内部端子 6 と他方面 4B上の外部端子 13とが、端子間接続ビア 14によって電気的に接続されて いるので、外部端子 13を実装基板 11上のランド 12に接続することにより、ランド 12と 内部端子 6との電気的な接続を達成することができ、ひいてはランド 12と半導体チッ プ 1との電気的な接続を達成することができる。 [0033] さらに、この半導体装置が実装基板 11に実装された状態で、サーマルバンプ 16が 実装基板 11上のグランド電極 15に接続されることにより、半導体チップ 1の裏面が、 高融点はんだ力もなる接合剤 7、アイランド 5、サーマルビア 10、サーマルパッド 9お よびサーマルバンプ 16を介してグランド電極 15と電気的に接続される。これにより、 半導体チップ 1の裏面をグランド電位とすることができ、半導体チップ 1の良好な動作 (パワー ICの動作）を確保することができる。
[0034] このように、半導体チップ 1の裏面を高融点はんだ力 なる接合剤 7によってアイラ ンド 5に接合する構成では、接合剤 7が有する導電性により、半導体チップ 1の裏面と アイランド 5との電気的な接続を達成することができる。ところが、高融点はんだからな る接合剤 7を用いる場合、アイランド 5上に接合剤 7を配置し (ペースト状の高融点は んだを塗布し)、そのアイランド 5上に半導体チップ 1の裏面を接合した後に、接合剤 7を溶融させるためのリフローが必要になる。このリフロー時には、半導体チップ 1およ びインタポーザ 2が 260°C以上の高温に加熱される。このとき、絶縁性基板 4の一方 面 4Aと他方面 4Bとの間における温度の不均衡が生じ、それによつて絶縁性基板 4 の一方面 4Aと他方面 4Bとの間に熱膨張差が生じると、絶縁性基板 4に熱反りを生じ てしまう。
[0035] そこで、絶縁性基板 4の他方面 4Bには、アイランドと絶縁性基板を挟んでほぼ対向 する位置にサーマルパッドが配置されている。そして、アイランド 5とサーマルパッド 9 とは、絶縁性基板 4を貫通するサーマルビア 10によって、熱伝導可能に接続されて いる。そのため、リフロー時などに、半導体装置の周囲の温度が急激に変化しても、 絶縁性基板 4の一方面 4Aと他方面 4Bとの間で温度 (熱）の均衡を保つことができる 。その結果、絶縁性基板 4の一方面 4Aと他方面 4Bとの間に熱膨張差が生じることを 防止することができ、絶縁性基板 4の熱反りの発生を防止することができる。
[0036] さらに、サーマルパッド 9は、アイランド 5と同じ金属材料を用いて、アイランド 5と同じ 形状に形成されているので、半導体装置の周囲の温度変化に対して、絶縁性基板 4 の一方面 4Aと他方面 4Bとの間で温度の均衡を保つことができるとともに、アイランド 5の熱膨張量 Z熱収縮量とサーマルパッド 9の熱膨張量 Z熱収縮量とを合わせること ができる。そのため、絶縁性基板 4の一方面 4Aと他方面 4Bとの間に熱膨張差が生じ ることをより確実に防止することができ、絶縁性基板 4の熱反りの発生を効果的に防 止することができる。
[0037] そのうえ、半導体装置が実装基板 11に実装された状態では、サーマルパッド 9上に 形成されたサーマルバンプ 16が実装基板 11上のグランド電極 15に接続されるので 、サーマルパッド 9の熱をサーマルバンプ 16を介して実装基板 11に逃がすことがで きる。
なお、本実施形態では、アイランド 5が平面視で半導体チップ 1とほぼ同じサイズを 有しているとした力 アイランド 5の平面視におけるサイズは、半導体チップ 1の平面 視におけるサイズよりも大きくてもよいし、逆に小さくてもよい。
[0038] また、接合剤 7の一例として高融点はんだを取り上げたが、接合剤 7は、導電性を 有し、かつ、半導体チップ 1の裏面をアイランド 5に接合 (接着)させることができるもの であれば、たとえば、銀ペーストであってもよい。
図 3は、本発明の第 2の実施形態に係る半導体装置を模式的に示す平面図である 。また、図 6は、図 3に示す半導体装置の断面図 (A— A線断面図）である。
[0039] 半導体装置 110が備える絶縁性基板 121は、ガラス繊維を含浸したビスマレイミド —トリアジン榭脂 (BT榭脂)力もなるものである。なお、絶縁性基板 121としては、絶 縁性を有するものであれば、特に限定されるものではなぐビスマレイミドートリァジン 榭脂 (BT榭脂)、エポキシ榭脂、ポリエステル榭脂、ポリイミド榭脂、フエノール榭脂、 これらの榭脂にガラス繊維などの補強材を含浸したもの、セラミックなどカゝらなる基板 を挙げることができる。
[0040] 絶縁性基板 121の表面の中央部分には、半導体チップ 111の下面（実装面）とほ ぼ同じ面積を有するアイランド 122が形成されている。アイランド 122は、 Cu層からな るものである。また、 Cu層上には、 Ni層や Au層などが形成されていてもよい。アイラ ンド 122は、導電性を有するものであれば、特に限定されるものではない。
絶縁性基板 121の表面の周辺部分には、 Cu層からなる複数の導体回路 123が形 成されている。導体回路 123は、半導体装置 110の周辺部分から中央部分に延びる パターンを有している（図 3参照)。各導体回路 123の周辺側の端部は、半導体装置 110の各辺に沿って等間隔に配列されていて、その端部の上面には、ボンディング パッド 124が形成されている。ボンディングパッド 124は、 Ni層や Au層等力もなる。
[0041] 絶縁性基板 121の表面には、アイランド 122およびボンディングパッド 124を除いた 表面全域を覆うソルダレジスト層 125が形成されて 、る。
アイランド 122には、導電層 112を介して半導体チップ 111がダイボンディングされ ている。半導体チップ 111としては、種々のものを用いることが可能であり、その具体 的な機能や内部の回路構成は、特に限定されるものではない。
[0042] 半導体チップ 111の上面には、複数の電極 11 laが設けられている。各電極 11 la とボンディングパッド 124とは、ワイヤ 114によって電気的に接続されている。図 3では 、説明の便宜上、電極 11 laおよびワイヤ 114が図示されていない。
絶縁性基板 121には、アイランド 122の形成領域 (アイランド 122が接している領域 )の内部および外部の両方を含めて全体に、マトリックス状 (縦 8個 X横 8個）に配列さ れた 64個のビアホール 126が形成されている（図 3参照）。そのうち、アイランド 122 の形成領域には、縦 4個 X横 4個のビアホール 126が配列されている。ビアホール 1 26の直径は、 120〜150 /ζ πι程度である。ビアホール 126は、絶縁性基板 121に穿 設された貫通孔の壁面に無電解めつきや電解めつきなどによって金属薄膜が形成さ れ、その貫通孔に充填材が充填されたものである。
[0043] さらに、アイランド 122の形成領域における絶縁性基板 121には、縦 4個 X横 4個に 配列されたビアホール 126以外に、 9個の放熱用ビアホール 127が形成されている（ 図 3参照)。放熱用ビアホール 127は、隣接する 4個のビアホール 126から等間隔を 空けて配置されている。放熱用ビアホール 127は、絶縁性基板 121に穿設された貫 通孔の壁面に無電解めつきや電解めつきなどによって金属薄膜が形成され、さらに 該貫通孔に充填材が充填されたものである。すなわち、放熱用ビアホール 127は、ビ ァホール 126と同様の形状および構成を有している。ただし、図 3以降の各図におい て、ビアホール 126と放熱用ビアホール 127とを区別し易いように、放熱用ビアホー ル 127には網掛け模様を付して示している。
[0044] また、アイランド 122の形成領域に配列されたビアホール 126および放熱用ビアホ ール 127は、アイランド 122と電気的に接続されている。本実施形態では、ビアホー ル 126および放熱用ビアホール 127とアイランド 122とが電気的に接続されて!ヽる構 成を取り上げる力 ビアホール 126および放熱用ビアホール 127とアイランド 122とが 絶縁されていてもよい。
[0045] 絶縁性基板 121の裏面の中央部分には、アイランド 122と略同じ面積を有する導 体層 128が形成されていて、導体層 128には、ビアホール 126および放熱用ビアホ ール 127が電気的に接続されている。また、絶縁性基板 121の裏面の周辺部分には 、各ビアホール 126と電気的に接続された導体層 128が形成されている。これらの導 体層 128は、 Cu層力もなるものである。また、絶縁性基板 121の裏面には、導体層 1 28の一部（ビアホール 126の対応箇所）を除いた裏面全域を覆うソルダレジスト層 13 0が形成されている。
[0046] 導体層 128の露出した箇所には、 Ni層や Au層など力もなる半田パッド 29が形成さ れていて、半田ノ ッド 29には、半田バンプ (金属端子） 31が形成されている。本実施 形態では、絶縁性基板 121の裏面に半田バンプ 31が予め形成されている場合につ いて説明するが、たとえば、実装時に半田ボールや半田ペーストなどを用いて直接、 プリント配線板に実装することとしてもょ 、。
[0047] 半導体装置 110には、絶縁性基板 121の上面全体を覆うように半導体チップ 111 を封止する榭脂パッケージ部 119が形成されている。榭脂パッケージ部 119は、たと えば、エポキシ榭脂等を含有する榭脂組成物力もなるものである。なお、図 3では、 榭脂パッケージ部 119を図示して ヽな 、。
半導体チップ 111がダイボンディングされたアイランド 122は、導電層 112を介して 半導体チップ 111下面のほぼ全域と接している。アイランド 122の下側には、マトリツ タス状に配列されたビアホール 126と放熱用ビアホール 127とが設けられている。し たがって、図 6に示すように、熱伝導性の高い導電層 112とアイランド 122とビアホー ル 126および放熱用ビアホール 127とによって、半導体チップ 111からの発熱を放 熱するための広い熱伝導経路を確保することができる。そのため、優れた放熱機能を 発揮することができる。
[0048] なお、熱伝導の観点からは、ビアホール 126と放熱用ビアホール 127とを区別する ことなぐこれらをアイランド 122とサーマルパッドとしての導体層 128とを熱伝導可能 に接続するサーマルビアと考えることができる。 アイランド 122の形成領域における絶縁性基板 121の裏面には、ビアホール 126と 電気的に接続された半田バンプ (金属端子） 31が形成されていることが好ましい。熱 伝導性の高い半田バンプ 31がビアホール 126と電気的に接続されていれば、半導 体チップ 111からビアホール 126に伝わった熱を、さらに半田バンプ 31を介して外部 (プリント配線板等）に逃がすことができ、放熱機能をより高めることができる。
[0049] また、ビアホール 126および Zまたは放熱用ビアホール 127に、熱伝導性の高い 金属充填材が充填されていることが好ましい。この場合、半導体チップ 111からの発 熱をより良好に放熱することができる。その結果、放熱機能をさらに高めることができ る。
本実施形態では、放熱用ビアホール 127の直径がビアホール 126の直径と同じで あり、放熱用ビアホール 127が、隣接する 4個のビアホール 126から等間隔を空けて 配置されている場合について説明した力 放熱用ビアホール 127の形状および配置 は、特に限定されるものではなぐたとえば、図 5Aまたは図 5Bに示すものを採用する ことができる。
[0050] 図 5Aは、第 3の実施形態に係る半導体装置のアイランド形成領域における絶縁性 基板を模式的に示す平面図である。
アイランド形成領域における絶縁性基板 132には、マトリックス状 (縦 4個 X横 4個） に配列された 16個のビアホール 136が形成されている。また、放熱用ビアホール 13 7力 各ビアホール 136の間、すなわち、隣接する 4個のビアホール 136から等間隔 を空けて配置されている力 放熱用ビアホール 137の直径は、ビアホール 136の直 径より大きい。
[0051] このように、放熱用ビアホール 137の直径を、ビアホール 136の直径より大きくする ことによって、熱伝導経路を広く確保することができ、放熱効果を高めることができる。 また、開口面積が同じであれば、コストの増大を抑制する点から、放熱用ビアホール 137の直径を大きくして貫通孔の数を減らすことが望ま 、。
図 5Bは、第 4の実施形態に係る半導体装置のアイランド形成領域における絶縁性 基板を模式的に示す平面図である。
[0052] アイランド形成領域における絶縁性基板 142には、マトリックス状 (縦 4個 X横 4個） に配列された 16個のビアホール 146が形成されている。また、放熱用ビアホール 47 は、ビアホール 146の直径より大きな直径を有する第 1放熱用ビアホール 147aと、ビ ァホール 146の直径より小さな直径を有する第 2放熱用ビアホール 147bと力 なり、 第 1放熱用ビアホール 147aは、各ビアホール 146の間、すなわち、隣接する 4個の ビアホール 146から等間隔を空けて配置されている。また、第 2放熱用ビアホール 14 7bは、隣接する 2つのビアホール 146の中間に配置されている。
[0053] このように、放熱用ビアホールの直径は、必ずしも 1種類である必要はなぐ異なる 直径を有する放熱用ビアホール 147a, 147bが存在していてもよい。また、このように 、異なる直径を有する放熱用ビアホール 147a, 147bを形成することによって、絶縁 性基板 142の機械的強度を確保しつつ、放熱用ビアホール 147a, 147bによる開口 面積を広げることが可能になる。
[0054] 本発明では、図 3、図 5Aおよび図 5Bに示すように、アイランド形成領域において、 マトリックス状に配置された全てのビアホールの間に、放熱用ビアホールが配置され ていることが望ましい。半導体チップの全体力も均一に放熱することができるため、局 所的に半導体チップの温度が上昇してしまうことを防止することができるからである。 図 6は、図 4に示す半導体装置 110に備えられるインタポーザの模式的な断面図で ある。
[0055] このインタポーザ 120を用いて、放熱機能に優れた半導体装置 110を製造すること ができる。
次に、インタポーザ 120の製造方法と、インタポーザ 120を用いた半導体装置 110 の製造方法とについて説明する。
(A)絶縁性基板 121を出発材料とし、まず、絶縁性基板 121の表面に、アイランド 1 22および導体回路 123を形成するとともに、絶縁性基板 121の裏面に、導体層 128 を形成する。アイランド 122、導体回路 123および導体層 128は、絶縁性基板 121の 両面に無電解めつき等によりベタの金属層を形成した後、エッチング処理を施すこと により形成することができる。また、銅張基板にエッチング処理を施すことにより形成し てもよい。
[0056] (B)絶縁性基板 121に、ドリルやレーザ等によりマトリックス状に貫通孔（以下、第 1 貫通孔という）を穿設する。第 1貫通孔は、ビアホール 126となるものであり、第 1貫通 孔の直径は、たとえば 120〜150 /ζ πι程度である。
さらに、アイランド 23の形成領域に、ドリルやレーザ等により貫通孔 (以下、第 2貫通 孔という）を穿設する。第 2貫通孔は、放熱用ビアホール 127となるものであり、第 2貫 通孔の直径は、特に限定されるものではない。
[0057] 第 2貫通孔の直径を第 1貫通孔の直径と同じとした場合、第 2貫通孔を形成する際 に第 1貫通孔の形成するための装置等の設定をそのまま用いることができるため、貫 通孔の形成に係る手間の増大を抑制することができる。一方、第 2貫通孔の直径を 第 1貫通孔の直径と異ならせた場合 (異種径を混在させた場合)、貫通孔間の間隔を 確保しつつ多数の貫通孔を形成することが可能になるため、放熱効果を高めることが できる。なお、第 2貫通孔は、必ずしも全てが同じ直径である必要はなぐ直径の異な るものが複数種類混在していてもよい。また、開口面積が同じであれば、コストの増大 を抑制する点から、貫通孔の直径を大きくして貫通孔の数を減らすことが望ましい。
[0058] 次に、無電解めつきを施し、さらに電解めつきを施すことにより、貫通孔 (第 1貫通孔 および第 2貫通孔)の壁面に金属薄膜を形成し、さらに該貫通孔に充填材を充填す ることにより、ビアホール 126および放熱用ビアホール 127を形成する。上記充填材 としては、特に限定されるものではなぐたとえば、榭脂充填材、金属充填材を挙げる ことができるが、熱伝導経路を広く確保して放熱効果を高める点から、金属充填材を 用いることが望ましい。金属充填材としては、たとえば、金属粒子を含有する導電性 ペーストを挙げることができる。また、上記貫通孔をめっきにより充填することにより、 ビアホール 126および放熱用ビアホール 127を形成してもよい。また、ビアホール 12 6および放熱用ビアホール 127には、蓋めつきを施してもよい。
[0059] (C)次に、絶縁性基板 121の表面に、未硬化のソルダーレジスト組成物をロールコ ータゃカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組 成物を圧着したりした後、硬化処理を施すことにより、ソルダレジスト層 125を形成す る。絶縁性基板 121の裏面にも、同様にしてソルダレジスト層 130を形成する。
続いて、ソルダレジスト層 125の所定箇所にレーザ処理や露光現像処理により開口 を形成し、露出した箇所に Niめっきや Auめっきを行うことにより、アイランド 122を Ni 層や Au層で被覆するとともに、ボンディングパッド 124を形成する。また、ソルダレジ スト層 130に対しても同様の処理を行い、半田パッド 29を形成する。次に、半田パッ ド 29上に、半田ペーストを塗布するかまたは半田ボールを載置し、リフローすることに より、半田バンプ 31を形成する。
[0060] 前記 (A)〜（C)の工程を経ることにより、インタポーザ 120を製造することができる（ 図 6参照)。
(D)次に、インタポーザ 120のアイランド 122に半田ペーストや Agペーストを塗布し 、塗布した半田ペースト上に半導体チップ 111を搭載してリフローすることにより、アイ ランド 122に導電層 112を介して半導体チップ 111をダイボンディングする。
[0061] 続いて、半導体チップ 111の上面に設けられた電極 11 laと、ボンディングパッド 12 4とをワイヤを用いてワイヤボンディングする。そして、絶縁性基板 121の上面全体を 覆うように、エポキシ榭脂等を含有する榭脂組成物で榭脂パッケージ部 119を形成 することにより、半導体装置 110を製造することができる。
なお、図 3〜図 6に示す構成において、アイランド形成領域内に配置されたビアホ ールの直径は、アイランド形成領域外に配置されたビアホールの直径と異なって！/ヽて ちょい。
[0062] 以上、本発明のいくつかの実施形態を説明したが、本発明は、さらに他の形態で実 施することもできる。たとえば、絶縁性基板が 1層からなるものを取り上げた力 絶縁 性基板は、複数の板状体が積層されたものであってもょ 、。
また、アイランドが半導体チップ下面 (実装面）と略同じ大きさの矩形状を有して 、る ものを取り上げた力 アイランドの形状は、特に限定されるものではない。
[0063] さらにまた、 BGAが採用された半導体装置を取り上げたが、この発明は、絶縁性基 板に複数のランド (薄板状の外部端子）が整列した、いわゆる LGA (Land Grid Array )が採用された半導体装置に適用されてもよい。また、 BGAや LGAなどの表面実装 型パッケージに限らず、実装基板に形成されたスルーホールに半導体装置のリード を挿入して、半導体装置の実装基板への実装が達成されるタイプの挿入型実装パッ ケージが採用された半導体装置に適用されてもよい。
[0064] その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが 可能である。すなわち、前述の実施形態は、本発明の技術的内容を明らかにするた めに用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべ きではなぐ本発明の精神および範囲は添付の請求の範囲によってのみ限定される この出願は、 2005年 6月 6日に日本国特許庁に提出された特願 2005— 165801 号および 2005年 8月 22日に日本国特許庁に提出された特願 2005— 240286号に 対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。

Claims

請求の範囲
[1] 半導体チップとともに半導体装置に備えられ、当該半導体装置の実装基板への実 装時に、前記半導体チップと前記実装基板との間に介在されるインタポーザであつ て、
絶縁性榭脂からなる絶縁性基板と、
前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介 して接合されるアイランドと、
前記絶縁性基板の前記一方面と反対側の他方面上にぉ ヽて、前記アイランドに対 して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、 前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイ ランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを 特徴とする、インタポーザ。
[2] 前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続の ための内部端子と、
前記絶縁性基板の前記他方面上に形成され、前記実装基板上のランドとの電気接 続のための外部端子と、
前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部 端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特 徴とする、請求項 1記載のインタポーザ。
[3] 前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された 状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴とする、請 求項 2記載のインタポーザ。
[4] 前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバン プは、いずれも導電性を有しており、
前記接合剤は、金属材料からなり、
前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、 当該実装基板上のグランド端子に当接することを特徴とする、請求項 3記載のインタ ポーザ。
[5] 前記接合剤は、高融点はんだであることを特徴とする、請求項 4記載のインタポー ザ。
[6] 前記サーマルビアは、前記端子間接続ビアよりも高密度に配置されていることを特 徴とする、請求項 2記載のインタポーザ。
[7] マトリックス状に配列されたビアホールを有するとともに、導電性のアイランドが表面 に設けられた絶縁性基板を備え、
前記絶縁性基板における前記アイランドと対向する領域には、マトリックス状に配列 されたビアホール以外に、放熱用ビアホールが設けられていることを特徴とする、イン タポーザ。
[8] 前記絶縁性基板の裏面には、前記絶縁性基板における前記アイランドと対向する 領域に設けられている前記ビアホールと電気的に接続された金属端子が形成されて V、ることを特徴とする、請求項 7に記載のインタポーザ。
[9] 前記ビアホールおよび Zまたは前記放熱用ビアホールには、金属充填材が充填さ れて 、ることを特徴とする、請求項 8記載のインタポーザ。
[10] 半導体チップと、
絶縁性榭脂からなる絶縁性基板と、
前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介 して接合されるアイランドと、
前記絶縁性基板の前記一方面と反対側の他方面上にぉ ヽて、前記アイランドに対 して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、 前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイ ランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを 特徴とする、半導体装置。
[11] 前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続の ための内部端子と、
前記絶縁性基板の前記他方面上に形成され、前記半導体装置が実装される実装 基板上のランドとの電気接続のための外部端子と、
前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部 端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特 徴とする、請求項 10記載の半導体装置。
[12] 前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された 状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴とする、請 求項 11記載の半導体装置。
[13] 前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバン プは、いずれも導電性を有しており、
前記接合剤は、金属材料からなり、
前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、 当該実装基板上のグランド端子に当接することを特徴とする、請求項 12記載の半導 体装置。
[14] 前記接合剤は、高融点はんだであることを特徴とする、請求項 13記載の半導体装 置。
[15] 前記サーマルビアは、前記端子間接続ビアよりも高密度に配置されていることを特 徴とする、請求項 11記載の半導体装置。
[16] マトリックス状に配列されたビアホールを有するとともに、導電性のアイランドが表面 に設けられた絶縁性基板と、
前記アイランドに導電層を介してダイボンディングされた半導体チップとを備え、 前記絶縁性基板における前記アイランドと対向する領域には、マトリックス状に配列 されたビアホール以外に、放熱用ビアホールが設けられていることを特徴とする、半 導体装置。
[17] 前記絶縁性基板の裏面には、前記絶縁性基板における前記アイランドと対向する 領域に設けられている前記ビアホールと電気的に接続された金属端子が形成されて いることを特徴とする、請求項 16記載の半導体装置。
[18] 前記ビアホールおよび Zまたは前記放熱用ビアホールには、金属充填材が充填さ れていることを特徴とする、請求項 17記載の半導体装置。
PCT/JP2006/311099 2005-06-06 2006-06-02 インタポーザおよび半導体装置 WO2006132151A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2006800201220A CN101194360B (zh) 2005-06-06 2006-06-02 接插件及半导体装置
US11/921,573 US8022532B2 (en) 2005-06-06 2006-06-02 Interposer and semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-165801 2005-06-06
JP2005165801A JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置
JP2005-240286 2005-08-22
JP2005240286A JP5285204B2 (ja) 2005-08-22 2005-08-22 半導体装置及び半導体装置製造用基板

Publications (1)

Publication Number Publication Date
WO2006132151A1 true WO2006132151A1 (ja) 2006-12-14

Family

ID=37498351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311099 WO2006132151A1 (ja) 2005-06-06 2006-06-02 インタポーザおよび半導体装置

Country Status (4)

Country Link
US (2) US8022532B2 (ja)
KR (1) KR20080014004A (ja)
TW (1) TW200705621A (ja)
WO (1) WO2006132151A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182184A (ja) * 2006-12-26 2008-08-07 Jtekt Corp 多層回路基板およびモータ駆動回路基板
US20090269604A1 (en) * 2008-03-17 2009-10-29 The Research Foundation Of State University Of New York Composite thermal interface material system and method using nano-scale components
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器
JP2019195047A (ja) * 2018-05-01 2019-11-07 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5081578B2 (ja) 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
TW201029230A (en) * 2009-01-23 2010-08-01 Everlight Electronics Co Ltd Light emitting diode package
US8897046B2 (en) 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module
JP5343164B2 (ja) 2010-03-31 2013-11-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
KR101142336B1 (ko) * 2010-05-07 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 스택 패키지
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130010359A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US20130025839A1 (en) * 2011-07-25 2013-01-31 Endicott Interconnect Technologies, Inc. Thermal substrate
US9330823B1 (en) * 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US8866024B1 (en) * 2012-06-22 2014-10-21 Altera Corporation Transceiver power distribution network
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9474166B2 (en) * 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP6504762B2 (ja) * 2014-08-05 2019-04-24 キヤノン株式会社 モジュールの製造方法
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
US9585257B2 (en) 2015-03-25 2017-02-28 Globalfoundries Inc. Method of forming a glass interposer with thermal vias
JP6392163B2 (ja) * 2015-04-17 2018-09-19 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
FR3036917B1 (fr) * 2015-05-28 2018-11-02 IFP Energies Nouvelles Dispositif electronique comprenant une carte de circuit imprime avec un refroidissement ameliore.
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
WO2017039275A1 (ko) 2015-08-31 2017-03-09 한양대학교 산학협력단 반도체 패키지 구조체, 및 그 제조 방법
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
CN108293293B (zh) 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置
US10083894B2 (en) * 2015-12-17 2018-09-25 International Business Machines Corporation Integrated die paddle structures for bottom terminated components
JP6487315B2 (ja) * 2015-12-21 2019-03-20 日立オートモティブシステムズ株式会社 電子制御装置
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
CN109844945A (zh) * 2016-09-30 2019-06-04 英特尔公司 具有高密度互连的半导体封装
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11742270B2 (en) 2016-12-15 2023-08-29 Intel Corporation Landing pad apparatus for through-silicon-vias
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
DE102017218273B4 (de) * 2017-10-12 2022-05-12 Vitesco Technologies GmbH Halbleiterbaugruppe
EP3621104A1 (en) * 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
US10770399B2 (en) * 2019-02-13 2020-09-08 Infineon Technologies Ag Semiconductor package having a filled conductive cavity
KR20220000294A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
CN117747560B (zh) * 2024-02-19 2024-05-14 成都汉芯国科集成技术有限公司 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JPH11154717A (ja) * 1997-11-20 1999-06-08 Citizen Watch Co Ltd 半導体装置
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
JP4618464B2 (ja) 1999-12-28 2011-01-26 日立化成工業株式会社 接着剤組成物、これを用いた接着フィルム、半導体チップ搭載用基板及び半導体装置
US6372540B1 (en) * 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
JP2002158315A (ja) 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1265451C (zh) 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6909178B2 (en) 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
JP2003008186A (ja) 2001-06-21 2003-01-10 Sony Corp 半導体装置
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
JP2005101365A (ja) 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JPH11154717A (ja) * 1997-11-20 1999-06-08 Citizen Watch Co Ltd 半導体装置
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182184A (ja) * 2006-12-26 2008-08-07 Jtekt Corp 多層回路基板およびモータ駆動回路基板
US20090269604A1 (en) * 2008-03-17 2009-10-29 The Research Foundation Of State University Of New York Composite thermal interface material system and method using nano-scale components
US9017808B2 (en) * 2008-03-17 2015-04-28 The Research Foundation For The State University Of New York Composite thermal interface material system and method using nano-scale components
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器
JP2019195047A (ja) * 2018-05-01 2019-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP7269756B2 (ja) 2018-05-01 2023-05-09 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20090115050A1 (en) 2009-05-07
TW200705621A (en) 2007-02-01
US20110156226A1 (en) 2011-06-30
US8022532B2 (en) 2011-09-20
KR20080014004A (ko) 2008-02-13

Similar Documents

Publication Publication Date Title
WO2006132151A1 (ja) インタポーザおよび半導体装置
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US7656015B2 (en) Packaging substrate having heat-dissipating structure
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP4828164B2 (ja) インタポーザおよび半導体装置
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US8994168B2 (en) Semiconductor package including radiation plate
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP4228457B2 (ja) 電子モジュール及び電子機器
JP2006228897A (ja) 半導体装置
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
JP5000105B2 (ja) 半導体装置
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
CN112420628A (zh) 半导体封装件
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
US20050224933A1 (en) Thermally enhanced component interposer: finger and net structures
JP3938017B2 (ja) 電子装置
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680020122.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11921573

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077028545

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06747129

Country of ref document: EP

Kind code of ref document: A1