CN101578928B - 电路基板及其制造方法 - Google Patents

电路基板及其制造方法 Download PDF

Info

Publication number
CN101578928B
CN101578928B CN2008800021725A CN200880002172A CN101578928B CN 101578928 B CN101578928 B CN 101578928B CN 2008800021725 A CN2008800021725 A CN 2008800021725A CN 200880002172 A CN200880002172 A CN 200880002172A CN 101578928 B CN101578928 B CN 101578928B
Authority
CN
China
Prior art keywords
material layer
conductive material
substrate
mold
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800021725A
Other languages
English (en)
Other versions
CN101578928A (zh
Inventor
柳本博
别所毅
绳舟秀美
赤松谦祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101578928A publication Critical patent/CN101578928A/zh
Application granted granted Critical
Publication of CN101578928B publication Critical patent/CN101578928B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明能够得到以更简单的工序制造、且具有更微细化电路图案的电路基板。为此，使用表面具有与电路图案对应的凸部(11)的铸模(10)，对铸模(10)的凸部(11)的前端赋予导电材料层(金属糊)(13)，将其加热压接到例如作为树脂薄膜的基板(20)的表面。由此，与凸部(11)的形状一起，导电材料层(金属糊)(13)被转印到基板(20)上。将转印后的树脂基板(树脂成形品30)浸渍到例如硫酸铜镀浴的镀浴中，进行电解镀处理。镀浴中的铜离子析出到以被转印的导电材料层(13)为基材而转印的凹部(31)内，形成金属布线(32)。被转印到基板(20)侧的凹部(31)依赖铸模(10)的凸部(11)的形状，可形成由任意纵横比的金属布线(32)构成的高密度且微细的电路图案。

Description

电路基板及其制造方法
技术领域
本发明涉及电路基板及其制造方法，尤其涉及在由树脂材料等形成的薄膜状基板表面上，沿着所希望的图案形成金属布线的电路基板及其制造方法。
背景技术
作为在呈薄膜状的树脂基板表面上形成微细的电路图案的方法，公知有真空蒸镀法、溅射法等干法工艺(dry process)。另外，例如利用铜箔那样的金属膜覆盖由聚酰亚胺树脂形成的基板的表面全体，制成金属被覆材料，并通过光刻法等进行蚀刻处理，除去不需要部位的金属膜的移除法(subtractive method)也被广泛采用。但是，利用移除法难以形成具有30μm左右以下宽度的微细布线，面向下一代高密度线路基板的制造，正在谋求更进一步的技术革新。
作为对此的响应，专利文献1记载了一种针对聚酰亚胺薄膜的金属布线的形成方法。该方法中通过向聚酰亚胺薄膜的被选择的部位，利用描绘装置等赋予可溶解聚酰亚胺的药液，来选择性地进行蚀刻，形成凹部。此时，残存的聚酰亚胺表面被改质，能够吸附金属离子。之后，通过金属离子含有溶液和上述聚酰亚胺接触，只在上述改质部吸附金属离子。然后，通过使其与金属离子还原剂接触，在由上述蚀刻形成的聚酰亚胺凹部析出金属(氧化物)纳米离子集合体。最后，通过实施无电解或电解镀处理，向凹部析出金属膜，形成微细的电路。通过此方法，与以往的移除法相比，能够廉价地制造出微细的布线。
[专利文献1]特开2005-29735号公报
在上述方法中，通过使用了药液的蚀刻在作为基板的聚酰亚胺薄膜的表面，形成布线用的凹部，蚀刻为各向同性。因此，当所需要的布线膜厚为10μm以下那样薄时，可期待能够形成微细的电路图案，但当需要膜厚厚的布线时，必然凹部的宽度也变大，结果，布线的微细化、高密度变得困难。而且，难以形成纵横比为1以上的布线，这也成为阻碍布线微细化的要因。并且，由于向聚酰亚胺薄膜逐次赋予药液，所以处理工序增多，不可避免成本增高。
发明内容
本发明正是鉴于上述的情况而提出的，其课题在于，提供一种能够用更简单的工序，制造具有更微细化的电路图案的电路基板的新的制造方法。而且，提供利用此制造方法得到的新的电路基板。
本发明涉及的制造在基板表面具备所希望的金属布线的电路基板的方法，至少包含以下工序：使用在表面具有与电路图案对应的凸部的铸模，向该铸模的上述凸部前端赋予导电材料层的工序；将上述凸部前端被赋予了导电材料层的铸模压接到上述基板表面，与上述凸部形状一起，将上述导电材料层转印到基板表面上的工序；及将被转印上述导电材料层作为基材，在被转印的凹部内形成金属布线的工序。
在上述的制造方法中，由于铸模上形成的凸部的形状被原样地转印到基板侧，所以能够在基板表面形成具有任意纵横比(即深度与宽度之比)的凹部，结果，能够在基板表面形成以更高密度微细化的凹部图案。另外，由于通过将铸模压接到基板表面，可同时进行凸部形状向基板表面的转印和导电材料层向所形成的凹部底面的转印，所以还可简化制造工序。并且，通过上述压接，导电材料层向基板侧的转印状态也变得稳定。
对于形成了凹部的基板，通过将被转印到凹部底面的导电材料层作为基材加以利用，在凹部内形成金属布线，来形成本发明的电路基板。如上所述，形成在基板表面的凹部图案以高密度微细化，可得到具有高布线密度的电路基板。在本发明的电路基板中，由于通过在高电流通过的布线位置将布线形状处理成高纵横比，可以解决本发明的课题，所以即使将电路图案微细化(高密度化)，在实装品中也不会有损绝缘的可靠性。
在本发明的电路基板的制造方法中，作为形成上述导电材料层的素材，没有进行限定，可采用混合了无机金属粒子和溶剂的金属糊、或混合了有机金属化合物和溶剂的树脂酸盐糊(resinate paste)。金属糊没有限制，特别优选作为低电阻材料的铜糊。此外，也可使用银糊、金糊或镍糊等。该情况下，优选金属粒子的粒径为数nm～数百nm左右。对于树脂酸盐糊例如可举出树脂酸铜、树脂酸银、树脂酸金或树脂酸镍。当采用金属糊时，通过基于热压接进行向基板的转印，使金属粒子的烧结处理进展而形成金属膜，其一部分被嵌到基板侧。由此，金属膜向基板侧的转印也可靠地进行。烧结温度根据基板侧材料选择，优选为100～500℃。
在本发明的电路基板的制造方法中，作为铸模的素材，以能实现凸部的成形和向基板侧转印时具备对机械及热应力的耐性为条件，可采用任意的材料，优选采用玻璃、硅、石英、不锈钢、树脂、金属等材料。金属材料例如可举出镍及其合金、不锈钢等，从耐久性和位置精度的观点出发，特别优选镍及其合金。
为了在上述铸模的表面形成与电路图案对应的凸部，可通过以往公知的微蚀刻法、电铸法、微接触印刷法等方法进行。根据所使用的素材，采用适当的方法。其中优选采用微接触印刷法。通过这样的方法，例如能以30μm以下的宽度形成凸部(电路)图案。
形成于铸模的凸部的宽度、高度或凸部间的距离等，可根据想得到的电路基板所要求的电路图案进行设定，作为一例，凸部的宽度为5μm～300μm左右、高度为5μm～500μm左右、凸部间的距离为5μm～300μm左右。凸部的宽度和高度可全部相同，也可一部分不同。
在本发明的电路基板的制造方法中，基板的素材以非导电材料为条件，可任意选择，能够适当地采用以往这种电路基板中采用的素材。更优选是厚度为10μm～1000μm左右的薄膜状。从转印的容易性、转印后形成的凹部的保形等观点出发，特别优选热可塑性树脂或热固化性树脂，作为树脂，例如可举出聚丙烯类树脂、聚苯乙烯类树脂、聚乙烯类树脂、聚丙烯腈、氯化乙烯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚四氟乙烯、聚醚醚酮、聚萘二甲酸乙二醇酯、作为聚酰亚胺的前驱体的聚酰胺酸树脂等。其中，优选具有高的热性、机械性、化学性质的聚酰胺树脂。
在本发明的电路基板的制造方法中，作为将被转印上述导电材料层作为基材利用来形成金属布线的工序的具体例，可举出通过以往公知的无电解镀处理或电解镀处理，以上述导电材料层为核，在上述凹部析出金属膜的工序。在进行电解镀处理时，被转印上述导电材料层作为种晶(seed)层发挥功能。在进行无电解镀处理时，被转印上述导电材料层作为镀覆催化核发挥功能。在形成膜厚薄(例如50μm左右以下)的布线时优选使用无电解镀，而在形成比较厚的布线时优选采用电解镀。
本发明还公开了一种电路基板，作为利用上述制造方法制成的电路基板的一个方式，其特征在于，在基板表面形成与电路图案对应的凹部，在该凹部底面形成有导电材料层，且在上述凹部内形成有通过无电解镀处理或电解镀处理，以上述导电材料层为核而析出的金属膜所构成的金属布线。
在上述电路基板中，上述金属布线可以在一部分中包含纵横比与其他不同的部分，也可全部为相同纵横比的金属布线。还可包含纵横比为1以上的金属布线。
在上述电路基板中虽然没有进行限定，但是金属布线的宽度可为5μm～300μm左右、高度为5μm～500μm左右、金属布线间的距离为5μm～300μm左右。优选电路基板为树脂薄膜，其厚度没有限定，可为10μm～1000μm左右。基板的素材及导电材料的素材，如上述制造方法的说明所记载那样。
本发明的电路基板是可靠性优良且高密度化的安装基板，可作为内插件、刚性挠性电路基板等有效地使用。
通过本发明，能够以更简单的工序制造出具有更微细化电路图案的电路基板。
附图说明
图1是按工序顺序表示本发明的电路基板的制造方法的一个实施方式的图。
图2是按工序顺序表示本发明的电路基板的制造方法的其他实施方式的图。
符号说明：
10-铸模；11-凸部；13-导电材料层(金属糊(metal paste))；20-基板；30-树脂成形品；31-凹部；32-金属布线；35-电路基板。
具体实施方式
以下，边参照附图，边根据实施方式说明本发明。其中，本发明的范围当然并不限定为以下所记载的实施方式。
(实施方式1)
图1按工序顺序表示了本发明的电路基板的制造方法的第1实施方式。在图1中，10是铸模，通过以往公知的电铸处理，在至少一面为平坦面的镍合金板的平坦面侧，形成了与想要得到的电路基板的表面上所形成的电路图案对应的凸部11。如图1a所示，在铸模10上形成有高度不同的2种凸部11a和凸部11b。凸部11b之一的凸部11b1，宽度比其他的凸部宽。
设凸部11a、11b的宽度为5μm、凸部11b1的宽度为20μm，各凸部间的距离为5μm，凸部11a的高度为15μm，凸部11b的高度为5μm。
接着，如图1b所示，在所得到的铸模10的上述凸部11的前端，涂敷以平均粒径为10nm的铜纳米粒子为主成分的铜糊，涂敷的厚度为3μm左右，作为导电材料层13。
接着，如图1c所示，在作为基台的玻璃平板(未图示)上，放置厚度为50μm的聚酰胺酸树脂薄膜20，并利用微接触印刷(microcontactprinting)装置，在真空环境下以400℃加热20分钟，将上述凸部11的前端被赋予了金属糊、即导电材料层13的铸模10，压接到聚酰胺酸树脂薄膜20的表面。通过加热压接，铸模10的凸部11作为凹部31被转印到基板20的表面上，该过程中，铜糊中的铜纳米粒子的烧结在进行，成为连续的铜薄膜，被转印到凹部31的底面。
被转印的导电材料层(铜薄膜)13，成为通过压接使其一部分嵌到基板20侧的状态。而且，通过在真空环境下进行，促进了溶媒从铜糊的脱离。
在成为常温常压后，取下铸模10。由此，如图1d所示，得到了表面形成有凹部31，并在该凹部31的底部转印了作为铜薄膜的导电材料层13的形状的树脂成形品30。
将树脂成形品30浸渍到硫酸铜镀浴中，进行20分钟左右的电解镀处理。该过程中，以导电材料层13为核，在凹部31内析出镀浴中的铜离子，在凹部31内填充形成了所希望的铜布线32。最后，通过抛光(polishing)除去从凹部突出的金属，完成了本发明的电路基板35。
(实施方式2)
图2按工序顺序表示了本发明的电路基板的制造方法的第2实施方式。这里，作为铸模10的素材，采用一面为平坦面的玻璃板，通过进行以往公知的喷沙处理，如图2a所示，在玻璃板的平坦面侧形成了凸部11。凸部11的宽度为5μm，高度全都为10μm，其中，一个凸部11c的宽度为10μm。且各凸部间的距离为5μm。
接着，在PET板上利用刮条涂布机等以2μm的厚度延伸涂敷以平均粒径为20nm的银纳米粒子为主成分的银糊，通过将铸模10的凸部11侧按压到其上，如图2b所示，得到了对凸部11的前端赋予了银糊13的铸模10。
准备在未图示的玻璃平板上，利用刮条涂布机等以30μm的厚度延长涂敷了成为基板20的聚酰胺酸的器件，如图2c所示，将铸模10的凸部11侧压到其上，在真空下以350℃进行20分钟加热处理。
当在成为常温常压后取下铸模10时，如图2d所示，得到了在聚酰亚胺化的基板20的表面转印了铸模10的凸部11的形状作为凹部31的树脂成形品30。在转印形成的凹部31的底部，银糊中的铜纳米粒子烧结而连续的银薄膜作为导电材料层(铜薄膜)13被转印。而且，通过在真空环境下进行，还促进了溶媒从银糊的脱离。
将树脂成形品30浸渍到硫酸铜镀浴中，进行20分钟的电解镀处理。该过程中，以导电材料层13为核，在凹部31内析出镀浴中的铜离子，在凹部31内填充形成所希望的铜布线32，完成了本发明的电路基板35。
(实施方式3)
虽然未图示，但作为铸模10的素材，采用一面为平坦面的石英板，与实施方式2相同，形成了宽度50μm、高度50μm的凸部。各凸部间的距离为10μm。
接着，通过在PET板上利用刮条涂布机等以5μm的厚度延长涂敷以平均粒径为5nm的银纳米离子为主成分的银糊，并将铸模10的凸部11侧压到其上，由此得到了对凸部11的前端赋予了银糊的铸模10。
在玻璃平板上放置厚度为80μm的聚碳酸酯树脂薄膜，将上述铸模10的凸部11侧压到其上，在真空下以170℃进行10分钟加热处理。
当在成为常温常压后取下铸模10时，得到了在作为聚碳酸酯树脂薄膜的基板20的表面上，转印了铸模10的凸部11的形状作为凹部31的树脂成形品30。在被转印形成的凹部31的底部，转印有银糊中的铜纳米粒子烧结而连续的厚度为2μm的银薄膜作为导电材料层(铜薄膜)13。而且，通过在真空环境下进行，还促进了溶媒从银糊的脱离。
与实施方式2相同，将树脂成形品30浸渍到硫酸铜镀浴中，进行20分钟的电解镀处理。该过程中，以导电材料层13为核，在凹部31内析出镀浴中的铜离子，在凹部31内填充形成所希望的铜布线32，完成了本发明的电路基板35。
如上述实施方式1、2、3所例示，在本发明的电路基板35中，由于在基板20侧形成了与铸模10上所形成的凸部11的形状对应的凹部31，所以可通过将凸部11成形为怎样的高度，来任意选择在凹部31内形成的金属布线32的纵横比。通过在电流密度高的地方形成高纵横比的金属布线，能够一边维持高绝缘性，一边使邻接的金属布线间的距离接近，从而可容易地形成具有高密度微细电路图案的电路基板35。在制造时，也只进行铸模的压接和镀覆处理，因此能以很少的工序进行制造。
根据上述凹部31的宽度和深度，经过一定时间后形成的金属膜的厚度不同。可能发生在一部分的凹部31中未形成所希望厚度的金属膜的状态下，在其他凹部31中超过基板20的表面地析出金属的情况。即使在那样的情况下，也可通过最后对基板表面进行抛光等的方法，形成没有短路的高密度电路基板。
即使不采取电解镀处理而进行无电解镀处理，也能够形成电路基板。在无电解镀处理的情况下，导电材料层也和电解镀处理的情况相同。

Claims (5)

1.一种电路基板的制造方法，用于制造在基板表面具备所希望的金属布线的电路基板，其特征在于，至少包含以下工序：
利用表面具有与电路图案对应的一部分的高度与其他部分的高度不同的凸部的铸模，仅对该铸模的所述凸部前端赋予由金属糊或树脂酸盐糊构成的导电材料层的工序；
将所述凸部前端被赋予了导电材料层的铸模压接到所述基板表面，与所述凸部形状一起，将所述导电材料层转印到基板表面的工序；及
将被转印的所述导电材料层作为基材，在转印而成的凹部内形成金属布线的工序。
2.根据权利要求1所述的电路基板的制造方法，其特征在于，
作为所述铸模的素材，采用玻璃、硅、石英、不锈钢、树脂、金属中的任意一个。
3.根据权利要求1所述的电路基板的制造方法，其特征在于，
作为所述基板的素材，采用树脂材料。
4.根据权利要求1～3中任意一项所述的电路基板的制造方法，其特征在于，
通过无电解镀处理或电解镀处理，以所述导电材料层为核，在所述凹部析出金属膜，来进行以被转印的所述导电材料层为基材而形成金属布线的工序。
5.一种电路基板，其特征在于，
在基板表面形成有与电路图案对应的一部分的高度与其他部分的高度不同的凹部，仅在该凹部底面形成有由金属糊或树脂酸盐糊构成的导电材料层，且在所述凹部内，形成有通过无电解镀处理或电解镀处理，以所述导电材料层为核而析出的金属膜所构成的金属布线。
CN2008800021725A 2007-02-28 2008-02-27 电路基板及其制造方法 Expired - Fee Related CN101578928B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007049447A JP4697156B2 (ja) 2007-02-28 2007-02-28 回路基板の製造方法
JP049447/2007 2007-02-28
PCT/JP2008/053900 WO2008105561A1 (ja) 2007-02-28 2008-02-27 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101578928A CN101578928A (zh) 2009-11-11
CN101578928B true CN101578928B (zh) 2011-11-30

Family

ID=39721381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800021725A Expired - Fee Related CN101578928B (zh) 2007-02-28 2008-02-27 电路基板及其制造方法

Country Status (6)

Country Link
US (1) US8261437B2 (zh)
JP (1) JP4697156B2 (zh)
KR (1) KR101038351B1 (zh)
CN (1) CN101578928B (zh)
DE (1) DE112008000485T5 (zh)
WO (1) WO2008105561A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178958B2 (en) * 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
JP5214232B2 (ja) * 2007-12-20 2013-06-19 Ａｓｔｉ株式会社 プラスチック製微細構造体製造方法
JP5096223B2 (ja) * 2008-05-08 2012-12-12 日東電工株式会社 配線回路基板の製造方法
TWI524984B (zh) * 2008-10-09 2016-03-11 科學技術研究社 金屬覆蓋基材壓印及其形成方法
KR20110038521A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101039330B1 (ko) 2009-10-19 2011-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP2011100796A (ja) * 2009-11-04 2011-05-19 Panasonic Electric Works Co Ltd 回路基板
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
DE102010015659A1 (de) * 2010-04-20 2011-10-20 Giesecke & Devrient Gmbh Transferverfahren zur Herstellung von Leiterstrukturen mittels Nanotinten
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
CN102168844A (zh) * 2011-01-13 2011-08-31 江苏永兴多媒体有限公司 采用印刷线路的led灯板及其生产方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
JP5406241B2 (ja) * 2011-04-19 2014-02-05 株式会社フジクラ 配線板の製造方法
JPWO2013121773A1 (ja) * 2012-02-16 2015-05-11 日本電気株式会社 配線構造体およびその製造方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US8828503B1 (en) * 2013-02-28 2014-09-09 Eastman Kodak Company Making multi-layer micro-wire structure
CN108475659A (zh) * 2016-04-13 2018-08-31 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
JP7138947B2 (ja) 2017-10-19 2022-09-20 国立大学法人九州大学 めっき方法、気泡噴出部材、めっき装置、および、デバイス
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
CN111954594A (zh) * 2018-03-30 2020-11-17 大日本印刷株式会社 装饰材料、装饰材料的制造方法
JP7077261B2 (ja) * 2019-03-26 2022-05-30 三菱製紙株式会社 転写用基材
EP3815926A4 (en) * 2018-05-25 2022-03-09 Mitsubishi Paper Mills Limited PROCESS FOR MANUFACTURING OBJECT WITH TRANSFERRED PATTERN
JP2019206164A (ja) * 2018-05-25 2019-12-05 三菱製紙株式会社 パターン転写物の製造方法
JP7144229B2 (ja) * 2018-07-24 2022-09-29 三菱製紙株式会社 金属調パターン転写物の製造方法
JP2020029020A (ja) * 2018-08-22 2020-02-27 三菱製紙株式会社 パターン転写物の製造方法
JP2022531873A (ja) * 2019-05-06 2022-07-12 スリーエム イノベイティブ プロパティズ カンパニー パターン化された導電性物品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (zh) * 1972-03-06 1973-11-28
JPS6018554B2 (ja) * 1976-04-23 1985-05-10 大日本印刷株式会社 エンボス型押印刷法
JPS54121811A (en) * 1978-03-14 1979-09-21 Toyo Shigyo Kk Method of embossed printing
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
JPS60502233A (ja) * 1983-09-21 1985-12-19 アライド　コ−ポレイシヨン プリント板の製造方法
JPS60164392A (ja) 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JPH05129759A (ja) * 1991-11-07 1993-05-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法
JP3705340B2 (ja) * 2000-04-10 2005-10-12 凸版印刷株式会社 厚膜パターン形成用凸版、これを用いた厚膜パターン形成方法、および厚膜パターン形成用凸版の製造方法
JP4408177B2 (ja) * 2000-12-14 2010-02-03 大日本印刷株式会社 パターン形成体の製造方法
SG108820A1 (en) 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
JP2006188054A (ja) * 2002-08-29 2006-07-20 Toppan Printing Co Ltd パターン形成装置
JP4144299B2 (ja) * 2002-08-30 2008-09-03 凸版印刷株式会社 被転写物及び厚膜パターンの製造方法
JP2004270021A (ja) 2003-03-11 2004-09-30 Ritsumeikan 微細金属構造体の製造方法
US7013562B2 (en) 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP3749950B2 (ja) * 2003-08-14 2006-03-01 国立大学法人名古屋大学 マイクロパターンの形成方法、マイクロパターン、マイクロパターン転写形成用モールドの作製方法、及びマイクロパターン転写形成用モールド
JP2005340432A (ja) * 2004-05-26 2005-12-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4789443B2 (ja) * 2004-08-26 2011-10-12 京セラ株式会社 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP4792353B2 (ja) * 2005-09-15 2011-10-12 富士フイルム株式会社 配線基板の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP昭60-164392A 1985.08.27
JP特开2005-340432A 2005.12.08

Also Published As

Publication number Publication date
KR101038351B1 (ko) 2011-06-01
KR20090115223A (ko) 2009-11-04
US8261437B2 (en) 2012-09-11
JP4697156B2 (ja) 2011-06-08
US20100270057A1 (en) 2010-10-28
CN101578928A (zh) 2009-11-11
DE112008000485T5 (de) 2010-01-28
JP2008218459A (ja) 2008-09-18
WO2008105561A1 (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101578928B (zh) 电路基板及其制造方法
CN101262743B (zh) 形成光刻胶层压基板、电镀绝缘基板、电路板金属层表面处理及制造多层陶瓷电容器的方法
CN1829999A (zh) 射频识别器件及制造方法
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
EP1426978A1 (en) CONDUCTIVE PASTE AND CONDUCTIVE FILM USING IT, PLATING METHOD AND PRODUCTION METHOD FOR FINE METAL COMPONENT
KR20070037323A (ko) 배선 기판의 제조 방법 및 배선 기판
JP5096223B2 (ja) 配線回路基板の製造方法
JP6376637B2 (ja) 立体配線基板の製造方法
CN105870026A (zh) 载体、其制造方法及使用载体制造无芯封装基板的方法
KR100691336B1 (ko) 빌드업 방식에 의한 연성 반도체기판의 제조방법
CN101489356B (zh) 电路板及其制作方法
CN113812217A (zh) 布线电路基板
CN1993021A (zh) 用于制造配线基板的方法
CN113811081B (zh) 布线基板的制造方法
US10396469B1 (en) Method for manufacturing three-dimensional electronic circuit
CN109315069B (zh) 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
US20140287202A1 (en) Transfer mold manufacturing method, transfer mold manufactured thereby, and component produced by the transfer mold
JP4737092B2 (ja) 成形加工用回路基板とこれを用いて得られた立体回路
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP2005340432A (ja) 配線基板の製造方法
JP2009266957A (ja) 配線基板とその製造方法
KR101096942B1 (ko) 자성체의 제조 방법
KR20090031642A (ko) 연마 이방성도전필름과 이를 위한 도전박막, 입자, 쉬트 및제조방법
CN100530550C (zh) 电极以及其形成方法
JP2004259731A (ja) 回路基板製作方法及び回路基板製作用治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

Termination date: 20160227