CN108475659A

CN108475659A - 具有大深宽比嵌入式金属线的转接板及其制造方法

Info

Publication number: CN108475659A
Application number: CN201680058415.1A
Authority: CN
Inventors: 方向明; 伍荣翔; 单建安
Original assignee: Shenzhen Coileasy Technologies Co ltd
Current assignee: Shenzhen Coileasy Technologies Co ltd
Priority date: 2016-04-13
Filing date: 2016-04-13
Publication date: 2018-08-31
Also published as: WO2017177388A1

Abstract

一种具有大深宽比嵌入式金属线的转接板及其制造方法，该转接板(700)的金属线(722,724)嵌入设置在衬底(710)内，金属线的深度与宽度的比值不小于1。转接板的制造方法包括对转接板的衬底(1301)进行单面刻蚀，先刻蚀填充金属导电体的孔，然后再同时刻蚀填充金属导电体的孔(1316)和金属线的槽(1317)。在转接板衬底中嵌入大深宽比的金属线，在不增加金属线宽度的条件下，保持高的金属线布线密度，减小金属线的寄生电阻和寄生电感，提高转接板的功率传输效率和信号传输带宽，用单面工艺方法制造大深宽比嵌入式金属线和通孔，工艺简单，成本低。

Description

具有大深宽比嵌入式金属线的转接板及其制造方法技术领域

[0001] 本发明涉及一种集成电路及其制造方法，特别是一种集成电路的转接板及其制造方法。

背景技术

[0002] 随着集成电路制造技术的发展，晶体管的特征尺寸（feature size) 不断缩小，幵关速度不断增加。因此，集成电路芯片之间互联（interconnection) 与封装（p ackage) 的要求也随之不断提高。首先，封装必须能够提供高密度的金属布线（ layout) ，为不同集成电路芯片间数据、信号和功率的传输提供足够的通道。其次，封装需要减小由于互联引入的寄生参数（parasitic parameters) ，提高集成电路芯片间传输数据、信号和功率的效率（efficiency) 及带宽（bandwidth) 。

[0003] 硅转接板（silicon interposer) 部分解决了布线密度和寄生参数的问题。首先，基于硅材料的生产工艺和设备完善，后段工艺（back end of line, BEOL) 中可以实现很小的金属线宽（line width) 。这些成熟的工艺可以用于加工（fabricate) 精细（fine pitch) 的硅转接板金属再分布层（redistribution layer, RDL) ，从而提高布线密度。另一方面，互联的集成电路芯片通常通过倒装芯片（flip-chip) 直接和硅转接板连接，而硅转接板经过硅通孔（through-silicon- via, TSV) 与其他封装基板（package substrate) 连接。由于消除了引线框（lead frame) 和键合线 (bonding wire) 引入的寄生参数，提高了信号传输的带宽。

[0004] 尽管硅转接板消除了引线框和键合线弓 I入的寄生参数，但是硅转接板上的金属再分布层引入了新的寄生参数。使用更宽的金属互联线可以降低硅转接板引入的寄生参数，但是提高金属层的布线密度却要求使用更窄更细的金属线。因此，现有技术的硅转接板无法同吋降低寄生参数和提高金属层的布线密度。

[0005] 如图 1所示，现有技术的一转接板 100包含有衬底（substrate) 110、衬底的正面金属互联层 120和衬底的背面金属互联层 130。衬底 110为半导体材料例如硅、玻璃或陶瓷。衬底 110包含有多个导电通孔 111。导电通孔 111由衬底 110的孔内填充的金属 112和金属外的绝缘层 113组成。导电通孔 111实现了正面金属互联层（金属导线） 120与背面金属互联层 130的电连接。正面金属互联层 120由绝缘材料 121，分布在绝缘材料中的金属导线层 122、 124，以及电连接不同金属导线层之间的导电孔 123组成。导电孔为绝缘材料中的金属线。图 1中用两层金属导线用于解释现有技术，实际使用中金属导线的层数可以随需要增加或减少。正面金属互联层 120通常还包含与上层金属导线连接的凸块（bump) 125和凸块（bump ) 125上端部的焊接材料（soldering material) 126，用于实现转接板 100与其他集成电路的倒装芯片焊接,如果使用直接接合技术（Direct Bonding) ，则不需要焊接材料 126。凸块 125的间距通常比较小，可以与集成电路表面密集的端口实现电连接。背面金属互联层 130由绝缘层 131、绝缘层 131中的金属导线层 132和金属导线层 132底部的焊球 133组成。转接板 100通过焊球 133焊接在其他封装基板上。底部焊球 133的间距通常较大，便于与线宽较大的封装基板实现可靠的电连接。

如图 2所示，现有技术的另一转接板 200包含有衬底 210、衬底的正面金属互联层 220和衬底的背面金属互联层 230。与图 1中公幵的现有技术结构的不同之处为: 转接板 200的正面金属互联层 220包含有形成于衬底 210表面的浅槽（shallow trench) 221，金属线 223形成于浅槽 221中。金属线 223通过绝缘层 222与衬底 210 隔离（isolate) ，通过导电孔 224与正面金属互联层 220中的其他金属线 225形成电连接。浅槽 221的深度很小，从而保证在形成浅槽 221之后表面仍然足够平整可以进行光刻胶的旋涂，为加工通孔 212的图形进行光刻。除此之外，对比文件 1中的浅槽 221和导电通孔 211共用铜电镀和平坦化工艺，从而达到简化制造工艺的技术效果。

在对比文件 1 Application of Silicon Interposer for 3D-Integration硅转接板在三维集成中的应用中，第 5-9页， 2011年 10月（SEMICON Europa, Messe Dresden, Germany),使用浅沟槽来保证形成沟槽后表面仍然足够平整可以进行光刻胶的旋涂加工通孔图形。该结构的另一个优点是浅槽和通孔共用铜电镀和平坦化工艺，从而简化制造工艺。但浅槽限制了其深宽比,无法提高达到减小金属线阻抗的目的。 [0008] 在对比文件 2 US7932179B2中，沟槽形成于衬底背面且被绝缘材料填满，而金属线形成于沟槽中的绝缘材料之上。

[0009] 在对比文件 3 US7812461中，沟槽（trench) 内包含立柱（stud) ，且该立柱从沟槽底部突出（protruding) 。另一方面，沟槽中的金属只是覆盖在沟槽表面而非将沟槽填充。

[0010] 在对比文件 4 US20090152743A1中，沟槽位于衬底表面的介质层中。

[0011] 随着集成电路芯片对转接板正面金属互联层布线密度的要求越来越高，金属线的宽度会越来越窄。无论是形成于绝缘层 121中的金属线 122、 124，还是形成于衬底表面浅槽 221中的金属线 223，它们引入的寄生电阻和寄生电感都将随着金属线宽度的减小而显著增大。寄生电阻越大，通过金属互联层传输功率的效率就越低，还会因为寄生电阻上的阻性压降（IR voltage drop) 导致供电电压波动；而寄生电感越大，通过金属互联层传输信号的带宽就越低。

技术问题

[0012] 本发明的目的是提供一种具有大深宽比嵌入式金属线的转接板及其制造方法，要解决的技术问题是同吋降低转接板上金属线的寄生参数和提高金属层的布线密度。

问题的解决方案

技术解决方案

[0013] 本发明采用以下技术方案:一种具有大深宽比嵌入式金属线的转接板，在转接板的衬底上设有金属线，所述金属线嵌入设置在衬底内，所述嵌入设置的金属线的深度与宽度的比值不小于 1。

[0014] 本发明的嵌入设置的金属线的深度与宽度的比值为: 2≤深度与宽度的比值≤20

[0015] 本发明的嵌入设置的金属线的深度与宽度的比值为：深度与宽度的比值 >3。

[0016] 本发明的嵌入设置的金属线的深度与宽度的比值为： 5≤深度与宽度的比值 ≤10。

[0017] 本发明的嵌入设置的金属线的深度与宽度的比值为 10。

[0018] 本发明的金属线嵌入设置在衬底的第一表面内。 [0019] 本发明的嵌入设置在衬底的第一表面内的金属线经第三通孔实现与衬底的第二表面电连接，所述通孔为在孔中填充有金属的导电体。

[0020] 本发明的金属线嵌入设置在衬底的第二表面内。

[0021] 本发明的嵌入设置在衬底的第二表面内的金属线经第四通孔和第五通孔实现与衬底的第一表面电连接，所述通孔为在孔中填充有金属的导电体。

[0022] 一种具有大深宽比嵌入式金属线的转接板的制造方法,对转接板的衬底进行刻蚀形成填充金属导电体的孔和嵌入设置在衬底的金属线的槽，然后进行金属填充，所述刻蚀在衬底的单面进行，先刻蚀填充金属导电体的孔，深度为填充金属导电体的孔的深度减去填充金属线的槽的深度，然后再同吋刻蚀填充金属导电体的孔和金属线的槽，深度为嵌入式金属线的深度。

发明的有益效果

有益效果

[0023] 本发明与现有技术相比，通过在转接板衬底中嵌入大深宽比的金属线，在不增加金属线宽度的条件下，保持高的金属线布线密度，减小金属线的寄生电阻和寄生电感，提高转接板的功率传输效率和信号传输带宽，采用单面工艺方法制造大深宽比嵌入式金属线和通孔，工艺简单，成本低。

对附图的简要说明

附图说明

[0024] 图 1是现有技术的转接板结构示意图（一）。

[0025] 图 2是现有技术的转接板结构示意图（二）。

[0026] 图 3-1是转接板衬底的金属线设置说明示意图。

[0027] 图 3-2是嵌入式金属线深宽比与寄生电阻和寄生电感的关系曲线图。

[0028] 图 4-1是转接板作为配电网络的应用电路图。

[0029] 图 4-2是配电网络金属线的等效寄生电阻和寄生电感电路图。

[0030] 图 5是配电网络阻抗和频率关系的对数坐标图。

[0031] 图 6是本发明实施例 1的结构示意图。

[0032] 图 7是图 6的 A- A剖视图。

[0033] 图 8是本发明实施例 2的结构示意图。 [0034] 图 9是图 8的 B-B剖视图。

[0035] 图 10是本发明的应用连接示意图。

[0036] 图 11是本发明实施例 3的结构示意图。

[0037] 图 12是图 11的 C-C剖视图。

[0038] 图 13-1是本发明方法步骤一的示意图。

[0039] 图 13-2是本发明方法步骤二的示意图。

[0040] 图 13-3是本发明方法步骤三的示意图。

[0041] 图 13-4是本发明方法步骤四的示意图。

[0042] 图 13-5是本发明方法步骤五的示意图。

[0043] 图 13-6是本发明方法步骤六的示意图。

[0044] 图 13-7是本发明方法步骤七的示意图。

[0045] 图 13-7是本发明方法步骤八的示意图。

本发明的最佳实施方式

[0046] 对比例，采用 10mm X 10mm的硅转接板，厚度为 ΙΟΟ μηι, 第一表面包含有金属线（金属互联线），通过倒装芯片方式连接在转接板上的芯片。其中一条金属线用于给芯片供电，长度为 5mm。由于其他用于信号而非供电的金属线占据了转接板第一表面的很多面积，该供电金属线的宽度仅能达到 5um。使用现有技术的片上铜金属线或浅沟槽铜金属线，厚度为 2.5um，深宽比为 0.5。这样金属线直流电阻高达 6.8Ω，按 John Ardizzoni约翰 ·阿尔迪佐尼， A Practical Guide to

High-Speed Printed-Circuit-Board Layout高速印刷电路板设计实用指南第 3页， 2005 年 9月, (Analog Dialogue, 39-09，参考文献 [1]) 中提供的公式 2计算，其寄生电感为 7.7 nH。

[0047] 实施例 1中，采用 10mm X 10mm的硅转接板，厚度为 100 μηι。与对比例一样，第一表面布满金属互联线，导致用于芯片供电的金属线宽度只有 5μηι。在实施例 1中，采用具有 10的大深宽比嵌入式金属线，嵌入式金属线的深度为 50μηι，是硅转接板厚度的一半，对硅转接板本身的机械强度影响不大。使用大深宽比嵌入式金属线后，同样是 5mm长的金属互联线，直流电阻减小为 340 ηιΩ,减小了 95% ，根据参考文献 [1]计算的寄生电感减小到 5.7 nH,减小了 26%。

[0048] 实施例 2在实施例 1的基础上增加了连接转接板第一表面和第二表面的通孔，使得具有大深宽比的嵌入式金属线可以与第一表面或第二表面相连的其他电路例如电源实现电连接。金属线部分的直流电阻减小为 340 ηιΩ,减小了 95%，根据参考文献 [1]计算的寄生电感减小到 5.7 ηΗ,减小了 26%。

[0049] 实施例 3在实施例 2的基础上增加了位于转接板第二表面内的大深宽比嵌入式金属线。该嵌入式金属线可以单独使用减小嵌入式金属线的电阻和寄生电感。也可以在第一表面大深宽比嵌入式金属线数量不足的情况下，辅助和补充第一表面嵌入式金属线的功能。金属线部分的直流电阻减小为 340 ηιΩ,减小了 95%，根据参考文献 [1]计算的寄生电感减小到 5.7 ηΗ,减小了 26%。

本发明的实施方式

[0050] 下面结合附图和实施例对本发明作进一步详细说明。如图 3-1所示，转接板设有衬底 310，衬底 310正面上设有正面绝缘层 320，正面绝缘层 320中设有正面金属线 321，衬底 310正面内设置的正面浅槽中的金属线 322，嵌入衬底正面内的大深宽比金属线 (大深宽比嵌入式金属层,大深宽比嵌入式金属线） 312，大深宽比金属线 312与衬底 310之间设有绝缘层 313。减小正面金属线 321、正面浅槽中的金属线 322和大深宽比金属线 312的宽度 ν，可以提高金属线在衬底 310中的布线密度。在现有技术中，由于不同的原因，正面金属线 321和正面浅槽中的金属线 32 2的厚度通常小于或接近于其宽度 ν。

[0051] 正面金属线 321厚度受限的原因根据制造工艺的不同分为两种：

[0052] ( 1) 基于大马士革工艺（damascene process) 制造得到的正面金属线

[0053] 正面绝缘层 320本身很薄，通常只有几微米到十几微米，而正面金属线 321的厚度不能超过正面绝缘层 320的厚度；因此在现有技术中，正面金属线 321的厚度一般都只有几微米。另一方面，正面绝缘层 320通常为二氧化硅或其他电介质，在其表面形成较大深宽比（ /νν) 沟槽的刻蚀方法成本高且不普及。所以正面金属线 321的厚度通常都小于或接近于正面金属线的宽度 ν。

[0054] (2) 基于光刻电铸工艺（LIGA process) 制造得到的正面金属线 [0055] 光刻电铸工艺（LIGA process) ，包含光刻、电镀和铸模（molding) 三个基本步骤。该工艺将图形化的光刻胶用作电镀的模（mold) 。由于光刻胶本身的机械强度（mechanical strength) 远差于硅或氧化硅，从而限制了电镀金属线的深宽比。另外，在衬底表面形成较厚的正面金属线也会给平坦化工艺带来困难。

[0056] 正面浅槽中的金属线 322加工过程中所需要的刻蚀、电镀和平坦化工艺可以与部分硅通孔形成工艺共享，其技术效果是用较低的成本形成一层类似于传统的正面金属线 321的正面浅槽中的金属线 322。所以包括厚度在内的设计参数都以正面金属线 321为参考。另一方面，对比文件 1中公幵的加工工艺要求先形成容纳正面浅槽中的金属线 322的浅槽，再通过涂胶和光刻的手段，形成硅通孔的图形。根据涂胶、光刻的技术手段对衬底表面平整度的要求，也使得容纳金正面浅槽中的属线 322的浅槽不能太深。

[0057] 本发明具有大深宽比嵌入式金属线的转接板，采用嵌入设置在衬底内的嵌入式大深宽比金属线 312，在不增加金属线 312宽度 w的前提下，利用转接板衬底材料的厚度，使大深宽比金属线 312的深度/ z显著的大于金属线的宽度 v。即金属线具有大的深宽比（A/ v) 。实现高密度、低电阻、低电感的金属线布线。

[0058] 以铜金属线为例，寄生电阻的计算公式为：

(1)

[0060] 寄生电感的计算公式:

(2)

[0062] 式 (1)和式 (2)中, 7?是寄生电阻，单位是欧姆（Ω) ， L是寄生电感，单位是纳亨

(ηΗ) ， d、 v和/ _^分别是金属线的长度、宽度和深度，单位是微米（μηι) 。例如，对于长度 d为 5 mm，宽度 v为 5 μηι的金属线，如图 3-2所示，随着深宽比 ( h/w) 增加，金属线的寄生电阻和寄生电感显著减小。对比深宽比为 0.5的金属线与深宽比为 10的嵌入式 (嵌入衬底内)金属线，在保持线宽 w为 5 μηι的条件下，深宽比为 10的嵌入式金属线寄生电阻减小了 20倍，寄生电感降低了 26% (图中用箭头指示了两条曲线分别对应的纵坐标轴)。

[0063] 本发明的转接板采用大深宽比嵌入式金属线（金属层）结构，同吋减小了金属线的电阻和电感，即连线的阻抗（impedance) ，降低了转接板的寄生参数，提高金属层的布线密度，提升了集成电路芯片之间互联***性能。

[0064] 下面以处理器配电网络（Power Distribution Network, PDN) 为例说明减小配电网络电感所带来的技术效果。

[0065] 随着处理器包括现场可编程门阵列 FPGA所使用的晶体管线宽减小和工作频率提高，处理器的工作电压在不断降低以减小晶体管充放电吋的幵关损耗。当晶体管的线宽从 130 nm缩小到 40 nm吋，处理器芯片的工作电压从 1.5

V降低到了 0.9 V。然而，处理器的工作电流通常较大，几安培到几十安培，并且变化很快，如果配电网络的阻抗太大，将引起处理器负载电压的波动。所以对处理器通常设定一个目标阻抗（target impedance) ，作为可以容忍（tolerate) 的阻抗的上限。

[0066] 转接板作为配电网络的一种应用情形如图 4-1所示,转接板 400上接合有电源芯片 411和处理器的负载芯片 412,

转接板上的金属连线 421作为配电网络，电源芯片 411为负载芯片 412供电。如图 4-2所示，配电网络的金属线包含有寄生电阻 431和寄生电感 432，共同决定了配电网络的阻抗。

[0067] 如图 5所示，配电网络阻抗和频率的关系，注意表示阻抗的纵轴和表示频率的横轴都使用了对数坐标（log scale) 。实线 511和 512连接组成的曲线代表不使用大深宽比嵌入式金属层的现有技术的转接板中配电网络的阻抗频率特性（charact eristic of impedance and frequency) 。在较低频率下，配电网络的阻抗由寄生电阻决定（实线 511) 。随着频率的提高，寄生电感的阻抗越来越大，并超过寄生电阻的阻抗，导致曲线上升（实线 512) 。如果转接板的可用面积不足，导致配电网络金属线狭窄，就会造成总阻抗超过负载芯片的目标阻抗 530而导致负载上过大的电压波动。相反，使用大深宽比嵌入式金属层的转接板可以显著的减小配电网络的阻抗。实线 521所表示的低频阻抗显著降低。同吋，由于寄生电感的减小，实线 522所表示的高频阻抗也被降低。其综合效果就是可以在更大的频率范围内满足配电网络阻抗小于目标阻抗 530的要求。

[0068] 实施例 1

[0069] 如图 6所示,本发明的具有大深宽比嵌入式金属线的转接板（转接板） 600，包含有衬底 610，衬底 610上的表面为第一表面 611，衬底 610下的表面为第二表面 6 12。

[0070] 第一表面 611上形成有金属线 621、 623，从第一表面 611延伸进入衬底 610内部的嵌入式金属线 622、 624。嵌入式金属线 622、 624的深度/ z与宽度 w的比值（深宽比）大于等于 1 :

[0071] hl w > \

[0072] 在不小于 1条件下，大深宽比嵌入式金属线的阻抗小于现有转接板金属互联线的阻抗。进一步，深宽比大于 W v > 3)吋，使用大深宽比嵌入式金属线减小金属互联线阻抗的技术效果更加显著。虽然 Α/ ν值越大，降低阻抗的技术效果越显著，但是/ ϊ/ ν值还受限于硅转接板的厚度以及嵌入式金属线的制造工艺。如果 A / v值过大，例如大于 20，那么很难制造出完全无空洞（void-free) 的嵌入式金属线，反而导致嵌入式金属线的阻抗增加。因此，嵌入式金属线深宽比较好的范围是：

[0073] 2≤h/ w <20

[0074] 更好的范围是：

[0075] 5≤h/ w≤l0

[0076] 形成于衬底 610第一表面 611上的金属线 621、 623 , 大深宽比嵌入式金属线 622 、 624可以通过其上设置的第一凸块（bump) 631或第一焊球（solder ball) 632 ，与转接板 600上的其他芯片实现电连接。

[0077] 如图 7所示，转接板 700 (600) 的衬底 710(610)有第一表面 711 (611 ) 和第二表面 712 (612) 。第一表面 711上可以使用现有技术形成第二绝缘层 742和第二绝缘层 742内的金属线 721 (621 ) 、 723 (623) ，为简化图 7中只示出了一层金属线，实际可以包含多层互联金属线。嵌入式金属线 722 (622) 、 724 (624) 从第一表面 711延伸进入衬底 710内部，以导电材料填充满，通过第一绝缘层 741与衬底 710实现绝缘，并与第一表面 711实现平坦化。金属线 721、 723和嵌入式金属线 722、 724可以通过第一凸块 631或第一焊球 732 (632) 与转接板 700上的其他芯片实现电连接。对于电阻率高于 1000 Ω^ηι高阻硅衬底者绝缘材料（例如玻璃）组成的衬底可以不使用第一绝缘层 741、第二绝缘层 742。

[0078] 实施例 2

[0079] 如图 8所示，本发明的具有大深宽比嵌入式金属线的转接板 800 (600) ，包含有衬底 810 (610) ，第一表面 811 (611) ，第二表面 812 (612) 。

[0080] 第一表面 811上形成有金属线 821 (621) 、 823 (623) ，从第一表面 811延伸进入衬底 810内部的嵌入式金属线 822 (622) 、 824 (624) 。嵌入式金属线 822、 8 24的深度/ ζ和宽度 w的比值（深宽比） Α/ ν≥ 1。在综合考虑技术效果和制造难度的因素后，嵌入式金属线深宽比较好的范围是： 2≤/^ ^≤20。

[0081] 转接板 800还包含有第一通孔（through substrate via, TSV) 813、第二通孔 814 和第三通孔 815。第一通孔 813和第二通孔 814实现第一表面 811上的金属线 821与第二表面 812的电连接。第三通孔 815实现嵌入式金属线 824与第二表面 812的电连接。通孔为在孔中填充有金属的导电体。

[0082] 形成于衬底 810第一表面 811上的金属线 821、 823 , 与大深宽比嵌入式金属线 82 2、 824可以通过其上设置的第一凸块（bump) 831 (631) 或第一焊球（solder ball) 832 (632) ，与转接板 800上的其他芯片实现电连接。

[0083] 如图 9所示，转接板 900 (600) 的衬底 910 (610) 有第一表面 911 (611) 和第二表面 912 (612) 。第一表面 911上可以使用现有技术形成第二绝缘层 942 (742 ) 和第二绝缘层 742内的金属线 921 (621) 、 923 (623) 。嵌入式金属线 922 (6 22) 、 924 (624) 从第一表面 911 (611) 延伸进入衬底 910 (610) 内部，以导电材料填充满，通过第一绝缘层 941 (741) 与衬底 910实现绝缘，并与第一表面 911实现平坦化。第二通孔 914 (814) 电连接金属线 921和第二表面 912 (612) ，第三通孔 915 (815) 电连接嵌入式金属线 924 (624) 的底部和第二表面 912。第二表面 912外设有第三绝缘层 943和导电衬垫（pad) 916，导电衬垫 916上形成有第二焊球或第二凸块 951。其他电路器件可以通过第二表面的导电衬垫 916和第二焊球或第二凸块 951与转接板 900实现电连接。对于电阻率高于 1000 Ω^ηι的高阻硅衬底或绝缘材料（例如玻璃）组成的衬底可以不使用第一绝缘层 941 (74 1 ) 、第二绝缘层 942 (742) 和第三绝缘层 943。

[0084] 如图 10所示，具有大深宽比嵌入式金属线的转接板应用吋，转接板的衬底 1010 包含有大深宽比第一嵌入式金属线 1021、第二嵌入式金属线 1022。图 10中的嵌入式金属线的宽度方向为垂直于纸面的方向。第一芯片 1030和第二芯片 1040通过倒装芯片焊接（flip-chip bond) 在转接板上。第一嵌入式金属线 1021连接一芯片内的不同端口，即第一芯片 1030内的两个端口（port) 第一端口 1031和第二端口 1032。第二嵌入式金属线 1022则连接不同芯片内的两个端口，即第一芯片 103 0的第三端口 1033和第二芯片 1040的第一端口 1041。当第一芯片 1030是负载芯片，第二芯片 1040是电源管理芯片或稳压器（voltage regulator) 吋，可以利用大深宽比第二嵌入式金属线 1022低阻抗的特性，向负载芯片 1030传输功率。而对于只是传输信号，而无需传输功率的端口（例如第二芯片 1040的第二端口 1042) 则可以通过表面的金属线 1023与其他端口进行电连接。

[0085] 实施例 3

[0086] 如图 11所示，本发明的具有大深宽比嵌入式金属线的转接板 1100 (600) ，包含有衬底 1110 (610) ，第一表面 1111 (611 ) ，第二表面 1112 (612) 。

[0087] 第一表面 1111上形成有金属线 1121 (621 ) 、 1123 (623) ，从第一表面 1111延伸进入衬底 1110内部的嵌入式金属线 1122 (622) 。嵌入式金属线 1122的深度/ z 和宽度 v的比值（深宽比） h/ _W≥ l。在综合考虑技术效果和制造难度的因素后，嵌入式金属线深宽比较好的范围是： 2≤/^ ^≤20。

[0088] 转接板 1100设有从第二表面 1112延伸进入衬底 1110内部的另一嵌入式金属线 11 24。另一嵌入式金属线 1124的深度 A和宽度 w的比值（深宽比） /z/ vv≥ l。在综合考虑技术效果和制造难度的因素后，嵌入式金属线深宽比较好的范围是： 2≤h I w≤20。另一嵌入式金属线 1124通过第四通孔 1115和第五通孔 1116与衬 1110的第一表面 1111实现电连接。

[0089] 转接板 1100设有的第一通孔（through substrate via, TSV) 1113 (813) 、第二通孔 1114 (814) ，实现第一表面 1111上的金属线 1121与第二表面 1112的电连接 [0090] 第一表面 1111上的金属线 1121、 1123，大深宽比嵌入式金属线 1122，第四通孔 1115可以通过第一凸块 (bump) 1131 (631) 或第一焊球 (solder

ball) 1132 (632) 与转接板上的其他芯片实现电连接。

[0091] 如图 12所示，转接板 1200 (600) 的衬底 1210 (610) 有第一表面 1211 (611) 和第二表面 1212 (612) 。第一表面 1211上可以使用现有技术形成第二绝缘层 12 42 (742) 和第二绝缘层 1242内的金属线 1221 (621) 、 1223 (623) 。嵌入式金属线 1222 (622) 和另一嵌入式金属线 1224 ( 1124) 分别从第一表面 1211 (611 ) 和第二表面 1212 (612) 延伸进入衬底 1210 (610) 内部，以导电材料填充满，通过第一绝缘层 1241 (741) 与衬底 1210 (610) 实现绝缘。嵌入式金属线 122 2与第一表面 1211实现平坦化。第二通孔 1214 (814) 电连接金属线 1221和第二表面 1212 (612) ，第四通孔 1215 ( 1115) 电连接另一嵌入式金属线 1224 ( 1124 ) 的上端部和第一表面 1211。第二表面 1212外设有第三绝缘层 1243 (943) 和导电衬垫（pad) 1216 (916) ，导电衬垫 1216上形成有第二焊球或第二凸块 1251 ( 951) 。其他电路器件可以通过第二表面的导电衬垫 1216和第二焊球或第二凸块 1251与转接板 1200实现电连接。对于电阻率高于 1000 Ω^ηι的高阻硅衬底或绝缘材料（例如玻璃）组成的衬底可以不使用第一绝缘层 1241 (741) 、第二绝缘层 1242 (742) 和第三绝缘层 1243。

[0092] 本发明的具有大深宽比嵌入式金属线的转接板的制造方法,包括以下步骤：

[0093] 一、如图 13-1所示，在衬底 1301上按现有技术形成第一刻蚀掩模（etching mask ) 层 1311。第一刻蚀掩模层是氧化硅或氮化硅介质材料，也可以采用对深反应离子刻蚀具有较高选择比的金属材料，例如铝。第一刻蚀掩模层 1311的厚度要不小于（大于）在衬底中形成大深宽比嵌入式金属线深度 ^所需的掩模层厚度。例如嵌入式金属线的深度/ ^为 60微米，而刻蚀工艺中衬底与第一刻蚀掩模层的选择比为 100: 1，则第一刻蚀掩模层的厚度需要不小于（大于） 0.6微米。

[0094] 二、如图 13-2所示，在第一刻蚀掩模层上按现有技术旋涂光刻胶（spin coating ) 并光刻，形成图形化的光刻胶 1312。光刻胶 1312的图形与嵌入式金属线和通孔的图形对应。 [0095] 三、如图 13-3所示，按现有技术刻蚀第一刻蚀掩模层，形成图形化的第一刻蚀掩模层 1313。之后去除光刻胶 1312。由于图形化的第一刻蚀掩模层 1313的厚度通常较小，所以衬底正面表面仍然保持基本平坦。

[0096] 四、如图 13-4所示，按现有技术形成图形化的第二刻蚀掩模层 1314，其图形与通孔的图形对应。较好为第二刻蚀掩模层 1314采用旋涂并光刻和显影的图形化光刻胶。第二刻蚀掩模层 1314也可以使用氧化硅、氮化硅或对深反应离子刻蚀具有较高选择比的金属材料，例如铝，并通过光刻与刻蚀进行图形化。第二刻蚀掩模层 1314的材料必须与第一刻蚀掩模层 1311的材料不同。其厚度要不小于 (大于）在衬底中形成深度/ ^- /^所需的掩模厚度，即通孔深度/ ^与嵌入式金属线深度/^之差。例如通孔的深度/^为 100微米，嵌入式金属线深度为 60微米，而刻蚀工艺中衬底与第二刻蚀掩模层 1314的选择比为 50: 1，则第二刻蚀掩模层 1314的厚度需要不小于 (大于) 0.8微米。

[0097] 五、如图 13-5所示，以第二刻蚀掩模层 1314对衬底进行刻蚀，可以采用深反应离子刻蚀（Deep Reactive Ion Etching, DRIE) ，用 60 sccm的 C ₄F ₈作钝化层沉积，使用 150 sccm的 SF ₆混合 15 sccm的 0 ₂及10 sccm的 C ₄F ₈

作为刻蚀气体，以 500W的射频功率交替进行吋间周期分别为 15秒和 10秒的刻蚀及钝化步骤，逐步刻蚀沟槽至需要的深度，形成深度为 A ₂- /^，形状与通孔对应的第一沟槽 1315。 ^为嵌入式金属线的深度， /^为通孔的深度，即转接板衬底的厚度。

[0098] 六、如图 13-6所示，按现有技术除第二刻蚀掩模层，暴露第一刻蚀掩模层。由于第二刻蚀掩模层与第一刻蚀掩模层采用的材料不同，所以可以容易的使用干法或湿法刻蚀去除第二刻蚀掩模层 1314而不过度消耗第一刻蚀掩模层的厚度。例如，当第二刻蚀掩模层是光刻胶而第一刻蚀掩模层是氧化硅吋，可以使用氧等离子体灰化（0 ₂ plasma ashing) 去除光刻胶而不损伤氧化硅。

[0099] 七、如图 13-7所示，以第一刻蚀掩模层继续对衬底进行刻蚀，可以采用深反应离子刻蚀（Deep Reactive Ion Etching, DRIE) ，用 60 sccm的 C ₄F ₈作钝化层沉积，使用 150 sccm的 SF ₆混合 15 sccm的 0 ₂及 10 sccm的 C ₄F ₈

作为刻蚀气体，以 500W的射频功率交替进行吋间周期分别为 15秒和 10秒的刻蚀及钝化步骤，逐步刻蚀沟槽至需要的深度，刻蚀深度为。该步骤结束后第一沟槽 1315处刻蚀深度达到 A ₂，形成通孔 1316，嵌入式金属线 1317处的深度达到 h , , 形成第二沟槽 1317。

[0100] 八、如图 13-8所示，在通孔 1316侧壁、第二沟槽 1317侧壁和衬底表面形成绝缘层 1318，采用化学气相沉积、物理气相沉积或热氧化形成 0.1-4um的氧化硅。之后按现有技术方法，例如电镀，用金属填充通孔 1316和第二沟槽 1317。形成在通孔中填充有金属的导电体（通孔）和大深宽比嵌入式金属线。

[0101] 本发明的转接板同吋包含有大深宽比嵌入式金属线和通孔,使用单面（single side) 工艺,在衬底的单面进行刻蚀、金属填充和与刻蚀及金属填充相关的加工工艺,实现低成本制造大深宽比嵌入式金属线和通孔，避免了衬底大深宽比沟槽给涂胶 (photoresist coating) 和光亥 lj (photolithography) 带来的困难。

工业实用性

[0102] 实施例 1-3中的转接板，在第一表面或第二表面未被大深宽比嵌入式金属线占据的区域，即半导体衬底中可以包含其他有源器件（active components) ，无源器件（passive components) ，或有源器件与无源器件的组合，例如集成电路。

Claims

权利要求书

一种具有大深宽比嵌入式金属线的转接板,在转接板的衬底上设有金属线，其特征在于：所述金属线嵌入设置在衬底内，所述嵌入设置的金属线的深度与宽度的比值不小于 1。

根据权利要求 1所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置的金属线的深度与宽度的比值为: 2≤深度与宽度的比值≤20。

根据权利要求 2所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置的金属线的深度与宽度的比值为：深度与宽度的比值>3。

根据权利要求 3所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置的金属线的深度与宽度的比值为： 5≤深度与宽度的比值≤10。

根据权利要求 4所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置的金属线的深度与宽度的比值为 10。

根据权利要求 1所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述金属线嵌入设置在衬底的第一表面内。

根据权利要求 6所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置在衬底的第一表面内的金属线经第三通孔实现与衬底的第二表面电连接，所述通孔为在孔中填充有金属的导电体。根据权利要求 1所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述金属线嵌入设置在衬底的第二表面内。

根据权利要求 7所述的具有大深宽比嵌入式金属线的转接板,其特征在于：所述嵌入设置在衬底的第二表面内的金属线经第四通孔和第五通孔实现与衬底的第一表面电连接，所述通孔为在孔中填充有金属的导电体。

一种具有大深宽比嵌入式金属线的转接板的制造方法,对转接板的衬底进行刻蚀形成填充金属导电体的孔和嵌入设置在衬底的金属线的槽，然后进行金属填充，其特征在于:所述刻蚀在衬底的单面进行，先刻蚀填充金属导电体的孔，深度为填充金属导电体的孔的深度减去填充金属线的槽的深度，然后再同吋刻蚀填充金属导电体的孔和金属线的槽，深度为嵌入式金属线的深度。