KR102042822B1 - 전자회로 및 그 제조방법 - Google Patents

전자회로 및 그 제조방법 Download PDF

Info

Publication number
KR102042822B1
KR102042822B1 KR1020120105893A KR20120105893A KR102042822B1 KR 102042822 B1 KR102042822 B1 KR 102042822B1 KR 1020120105893 A KR1020120105893 A KR 1020120105893A KR 20120105893 A KR20120105893 A KR 20120105893A KR 102042822 B1 KR102042822 B1 KR 102042822B1
Authority
KR
South Korea
Prior art keywords
substrate
region
forming
wiring
photoresist layer
Prior art date
Application number
KR1020120105893A
Other languages
English (en)
Other versions
KR20140039572A (ko
Inventor
박찬우
구재본
임상철
오지영
정순원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120105893A priority Critical patent/KR102042822B1/ko
Priority to US13/772,288 priority patent/US9807886B2/en
Publication of KR20140039572A publication Critical patent/KR20140039572A/ko
Application granted granted Critical
Publication of KR102042822B1 publication Critical patent/KR102042822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

본 발명의 일 실시예에 따른 전자회로는 편평한 소자영역 및 굴곡진 배선영역을 가지는 기판을 포함할 수 있다. 도전배선은 배선영역 상의 요철부를 따라 연장되며 굴곡질 수 있다. 요철부 및 도전배선은 물결형상을 가질 수 있다. 외부에서 전자회로에 가해지는 힘은 요철부 및 도전배선에 의하여 수용될 수 있다. 전자소자는 외부의 힘에 의하여 영향을 받지 않을 수 있다. 이에 따라, 전자회로의 기능을 유지할 수 있다. 본 발명에 따른 전자회로의 제조방법은 배선영역 및 소자영역의 면적 및 위치를 용이하게 조절할 수 있다. 또한 요철부의 구조와 형태도 제어할 수 있다. 즉 요철부의 물결형상의 진폭, 주기, 및/또는 방향성을 제어할 수 있다. 본 발명의 전자회로 제조방법은 대면적 적용이 가능하며, 신뢰성이 향상될 수 있다.

Description

전자회로 및 그 제조방법{An electronic circuit and method for fabricating the same}
본 발명은 전자회로 및 그 제조방법에 관한 것으로, 보다 구체적으로는 신축성 전자회로 및 그 제조방법에 관한 것이다.
최근, 멀티미디어의 발달과 함께 신축성(stretchable) 전자회로의 중요성이 증대되고 있다. 신축성 전자회로는 로봇용 센서 피부, 웨어러블(wearable) 통신 소자, 인체내장/부착형 바이오 소자, 및/또는 차세대 디스플레이 등 다양한 분야에 응용될 수 있다. 이에 따라, 유기 발광 표시 장치(organic light emitting display: OLED), 액정 표시 장치(liquid crystal display: LCD), 전기영동장치(Electrophoretic display: EPD), 플라스마 디스플레이 패널(plasma display panel: PDP), 박막 트랜지스터(thin-film transistor: TFT), 마이크로프로세서(microprocessor), 램(Random access memory: RAM) 등을 신축성 있는 기판 상에 만드는 것이 요구되고 있다. 신축성 전자회로는 외부에서 작용하는 힘에 의해 기판이 확장/수축되더라도 전기적인 기능을 유지해야한다.
본 발명의 해결하고자 하는 일 기술적 과제는 외부에서 작용하는 힘을 수용하면서 회로기능을 유지하는 전자회로에 관한 것이다.
본 발명의 해결하고자 하는 다른 기술적 과제는 대면적 적용이 가능하며 신뢰성을 가지는 전자회로의 제조방법에 관한 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 전자회로 및 그 제조방법에 관한 것이다. 일 실시예에 따르면, 전자회로는 소자영역 및 배선영역을 포함하는 기판, 상기 소자 영역 상에 배치된 전자소자, 상기 배선영역 상에 배치되어 상기 전자소자들을 전기적으로 연결시키는 도전배선, 및 상기 기판 상의 캐핑층을 포함하되, 상기 소자영역은 편평하고, 상기 배선영역은 요철부를 가질 수 있다.
일 실시예에 따르면, 상기 요철부는 요부 및 철부를 포함하고, 상기 요부 및 상기 철부는 라운드 형태를 포함할 수 있다.
일 실시예에 따르면, 상기 요부는 상기 소자영역과 같거나 더 낮은 높이를 가지고, 상기 철부는 상기 요부보다 높은 높이를 가질 수 있다.
일 실시예에 따르면, 상기 도전배선은 상기 요철부를 따라 연장되며, 물결형상의 굴곡을 가질 수 있다.
일 실시예에 따르면, 상기 요철부는 일 방향으로 파동이 진행하는 물결형태, 일 방향 및 상기 일 방향에 직교하는 타 방향으로 파동이 진행하는 물결형태, 파동이 지그재그로 진행하는 물결형태, 또는 파동이 불규칙한 방향으로 진행하는 물결형태를 가질 수 있다.
일 실시예에 따르면, 상기 기판 및 상기 캐핑층은 탄성중합체 물질을 포함할 수 있다.
일 실시예에 따르면, 전자회로 제조방법은 배선영역 및 소자영역을 포함하는 기판을 제공하는 것, 상기 배선영역 상에 도전배선을 형성하고, 상기 소자영역 상에 전자소자를 형성하는 것, 및 상기 기판 상에 캐핑층을 형성하는 것을 포함하되, 상기 배선영역은 요철부를 가지며, 상기 소자영역은 편평할 수 있다.
일 실시예에 따르면, 상기 기판을 제공하는 것은 제1 영역 및 제2 영역을 포함하는 포토레지스트층이 도포된 모기판을 제공하는 것, 그레이스케일 포토마스크를 사용하여 상기 제1 영역 상에 물결모양의 패턴을 형성하는 것, 상기 포토레지스트층 상에 탄성중합체를 도포하여 상기 기판을 형성하는 것, 및 상기 모기판 및 상기 포토레지스트층으로부터 상기 기판을 분리하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 영역은 상기 기판의 상기 배선영역과 대응되는 위치 및 반전된 구조를 가지고, 상기 제2 영역은 상기 기판의 상기 소자영역과 대응되는 위치 및 반전된 구조를 가지는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 기판을 제공하는 것은 광개시제가 포함된 탄성중합체를 모기판 상에 도포하여 상기 기판을 형성하는 것, 및 그레이 스케일 포토마스크를 사용하여 상기 요철부를 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 캐핑층을 형성한 후, 상기 기판을 상기 모기판으로부터 분리하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 요철부를 형성하는 것은 상기 기판을 패터닝하여 상기 배선영역 상에 물결형상의 굴곡을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 기판을 제공하는 것은 모기판 상에 제1 영역 및 제2 영역을 포함하는 포토레지스트층을 형성하는 것, 상기 제1 영역 상에 각진 형태의 패턴을 형성하는 것, 상기 포토레지스트층을 리플로우하여 라운드진 패턴을 형성하는 것, 상기 포토레지스트층 상에 탄성중합체를 도포하여 상기 기판을 형성하는 것, 및 상기 모기판 및 상기 포토레지스트층으로부터 상기 기판을 분리하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 라운드진 패턴을 형성하는 것은 상기 요철부와 반전된 구조를 이루는 패턴을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 전자회로 제조방법은 모기판 상에 제1 영역 및 제2 영역을 포함하는 포토레지스트층을 형성하는 것, 상기 제1 영역 상에 물결 형상의 굴곡부를 형성하는 것, 및 상기 포토레지스트층 상에 탄성중합체를 도포하여, 요철부를 가지는 배선영역 및 편평한 소자영역을 포함하는 기판을 형성하는 것, 상기 기판의 배선영역 상에 도전배선을 형성하고, 상기 기판의 소자영역 상에 전자소자를 형성하는 것, 상기 기판 상에 캐핑층을 형성하는 것, 및 상기 기판을 상기 포토레지스트 층으로부터 분리하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 요철부는 상기 굴곡부를 따라 연장될 수 있다.
일 실시예에 따르면, 상기 굴곡부를 형성하는 것은 상기 제1 영역 상에 각진 형태의 패턴을 형성하는 것, 및 상기 포토레지스트층을 리플로우하여 라운드 진 형태의 패턴을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 굴곡부를 형성하는 것은 그레이스케일 포토마스크를 사용하여 상기 제1 영역 상에 상기 물결모양의 패턴을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 기판을 분리한 후, 상기 캐핑층과 이격되며 마주하는 보조기판을 형성하는 것을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 전자회로는 편평한 소자영역 및 굴곡진 배선영역을 가지는 기판을 포함할 수 있다. 요철부가 배선영역 상에 제공될 수 있다. 전자소자가 소자영역 상에 제공되고, 도전배선이 배선영역 상에 제공될 수 있다. 요철부 및 도전배선은 물결형상을 가질 수 있다. 외부에서 전자회로에 가해지는 힘은 기판의 배선영역 및 도전배선에 의하여 수용될 수 있다. 전자소자는 외부의 힘에 의하여 영향을 받지 않을 수 있다. 이에 따라, 전자회로의 기능을 유지할 수 있다.
본 발명에 따른 전자회로의 제조방법은 배선영역 및 소자영역의 면적과 위치를 용이하게 조절할 수 있다. 또한 배선영역 상의 요철부의 구조 및 형태를 제어할 수 있다. 즉 요철부의 물결형상의 진폭, 주기, 및/또는 방향성을 제어할 수 있다. 본 발명의 전자회로 제조방법은 대면적 적용이 가능하며, 신뢰성이 향상될 수 있다.
본 발명의 보다 완전한 이해와 도움을 위해, 참조가 아래의 설명에 첨부도면과 함께 주어져 있고 참조번호가 이래에 나타나 있다.
도 1은 본 발명의 일 실시예에 따른 전자회로를 도시한 평면도이다.
도 2는 도 1의 A-B선을 따라 자른 단면도이다.
도 3a 내지 도 3d는 본 발명의 실시예들에 따른 요철부를 나타낸 사시도이다.
도 4 내지 도 6은 포토레지스트 몰드의 제조방법의 일 예를 나타낸 단면도이다.
도 7은 포토레지스트 몰드의 제조방법의 다른 예를 나타낸 단면도이다.
도 8 내지 도 11은 전자회로의 제조방법의 일 예를 도시한 단면도이다.
도 12 내지 도 16은 전자회로의 제조방법의 다른 예를 도시한 단면도이다.
도 17 내지 도 20은 전자회로의 제조방법의 또 다른 예를 도시한 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1 막질로 언급된 막질이 다른 실시 예에서는 제2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 전자회로를 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자회로를 도시한 평면도이다. 도 2는 도 1의 A-B선을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 전자회로(1)는 기판(100) 상의 도전배선(200), 전자소자(300), 및 캐핑층(400)을 포함할 수 있다.
기판(100)은 탄성중합체 물질을 포함할 수 있다. 예를 들어, 기판(100)은 폴리디메틸실록산(polydimethysiloxane, PDMS))을 포함할 수 있다. 기판(100)은 배선영역(100a) 및 소자영역(100b)을 포함할 수 있다. 소자영역(100b)은 편평할 수 있다. 요철부(110)가 배선영역(100a) 상에 제공될 수 있다. 요철부(110)는 요부(111) 및 철부(113)를 포함할 수 있다. 요부(111)는 상기 소자영역(100b)과 같거나 더 낮은 높이를 가질 수 있다. 철부(113)는 상기 요부(111)보다 높은 높이를 가질 수 있다. 요부(111) 및 철부(113)는 라운드 형태의 굴곡을 가질 수 있다. 예를 들어, 요철부(110)는 물결형상을 가질 수 있다.
도 3a 내지 도 3d는 본 발명의 실시예들에 따른 요철부를 나타낸 사시도이다. 이하 도 1 및 도 2를 함께 참조하여 설명하기로 한다.
도 3a를 참조하면, 요철부(110)는 x축 방향으로 파동이 진행하는 물결형상을 가질 수 있다. 일례로, 요철부(110)의 x축 단면은 굴곡지고, 요철부(110)의 y축 단면 및 평면은 직선형태를 가질 수 있다.
도 3b를 참조하면, 요철부(110)는 x축 및 y축 방향으로 파동이 진행하는 물결 형상을 가질 수 있다. 일례로, 요철부(110)의 x축 및 y축 단면은 굴곡질 수 있다.
도 3c를 참조하면, 요철부(110)는 지그재그 방향으로 파동이 진행하는 물결형상을 가질 수 있다. 일례로, 요철부(110)의 x축 단면, y축 단면, 및 평면(z축 단면)은 굴곡질 수 있다.
도 3d를 참조하면, 요철부(110)는 불규칙한 방향으로 파동이 진행하는 물결형상을 가질 수 있다. 요철부(110)의 x축 단면, y축 단면, 및/또는 평면은 불규칙한 형태의 굴곡질 수 있다.
도 1 및 도 2를 다시 참조하면, 도전배선(200)이 기판(100)의 배선영역(100a) 상에 상에 제공될 수 있다. 도전배선(200)은 기판(100) 상에서 패턴을 가질 수 있다. 도전배선(200)은 기판(100)의 요철부(110)를 따라서 연장되고, 굴곡질 수 있다. 예를 들어, 도전배선(200)은 도 3a 내지 도 3d와 같은 물결형상을 가질 수 있다. 도전배선(200)은 소자영역(100b)의 일부 상으로 연장될 수 있다. 도전배선(200)은 전자소자(300)와 접촉할 수 있다. 도전배선(200)은 전자소자들(300) 사이에 배치되어, 전자소자들(300)을 전기적으로 연결할 수 있다. 도전배선(200)은 전도성 물질을 포함할 수 있다. 예를 들어, 도전배선(200)은 알루미늄, 금, 은, 구리, 텅스텐, 불순물이 도핑된 폴리실리콘 및/또는 이들간의 합금 중에서 적어도 하나를 포함할 수 있다.
전자소자(300)가 기판(100)의 소자영역(100b) 상에 제공될 수 있다. 전자소자(300)는 반도체 소자, 유기 발광 소자(OLED), 액정 표시 소자(LCD), 전기영동소자(EPD), 플라스마 디스플레이 패널(plasma display panel: PDP), 박막 트랜지스터(thin-film transistor: TFT), 마이크로프로세서(microprocessor) 및/또는 램(Random access memory: RAM) 중에서 적어도 하나를 포함할 수 있다.
캐핑층(400)이 기판(100) 상에 제공될 수 있다. 캐핑층(400)은 도전배선(200) 및/또는 전자소자(300)를 덮을 수 있다. 캐핑층(400)은 도전배선(200) 및/또는 전자소자(300)를 보호할 수 있다. 캐핑층(400)은 탄성중합체 물질, 예를 들어, 폴리디메틸실록산(PDMS)을 포함할 수 있다.
전자회로(1)에 외부의 힘이 가해질 수 있다. 기판(100)의 요철부(110) 및/또는 도전배선(200)은 물결형상의 굴곡을 가지므로, 충격을 흡수할 수 있다. 외부에서 작용하는 힘은 기판(100) 및/또는 도전배선(200)에 의하여 수용될 수 있다. 전자회로(1)에 가해지는 힘은 기판(100)뿐 아니라 캐핑층(400)을 통하여서도 분산될 수 있다. 도전배선(200)은 외부의 충격에도 불구하고 전자소자(300) 사이의 전기적인 연결을 유지시킬 수 있다. 전자소자(300)는 편평한 소자영역(100b) 상에 배치되어 외부의 힘에 의하여 영향을 받지 않을 수 있다. 이에 따라, 전자회로(1)의 기능이 유지될 수 있다.
본 발명의 실시예들에 따른 전자회로의 제조방법은 다음과 같다 이하, 설명의 간소함을 위하여 도 1 내지 도 3d의 설명과 중복되는 내용은 생략하기로 한다.
<포토레지스트 몰드의 제조 예 1>
도 4 내지 도 6은 포토레지스트 몰드의 제조방법의 일 예를 나타낸 단면도이다.
도 4를 참조하면, 포토레지스트층(520)을 포함하는 모기판(510)이 제공된다. 모기판(510)은 실리콘, 유리, 플라스틱, 산화인듐주석(Indium Tin Oxide, ITO), 및/또는 불소가 도핑된 산화주석(Fluorine containing tin oxide, FTO) 중에서 적어도 하나를 포함할 수 있다. 포토레지스트층(520)이 모기판(510) 상에 도포될 수 있다. 포토레지스트층(520)은 제1 영역(520a) 및 제2 영역(520b)을 포함하도록 형성될 수 있다. 제1 영역(520a)은 도 1에 도시된 기판(100)의 배선영역(100a)에 대응하는 위치를 가질 수 있다. 제2 영역(520b)은 기판(100)의 소자영역(100b)에 대응하는 위치 및 구조(예를 들어, 편평한 구조)를 가질 수 있다.
도 5를 참조하면, 패턴(521)이 노광공정에 의하여 포토레지스트층(520)에 형성될 수 있다. 패턴(521)은 제1 영역(520a) 상에 형성될 수 있다. 패턴(521)은 제2 영역(520b) 상에 형성되지 않을 수 있다. 패턴(521)은 각진 형태를 가지도록 형성될 수 있다.
도 6을 참조하면, 굴곡부(523)가 포토레지스트층(520)에 형성될 수 있다. 굴곡부(523)는 리플로우 공정에 의하여 형성될 수 있다. 각진 패턴(도 5에서 521)이 라운드 형태의 굴곡부(523)로 변할 수 있다. 리플로우 공정은 포토레지스트층(520)의 유리전이온도 이상에서 수행될 수 있다. 굴곡부(523)는 도 1에 도시된 기판(100)의 요철부(110)에 상응하는 구조를 가지도록 형성될 수 있다. 예를 들어, 굴곡부(523)는 기판(100)의 요철부(110)와 반전된 구조를 가질 수 있다. 굴곡부(523)는 도 3a 내지 도 3d와 같은 물결형상을 가질 수 있다.
지금까지 설명한 제조방법의 일 예에 의하여 모기판(510) 및 굴곡부(523)를 가지는 포토레지스트층(520)을 포함하는 포토레지스트 몰드(500)가 완성될 수 있다.
<포토레지스트 몰드의 제조 예 2>
도 7은 포토레지스트 몰드 제조방법의 다른 예를 나타낸 단면도이다.
도 4를 다시 참조하면, 포토레지스트층(520)을 포함하는 모기판(510)이 제공된다. 이는 앞서 설명한 바와 동일하거나 유사할 수 있다.
도 7을 참조하면, 굴곡부(523)가 포토레지스트층(520)에 형성될 수 있다. 굴곡부(523)는 도 3a 내지 도 3d와 같은 물결 형상의 패턴을 가질 수 있다. 굴곡부(523)는 제1 영역(520a) 상에 형성될 수 있다. 패터닝은 통과하는 빛의 양을 조절 가능한 그레이스케일 포토마스크(600)를 사용하는 그레이스케일(grayscale) 노광공정(리소그래피)에 의하여 수행될 수 있다. 빛이 그레이스케일 포토마스크(600)를 투과하게 되면, 통과하는 빛의 양에 따라 포토레지스트층(520)의 노광 정도가 달라질 수 있다. 이에 따라, 현상 시 제거되는 포토레지스트층(525)의 양이 달라질 수 있다. 포토레지스트층(520)은 제1 영역(520a) 및 제2 영역(520b)을 포함할 수 있다. 제2 영역(520b)은 노광되지 않을 수 있다. 제1 영역(520a)은 빛의 진행방향, 빛의 투과도, 및/또는 빛의 세기를 주기적으로 변화시키며 노광될 수 있다. 굴곡부(523)의 형상은 조절될 수 있다. 예를 들어, 물결형상은 진폭, 주기, 및/또는 방향성 등을 조절하며 형성될 수 있다.
지금까지 설명한 제조방법의 다른 예에 의하여, 모기판(510) 및 굴곡부(523)를 가지는 포토레지스트층(520)을 포함하는 포토레지스트 몰드(500)가 완성될 수 있다.
<전자회로의 제조방법의 예 1>
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전자회로의 제조방법을 도시한 단면도이다.
도 8을 참조하면, 기판(100)이 포토레지스트 몰드(500) 상에 형성될 수 있다, 포토레지스트 몰드(500)는 도 4 내지 도 6의 예로써 또는 도 7의 예로써 형성될 수 있다. 기판(100)은 탄성중합체를 포토레지스트 몰드(500) 상에 도포하고, 고형화하여 형성할 수 있다. 기판(100)은 폴리디메틸실록산(polydimethysiloxane, PDMS))을 포함할 수 있다. 요철부(110)가 기판(100)의 배선영역(100a) 상에 형성될 수 있다. 요철부(110)는 포토레지스트층(520)의 굴곡부(523)와 대응하는 구조(예를 들어, 반전된 구조)를 가지도록 형성될 수 있다.
도 9를 참조하면, 기판(100)이 분리될 수 있다. 기판(100)은 포토레지스트 몰드(500)로부터 분리된 후, 뒤집어질 수 있다.
도 10을 참조하면, 도전배선(200)이 기판(100)의 배선영역(100a) 상에 형성될 수 있다. 도전배선(200)은 기판(100)의 소자영역(100b)의 일부 상에도 형성될 수 있다. 일 예로, 도전배선(200)은 노광공정 및 식각공정에 의하여 형성될 수 있다. 다른 예로, 도전배선(200)은 노광공정 및 리프트오프 공정에 의하여 형성될 수 있다. 또 다른 예로, 도전배선(200)은 쉐도우(shadow) 증착공정에 의하여 형성될 수 있다. 또 다른 예로, 도전배선(200)은 프린팅 공정에 의하여 형성될 수 있다.
도 11을 참조하면, 전자소자(300)가 기판(100)의 소자영역(100b) 상에 형성될 수 있다. 전자소자(300)의 형성공정은 노광공정, 식각공정, 쉐도우(shadow)증착공정, 전사공정, 및/또는 프린팅 공정 중에서 적어도 하나를 포함할 수 있다. 전자소자(300)의 형성공정은 도전배선(200)의 형성 이전에 수행될 수도 있다.
도 2를 다시 참조하면, 캐핑층(400)이 기판(100) 상에 형성될 수 있다. 캐핑층(400)은 도전배선(200) 및 전자소자(300)를 덮도록 형성될 수 있다. 캐핑층(400)은 탄성중합체 물질, 예를 들어, 폴리디메틸실록산(PDMS)을 도포하고, 고형화시켜 형성될 수 있다.
< 전자회로의 제조방법의 예 2>
도 12 내지 도 16은 전자회로의 제조방법의 다른 예를 도시한 단면도이다. 이하, 앞서 설명과 중복되는 내용은 생략하기로 한다.
도 12를 참조하면, 기판(100)이 포토레지스트 몰드(500) 상에 형성될 수 있다. 포토레지스트 몰드(500)는 도 4내지 도 6의 예로써 또는 도 7의 예로써 형성될 수 있다. 폴리디메틸실록산(PDMS)과 같은 탄성중합체가 스핀코팅에 의하여 포토레지스트층(520) 상에 도포된 후, 고형화될 수 있다. 기판(100)은 포토레지스트층(520)과 상응하는 위치 및 구조를 가지도록 형성될 수 있다. 예를 들어, 소자영역(100b)의 기판(100)은 편평한 상면(102b) 및 편평한 하면(101b)을 가질 수 있다. 배선영역(100a)에서 기판(100)은 굴곡부(523)를 따라 연장된 물결형상의 상면(102a) 및 물결형상의 하면(101a)을 가질 수 있다.
도 13을 참조하면, 도전배선(200) 및 전자소자(300)가 기판(100) 상에 형성될 수 있다. 도전배선(200)은 기판(100)의 배선영역(100a) 상에 형성될 수 있다. 전자소자(300)는 기판(100)의 소자영역(100b) 상에 형성될 수 있다.
도 14를 참조하면, 캐핑층(400)이 기판(100) 상에 형성될 수 있다. 캐핑층(400)은 기판(100) 상에 폴리디메틸실록산(PDMS)을 도포하고, 고형화시켜 형성될 수 있다.
도 15를 참조하면, 기판(100)이 상기 포토레지스트 몰드(500)로부터 분리될 수 있다. 기판(100)의 하면(101)이 노출되고, 전자회로(2)가 형성될 수 있다.
도 16을 참조하면, 보조기판(150)이 노출된 기판(100)의 하면(101)에 접하도록 형성될 수 있다. 보조기판(150)은 캐핑층(400)과 이격되며 마주할 수 있다. 보조기판(150)은 상기 기판(100)과 동일하거나 유사한 물질을 포함할 수 있다. 보조기판(150)의 형성은 생략될 수도 있다. 지금까지 설명한 전자회로의 제조방법 예에 의하여 본 발명의 전자회로(3)가 완성될 수 있다.
<전자회로의 제조방법의 예 3>
도 17 내지 도 20은 전자회로의 제조방법의 또 다른 예를 도시한 단면도이다. 이하, 앞서 설명과 중복되는 내용은 생략하기로 한다.
도 17을 참조하면, 탄성중합체층(120)을 포함하는 모기판(510)이 준비될 수 있다. 탄성중합체층(120)은 포토패터닝이 가능한 폴리디메틸실록산(PDMS)을 포함할 수 있다. 탄성중합체층(120)은 2,2-디메톡시-2-페닐 아세토페논(2,2-dimethoxy-2-phenyl acetophenone, DMAP)과 같은 광개시제 및 폴리디메틸실록산(PDMS)을 혼합한 후, 모기판(510) 상에 도포하여 제조될 수 있다.
도 18을 참조하면, 탄성중합체층(도 17에서 120)이 패터닝되어 기판(100)을 형성할 수 있다. 패터닝은 그레이스케일 노광공정(리소그래피)에 의하여 수행될 수 있다. 빛이 그레이스케일 포토마스크(600)를 투과하게 되면, 통과하는 빛의 양에 따라 탄성중합체층(도 17에서 120)의 노광 정도가 달라질 수 있다. 요철부(110)는 요부(111) 및 철부(113)를 포함할 수 있다. 요부(111)는 상기 소자영역(100b)과 같거나 더 낮은 높이를 가질 수 있다. 철부(113)는 상기 요부(111)보다 높은 높이를 가지도록 형성될 수 있다.
도 19를 참조하면, 도전배선(200) 및 전자소자(300)가 기판(100) 상에 형성될 수 있다. 도전배선(200) 및 전자소자(300)는 도 10 및 도 11의 예로써 형성될 수 있다.
도 20을 참조하면 캐핑층(400)이 기판(100) 상에 형성될 수 있다. 캐핑층(400)은 기판 (100) 상에 폴리디메틸실록산(PDMS)을 도포하고, 고형화시켜 형성될 수 있다.
도 2를 다시 참조하면 기판(100)이 모기판(510)으로부터 분리될 수 있다. 이에 따라, 전자회로(1)가 완성될 수 있다.
프리스트레인(pre-strain) 방식에 의한 패터닝은 패턴이 형성되는 위치, 면적, 및 형태를 조절하기 어려울 수 있다. 굴곡진 배선영역(100a) 및 편평한 소지영역(100b)을 가지는 기판은 프리-스트레인 방식에 의하여 제조되기 어려울 수 있다. 본 발명에 따른 전자회로(1)의 제조방법은 배선영역(100a) 및 소지영역(100b)의 면적과 위치를 용이하게 조절할 수 있다. 요철부(110)는 원하는 구조 및/또는 형태를 가지도록 제조될 수 있다. 예를 들어, 물결형상을 가지는 요철부(110)는 물결의 진폭, 주기, 및/또는 방향성을 조절하며 제조될 수 있다. 본 발명의 전자회로(1)의 제조방법에 따르면, 전자회로(1)가 대면적으로 제작될 수 있고, 향상된 신뢰성을 가질 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 배선영역 및 소자영역을 포함하는 기판을 제공하는 것;
    상기 배선영역 상에 도전배선을 형성하고, 상기 소자영역 상에 전자소자를 형성하는 것; 및
    상기 기판 상에 캐핑층을 형성하는 것을 포함하되,
    상기 배선영역은 요철부를 가지며,
    상기 소자영역은 편평하고,
    상기 기판을 제공하는 것은:
    제1 영역 및 제2 영역을 포함하는 포토레지스트층이 도포된 모기판을 제공하는 것;
    그레이스케일 포토마스크를 사용하여 상기 제1 영역 상에 물결모양의 패턴을 형성하는 것;
    상기 포토레지스트층 상에 탄성중합체를 도포하여 상기 기판을 형성하는 것; 및
    상기 모기판 및 상기 포토레지스트층으로부터 상기 기판을 분리하는 것을 포함하는 전자회로 제조방법.
  8. 삭제
  9. 제 7항에 있어서,
    상기 제1 영역은 상기 기판의 상기 배선영역과 대응되는 위치 및 반전된 구조를 가지고,
    상기 제2 영역은 상기 기판의 상기 소자영역과 대응되는 위치 및 반전된 구조를 가지는 것을 포함하는 전자회로 제조방법.
  10. 배선영역 및 소자영역을 포함하는 기판을 제공하는 것;
    상기 배선영역 상에 도전배선을 형성하고, 상기 소자영역 상에 전자소자를 형성하는 것; 및
    상기 기판 상에 캐핑층을 형성하는 것을 포함하되,
    상기 배선영역은 요철부를 가지며,
    상기 소자영역은 편평하고,
    상기 기판을 제공하는 것은:
    광개시제가 포함된 탄성중합체를 모기판 상에 도포하여 상기 기판을 형성하는 것; 및
    그레이 스케일 포토마스크를 사용하여 상기 요철부를 형성하는 것을 포함하는 전자회로 제조방법.
  11. 제 10항에 있어서,
    상기 캐핑층을 형성한 후, 상기 기판을 상기 모기판으로부터 분리하는 것을 더 포함하는 전자회로 제조방법.
  12. 제 10항에 있어서,
    상기 요철부를 형성하는 것은 상기 기판을 패터닝하여 상기 배선영역 상에 물결형상의 굴곡을 형성하는 것을 포함하는 전자회로 제조방법.
  13. 배선영역 및 소자영역을 포함하는 기판을 제공하는 것;
    상기 배선영역 상에 도전배선을 형성하고, 상기 소자영역 상에 전자소자를 형성하는 것; 및
    상기 기판 상에 캐핑층을 형성하는 것을 포함하되,
    상기 배선영역은 요철부를 가지며,
    상기 소자영역은 편평하고,
    상기 기판을 제공하는 것은:
    모기판 상에 제1 영역 및 제2 영역을 포함하는 포토레지스트층을 형성하는 것;
    상기 제1 영역 상에 각진 형태의 패턴을 형성하는 것;
    상기 포토레지스트층을 리플로우하여 라운드진 패턴을 형성하는 것;
    상기 포토레지스트층 상에 탄성중합체를 도포하여 상기 기판을 형성하는 것; 및
    상기 모기판 및 상기 포토레지스트층으로부터 상기 기판을 분리하는 것을 포함하는 전자회로 제조방법.
  14. 제 13항에 있어서,
    상기 라운드진 패턴을 형성하는 것은 상기 요철부와 반전된 구조를 이루는 패턴을 형성하는 것을 포함하는 전자회로 제조방법.
  15. 모기판 상에 제1 영역 및 제2 영역을 포함하는 포토레지스트층을 형성하는 것;
    상기 제1 영역 상에 물결 형상의 굴곡부를 형성하는 것; 및
    상기 포토레지스트층 상에 탄성중합체를 도포하여, 요철부를 가지는 배선영역 및 편평한 소자영역을 포함하는 기판을 형성하는 것;
    상기 기판의 상기 배선영역 상에 도전배선을 형성하고, 상기 기판의 상기 소자영역 상에 전자소자를 형성하는 것;
    상기 기판 상에 캐핑층을 형성하는 것; 및
    상기 기판을 상기 포토레지스트 층으로부터 분리하는 것을 포함하는 전자회로 제조방법.
  16. 제 15항에 있어서,
    상기 요철부는 상기 굴곡부를 따라 연장된 전자회로 제조방법.
  17. 제 15항에 있어서,
    상기 굴곡부를 형성하는 것은:
    상기 제1 영역 상에 각진 형태의 패턴을 형성하는 것; 및
    상기 포토레지스트층을 리플로우하여 라운드 진 형태의 패턴을 형성하는 것을 포함하는 전자회로 제조방법.
  18. 제 15항에 있어서,
    상기 굴곡부를 형성하는 것은:
    그레이스케일 포토마스크를 사용하여 상기 제1 영역 상에 상기 물결 형상의 패턴을 형성하는 것을 포함하는 전자회로 제조방법.
  19. 제 15항에 있어서,
    상기 기판을 분리한 후, 상기 캐핑층과 이격되며 마주하는 보조기판을 형성하는 것을 더 포함하는 전자회로 제조방법.


KR1020120105893A 2012-09-24 2012-09-24 전자회로 및 그 제조방법 KR102042822B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120105893A KR102042822B1 (ko) 2012-09-24 2012-09-24 전자회로 및 그 제조방법
US13/772,288 US9807886B2 (en) 2012-09-24 2013-02-20 Electronic circuit and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105893A KR102042822B1 (ko) 2012-09-24 2012-09-24 전자회로 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140039572A KR20140039572A (ko) 2014-04-02
KR102042822B1 true KR102042822B1 (ko) 2019-11-08

Family

ID=50338637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105893A KR102042822B1 (ko) 2012-09-24 2012-09-24 전자회로 및 그 제조방법

Country Status (2)

Country Link
US (1) US9807886B2 (ko)
KR (1) KR102042822B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012244B2 (en) * 2012-11-12 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form multiple trenches utilizing a grayscale mask
KR20140100299A (ko) * 2013-02-06 2014-08-14 한국전자통신연구원 전자회로 및 그 제조방법
KR20160138249A (ko) * 2014-05-28 2016-12-02 인텔 코포레이션 만곡 및 신축 가능한 장치를 위한 파형 상호접속부
KR102175353B1 (ko) * 2014-05-30 2020-11-09 한국전자통신연구원 반도체 소자 및 그 제조 방법
KR102042137B1 (ko) * 2014-05-30 2019-11-28 한국전자통신연구원 전자장치 및 그 제조 방법
US9373762B2 (en) * 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
WO2019074111A1 (ja) * 2017-10-12 2019-04-18 大日本印刷株式会社 配線基板及び配線基板の製造方法
JP7155529B2 (ja) * 2018-02-13 2022-10-19 大日本印刷株式会社 伸縮性回路基板
JP7119406B2 (ja) * 2018-02-13 2022-08-17 大日本印刷株式会社 伸縮性配線基板およびその製造方法
KR102530672B1 (ko) 2018-07-20 2023-05-08 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102554048B1 (ko) 2018-07-20 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
EP3608964B1 (en) 2018-08-08 2022-05-11 LG Display Co., Ltd. Stretchable display device
US10964234B2 (en) 2018-10-08 2021-03-30 Lg Display Co., Ltd. Stretchable display panel and device and manufacturing method of the same
CN109494314B (zh) * 2018-10-16 2020-12-08 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板及其制备方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403272A (en) * 1980-06-02 1983-09-06 Oak Industries Inc. Membrane switch interconnect tail and printed circuit board connection
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
KR900018804A (ko) * 1989-05-31 1990-12-22 야마무라 가쯔미 입력 장치
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
JP2747096B2 (ja) * 1990-07-24 1998-05-06 北川工業株式会社 ３次元回路基板の製造方法
US5095628A (en) * 1990-08-09 1992-03-17 Teledyne Industries, Inc. Process of forming a rigid-flex circuit
US5364277A (en) * 1990-09-11 1994-11-15 Hughes Aircraft Company Three-dimensional electroformed circuitry
US5147208A (en) * 1991-06-28 1992-09-15 Rogers Corporation Flexible printed circuit with raised contacts
DE4135839A1 (de) * 1991-10-31 1993-05-06 Huels Troisdorf Ag, 5210 Troisdorf, De Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5288235A (en) * 1992-12-14 1994-02-22 Hughes Aircraft Company Electrical interconnects having a supported bulge configuration
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5731086A (en) * 1995-06-07 1998-03-24 Gebhardt; William F. Debossable films
US5928767A (en) * 1995-06-07 1999-07-27 Dexter Corporation Conductive film composite
KR100214463B1 (ko) * 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
US5924193A (en) * 1997-02-10 1999-07-20 Packard Hughes Interconnect Company Method of making mandrels and circuits therefrom
US6246548B1 (en) * 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6024580A (en) * 1998-01-08 2000-02-15 International Business Machines Corporation High performance pad on pad connector for flex circuit packaging
US5856641A (en) * 1998-01-08 1999-01-05 Packard Hughes Interconnect Company Switch having raised contact features and a deflectable substrate
US7296345B1 (en) * 2004-11-16 2007-11-20 Super Talent Electronics, Inc. Method for manufacturing a memory device
DE10048693A1 (de) * 2000-09-30 2002-05-08 Kostal Leopold Gmbh & Co Kg Verfahren zum Bestücken eines Gegenstandes mit einem zumindest aus einem Flachleiter gebildeten Kabelbaum und an diesen angeschlossenen elektrischen/elektronischen Geräten, Verwendung eines solchen Verfahrens sowie Bestückungssystem
US7595017B2 (en) * 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR100921926B1 (ko) * 2005-04-21 2009-10-16 가부시키가이샤 무라타 세이사쿠쇼 세라믹 기판의 제조 방법 및 세라믹 기판
KR100661169B1 (ko) * 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
KR100643684B1 (ko) 2005-11-04 2006-11-10 한국과학기술원 폴리머 또는 레지스트 패턴 및 이를 이용한 금속 박막패턴, 금속 패턴, 플라스틱 몰드 및 이들의 형성방법
KR100827620B1 (ko) * 2006-07-10 2008-05-07 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
KR100746361B1 (ko) * 2006-07-11 2007-08-06 삼성전기주식회사 인쇄회로기판 제조방법
TWI306728B (en) * 2006-07-12 2009-02-21 Mutual Tek Ind Co Ltd Molded circuit board and method for the same
KR100792525B1 (ko) * 2006-08-11 2008-01-09 삼성전기주식회사 인쇄회로기판 제조방법
KR100746360B1 (ko) * 2006-08-31 2007-08-06 삼성전기주식회사 스템퍼 제조방법
US8764996B2 (en) * 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
KR100782412B1 (ko) * 2006-10-25 2007-12-05 삼성전기주식회사 전사회로 형성방법 및 회로기판 제조방법
FR2911865B1 (fr) * 2007-01-26 2009-04-17 Commissariat Energie Atomique Procede de realisation d'un capot de protection de composant sur un substrat
GB0701909D0 (en) * 2007-01-31 2007-03-14 Imp Innovations Ltd Deposition Of Organic Layers
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
AT505834B1 (de) * 2007-09-21 2009-09-15 Austria Tech & System Tech Leiterplattenelement
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20100327465A1 (en) * 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
GB201012012D0 (en) * 2010-07-16 2010-09-01 Novalia Ltd Laminate
US9173297B2 (en) * 2013-03-15 2015-10-27 George Gregoire Method of making a three dimensional circuit with an imprint tool
KR101609264B1 (ko) * 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20140039572A (ko) 2014-04-02
US9807886B2 (en) 2017-10-31
US20140085840A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
KR102042822B1 (ko) 전자회로 및 그 제조방법
KR20140100299A (ko) 전자회로 및 그 제조방법
US20160336532A1 (en) Slim-bezel flexible display device and manufacturing method thereof
WO2008108032A1 (ja) 液晶表示装置及びその製造方法
CN104681565A (zh) 阵列基板及其制造方法
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR101279296B1 (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
CN102280452A (zh) 薄膜晶体管基板、其制造方法及具有该基板的平板显示器
US9711545B2 (en) Method of fabricating display device
KR20180025052A (ko) 플렉서블 표시 장치
CN103928469A (zh) 一种tft阵列基板及其制造方法、显示面板
US20070018168A1 (en) Thin film transistor substrate, display device, and method of fabricating the same
US20160013281A1 (en) Thin film transistor, fabrication method thereof, repair method thereof and array substrate
CN116565027A (zh) 制造薄膜晶体管的方法
US9741861B2 (en) Display device and method for manufacturing the same
CN109558025B (zh) 一种触控面板、其制作方法及显示装置
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
US10204927B2 (en) Display substrate, display device containing the same, and method for fabricating the same
CN109786552B (zh) 有机薄膜及其制作方法、显示装置和光学器件
WO2017020634A1 (en) Thin-film transistor, array substrate, and display apparatus containing the same, and method for fabricating the same
CN111081140A (zh) 显示面板及显示面板制作方法
US20140168558A1 (en) Tft array substrate and liquid crystal display
US10128383B2 (en) Thin film transistor array substrate and manufacturing method of the same
GB2542094B (en) Method for manufacturing coplanar oxide semiconductor TFT substrate
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant