CN101382712B - 液晶显示装置阵列基板的制造方法 - Google Patents

液晶显示装置阵列基板的制造方法 Download PDF

Info

Publication number
CN101382712B
CN101382712B CN2007101215299A CN200710121529A CN101382712B CN 101382712 B CN101382712 B CN 101382712B CN 2007101215299 A CN2007101215299 A CN 2007101215299A CN 200710121529 A CN200710121529 A CN 200710121529A CN 101382712 B CN101382712 B CN 101382712B
Authority
CN
China
Prior art keywords
electrode
engineering
layer
amorphous silicon
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101215299A
Other languages
English (en)
Other versions
CN101382712A (zh
Inventor
宋泳珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2007101215299A priority Critical patent/CN101382712B/zh
Priority to US12/127,996 priority patent/US8003451B2/en
Publication of CN101382712A publication Critical patent/CN101382712A/zh
Application granted granted Critical
Publication of CN101382712B publication Critical patent/CN101382712B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种液晶显示装置阵列基板的制造方法，包括在基板上依次沉积透明电极层和栅金属层，沉积光刻胶，采用第一掩模板进行掩模、蚀刻后，形成由栅金属层和透明电极层构成的栅线、栅电极和像素电极，去除剩余光刻胶；依次沉积栅绝缘层、非晶硅层和重掺杂非晶硅层，沉积光刻胶，采用第二掩模板进行掩模、蚀刻后，使栅绝缘层覆盖栅线并去掉像素电极上的栅金属层；沉积数据金属层，沉积光刻胶，采用第三掩模板进行掩模、蚀刻后，形成数据线，源漏电极及其间隔区域，去除剩余光刻胶。本发明通过减少掩膜板数到3次，使得总工程的容量大大增加，所用的时间缩短，产品成品率提高，从而降低产品成本。

Description

液晶显示装置阵列基板的制造方法 
技术领域
本发明涉及一种液晶显示装置的制造方法，尤其涉及一种液晶显示装置阵列基板的制造方法。 
背景技术
在液晶显示装置中，阵列基板的制造过程需要重复沉积工艺、掩模工艺、蚀刻工艺和剥离工艺等步骤。其中掩模工艺是必不可少的，因此把工程次数又叫做掩模工艺次数。制造工艺中所使用的光刻胶等消耗材料的价格昂贵，并且工程次数的增加会引起相应设备的增加，因此减少工程群次数是降低产品成本和提高投资效率的有效方法。 
液晶显示装置阵列基板的制造技术经历了7次掩模到4次掩模的发展过程。现在普遍使用的5掩模，即工程次数为5次。同时工程群次数的繁多会导致生产产品的时间过长，同时还会影响生产线的产量。 
发明内容
本发明目的是提供一种液晶显示装置阵列基板的制造方法，有效解决现有技术存在的制造过程繁杂，投资效率和生产能力低下的缺陷。 
为了实现上述目的，本发明提供一种液晶显示装置阵列基板的制造方法，包括： 
第一工程、基板表面依次沉积透明电极层和栅金属层，用第一掩模板蚀刻，形成由透明电极层和栅金属层构成的像素电极、栅线和从栅线分支出来的栅电极； 
第二工程、经过第一工程的基板表面依次沉积栅绝缘层、非晶硅层、重掺杂非晶硅层，用第二掩模板蚀刻，栅绝缘层覆盖住栅线和栅电极，栅电极上方残留非晶硅层和重掺杂非晶硅层，在像素电极上部去掉栅金属层露出透明电极层；
第三工程、经过第二工程的基板表面沉积数据金属层，用第三掩模板蚀刻，即在数据线和源漏电极的上部形成相应的光刻胶图案，通过蚀刻工艺去掉未被光刻胶覆盖的数据金属层，形成源漏电极和数据线，所述源漏电极的间隔区域露出非晶硅层，沉积钝化层，通过剥离工艺去掉剩余光刻胶和位于光刻胶上的钝化层。 
其中，第二掩模板为由非透射区域、半透射区域和透射区域构成的双色调掩模板，包括：非透射区域对应栅电极、半透射区域对应栅线、透射区域对应其余区域，通过第一次蚀刻去掉位于透射区域的重掺杂非晶硅层、非晶硅层栅绝缘层和栅金属层，通过第二次蚀刻去掉位于半透射区域的重掺杂非晶硅层、非晶硅层。 
其中，第三工程还包括以数据金属层形成电容电极，电容电极与数据线和源漏电极相互隔离，电容电极的一端与像素电极电连接、另一端重叠设置在栅线上。 
其中，第一工程还包括：形成与栅线结构相同的公共电极线，公共电极线与栅线平行；第二工程还包括：至少以栅绝缘层覆盖住公共电极线；第三工程还包括：第三工程还包括以数据金属层形成电容电极，电容电极与数据线和源漏电极相互隔离，电容电极一端与像素电极电连接、另一端重叠设置在公共电极线上。 
其中，第三工程还包括，第三工程还包括以数据金属层形成电容电极，电容电极与数据线和源漏电极相互隔离，电容电极一端与像素电极电连接、另一端重叠设置在公共电极线上。 
其中，第一工程还包括：形成与栅线结构相同的公共电极线，公共电极线与栅线平行；第二工程还包括：至少以栅绝缘层覆盖住公共电极线；第三 工程还包括：第三工程还包括以数据金属层形成电容电极，电容电极与数据线和源漏电极相互隔离，电容电极一端与像素电极电连接、另一端重叠设置在公共电极线上。 
其中，栅金属层或数据金属层为AlNd、Al、Cu、Mo、MoW或Cr的单层结构，或者为AlNd、Al、Cu、Mo、MoW，Ti或Cr任意组合所构成的复合结构；栅绝缘层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。 
其中，钝化层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。 
本发明提示了通过第一工程形成栅线、栅电极和像素电极；通过第二工程在栅线和栅电极上方形成多层结构；通过第三工程形成数据线和源漏电极的技术方案，根据此技术方案可以减少掩模工艺次数为3次，以有效地减少工艺步骤。本发明通过简化制造过程，减少了制造过程中使用的消耗材料，如光刻胶、掩模板等，以降低液晶显示装置的制造成本，并且相应地减少了制造设备、减少生产初期投资的费用，以提高投资效率。另外通过本实施例1提示的技术方案可以提高生产速度，同时还可以提高生产容量。 
附图说明
图1为第一工程中沉积工艺之后的基板截面示意图； 
图2a为第一工程中第一掩模工艺之后的基板平面示意图； 
图2b为图2a的AA截面示意图； 
图3为第一工程中蚀刻工艺之后的基板截面示意图； 
图4a为第一工程中剥离光刻胶之后的基板平面示意图； 
图4b为图4a的AA截面示意图； 
图5为第二工程中沉积工艺之后的基板截面示意图； 
图6为第二工程中第一掩模工艺之后的基板截面示意图； 
图7为第二工程中蚀刻工艺之后的基板截面示意图； 
图8a为第二工程中剥离工艺之后的基板平面示意图； 
图8b为图8a的AA截面示意图； 
图9为第三工程中沉积工艺之后的基板截面示意图； 
图10为第三工程中第三掩模工艺之后的基板截面示意图； 
图11为第三工程中蚀刻工艺之后的基板截面示意图； 
图12a为第三工程中剥离工艺之后的基板平面示意图； 
图12b为图12a的AA截面示意图； 
图12c为图12a的BB截面示意图； 
图13为实施例二中掩模工艺之后的基板截面示意图； 
图14为实施例二中灰化工艺之后的基板截面示意图； 
图15为实施例二中蚀刻工艺之后的基板截面示意图； 
图16a为实施例二中剥离工艺之后的基板平面示意图； 
图16b为图16a的BB截面示意图； 
图17为通过实施例二制造的基板平面图； 
图18为实施三中沉积工艺之后的基板截面示意图； 
图19a为实施例三中剥离工艺之后的基板平面示意图； 
图19b为图19a的AA截面示意图； 
图20a为设有栅电容层的基板平面示意图； 
图20b为图20a的CC截面示意图； 
图21为设有公共电容层的基板平面示意图。 
附图标记说明： 
基板—1；    像素电极层—2；    栅电极层—3； 
光刻胶—4；            栅绝缘层—5；    非晶硅层—6； 
重掺杂非晶硅层—7；    数据线层—8；    钝化层—9； 
像素电极—21；         栅线—31；       栅电极—32； 
公共电极线—33；       数据线—81；     源漏电极—82； 
栅电容层—83；         公共电容层—84。 
具体实施方式
实施例一 
实施例一提供一种通过3个工程，即通过3次掩模工艺制造液晶显示装置的制造方法。具体为： 
第一工程、 
图1为第一工程中沉积工艺之后的基板截面示意图。如图1所示，在基板1表面依次沉积透明电极层2和栅金属层3，使栅金属层3位于透明电极层2上。图2a为第一工程中第一掩模工艺之后的基板平面示意图，图2b为图2a的AA截面示意图。在形成光刻胶4的基板1表面，用第一掩模板蚀刻，在像素电极21、栅线31和从栅线31分支出来的栅电极32上形成相应的光刻胶图案，同时使其余部分露出，其效果如图2a和图2b所示。图3为第一工程中蚀刻工艺之后的基板截面示意图。如图3所示，通过蚀刻工艺去掉未被光刻胶4覆盖的透明电极层2和栅金属层3。图4a为第一工程中剥离光刻胶之后的基板平面示意图，图4b为图4a的AA截面示意图。如图4a和图4b所示，通过剥离工艺去掉剩余光刻胶4之后，在基板表面形成由透明电极层2和栅金属层3构成的像素电极21、栅线31和从栅线31分支出来的栅电极32。结束第一工程。 
第二工程、 
图5为第二工程中沉积工艺之后的基板截面示意图。如图5所示，经过第一工程的基板表面依次沉积栅绝缘层5、非晶硅层6和重掺杂非晶硅层7。 图6为第二工程中第一掩模工艺之后的基板截面示意图。在形成光刻胶4的基板1表面，用第二掩模板蚀刻，在栅线31和从栅线31分支出来的栅电极32上形成相应的光刻胶图案，同时使其余部分露出，其效果如图6所示。图7为第二工程中蚀刻工艺之后的基板截面示意图。如图7所示，通过蚀刻工艺去掉未被光刻胶4覆盖的重掺杂非晶硅层7、非晶硅层6和栅绝缘层5，使得栅绝缘层5覆盖住栅线31和栅电极32，并且在栅电极32的上方残留非晶硅层6和重掺杂非晶硅层7。同时去掉位于像素电极21上的栅绝缘层3，露出透明电极层2。图8a为第二工程中剥离工艺之后的基板平面示意图，图8b为图8a的AA截面示意图。如图8a和8b所示，通过剥离工艺去掉剩余光刻胶4之后，在栅线31和栅电极32上面覆盖由栅绝缘层5、非晶硅层6和重掺杂非晶硅层7构成的多层结构，并且像素电极21露出透明电极层2。结束第二工程。 
第三工程、 
图9为第三工程中沉积工艺之后的基板截面示意图。如图9所示，在经过第二工程的基板表面沉积数据金属层。图10为第三工程中第三掩模工艺之后的基板截面示意图。在形成光刻胶4的基板1表面，用第三掩模板蚀刻，在数据线81和源漏电极82的上形成相应的光刻胶图案，同时使其余部分露出，其效果如图10所示。图11为第三工程中蚀刻工艺之后的基板截面示意图。如图11所示，通过蚀刻工艺去掉未被光刻胶4覆盖的数据金属层8，形成源漏电极82和数据线81。同时还去掉位于源漏电极82的间隔区域的全部重掺杂非晶硅层7和部分非晶硅层6，使得源漏电极82的间隔区域露出非晶硅层6。图12a为第三工程中剥离工艺之后的基板平面示意图，图12b为图12a的AA截面示意图。如图12a和12b所示，通过剥离工艺去掉剩余光刻胶4之后，形成数据线81和源漏电极82，并且源漏电极82之间还设有一个间隔区域，在间隔区域露出非晶硅层6。结束第三工程。本实施例一提示了通过第一工程形成栅线、栅电极和像素电极；通过第二工程在栅线和栅电极上 方形成多层结构；通过第三工程形成数据线和源漏电极的技术方案，根据此技术方案可以减少掩模工艺次数为3次，以有效地减少工艺步骤。实施例一通过简化制造过程，减少了制造过程中使用的消耗材料，如光刻胶、掩模板等，以降低液晶显示装置的制造成本，并且相应地减少了制造设备、减少生产初期投资的费用，以提高投资效率。另外通过本实施例1提示的技术方案可以提高生产速度，同时还可以提高生产容量。 
实施例二 
实施例二在实施例一的基础上，对第二工程进行了改良。具体为：在第二工程中用双色调掩模板蚀刻。这种双色调掩模板由非透射区域、半透射区域和透射区域组成，其中非透射区域对应栅电极32、半透射区域对应栅线31、透射区域对应其余区域，即除栅线31和栅电极32外的区域。 
图13为实施例二中掩模工艺之后的基板截面示意图。在形成光刻胶4的基板1表面，用双色调掩模板进行蚀刻，在栅线31和从栅线31分之出来的栅电极32上形成相应的光刻胶图案，并且位于栅线31上方的光刻胶4的厚度小于位于栅电极32上方的光刻胶4的厚度，除栅线和栅电极外的区域露出，其效果如图13所示。图14为实施例二中灰化工艺之后的基板截面示意图。对图13所示的基板蚀刻，去掉露出的重掺杂非晶硅层7、非晶硅层6和栅绝缘层5之后，再通过灰化工艺去掉一定厚度的光刻胶4，仅在栅电极32上残留光刻胶4，同时露出栅线31上的多层结构，其效果如图14所示。图15为实施例二中蚀刻工艺之后的基板截面示意图。如图15所示，通过蚀刻工艺去掉未被光刻胶4覆盖的栅线31上的重掺杂非晶硅层7和非晶硅层6，在栅线31上露出栅绝缘层5。图16a为实施例二中剥离工艺之后的基板平面示意图，图16b为图16a的BB截面示意图。如图16a和图16b所示，通过剥离工艺去掉位于栅电极32上的剩余光刻胶4之后，在栅电极32上留有栅绝缘层5、非晶硅层6和重掺杂非晶硅层7，而在栅线31上仅留有栅绝缘层5。图17为通过实施例二制造的基板平面图。如图17所示，栅线31的表面仅覆盖有栅 绝缘层3，因此相邻两个数据线81相互绝缘。 
图12c为图12a的BB截面示意图。如图12a和图12c所示，相邻的数据线81之间H部分残留一部分非晶硅层6，因此在相邻的数据线81之间有可能存在微细电流，并且最终影响液晶显示装置的显示质量。 
通过实施例二提示的技术方案，可以完全去掉H部分残留的非晶硅层6，使相邻的数据线81相互绝缘。这样可以进一步提高液晶显示装置的显示质量。 
实施例三 
实施例三在实施例一的基础上，对第三工程进行了改良。 
图18为实施三中沉积工艺之后的基板截面示意图。如图18所示，在第三工程中蚀刻数据金属层8之后，在基板表面沉积钝化层。图19a为实施例三中剥离工艺之后的基板平面示意图，图19b为图19a的AA截面示意图。如图19a和19b所示，通过剥离工艺去掉剩余光刻胶4和位于光刻胶4上的钝化层，使得钝化层覆盖在源漏电极82的间隔区域上，同时使得钝化层覆盖在除数据线81和源漏电极82外的所有区域。并结束第三工程。 
若源漏电极的间隔区域被露出，则有可能在上面附着一些导电性颗粒，如灰尘等，则TFT会失去电源切换的作用，导致液晶显示装置不能正常工作。 
通过实施例三提示的技术方案在源漏电极的间隔区域形成钝化层，用于保护间隔区域被一些导电性颗粒所污染，同时还可以用于保护其他区域的元器件受到损伤，因此可以有效地提高液晶显示装置的质量。 
实施例三中，钝化层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。 
实施例四 
实施例四在实施例一的基础上，对第三工程进行了改良。图20a为设有栅电容层的基板平面示意图，图20b为图20a的CC截面示意图。如图20a和20b所示，栅电容层83为数据金属层8的一部分，并且与数据线81和源漏 电极82相互隔离。栅电容层83的一端与像素电极21电连接，另一端则重叠设置在栅线31上。 
具体过程为：在第三工程中，用第三掩模蚀刻时，在数据线81和源漏电极82上形成相应的光刻胶图案，同时在栅电容层83上，同时在栅电容层83上形成相应的光刻胶图案。通过后续的工艺形成栅电容层83。 
实施例五 
实施例五在实施例一的基础上，进行整体改良。图21为设有公共电容层的基板平面示意图。如图21所示，在栅线旁边设置有公共电极线33，公共电极线33和像素电极21之间设置有公共电容层84。公共电容层84的一端与像素电极21电连接，另一端重叠设置在公共电极线33上。 
其制造方法具体为：在第一工程中，除形成像素电极21、栅线31和栅电极32之外，同时还形成公共电极线33，并且所形成的公共电极线33与栅线31平行。在第二工程中，所形成的栅绝缘层3覆盖住公共电极线33。在第三工程中，除形成数据线81和源漏电极82外，同时还形成公共电容层84。所形成的公共电容层84的一端与像素电极21电连接，另一端重叠设置在公共电极线33上，并且公共电容层84与数据线81和源漏电极82没有电连接。 
实施例一至实施例五中，掺杂非晶硅层7优选重掺杂N型非晶硅层；金属层为AlNd、Al、Cu、Mo、MoW或Cr的单层结构，或者为Al Nd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合结构；数据金属层为AlNd、Al、Cu、Mo、MoW或Cr的单层结构，或者为AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合结构；栅绝缘层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。 
进一步地，上述实施例一至实施例五所提示的技术方案可以任意组合。并且可以根据具体需要把实施例一至实施例五组合在一起，形成可以防止相邻数据线之间的微细电流，防止源漏电极的间隔区域被污染，同时具有栅电容层和公共电容层的液晶显示装置阵列基板。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 

Claims (8)

1.一种液晶显示装置阵列基板的制造方法，其特征在于：
第一工程、基板表面依次沉积透明电极层和栅金属层，用第一掩模板蚀刻，形成由所述透明电极层和栅金属层构成的像素电极、栅线和从所述栅线分支出来的栅电极；
第二工程、经过第一工程的基板表面依次沉积栅绝缘层、非晶硅层、重掺杂非晶硅层，用第二掩模板蚀刻，所述栅绝缘层覆盖住所述栅线和栅电极，所述栅电极上方残留非晶硅层和重掺杂非晶硅层，在所述像素电极上部去掉栅金属层露出所述透明电极层；
第三工程、经过第二工程的基板表面沉积数据金属层，用第三掩模板蚀刻，即在数据线和源漏电极的上部形成相应的光刻胶图案，通过蚀刻工艺去掉未被光刻胶覆盖的数据金属层，形成源漏电极和数据线，所述源漏电极的间隔区域露出非晶硅层，沉积钝化层，通过剥离工艺去掉剩余光刻胶和位于光刻胶上的钝化层。
2.根据权利要求1所述的液晶显示装置阵列基板的制造方法，其特征在于：所述第二掩模板为由非透射区域、半透射区域和透射区域构成的双色调掩模板，所述非透射区域对应所述栅电极、半透射区域对应所述栅线、透射区域对应其余区域，通过第一次蚀刻去掉位于所述透射区域的重掺杂非晶硅层、非晶硅层栅绝缘层和栅金属层，通过第二次蚀刻去掉位于半透射区域的重掺杂非晶硅层、非晶硅层。
3.根据权利要求1或2所述的液晶显示装置阵列基板的制造方法，其特征在于：第三工程还包括以数据金属层形成电容电极，所述电容电极与所述数据线和源漏电极相互隔离，所述电容电极的一端与像素电极电连接、另一端重叠设置在栅线上。
4.根据权利要求1或2所述的液晶显示装置阵列基板的制造方法，其特征在于：所述第一工程还包括：形成与所述栅线结构相同的公共电极线，所述公共电极线与所述栅线平行；所述第二工程还包括：至少以所述栅绝缘层覆盖住所述公共电极线；所述第三工程还包括：第三工程还包括以数据金属层形成电容电极，所述电容电极与所述数据线和源漏电极相互隔离，所述电容电极一端与所述像素电极电连接、另一端重叠设置在所述公共电极线上。
5.根据权利要求2所述的液晶显示装置阵列基板的制造方法，其特征在于：第三工程还包括，第三工程还包括以数据金属层形成电容电极，所述电容电极与所述数据线和源漏电极相互隔离，所述电容电极一端与所述像素电极电连接、另一端重叠设置在所述公共电极线上。
6.根据权利要求2所述的液晶显示装置阵列基板的制造方法，其特征在于：所述第一工程还包括：形成与所述栅线结构相同的公共电极线，所述公共电极线与所述栅线平行；所述第二工程还包括：至少以所述栅绝缘层覆盖住所述公共电极线；所述第三工程还包括：第三工程还包括以数据金属层形成电容电极，所述电容电极与所述数据线和源漏电极相互隔离，所述电容电极一端与所述像素电极电连接、另一端重叠设置在所述公共电极线上。
7.根据权利要求1所述的液晶显示装置阵列基板的制造方法，其特征在于：所述栅金属层或数据金属层为AlNd、Al、Cu、Mo、MoW或Cr的单层结构，或者为AlNd、Al、Cu、Mo、MoW，Ti或Cr任意组合所构成的复合结构；所述栅绝缘层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。
8.根据权利要求1或2所述的液晶显示装置阵列基板的制造方法，其特征在于：所述钝化层为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合结构。
CN2007101215299A 2007-09-07 2007-09-07 液晶显示装置阵列基板的制造方法 Expired - Fee Related CN101382712B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007101215299A CN101382712B (zh) 2007-09-07 2007-09-07 液晶显示装置阵列基板的制造方法
US12/127,996 US8003451B2 (en) 2007-09-07 2008-05-28 Method of manufacturing array substrate of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101215299A CN101382712B (zh) 2007-09-07 2007-09-07 液晶显示装置阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN101382712A CN101382712A (zh) 2009-03-11
CN101382712B true CN101382712B (zh) 2010-12-08

Family

ID=40432302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101215299A Expired - Fee Related CN101382712B (zh) 2007-09-07 2007-09-07 液晶显示装置阵列基板的制造方法

Country Status (2)

Country Link
US (1) US8003451B2 (zh)
CN (1) CN101382712B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957530B (zh) 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2012015088A1 (ko) * 2010-07-30 2012-02-02 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
CN102610564B (zh) * 2012-02-07 2014-06-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN107045239A (zh) * 2017-04-05 2017-08-15 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100566816B1 (ko) * 2003-11-04 2006-04-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
CN100416389C (zh) 2004-11-29 2008-09-03 友达光电股份有限公司 液晶显示装置及其制造方法
KR101127822B1 (ko) * 2004-12-24 2012-03-26 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101117979B1 (ko) * 2004-12-24 2012-03-06 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100966453B1 (ko) * 2005-12-30 2010-06-28 엘지디스플레이 주식회사 액정표시소자 제조방법
KR101238233B1 (ko) * 2006-06-30 2013-03-04 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법

Also Published As

Publication number Publication date
US20090068801A1 (en) 2009-03-12
CN101382712A (zh) 2009-03-11
US8003451B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101382712B (zh) 液晶显示装置阵列基板的制造方法
CN102664194B (zh) 薄膜晶体管
CN100498481C (zh) 有源矩阵基片、显示装置及制造有源矩阵基片的方法
CN104658973B (zh) 阵列基板及其制作方法、显示装置
CN103441100B (zh) 显示基板及其制造方法、显示装置
CN103219284A (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN101807586A (zh) Tft-lcd阵列基板及其制造方法
CN103293797B (zh) 一种薄膜晶体管液晶显示装置及其制作方法
CN103474433A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN101373301B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN101236932A (zh) 薄膜晶体管阵列基板的制造方法
CN203117620U (zh) Tft阵列基板及显示装置
CN108573928A (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN102655117A (zh) 阵列基板及制造方法、显示装置
CN203480181U (zh) 阵列基板及显示装置
CN101197332A (zh) 像素结构的制作方法
CN104733384A (zh) 显示基板及其制造方法、显示装置
CN203465495U (zh) 一种薄膜晶体管阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141209

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141209

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141209

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20200907