CN107045239A - 阵列基板及其制作方法、显示面板及显示装置 - Google Patents

阵列基板及其制作方法、显示面板及显示装置 Download PDF

Info

Publication number
CN107045239A
CN107045239A CN201710217527.3A CN201710217527A CN107045239A CN 107045239 A CN107045239 A CN 107045239A CN 201710217527 A CN201710217527 A CN 201710217527A CN 107045239 A CN107045239 A CN 107045239A
Authority
CN
China
Prior art keywords
layer
active layer
source
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710217527.3A
Other languages
English (en)
Inventor
王文坚
洪俊
张昌俊
郑亮亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710217527.3A priority Critical patent/CN107045239A/zh
Publication of CN107045239A publication Critical patent/CN107045239A/zh
Priority to PCT/CN2017/107501 priority patent/WO2018184377A1/zh
Priority to US15/767,321 priority patent/US20190393244A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示面板及显示装置，属于显示器领域。所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉定义的多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括一个薄膜晶体管；一行所述像素单元包括多个像素单元组，每个所述像素单元组包括相邻列的两个像素单元，所述相邻列的两个像素单元共同连接一条数据线，所述像素单元组中的两个像素单元的薄膜晶体管为不同类型的晶体管。该阵列基板实现双栅极结构，无需为一行像素单元设计两条栅线，减少了栅线的数量，提高了TFT‑LCD的开口率。

Description

阵列基板及其制作方法、显示面板及显示装置
技术领域
本发明涉及显示器领域，特别涉及一种阵列基板及其制作方法、显示面板及显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)是利用夹在上下两个基板之间的液晶分子层上电场强度的变化，改变液晶分子的取向，从而控制透光的强弱来显示图像的显示器件。液晶显示面板的结构一般包括背光模组、偏光片、阵列基板、彩膜(Color Filter，CF)基板以及填充在这两个基板组成的盒中的液晶分子层。阵列基板上阵列布置有大量的像素单元，每个像素单元均包括一个TFT；通常，每行像素单元的TFT与一条横向布置的栅线连接，栅线用于控制TFT的通断，每列像素单元的TFT与一条纵向布置的数据线连接，数据线用于在TFT导通时，将数据信号写入像素单元。数据线通过源极(source)集成电路(Integrated Circuit，IC)进行驱动，且每条数据线对应source IC的一个数据信号输出通道(后文简称通道)。
随着TFT-LCD分辨率的不断提高，阵列基板上的像素单元的列数增多，使得数据线数量越来越多，要求source IC所能提供的通道数也越来越多，造成source IC的成本也越来越高。
为了降低source IC的成本，可以在阵列基板上采用一种双栅极(dual gate)设计，在dual gate设计中，一条数据线连接相邻的两列像素单元的TFT，使数据线数量在原有基础上减半，从而减少对source IC通道数的需求；一行像素单元的TFT与两条栅线连接，具体地，位于同一行的两个相邻的像素单元的TFT分别连接在两条栅线上，从而能够通过一条数据线分时向两个像素单元写入数据信号。在dual gate设计中，栅线的数量在原有基础上增加了一倍，最终导致TFT-LCD的开口率不高。
发明内容
为了解决现有dual gate设计中，栅线的数量多，TFT-LCD的开口率不高的问题，本发明实施例提供了一种阵列基板及其制作方法、显示面板及显示装置。所述技术方案如下：
第一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括：
多条栅线、多条数据线、及由所述栅线和所述数据线交叉定义的多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括一个薄膜晶体管；一行所述像素单元包括多个像素单元组，每个所述像素单元组包括相邻列的两个像素单元，所述相邻列的两个像素单元共同连接一条数据线，所述像素单元组中的两个像素单元的薄膜晶体管为不同类型的晶体管。
在本发明实施例的一种实现方式中，所述像素单元组中的两个像素单元的薄膜晶体管中，一个为N型晶体管，另一个为P型晶体管。
在本发明实施例的另一种实现方式中，所述N型晶体管包括：依次层叠设置的栅极、栅极绝缘层、第一有源层、源漏极以及绝缘层；所述P型晶体管包括：依次层叠设置的栅极、栅极绝缘层、第二有源层、源漏极以及绝缘层。
在本发明实施例的另一种实现方式中，所述N型晶体管包括：依次层叠设置的源漏极、第一有源层、栅极绝缘层、栅极以及绝缘层；所述P型晶体管包括：依次层叠设置的源漏极、第二有源层、栅极绝缘层、栅极以及绝缘层。
在本发明实施例的另一种实现方式中，所述N型晶体管包括：依次层叠设置的第一有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层；所述P型晶体管包括：依次层叠设置的第二有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层。
在本发明实施例的另一种实现方式中，所述第一有源层包括N型掺杂非晶硅n a-Si层和N型重掺杂非晶硅n+a-Si层；所述第二有源层包括P型掺杂非晶硅p a-Si层和P型重掺杂非晶硅p+a-Si层。
第二方面，本发明实施例还提供了一种阵列基板的制作方法，可用于第一方面任一项所述的阵列基板。所述方法包括：在基板上形成栅线、数据线、有源层及源漏极，从而形成多个第一薄膜晶体管和第二薄膜晶体管；所述有源层包括第一有源层和第二有源层，所述第一有源层为第一薄膜晶体管的有源层，第二有源层为第二薄膜晶体管的有源层；所述栅线和所述数据线交叉定义出多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括一个薄膜晶体管，一行像素单元包括多个像素单元组，每个所述像素单元组包括相邻列的两个像素单元，所述相邻列的两个像素单元共同连接一条数据线；所述第一薄膜晶体管和第二薄膜晶体管为像素单元组中的相邻列的两个像素单元对应的两个薄膜晶体管，且所述第一薄膜晶体管和所述第二薄膜晶体管为不同类型的晶体管。
在本发明实施例的一种实现方式中，所述在基板上形成栅线、数据线、有源层及源漏极，包括：在所述基板上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极；在所述栅极层图案上形成栅极绝缘层；在所述栅极绝缘层上分别形成第一有源层和第二有源层；在所述第一有源层和所述第二有源层上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极。
在本发明实施例的另一种实现方式中，所述在基板上形成栅线、数据线、有源层及源漏极，包括：在所述基板上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极；在所述源漏金属图案上分别形成第一有源层和第二有源层；在所述第一有源层和所述第二有源层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极。
在本发明实施例的另一种实现方式中，所述在基板上形成栅线、数据线、有源层及源漏极，包括：在所述基板上分别形成第一有源层和第二有源层；在所述第一有源层和第二有源层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极；在所述栅极层图案上形成源漏极绝缘层；在所述源漏极绝缘层上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极。
在本发明实施例的另一种实现方式中，分别形成第一有源层和第二有源层，包括：形成第一半导体层，并采用构图工艺形成所述第一有源层；形成第二半导体层，并采用构图工艺形成所述第二有源层；其中，所述第一有源层和所述第二有源层位于所述栅极绝缘层上对应所述像素单元组对应的相邻列的两个像素单元的区域。
在本发明实施例的另一种实现方式中，所述形成第一半导体层并采用构图工艺形成所述第一有源层，包括：形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对所述掺杂的非晶硅层和所述重掺杂的非晶硅层进行处理，形成第一有源层；所述形成第二半导体层并采用构图工艺形成所述第二有源层，包括：形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对所述掺杂的非晶硅层和所述重掺杂的非晶硅层进行处理，形成第二有源层。
在本发明实施例的另一种实现方式中，所述第一半导体层和所述第二半导体层依次形成，或者，所述第一半导体层和所述第二半导体层交替形成。
第三方面，本发明实施例还提供了一种显示面板，所述显示面板包括第一方面任一项所述的阵列基板。
第四方面，本发明实施例还提供了一种显示装置，所述显示装置包括第三方面所述的显示面板。
本发明实施例提供的技术方案带来的有益效果是：
本发明通过在同一行像素单元中，将相邻列的两个像素单元共同连接一条数据线，且两个像素单元的TFT为不同类型的晶体管，这样通过一条栅线分时输出不同的电压信号即可依次实现这两个TFT的通断控制，并能够保证通过一条数据线分时向这两个TFT连接的两个像素单元写入数据信号，也就是说使用一条栅线即可实现dual gate设计中一行像素单元的TFT控制，无需为一行像素单元设计两条栅线，减少了栅线的数量，提高了TFT-LCD的开口率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板制作方法的流程图；
图3-图24是本发明实施例提供的阵列基板在制作过程中的结构示意图；
图25是本发明实施例提供的另一种阵列基板制作方法的流程图；
图26是本发明实施例提供的另一种阵列基板制作方法的流程图；
图27是本发明实施例提供的一种显示面板驱动方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种阵列基板的结构示意图，参见图1，阵列基板包括：多条栅线101、多条数据线102、及由栅线101和数据线102交叉定义的多个像素单元100，多个像素单元100呈阵列排布，每个像素单元100包括一个TFT 103。一行像素单元100包括多个像素单元组，每个像素单元组包括相邻列的两个像素单元100，且不同像素单元组包括的像素单元不同。同一个像素单元组中的两个像素单元100共同连接一条数据线102，同一个像素单元组中的两个像素单元100的TFT为不同类型的晶体管。
本发明通过在同一行像素单元中，将相邻列的两个像素单元共同连接一条数据线，且两个像素单元的TFT为不同类型的晶体管，这样通过一条栅线分时输出不同的电压信号即可依次实现这两个TFT的通断控制，并能够保证通过一条数据线分时向这两个TFT连接的两个像素单元写入数据信号，也就是说使用一条栅线即可实现dual gate设计中一行像素单元的TFT控制，无需为一行像素单元设计两条栅线，减少了栅线的数量，提高了TFT-LCD的开口率。
参见图1，栅线101沿第一方向布置，数据线102沿第二方向布置，第一方向和第二方向相交定义出多个像素单元100。
在本发明实施例中，像素单元组中的两个像素单元101的TFT中，一个为N型晶体管，另一个为P型晶体管。将同一行中相邻列的两个像素单元的TFT分别设置为P型晶体管和N型晶体管，这样通过一条栅线分时输出正电压信号和负电压信号即可依次实现这两个TFT的通断控制。
同一行中相邻列的两个像素单元的TFT分别设置为P型晶体管和N型晶体管，也即同一条栅线101连接的相邻的两个像素单元100的TFT 103分别为P型晶体管和N型晶体管，那么一行像素单元100中一半像素单元100的TFT 103为P型晶体管，另一半为N型晶体管，且N型晶体管和P型晶体管间隔设置。
对于一列像素单元100而言，一列像素单元100的TFT 103可以均为P型晶体管或者N型晶体管，以便于阵列基板的制造。或者，一列像素单元100的TFT 103既包含P型晶体管，又包含N型晶体管，P型晶体管和N型晶体管间隔设置，或者P型晶体管和N型晶体管不规则分布。
栅线输出正电压信号时，N型晶体管导通，P型晶体管关闭，输出负电压信号时，P型晶体管导通，N型晶体管关闭。栅线在一行像素单元的扫描时间内，先输出正电压信号再输出负电压信号；或者，先输出负电压信号再输出正电压信号。
在本发明实施例中，第一方向可以为横向，第二方向可以为竖向，将数据线和栅线分别按照竖向和横向设置，方便制作。
在本发明实施例中，TFT 103既可以为底栅型TFT，也可以为顶栅型TFT。
当本发明实施例中的TFT 103为底栅型TFT时，N型晶体管可以包括：依次层叠设置的栅极、栅极绝缘层、第一有源层、源漏极(源极和漏极)以及绝缘层；P型晶体管可以包括：依次层叠设置的栅极、栅极绝缘层、第二有源层、源漏极以及绝缘层。
当本发明实施例中的TFT 103为顶栅型TFT时，N型晶体管和P型晶体管包括两种结构。第一种结构，N型晶体管包括：依次层叠设置的源漏极、第一有源层、栅极绝缘层、栅极以及绝缘层；P型晶体管包括：依次层叠设置的源漏极、第二有源层、栅极绝缘层、栅极以及绝缘层。第二种结构，N型晶体管包括：依次层叠设置的第一有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层；P型晶体管包括：依次层叠设置的第二有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层。
其中，第一有源层包括N型掺杂非晶硅(n a-Si)层和N型重掺杂非晶硅(n+a-Si)层，第二有源层包括P型掺杂非晶硅(p a-Si)层和P型重掺杂非晶硅(p+a-Si)层。
需要说明的是，图1所示的像素单元100、栅线101以及数据线102均形成于基板上，该基板可以是透明基板，例如玻璃基板、硅基板和塑料基板等，本发明对此不做限制。
图2是本发明实施例提供的一种阵列基板制作方法的流程图，用于制作图1提供的阵列基板，图2所示的方法制得的阵列基板中TFT为底栅型TFT，参见图2，该方法包括：
步骤201：提供一基板。
具体地，步骤201可以包括：提供一块基板，并进行洗净处理。基板可以为透明基板，例如玻璃基板、硅基板和塑料基板等。
步骤202：在基板上形成栅线、数据线、有源层及源漏极，从而形成多个第一TFT和第二TFT，有源层包括第一有源层和第二有源层，第一有源层为第一TFT的有源层，第二有源层为第二TFT的有源层，第一有源层和第二有源层的掺杂类型不同；栅线和数据线交叉定义出多个像素单元，多个像素单元呈阵列排布，一行像素单元包括多个像素单元组，每个像素单元组包括相邻列的两个像素单元，相邻列的两个像素单元共同连接一条数据线；第一TFT和第二TFT为像素单元组中的相邻列的两个像素单元对应的两个TFT。
在本发明实施例中，第一TFT和第二TFT为底栅型TFT。第一TFT和第二TFT中，一个为N型晶体管，另一个为P型晶体管。
具体地，步骤202可以包括：
步骤2021，在基板上形成栅极层图案，栅极层图案包括多条栅线和多个栅极。
具体地，步骤2021可以包括：在基板上形成第一导电层，并通过构图工艺对第一导电层进行处理形成栅极层图案。
其中，第一导电层可以为金属层，例如可以采用Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属制成，也可以采用上述金属形成的合金制成。第一导电层具体可以通过溅射等方式制成。
图3和图4所示为阵列基板制作过程中形成栅极层图案后阵列基板的结构示意图，参见图3和图4，在基板20上形成第一导电层并通过构图工艺对第一导电层进行处理，形成栅极层图案21。例如，在基板20上通过溅射方式形成第一导电层，然后通过刻蚀工艺得到栅极层图案21。图3、图4仅为示意，在实际制作中，栅线的数量与像素单元行数相同，栅极的数量与像素单元个数相同。
步骤2022，在栅极层图案上形成栅极绝缘层。
图5和图6所示为阵列基板制作过程中形成栅极绝缘层后阵列基板的结构示意图，参见图5和图6，在栅极层图案制作完成后，在形成有栅极层图案的基板20上形成一层栅极绝缘层22，例如，在基板20上沉积一层栅极绝缘层22。栅极绝缘层22可以为氮化硅或氮氧化硅层。
步骤2023，在栅极绝缘层上分别形成第一有源层和第二有源层。
在本发明实施例中，步骤2023中的分别形成第一有源层和第二有源层可以包括：形成第一半导体层，并采用构图工艺形成第一有源层；形成第二半导体层，并采用构图工艺形成第二有源层；其中，第一有源层和第二有源层位于栅极绝缘层上对应像素单元组对应的相邻列的两个像素单元的区域。在上述形成第一有源层和第二有源层的过程中，第一半导体层和第二半导体层既可以采用两次构图工艺分别处理形成第一有源层和第二有源层，也可以通过一次构图工艺同时处理形成第一有源层和第二有源层。
在本发明实施例中，形成第一半导体层并采用构图工艺形成第一有源层，包括：形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对掺杂的非晶硅层和重掺杂的非晶硅层进行处理，形成第一有源层。形成第二半导体层并采用构图工艺形成第二有源层，包括：形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对掺杂的非晶硅层和重掺杂的非晶硅层进行处理，形成第二有源层。在上述形成第一有源层和第二有源层的过程中，既可以通过一次构图工艺对掺杂的非晶硅和重掺杂的非晶硅进行处理得到第一有源层或第二有源层，也可以通过两次或多次构图工艺对掺杂的非晶硅和重掺杂的非晶硅进行处理得到第一有源层或第二有源层。
其中，形成掺杂的非晶硅层或者重掺杂的非晶硅层有两种方式，一种方式是先沉积一层未掺杂的非晶硅层，然后对未掺杂的非晶硅层进行掺杂处理，得到掺杂的非晶硅层或者重掺杂的非晶硅层；另一种方式是直接沉积掺杂的非晶硅层或者重掺杂的非晶硅层。上述沉积的方法包括但不限于等离子体增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)。
在本发明实施例中，第一半导体层和第二半导体层依次形成，或者，第一半导体层和第二半导体层交替形成。
其中，第一半导体层和第二半导体层依次形成是指先形成第一半导体层再形成第二半导体层，或者先形成第二半导体层再形成第一半导体层，具体参见下文中第一种方式的方式一和方式二、以及第二种方式的方式一和方式二。第一半导体层和第二半导体层交替形成是指先形成第一半导体层的一部分再形成第二半导体层的一部分，再形成第一半导体层的另一部分，再形成第二半导体层的另一部分(或者再形成第二半导体层的另一部分，再形成第一半导体层的另一部分)；或者，先形成第二半导体层的一部分再形成第一半导体层的一部分，再形成第一半导体层的另一部分，再形成第二半导体层的另一部分(或者再形成第二半导体层的另一部分，再形成第一半导体层的另一部分)，具体参见下文中第一种方式的方式三、以及第二种方式的方式三；其中，第一半导体层和第二半导体层的一部分为掺杂的非晶硅层或掺杂的非晶硅薄膜，第一半导体层和第二半导体层的另一部分为重掺杂的非晶硅层或重掺杂的非晶硅薄膜。
在本发明实施例中，在栅极绝缘层上形成第一有源层和第二有源层的具体过程可以包括如下几种实现方式：
第一种方式：形成n a-Si层、n+a-Si层、p a-Si层和p+a-Si层；通过构图工艺对na-Si层、n+a-Si层、p a-Si层和p+a-Si层进行处理，得到第一有源层和第二有源层。
具体地，第一有源层和第二有源层为像素单元组中的相邻列的两个像素单元对应的两个有源层。所述第一有源层采用N型掺杂，所述第二有源层采用P型掺杂。
其中，上述n a-Si层覆盖第一有源层所在的整个像素区域(像素单元所在区域)，n+a-Si层覆盖在n a-Si层上；p a-Si层覆盖第二有源层所在的整个像素区域，p+a-Si层覆盖在p a-Si层上。进一步地，n a-Si层和p a-Si层还可以各自覆盖两个像素区域之间的一部分区域，使得n a-Si层和p a-Si层覆盖整个栅极绝缘层。
其中，形成n a-Si层、n+a-Si层、p a-Si层和p+a-Si层的方式包括多种：
方式一，在栅极绝缘层上制作一层n a-Si薄膜；通过构图工艺对n a-Si薄膜进行处理，以形成n a-Si层。在形成有n a-Si层的栅极绝缘层上制作一层n+a-Si薄膜；通过构图工艺对n+a-Si薄膜进行处理，以形成n+a-Si层。在形成有n a-Si层和n+a-Si层的栅极绝缘层上制作一层p a-Si薄膜；通过构图工艺对p a-Si薄膜进行处理，以形成p a-Si层。在形成有p a-Si层的栅极绝缘层上制作一层p+a-Si薄膜；通过构图工艺对p+a-Si薄膜进行处理，以形成p+a-Si层。在方式一中，还可以先制作p a-Si层和p+a-Si层，再制作n a-Si层和n+a-Si层。
方式二：在栅极绝缘层上制作一层n a-Si薄膜；在n a-Si薄膜上制作一层n+a-Si薄膜；通过构图工艺对n a-Si薄膜和n+a-Si薄膜进行处理，以形成n a-Si层和n+a-Si层。在形成有n a-Si层和n+a-Si层的栅极绝缘层上制作一层p a-Si薄膜；在p a-Si薄膜上制作一层p+a-Si薄膜；通过构图工艺对p a-Si薄膜和p+a-Si薄膜进行处理，以形成p a-Si层和p+a-Si层。在方式二中，还可以先制作p a-Si层和p+a-Si层，再制作n a-Si层和n+a-Si层。
方式三：在栅极绝缘层上制作一层n a-Si薄膜；通过构图工艺对n a-Si薄膜进行处理，以形成n a-Si层。在形成有n a-Si层的栅极绝缘层上制作一层p a-Si薄膜；通过构图工艺对p a-Si薄膜进行处理，以形成p a-Si层。在形成有n a-Si层和p a-Si层的栅极绝缘层上制作一层n+a-Si薄膜；通过构图工艺对n+a-Si薄膜进行处理，以形成n+a-Si层。在形成有n+a-Si层的栅极绝缘层上制作一层p+a-Si薄膜；通过构图工艺对p+a-Si薄膜进行处理，以形成p+a-Si层。在方式三中，还可以先制作p a-Si层，再制作n a-Si层。在制作完成n a-Si层和p a-Si层后，还可以先p+a-Si层，再制作n+a-Si层。
其中，方式二较其他方式，构图工艺处理次数少，制作更方便，但由于一次构图工艺处理的膜层厚度大，对构图工艺处理要求更高。
下面通过附图7-16对第一种方式的方式一进行详细说明：
图7和图8所示为阵列基板制作过程中形成n a-Si层后阵列基板的结构示意图，参见图7和图8，在栅极绝缘层22制作一层n a-Si薄膜，并通过构图工艺对n a-Si薄膜进行处理形成n a-Si层230。
图9和图10所示为阵列基板制作过程中形成n+a-Si层后阵列基板的结构示意图，参见图9和图10，制作一层n+a-Si薄膜，并通过构图工艺对n+a-Si薄膜进行处理形成n+a-Si层240，n+a-Si层240形成于n a-Si层230上。
图11和图12所示为阵列基板制作过程中形成p a-Si层后阵列基板的结构示意图，参见图11和图12，制作一层p a-Si薄膜，并通过构图工艺对p a-Si薄膜进行处理形成p a-Si层250，p a-Si层250和n a-Si层230覆盖整个栅极绝缘层22。
图13和图14所示为阵列基板制作过程中形成p+a-Si层后阵列基板的结构示意图，参见图13和图14，制作一层p+a-Si薄膜，并通过构图工艺对p+a-Si薄膜进行处理形成p+a-Si层260，p+a-Si层260形成于p a-Si层250上。
图15和图16所示为阵列基板制作过程中形成第一有源层和第二有源层后阵列基板的结构示意图，参见图15和图16，在n a-Si层230、n+a-Si层240、p a-Si层250和p+a-Si层260后，通过构图工艺对n a-Si层230、n+a-Si层240、p a-Si层250和p+a-Si层260进行处理，分别得到图中标号23、24、25和26所示部分，形成第一有源层和第二有源层，第一有源层由图中标号23和24组成，第二有源层由图中标号25和26组成。
第一种方式的其他几种方式的制作过程与上述方式一类似，这里不在赘述。
第二种方式：形成n a-Si薄膜、n+a-Si薄膜、p a-Si薄膜和p+a-Si薄膜；在形成各个薄膜的过程中，直接对各个薄膜进行图像化处理，以形成第一有源层和第二有源层。其中，n a-Si薄膜、n+a-Si薄膜、p a-Si薄膜和p+a-Si薄膜均覆盖整个栅极绝缘层。
第二种方式包括以下几种具体实现方式：
方式一，在栅极绝缘层上依次形成n a-Si薄膜和n+a-Si薄膜；通过构图工艺对na-Si薄膜和n+a-Si薄膜进行处理，得到第一有源层；在栅极绝缘层上依次形成p a-Si薄膜和p+a-Si薄膜；通过构图工艺对p a-Si薄膜和p+a-Si薄膜进行处理，得到第二有源层。在方式一中，还可以先做第二有源层，再做第一有源层。
方式二，在栅极绝缘层上形成n a-Si薄膜；通过构图工艺对n a-Si薄膜进行处理，得到第一有源层的第一层；在栅极绝缘层上形成n+a-Si薄膜；通过构图工艺对n+a-Si薄膜进行处理，得到第一有源层的第二层；在栅极绝缘层上形成p a-Si薄膜；通过构图工艺对pa-Si薄膜进行处理，得到第二有源层的第一层；在栅极绝缘层上形成p+a-Si薄膜；通过构图工艺对p+a-Si薄膜进行处理，得到第二有源层的第二层。在方式二中，还可以先做第二有源层，再做第一有源层。
方式三，在栅极绝缘层上形成n a-Si薄膜；通过构图工艺对n a-Si薄膜进行处理，得到第一有源层的第一层；在栅极绝缘层上形成p a-Si薄膜；通过构图工艺对p a-Si薄膜进行处理，得到第二有源层的第一层；在栅极绝缘层上形成n+a-Si薄膜；通过构图工艺对n+a-Si薄膜进行处理，得到第一有源层的第二层；在栅极绝缘层上形成p+a-Si薄膜；通过构图工艺对p+a-Si薄膜进行处理，得到第二有源层的第二层。在方式三中，还可以先制作第二有源层的第一层，再制作第一有源层的第一层。在制作完成第一有源层的第一层和第二有源层的第一层后，还可以先第二有源层的第二层，再制作第一有源层的第二层。
步骤2024，在第一有源层和第二有源层上形成源漏极层图案，源漏极层图案包括多条数据线和多个源漏极。
具体地，步骤2024可以包括：在第一有源层和第二有源层上形成第二导电层，并通过构图工艺对第二导电层进行处理形成源漏极层图案，多个源漏极具体为多个源极和多个漏极，每个像素区域内形成有一个源极和一个漏极。
图17和图18所示为阵列基板制作过程中形成第二导电层后阵列基板的结构示意图，参见图17和图18，在形成第一有源层和第二有源层后，形成第二导电层270。
图19和图20所示为阵列基板制作过程中形成源漏极层图案后阵列基板的结构示意图，参见图19和图20，通过构图工艺对第二导电层270进行处理，得到源漏极层图案27。
在本发明实施例中，第二导电层均可以为金属层，例如可以采用Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属制成，也可以采用上述金属形成的合金制成。第二导电层具体可以通过溅射等方式制成。
在形成源极和漏极后，通过构图工艺除去p+a-Si层和n+a-Si层中位于源极和漏极之间的部分，如图21和图22所示，通过构图工艺除去p+a-Si层260和n+a-Si层240中位于源极和漏极之间的部分，并露出部分p a-Si层250和n a-Si层230。
进一步地，步骤202还可以包括步骤2025，在基板上形成绝缘层。
图23和图24所示为阵列基板制作过程中形成绝缘层后阵列基板的结构示意图，参见图23和图24，在基板上形成一层绝缘层28(可采用沉积方式实现)。绝缘层28可以为氮化硅或氮氧化硅层。绝缘层28覆盖基板20，通过设置绝缘层，可以对基板起保护作用。
在本发明实施例中，上述构图工艺具体可以采用刻蚀工艺实现，刻蚀工艺可以是利用光刻胶作为掩模进行遮挡实现的干法刻蚀或者湿法刻蚀。
图25是本发明实施例提供的另一种阵列基板制作方法的流程图，用于制作图1提供的阵列基板，图25所示的方法制得的阵列基板中TFT为顶栅型TFT，参见图25，该方法包括：
步骤301：提供一基板。
步骤301与步骤201相同，这里不做赘述。
步骤302：在基板上形成源漏极层图案，源漏极层图案包括多条数据线和多个源漏极。
步骤302的具体实施细节与步骤2024相同，这里不做赘述。
步骤303：在源漏金属图案上分别形成第一有源层和第二有源层。
步骤303的具体实施细节与步骤2023相同，这里不做赘述。
步骤304：在第一有源层和第二有源层上形成栅极绝缘层。
步骤304的具体实施细节与步骤2022相同，这里不做赘述。
步骤305：在栅极绝缘层上形成栅极层图案，栅极层图案包括多条栅线和多个栅极。
步骤305的具体实施细节与步骤2021相同，这里不做赘述。
进一步地，该方法还可以包括步骤306，在基板上形成绝缘层。
通过步骤302-306在基板上形成栅线、数据线、有源层及源漏极，从而形成多个第一TFT和第二TFT，上述第一TFT和第二TFT为顶栅型TFT。
图26是本发明实施例提供的另一种阵列基板制作方法的流程图，用于制作图1提供的阵列基板，图26所示的方法制得的阵列基板中TFT为顶栅型TFT，参见图26，该方法包括：
步骤401：提供一基板。
步骤401与步骤201相同，这里不做赘述。
步骤402：在基板上分别形成第一有源层和第二有源层。
步骤402的具体实施细节与步骤2023相同，这里不做赘述。
步骤403：在第一有源层和第二有源层上形成栅极绝缘层。
步骤403的具体实施细节与步骤2022相同，这里不做赘述。
步骤404：在栅极绝缘层上形成栅极层图案，栅极层图案包括多条栅线和多个栅极。
步骤404的具体实施细节与步骤2021相同，这里不做赘述。
步骤405：在栅极层图案上形成源漏极绝缘层。
其中，源漏极绝缘层的制作方式同栅极绝缘层，也即步骤405的具体实施细节与步骤2022相同，这里不做赘述。
步骤406：在源漏极绝缘层上形成源漏极层图案，源漏极层图案包括多条数据线和多个源漏极。
步骤406的具体实施细节与步骤2024相同，这里不做赘述。
进一步地，该方法还可以包括步骤407，在基板上形成绝缘层。
通过步骤402-407在基板上形成栅线、数据线、有源层及源漏极，从而形成多个第一TFT和第二TFT，上述第一TFT和第二TFT为顶栅型TFT。
本发明实施例还提供了一种显示面板，显示面板包括图1所示的阵列基板。
本发明通过在同一行像素单元中，将相邻列的两个像素单元共同连接一条数据线，且两个像素单元的TFT为不同类型的晶体管，这样通过一条栅线分时输出不同的电压信号即可依次实现这两个TFT的通断控制，并能够保证通过一条数据线分时向这两个TFT连接的两个像素单元写入数据信号，也就是说使用一条栅线即可实现dual gate设计中一行像素单元的TFT控制，无需为一行像素单元设计两条栅线，减少了栅线的数量，提高了TFT-LCD的开口率。
在本发明实施例的一种实现方式中，显示面板还包括栅极驱动器和源极驱动器。栅极驱动器用于按扫描方向依次向各条栅线输出栅极控制信号，栅极控制信号包括第一电压信号和第二电压信号，第一电压信号和第二电压信号分别用于导通两个不同类型的晶体管；源极驱动器用于在栅极驱动器向任一条栅线输出第一电压信号时，向数据线输出第一数据信号，在栅极驱动器向任一条栅线输出第二电压信号时，向数据线输出第二数据信号。
其中，第一电压信号可以为正电压信号，第二电压信号可以为负电压信号。栅极驱动器工作时，向一条栅线输出一个正电压信号和一个负电压信号之后，再向下一条栅线输出一个正电压信号和一个负电压信号。
其中，第一数据信号和第二数据信号均包括向多条数据线输出的多个子信号，每个子信号用于驱动一条数据线上的像素单元，这多个子信号可以相同，也可以不同。第一数据信号与具有一种类型的晶体管(如N型晶体管)的像素单元的显示画面对应，第二数据信号与具有另一种类型的晶体管(如P型晶体管)的像素单元的显示画面对应。
图27是本发明实施例提供的一种显示面板驱动方法的流程图，该显示面板驱动方法用于前文所述的显示面板，参见图27，该方法包括：
步骤501：按扫描方向依次向各条栅线输出栅极控制信号，栅极控制信号包括第一电压信号和第二电压信号，第一电压信号和第二电压信号分别用于导通两个不同类型的晶体管。
其中，第一电压信号可以为正电压信号，第二电压信号可以为负电压信号。向一条栅线输出一个正电压信号和一个负电压信号之后，再向下一条栅线输出一个正电压信号和一个负电压信号。
步骤502：在栅极驱动器向任一条栅线输出第一电压信号时，向数据线输出第一数据信号，在栅极驱动器向任一条栅线输出第二电压信号时，向数据线输出第二数据信号。
其中，第一数据信号和第二数据信号均包括向多条数据线输出的多个子信号，每个子信号用于驱动一条数据线上的像素单元，这多个子信号可以相同，也可以不同。第一数据信号与具有一种类型的晶体管(如N型晶体管)的像素单元的显示画面对应，第二数据信号与具有另一种类型的晶体管(如P型晶体管)的像素单元的显示画面对应。
栅线输出正电压信号时，N型晶体管导通，P型晶体管关闭，输出负电压信号时，P型晶体管导通，N型晶体管关闭。栅线在一行像素单元的扫描时间内，先输出正电压信号再输出负电压信号；或者，先输出负电压信号再输出正电压信号。
在本发明实施中，栅极控制信号中正电压信号和负电压信号的时长可以相等。
本发明还提供了一种显示装置，包括如上所述显示面板。在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种阵列基板，其特征在于，所述阵列基板包括：
多条栅线、多条数据线、及由所述栅线和所述数据线交叉定义的多个像素单元，所述多个像素单元呈阵列排布；
一行所述像素单元包括多个像素单元组，每个所述像素单元组包括相邻列的两个像素单元，所述相邻列的两个像素单元共同连接一条数据线，所述像素单元组中的两个像素单元的薄膜晶体管为不同类型的晶体管。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元组中的两个像素单元的薄膜晶体管中，一个为N型晶体管，另一个为P型晶体管。
3.根据权利要求2所述的阵列基板，其特征在于，所述N型晶体管包括：依次层叠设置的栅极、栅极绝缘层、第一有源层、源漏极以及绝缘层；所述P型晶体管包括：依次层叠设置的栅极、栅极绝缘层、第二有源层、源漏极以及绝缘层。
4.根据权利要求2所述的阵列基板，其特征在于，所述N型晶体管包括：依次层叠设置的源漏极、第一有源层、栅极绝缘层、栅极以及绝缘层；所述P型晶体管包括：依次层叠设置的源漏极、第二有源层、栅极绝缘层、栅极以及绝缘层。
5.根据权利要求2所述的阵列基板，其特征在于，所述N型晶体管包括：依次层叠设置的第一有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层；所述P型晶体管包括：依次层叠设置的第二有源层、栅极绝缘层、栅极、源漏极绝缘层、源漏极以及绝缘层。
6.根据权利要求3-5任一项所述的阵列基板，其特征在于，所述第一有源层包括N型掺杂非晶硅层和N型重掺杂非晶硅层；所述第二有源层包括P型掺杂非晶硅层和P型重掺杂非晶硅层。
7.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
在基板上形成栅线、数据线、有源层及源漏极，从而形成多个第一薄膜晶体管和第二薄膜晶体管；
所述有源层包括第一有源层和第二有源层，所述第一有源层为第一薄膜晶体管的有源层，第二有源层为第二薄膜晶体管的有源层；
所述栅线和所述数据线交叉定义出多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括一个薄膜晶体管，一行像素单元包括多个像素单元组，每个所述像素单元组包括相邻列的两个像素单元，所述相邻列的两个像素单元共同连接一条数据线；
所述第一薄膜晶体管和第二薄膜晶体管为像素单元组中的相邻列的两个像素单元对应的两个薄膜晶体管，且所述第一薄膜晶体管和所述第二薄膜晶体管为不同类型的晶体管。
8.根据权利要求7所述的制作方法，其特征在于，所述在基板上形成栅线、数据线、有源层及源漏极，包括：
在所述基板上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极；
在所述栅极层图案上形成栅极绝缘层；
在所述栅极绝缘层上分别形成第一有源层和第二有源层；
在所述第一有源层和所述第二有源层上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极。
9.根据权利要求7所述的制作方法，其特征在于，所述在基板上形成栅线、数据线、有源层及源漏极，包括：
在所述基板上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极；
在所述源漏金属图案上分别形成第一有源层和第二有源层；
在所述第一有源层和所述第二有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极。
10.根据权利要求7所述的制作方法，其特征在于，所述在基板上形成栅线、数据线、有源层及源漏极，包括：
在所述基板上分别形成第一有源层和第二有源层；
在所述第一有源层和第二有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极层图案，所述栅极层图案包括多条栅线和多个栅极；
在所述栅极层图案上形成源漏极绝缘层；
在所述源漏极绝缘层上形成源漏极层图案，所述源漏极层图案包括多条数据线和多个源漏极。
11.根据权利要求8-10任一项所述的制作方法，其特征在于，分别形成第一有源层和第二有源层，包括：
形成第一半导体层，并采用构图工艺形成所述第一有源层；
形成第二半导体层，并采用构图工艺形成所述第二有源层；
其中，所述第一有源层和所述第二有源层位于所述栅极绝缘层上对应所述像素单元组对应的相邻列的两个像素单元的区域。
12.根据权利要求11所述的制作方法，其特征在于，
所述形成第一半导体层并采用构图工艺形成所述第一有源层，包括：
形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对所述掺杂的非晶硅层和所述重掺杂的非晶硅层进行处理，形成第一有源层；
所述形成第二半导体层并采用构图工艺形成所述第二有源层，包括：
形成一层掺杂的非晶硅层；形成一层重掺杂的非晶硅层；通过构图工艺对所述掺杂的非晶硅层和所述重掺杂的非晶硅层进行处理，形成第二有源层。
13.根据权利要求12所述的制作方法，其特征在于，所述第一半导体层和所述第二半导体层依次形成，或者，所述第一半导体层和所述第二半导体层交替形成。
14.一种显示面板，其特征在于，所述显示面板包括权利要求1-6任一项所述的阵列基板。
15.一种显示装置，其特征在于，所述显示装置包括权利要求14所述的显示面板。
CN201710217527.3A 2017-04-05 2017-04-05 阵列基板及其制作方法、显示面板及显示装置 Pending CN107045239A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710217527.3A CN107045239A (zh) 2017-04-05 2017-04-05 阵列基板及其制作方法、显示面板及显示装置
PCT/CN2017/107501 WO2018184377A1 (zh) 2017-04-05 2017-10-24 阵列基板及其制作方法、显示面板及其驱动方法、显示装置
US15/767,321 US20190393244A1 (en) 2017-04-05 2017-10-24 Array substrate and manufacturing method thereof, display panel and driving method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710217527.3A CN107045239A (zh) 2017-04-05 2017-04-05 阵列基板及其制作方法、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN107045239A true CN107045239A (zh) 2017-08-15

Family

ID=59544757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710217527.3A Pending CN107045239A (zh) 2017-04-05 2017-04-05 阵列基板及其制作方法、显示面板及显示装置

Country Status (3)

Country Link
US (1) US20190393244A1 (zh)
CN (1) CN107045239A (zh)
WO (1) WO2018184377A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863340A (zh) * 2017-10-25 2018-03-30 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN107887420A (zh) * 2017-10-25 2018-04-06 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
WO2018184377A1 (zh) * 2017-04-05 2018-10-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及其驱动方法、显示装置
CN110531558A (zh) * 2019-08-29 2019-12-03 上海中航光电子有限公司 阵列基板、液晶显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210094189A (ko) * 2020-01-20 2021-07-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
CN112526779B (zh) * 2020-11-24 2022-09-27 北海惠科光电技术有限公司 一种显示面板的基板、驱动方法和非便携式显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011531A (en) * 1996-10-21 2000-01-04 Xerox Corporation Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays
CN101382712A (zh) * 2007-09-07 2009-03-11 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
CN102955309A (zh) * 2012-10-15 2013-03-06 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及其驱动方法
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578842B1 (ko) * 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
CN101354506B (zh) * 2007-07-25 2010-04-21 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的像素结构
CN102117602A (zh) * 2009-12-31 2011-07-06 上海天马微电子有限公司 显示面板的驱动结构
TWI440187B (zh) * 2011-11-07 2014-06-01 Chunghwa Picture Tubes Ltd 畫素結構、陣列基板及其製作方法
CN203455566U (zh) * 2013-09-17 2014-02-26 上海天马微电子有限公司 一种薄膜晶体管阵列基板及液晶显示装置
CN103792746A (zh) * 2014-01-27 2014-05-14 北京京东方光电科技有限公司 一种阵列基板、其制备方法及显示装置
CN104505391B (zh) * 2014-12-23 2017-06-27 上海天马微电子有限公司 一种阵列基板及其制造方法和显示面板
CN107045239A (zh) * 2017-04-05 2017-08-15 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011531A (en) * 1996-10-21 2000-01-04 Xerox Corporation Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays
CN101382712A (zh) * 2007-09-07 2009-03-11 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
CN102955309A (zh) * 2012-10-15 2013-03-06 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及其驱动方法
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018184377A1 (zh) * 2017-04-05 2018-10-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及其驱动方法、显示装置
CN107863340A (zh) * 2017-10-25 2018-03-30 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN107887420A (zh) * 2017-10-25 2018-04-06 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN107863340B (zh) * 2017-10-25 2020-04-10 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN107887420B (zh) * 2017-10-25 2020-04-24 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN110531558A (zh) * 2019-08-29 2019-12-03 上海中航光电子有限公司 阵列基板、液晶显示面板及显示装置

Also Published As

Publication number Publication date
WO2018184377A1 (zh) 2018-10-11
US20190393244A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
CN107045239A (zh) 阵列基板及其制作方法、显示面板及显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN104538437B (zh) 半导体器件及其制造方法
CN102156359B (zh) 阵列基板、液晶面板和液晶显示器及驱动方法
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN102486917B (zh) 显示装置
CN105629614A (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2019047627A1 (zh) 阵列基板、显示面板、显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN106200167B (zh) 阵列基板及液晶显示器
CN102023401B (zh) Tft-lcd阵列基板及其制造方法
CN105093750B (zh) Tft阵列基板结构及其制作方法
CN102629577A (zh) 一种tft阵列基板及其制造方法和显示装置
CN102576736A (zh) 半导体器件及其制造方法
CN101398582B (zh) 液晶显示装置
CN101089707A (zh) 低成本大画面广视野角高速回应液晶显示装置
US20180197900A1 (en) Array substrate and manufacturing method thereof
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN104714343B (zh) 边缘场开关模式的薄膜晶体管阵列基板及其制造方法
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN106991956A (zh) 一种像素电路及其驱动方法和其制备方法、显示装置
WO2021227122A1 (zh) 阵列基板和显示面板
CN102650783A (zh) 一种显示装置、tft-lcd像素结构及其制作方法
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170815

RJ01 Rejection of invention patent application after publication