CN104658973B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104658973B CN104658973B CN201510091489.2A CN201510091489A CN104658973B CN 104658973 B CN104658973 B CN 104658973B CN 201510091489 A CN201510091489 A CN 201510091489A CN 104658973 B CN104658973 B CN 104658973B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- conductive
- region
- reservation region
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置,属于显示技术领域。其中,所述阵列基板包括设置于基板上的阵列基板行驱动GOA区域,所述制作方法包括:在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部;在形成有所述第一导电图形的基板上形成绝缘层之后,去除所述导电连接部的至少一部分,使得所述多个第一导电图形之间相互绝缘。本发明的技术方案能够减少阵列基板发生静电击穿的几率,提高阵列基板的良率。
Description
技术领域
本发明涉及显示技术领域,特别是指一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)具有体积小、功耗低和无辐射等特点,在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说,阵列基板的结构及其制造工艺决定了产品的性能、成品率和价格。
阵列基板行驱动(Gate Driver on Array,GOA)是当前TFT-LCD中一种高技术水平设计,是直接将栅极驱动电路制作在阵列基板上,来代替由外接硅片制作的驱动芯片的一种工艺技术。GOA技术不但可以节省成本,还可以省去Gate(栅极线)方向Bonding(焊接)的工艺,降低产品工艺成本,同时还可提高面板的高集成度。
目前GOA驱动的阵列基板制造工艺主要存在着以下不足:
阵列基板的GOA区域包括诸多密集的信号线及薄膜晶体管(TFT),由于GOA区域的布线比较密集,因此,在GOA区域存在大面积金属和金属布线间隙比较小的问题,这样阵列基板的制作过程中,在进行等离子体沉积和刻蚀工艺时,之前形成的导电图形容易发生静电击穿现象,甚至在基板传送过程中,也会发生静电击穿,导致阵列基板的良率下降。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置,能够减少阵列基板发生静电击穿的几率,提高阵列基板的良率。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种阵列基板的制作方法,所述阵列基板包括设置于基板上的阵列基板行驱动GOA区域,所述制作方法包括:
在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部;
在形成有所述第一导电图形的基板上形成绝缘层之后,去除所述导电连接部的至少一部分,使得所述多个第一导电图形之间相互绝缘。
进一步地,所述去除所述导电连接部的至少一部分包括:
在所述绝缘层上形成第二导电图形时,断开所述导电连接部。
进一步地,形成连通多个同层设置的第一导电图形的导电连接部包括:
通过同一次构图工艺形成所述第一导电图形和所述导电连接部。
进一步地,所述第一导电图形与所述导电连接部为采用不同导电层形成。
进一步地,所述第一导电图形为采用栅金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和栅金属层,并在所述栅金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的栅金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的栅金属层,形成第一导电图形;
去除剩余的光刻胶。
进一步地,所述第一导电图形为采用源漏金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和源漏金属层,并在所述源漏金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的源漏金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的源漏金属层,形成第一导电图形;
去除剩余的光刻胶。
进一步地,所述第三导电层为采用透明导电材料或Mo。
进一步地,所述第二导电图形为像素电极,所述在所述绝缘层上形成第二导电图形时,断开所述导电连接部包括:
沉积像素电极层,并在所述像素电极层上涂覆光刻胶;
采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于像素电极的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的像素电极层和第三导电层,形成像素电极的图形;
去除剩余的光刻胶。
本发明实施例还提供了一种阵列基板,所述阵列基板为采用上述的制作方法制作得到。
本发明实施例还提供了一种显示装置,包括上述的阵列基板。
本发明的实施例具有以下有益效果:
上述方案中,在GOA区域形成连通多个同层设置的第一导电图形的导电连接部,并在完成后续工艺后,去除导电连接部的至少一部分,使得多个第一导电图形之间相互绝缘。这样在进行后续工艺时,不同的第一导电图形之间可以通过导电连接部来连通,导电连接部能够释放第一导电图形上积累的静电,避免在后续工艺中出现静电击穿现象,减少阵列基板发生静电击穿的几率,提高阵列基板的良率。
附图说明
图1为现有阵列基板的平面示意图;
图2a-2f为现有阵列基板的制作方法的流程示意图;
图3为本发明实施例阵列基板的平面示意图;
图4a-4j为本发明实施例阵列基板的制作方法的流程示意图。
附图标记
1 基板 2 栅金属层 3 栅绝缘层 4 有源层
5 第一透明电极 6 源漏金属层 7 钝化层 8 第三导电层
9 光刻胶 10 第二透明电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种阵列基板及其制作方法、显示装置,能够在不增加构图工艺的前提下,减少阵列基板发生静电击穿的几率,提高阵列基板的良率。
实施例一
本实施例提供了一种阵列基板的制作方法,所述阵列基板包括设置于基板上的GOA(阵列基板行驱动)区域,所述制作方法包括:
在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部;
在形成有所述第一导电图形的基板上形成绝缘层之后,去除所述导电连接部的至少一部分,使得所述多个第一导电图形之间相互绝缘。
本实施例在GOA区域形成连通多个同层设置的第一导电图形的导电连接部,并在完成后续工艺后,去除导电连接部的至少一部分,使得多个第一导电图形之间相互绝缘。这样在进行后续工艺时,不同的第一导电图形之间可以通过导电连接部来连通,导电连接部能够释放第一导电图形上积累的静电,避免在后续工艺中出现静电击穿现象,减少阵列基板发生静电击穿的几率,提高阵列基板的良率。
进一步地,所述去除所述导电连接部的至少一部分包括:在所述绝缘层上形成第二导电图形时,断开所述导电连接部。
进一步地,形成连通多个同层设置的第一导电图形的导电连接部包括:
通过同一次构图工艺形成所述第一导电图形和所述导电连接部,这样可以减少制作阵列基板的构图次数。
进一步地,所述第一导电图形与所述导电连接部为采用不同导电层形成。
一具体实施例中,所述第一导电图形为采用栅金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和栅金属层,并在所述栅金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的栅金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的栅金属层,形成第一导电图形;
去除剩余的光刻胶。
另一具体实施例中,所述第一导电图形为采用源漏金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和源漏金属层,并在所述源漏金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的源漏金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的源漏金属层,形成第一导电图形;
去除剩余的光刻胶。
具体地,所述第三导电层可以为采用透明导电材料或Mo,透明导电材料可以为ITO或IZO。
进一步地,所述第二导电图形为像素电极,所述在所述绝缘层上形成第二导电图形时,断开所述导电连接部包括:
沉积像素电极层,并在所述像素电极层上涂覆光刻胶;
采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于像素电极的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的像素电极层和第三导电层,形成像素电极的图形;
去除剩余的光刻胶。
实施例二
本发明实施例还提供了一种阵列基板,所述阵列基板为采用上述的制作方法制作得到。
实施例三
本实施例还提供了一种显示装置,包括上述的阵列基板。所述显示装置可以为:液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑、导航仪、电子纸等任何具有显示功能的产品或部件。
实施例四
下面结合附图对本实施例的阵列基板的制作方法进行详细介绍:
图1为现有阵列基板的平面示意图,以图1中AA’方向上的截面为例,图2a-2f所示为现有技术通过1+5次构图工艺制作阵列基板的流程示意图,阵列基板的制作方法主要包括以下步骤:
步骤1,如图2a所示,在基板1上形成栅金属层2的图形;
步骤2,如图2b所示,形成栅绝缘层3和有源层4;
步骤3,如图2c所示,形成第一透明电极5的图形;
步骤4,如图2d所示,形成源漏金属层6的图形;
步骤5,如图2e所示,形成钝化层7;
步骤6,如图2f所示,形成第二透明电极10的图形。
上述步骤1-6都需要重复进行膜层沉积、曝光和刻蚀的过程,由于阵列基板的GOA区域有大面积金属存在,而且导电图形(比如栅金属层图形)之间间隙较小,这样就会导致在等离子体沉积和刻蚀工艺发生静电击穿(ESD),甚至在基板传送过程中,也会发生ESD,导致产品的良率急剧下降。
为了解决上述问题,本实施例提供了一种阵列基板的制作方法,包括以下步骤:
步骤a1,如图4a所示,在基板1上沉积第三导电层8和栅金属层2;
第三导电层8可以为透明导电材料或Mo等金属。在第三导电层8采用透明导电材料时,具体地,可以在基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层,透明导电层可以选用ITO或IZO。
在第三导电层8采用Mo等金属时,具体地,可以采用溅射或热蒸发的方法在基板1上沉积一层厚度为的金属层,金属层可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
之后,可以采用溅射或热蒸发的方法在第三导电层8上沉积一层厚度为的栅金属层2,栅金属层可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,栅金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
步骤a2,如图4b所示,在栅金属层2上涂覆一层光刻胶9,采用半色调或灰色调掩膜板对光刻胶9进行曝光,使光刻胶形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域,其中,光刻胶完全保留区域对应于栅金属层的图形所在区域,光刻胶部分保留区域对应于栅金属层图形之间间隙所在区域,光刻胶完全去除区域对应于上述图形以外的区域;
步骤a3,如图4c所示,通过刻蚀工艺完全刻蚀掉光刻胶完全去除区域的栅金属层2和第三导电层8;
步骤a4,如图4d所示,去除光刻胶部分保留区域的光刻胶9,具体地,可以采用灰化工艺去除光刻胶部分保留区域的光刻胶9,并通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的栅金属层2;
步骤a5,如图4e所示,去除栅金属层2上剩余的光刻胶9;
步骤a6,如图4f和图4g所示,形成栅绝缘层3和有源层4。
具体地,可以采用等离子体增强化学气相沉积(PECVD)方法,在经过步骤a5的基板1上沉积厚度约为的栅绝缘层3,其中,栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物,栅绝缘层可以为单层、双层或多层结构。具体地,栅绝缘层可以是SiNx,SiOx或Si(ON)x。
有源层可以选用非晶硅a-Si等半导体材料。具体地,可以在基板1上采用等离子体增强化学气相沉积(PECVD)方法或者磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的半导体材料,在半导体材料上涂覆光刻胶,进行曝光、显影,刻蚀半导体材料,并剥离光刻胶,形成由半导体材料组成的有源层4的图形。
步骤a7,如图4g所示,形成第一透明电极5的图形;
具体地,可以采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的第一透明导电层,第一透明导电层可以选用ITO或IZO。在第一透明导电层上涂覆光刻胶,进行曝光、显影,刻蚀第一透明导电层,并剥离光刻胶,形成由第一透明电极5的图形。
步骤a8,如图4h所示,形成源漏金属层6的图形;
具体地,可以在经过步骤a7的基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层6,源漏金属层6可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金。源漏金属层6可以是单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。在源漏金属层6上涂覆一层光刻胶,采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于源漏金属层的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜,剥离剩余的光刻胶,形成源漏金属层6的图形。
步骤a9,如图4i所示,形成钝化层7的图形;
具体地,可以在经过步骤a8的基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层材料,其中,钝化层材料可以选用氧化物、氮化物或氮氧化物,具体地,钝化层可以是SiNx,SiOx或Si(ON)x。钝化层可以是单层结构,也可以是采用氮化硅和氧化硅构成的两层结构。
在钝化层材料上涂敷一层光刻胶;采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于钝化层的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料7和栅绝缘层3,剥离剩余的光刻胶,形成包括钝化层过孔的钝化层的图形。
步骤a10,如图4j所示,形成第二透明电极10的图形,并在形成第二透明电极10的图形时刻蚀掉栅金属层图形之间的第三导电层8。
具体地,可以采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的第二透明导电层,第二透明导电层可以选用ITO或IZO。在第二透明导电层上涂覆光刻胶,进行曝光、显影,刻蚀第二透明导电层,并剥离光刻胶,形成由第二透明电极10的图形。其中,在刻蚀形成第二透明电极10的图形时,同时刻蚀掉栅金属层图形之间的第三导电层8,使得栅金属层图形之间相互绝缘。
经过上述步骤a1-a10即可得到如图3所示的阵列基板中,其中,在形成栅金属层图形之后,在进行后续工艺时,栅金属层图形之间一直通过第三导电层连接,这样可以释放后续工艺中栅金属层图形上积累的静电,减少阵列基板发生静电击穿的几率,提高阵列基板的良率,并在最后形成第二透明电极的图形时刻蚀掉栅金属层图形之间的第三导电层,使得栅金属层图形之间相互绝缘。
本实施例以在栅金属层图形之间通过第三导电层连接为例进行说明,进一步地,还可以在形成源漏金属层图形之后,在源漏金属层图形之间通过第三导电层进行连接,并在形成最后的导电图形时,刻蚀掉源漏金属层图形之间的第三导电层,使得源漏金属层图形之间相互绝缘。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种阵列基板的制作方法,所述阵列基板包括设置于基板上的阵列基板行驱动GOA区域,其特征在于,所述制作方法包括:
在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部;
在形成有所述第一导电图形的基板上形成绝缘层之后,去除所述导电连接部的至少一部分,使得所述多个第一导电图形之间相互绝缘;
所述去除所述导电连接部的至少一部分包括:
在所述绝缘层上形成第二导电图形时,断开所述导电连接部;
所述第一导电图形为采用栅金属层形成,所述导电连接部为采用第三导电层形成,第三导电层与栅金属层为不同层;或
所述第一导电图形为采用源漏金属层形成,所述导电连接部为采用第三导电层形成,第三导电层与源漏金属层为不同层。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,形成连通多个同层设置的第一导电图形的导电连接部包括:
通过同一次构图工艺形成所述第一导电图形和所述导电连接部。
3.根据权利要求2所述的阵列基板的制作方法,其特征在于,所述第一导电图形为采用栅金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和栅金属层,并在所述栅金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的栅金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的栅金属层,形成第一导电图形;
去除剩余的光刻胶。
4.根据权利要求2所述的阵列基板的制作方法,其特征在于,所述第一导电图形为采用源漏金属层形成,所述导电连接部为采用第三导电层形成,所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括:
依次沉积第三导电层和源漏金属层,并在所述源漏金属层上涂覆光刻胶;
采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域,其中光刻胶保留区域对应第一导电图形,光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶部分保留区域保留部分光刻胶,光刻胶完全保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的源漏金属层和第三导电层,形成导电连接部的图形;
灰化掉光刻胶部分保留区域的光刻胶,通过刻蚀工艺刻蚀掉光刻胶部分保留区域的源漏金属层,形成第一导电图形;
去除剩余的光刻胶。
5.根据权利要求3或4所述的阵列基板的制作方法,其特征在于,所述第三导电层为采用透明导电材料或Mo。
6.根据权利要求3或4所述的阵列基板的制作方法,其特征在于,所述第二导电图形为像素电极,所述在所述绝缘层上形成第二导电图形时,断开所述导电连接部包括:
沉积像素电极层,并在所述像素电极层上涂覆光刻胶;
采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于像素电极的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;
进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变,通过刻蚀工艺刻蚀掉光刻胶未保留区域的像素电极层和第三导电层,形成像素电极的图形;
去除剩余的光刻胶。
7.一种阵列基板,其特征在于,所述阵列基板为采用如权利要求1-6中任一项所述的制作方法制作得到。
8.一种显示装置,其特征在于,包括如权利要求7所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510091489.2A CN104658973B (zh) | 2015-02-28 | 2015-02-28 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510091489.2A CN104658973B (zh) | 2015-02-28 | 2015-02-28 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104658973A CN104658973A (zh) | 2015-05-27 |
CN104658973B true CN104658973B (zh) | 2017-10-24 |
Family
ID=53249941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510091489.2A Active CN104658973B (zh) | 2015-02-28 | 2015-02-28 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104658973B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105185740B (zh) * | 2015-06-26 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
CN105093751B (zh) * | 2015-08-18 | 2018-09-11 | 京东方科技集团股份有限公司 | 预防esd的goa布局设计 |
CN107589606A (zh) | 2017-09-05 | 2018-01-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN109449186B (zh) * | 2018-11-02 | 2021-09-21 | 京东方科技集团股份有限公司 | Oled显示基板母板及其制作方法、和oled显示装置 |
CN109960438B (zh) * | 2019-03-19 | 2021-04-23 | 京东方科技集团股份有限公司 | 基板及其制作方法、触控显示装置 |
CN111430302A (zh) * | 2020-04-02 | 2020-07-17 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN113314462B (zh) * | 2021-05-26 | 2022-03-22 | 惠科股份有限公司 | 驱动电路的制造方法、驱动电路和光罩 |
CN113380833B (zh) * | 2021-05-31 | 2024-02-20 | 合肥维信诺科技有限公司 | 阵列基板、显示面板及阵列基板的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0545675A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | 薄膜トランジスタマトリツクスの製造方法 |
JPH08114814A (ja) * | 1994-10-13 | 1996-05-07 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ基板とその製造方法 |
CN1614483A (zh) * | 2003-11-04 | 2005-05-11 | Lg.菲利浦Lcd株式会社 | 液晶显示器件制造方法 |
CN101355037A (zh) * | 2007-07-27 | 2009-01-28 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
CN103809318A (zh) * | 2014-02-14 | 2014-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板制造方法、阵列基板及显示设备 |
-
2015
- 2015-02-28 CN CN201510091489.2A patent/CN104658973B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0545675A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | 薄膜トランジスタマトリツクスの製造方法 |
JPH08114814A (ja) * | 1994-10-13 | 1996-05-07 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ基板とその製造方法 |
CN1614483A (zh) * | 2003-11-04 | 2005-05-11 | Lg.菲利浦Lcd株式会社 | 液晶显示器件制造方法 |
CN101355037A (zh) * | 2007-07-27 | 2009-01-28 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
CN103809318A (zh) * | 2014-02-14 | 2014-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板制造方法、阵列基板及显示设备 |
Also Published As
Publication number | Publication date |
---|---|
CN104658973A (zh) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104658973B (zh) | 阵列基板及其制作方法、显示装置 | |
TW519763B (en) | Active matrix LCD panel | |
CN102751240B (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 | |
CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
US9543338B2 (en) | Array substrate, method for manufacturing the same, and display device | |
US9646997B2 (en) | Array substrate, method for manufacturing the same and display device | |
CN105070684B (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
JP2007157916A (ja) | Tft基板及びtft基板の製造方法 | |
JP2010204656A (ja) | Tft−lcdアレイ基板及びその製造方法 | |
JP2006295176A (ja) | 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法 | |
CN102709239A (zh) | 显示装置、阵列基板及其制造方法 | |
CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
US9627414B2 (en) | Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device | |
CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
CN102709234A (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
CN107331709A (zh) | 薄膜晶体管及其制作方法、显示基板及显示装置 | |
US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
CN101354507A (zh) | 薄膜晶体管液晶显示器阵列基板结构及其制造方法 | |
KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN102810558A (zh) | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 | |
CN104216190B (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |