CN101807586A - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101807586A CN101807586A CN200910077487A CN200910077487A CN101807586A CN 101807586 A CN101807586 A CN 101807586A CN 200910077487 A CN200910077487 A CN 200910077487A CN 200910077487 A CN200910077487 A CN 200910077487A CN 101807586 A CN101807586 A CN 101807586A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- semiconductor layer
- tft
- barrier layer
- fully
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000004973 liquid crystal related substance Substances 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 238000005516 engineering process Methods 0.000 claims abstract description 87
- 239000000203 mixture Substances 0.000 claims abstract description 79
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 154
- 239000010408 film Substances 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 29
- 238000004381 surface treatment Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 4
- 239000003595 mist Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法。TFT-LCD阵列基板包括栅线和数据线，栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，薄膜晶体管包括形成在基板上的栅电极、位于栅电极上方的半导体层、位于半导体层上的源电极和漏电极，半导体层与源电极和漏电极接触的表面为经过表面处理的欧姆接触区域，源电极和漏电极之间的半导体层上覆盖有阻挡层。本发明不仅通过三次构图工艺完成TFT-LCD阵列基板的制备，而且通过对半导体层进行表面处理形成欧姆接触区域，既没有使用掺杂半导体层，也减少了沉积掺杂半导体层的工艺，既减小了生产设备投入，节约了生产材料，又降低了生产成本，缩短了生产时间，提高了生产效率。
Description
技术领域
本发明涉及一种液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到基于狭缝光刻技术的四次构图(4mask)工艺。
目前，TFT-LCD阵列基板的制造是通过一组构图工艺形成薄膜图形来完成，一次构图工艺形成一层薄膜图形。现在技术采用的四次构图工艺技术是利用半色调或灰色调掩模板技术，通过一次构图工艺完成有源层、数据线、源电极、漏电极和TFT沟道区域图形的制作。由于每次构图工艺均需要把掩模板的图形转移到薄膜图形上，而每一层薄膜图形都需要精确地罩在另一层薄膜图形上，因此在TFT-LCD阵列基板制作过程中，所用掩模板的数量越少，生产时间越少，生产效率越高，生产成本就越低。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，采用三次构图工艺实现TFT-LCD阵列基板的制造，缩短生产时间，提高生产效率，降低生产成本。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括形成在基板上的栅电极、位于栅电极上方的半导体层、位于半导体层上的源电极和漏电极，所述半导体层与源电极和漏电极接触的表面为经过表面处理的欧姆接触区域，所述源电极和漏电极之间的半导体层上覆盖有阻挡层。
所述表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
所述像素电极与数据线、源电极和漏电极在同一次构图工艺中形成。
所述阻挡层与半导体层在同一次构图工艺中形成。
在上述技术方案基础上，所述像素电极形成在栅绝缘层上，并与漏电极直接连接。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上沉积栅金属薄膜，通过第一次构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层，通过第二次构图工艺形成半导体层图形和阻挡层图形，所述阻挡层图形位于所述半导体层图形之上，对所述阻挡层图形以外的半导体层进行表面处理，形成欧姆接触区域；
步骤3、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜，通过第三次构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和像素电极的图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上，所述像素电极与源电极直接连接。
所述步骤2包括：
步骤21、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层；
步骤22、在所述阻挡层上涂敷一层光刻胶；
步骤23、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶半保留区域对应于半导体图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤24、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡层和半导体层，暴露出该区域的栅绝缘层，形成半导体图形；
步骤25、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的阻挡层；
步骤26、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的阻挡层，暴露出半导体层，形成阻挡层图形；
步骤27、对所述阻挡层图形以外的半导体层进行表面处理，使暴露出的半导体层表面形成欧姆接触区域；
步骤28、剥离剩余的光刻胶。
所述表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
所述步骤3包括：
步骤31、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜；
步骤32、在所述源漏金属薄膜上涂敷一层光刻胶；
步骤33、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤34、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成数据线、源电极、漏电极和TFT沟道区域图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上；
步骤35、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
步骤36、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成像素电极图形，所述像素电极与源电极直接连接；
步骤37、剥离剩余的光刻胶。
本发明提供了一种TFT-LCD阵列基板及其制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成半导体图形，并通过对半导体层进行表面处理形成欧姆接触区域，最后使用半色调或灰色调掩模板通过第三次构图工艺形成数据线、源电极、漏电极、TFT沟道区域和像素电极图形。本发明不仅通过三次构图工艺完成TFT-LCD阵列基板的制备，而且采用了对半导体层进行表面处理形成欧姆接触区域的技术方案，既没有使用掺杂半导体层，也减少了沉积掺杂半导体层的工艺，因此本发明技术方案既减小了生产设备投入，节约了生产材料，又降低了生产成本，缩短了生产时间，提高了生产效率。此外，本发明像素电极直接与漏电极连接提高了电接触，提高了良品率，具有广泛的应用前景。
附图说明
图1为本发明TFT-LCD阵列基板的平面图；
图2为图1中A1-A1向的剖面图；
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图；
图4为图3中A2-A2向剖面图；
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图；
图6为本发明TFT-LCD阵列基板第二次构图工艺中沉积各层薄膜后A3-A3向的剖面图；
图7为本发明TFT-LCD阵列基板第二次构图工艺中光刻胶曝光显影后A3-A3向的剖面图；
图8为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀后A3-A3向的剖面图；
图9为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图；
图10为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀后A3-A3向的剖面图；
图11为本发明TFT-LCD阵列基板第二次构图工艺中表面处理后A3-A3向的剖面图；
图12为本发明TFT-LCD阵列基板第二次构图工艺后A3-A3向的剖面图；
图13为本发明TFT-LCD阵列基板第三次构图工艺后的平面图；
图14为本发明TFT-LCD阵列基板第三次构图工艺中沉积各层薄膜后A4-A4向的剖面图；
图15为本发明TFT-LCD阵列基板第三次构图工艺中光刻胶曝光显影后A4-A4向的剖面图；
图16为本发明TFT-LCD阵列基板第三次构图工艺中第一次刻蚀后A4-A4向的剖面图；
图17为本发明TFT-LCD阵列基板第三次构图工艺中灰化工艺后A4-A4向的剖面图；
图18为本发明TFT-LCD阵列基板第三次构图工艺中第二次刻蚀后A4-A4向的剖面图；
图19为本发明TFT-LCD阵列基板第三次构图工艺后A4-A4向的剖面图；
图20为本发明TFT-LCD阵列基板制造方法的流程图；
图21为本发明TFT-LCD阵列基板制造方法中形成半导体层图形的流程图；
图22为本发明TFT-LCD阵列基板制造方法中形成数据线、源电极、漏电极和像素电极图形的流程图。
附图标记说明：
1-基板； 2-栅电极； 3-栅绝缘层；
4-半导体层； 5-阻挡层； 6-源电极；
7-漏电极； 8-钝化层； 9-像素电极；
10-栅线； 11-数据线； 21-透明导电薄膜；
22-源漏金属薄膜； 30-光刻胶； 41-欧姆接触区域。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板的平面图，图2为图1中A1-A1向的剖面图。如图1和图2所示，本发明TFT-LCD阵列基板的主体结构包括栅线10、数据线11、像素电极9和薄膜晶体管，相互垂直的栅线10和数据线11定义了像素区域，薄膜晶体管和像素电极9形成在像素区域内，栅线10用于向薄膜晶体管提供开启信号，数据线11用于向像素电极9提供数据信号。具体地，本发明TFT-LCD阵列基板包括形成在基板1上的栅线10和栅电极2，栅电极2与栅线10连接；栅绝缘层3形成在栅电极2和栅线10上并覆盖整个基板1，半导体层4形成在栅绝缘层3上并位于栅电极2的上方；像素电极9形成在栅绝缘层3上并位于像素区域内；源电极6的一端形成在半导体层上，另一端与数据线11连接，漏电极7的一端形成在半导体层上，另一端与位于漏电极7下方的像素电极9直接连接，源电极6和漏电极7之间形成TFT沟道区域，TFT沟道区域的半导体层4上覆盖有保护TFT沟道区域的阻挡层5。
本发明上述技术方案中，半导体层与源电极和漏电极接触的表面为经过表面处理的欧姆接触区域41，该表面处理为采用PH3气体的P化处理，射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。由于通过P化处理使半导体层表面形成欧姆接触区域，保证了半导体层与源电极和漏电极的电连接，因此可以不使用现有技术通常采用的掺杂半导体层，同时也减少了沉积掺杂半导体层的工艺，既减小了生产设备投入，节约了生产材料，又降低了生产成本，缩短了生产时间，提高了生产效率。
图3～图19为本发明TFT-LCD阵列基板制造过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，光刻胶以正性光刻胶为例。
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图，图4为图3中A2-A2向剖面图。首先采用磁控溅射、热蒸发或其它成膜方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为
的栅金属薄膜，栅金属薄膜的材料可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜。使用普通掩模板通过第一次构图工艺对栅金属薄膜进行构图，在基板上形成栅线10和栅电极2图形，如图3、图4所示。实际应用中，该构图工艺中还可以同时形成公共电极线图形。
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，图6为本发明TFT-LCD阵列基板第二次构图工艺中沉积各层薄膜后A3-A 3向的剖面图。在完成上述图形的基板上，首先采用等离子体增强化学气相沉积(PECVD)或其它成膜方法，依次沉积厚度为
的栅绝缘层3、厚度为
的半导体层4和厚度为
的阻挡层5。其中栅绝缘层3和阻挡层5可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层对应的反应气体可以是SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。
图7为本发明TFT-LCD阵列基板第二次构图工艺中光刻胶曝光显影后A3-A3向的剖面图。在阻挡层5上涂敷一层光刻胶30，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A、未曝光区域B和半曝光区域C，其中未曝光区域B对应于阻挡层图形所在区域，半曝光区域C对应于半导体图形所在区域，完全曝光区域A对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域C的光刻胶厚度变薄，形成光刻胶半保留区域，如图7所示。
图8为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀后A3-A3向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的阻挡层5和半导体层4，暴露出该区域的栅绝缘层3，形成半导体图形，如图8所示。
图9为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图。通过灰化工艺，减少光刻胶30的厚度，完全去除半曝光区域C的光刻胶，暴露出该区域的阻挡层5，如图9所示。由于未曝光区域B光刻胶的厚度大于半曝光区域C光刻胶的厚度，因此本次工艺后，未曝光区域B还覆盖有部分厚度的光刻胶30。
图10为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀后A3-A3向的剖面图。通过第二次刻蚀工艺刻蚀半曝光区域的阻挡层5，完全刻蚀掉该区域的阻挡层5，暴露出半导体层4，形成阻挡层图形，如图10所示。
图11为本发明TFT-LCD阵列基板第二次构图工艺中表面处理后A3-A3向的剖面图。对暴露出的半导体层4进行表面处理，使半导体层4表面形成欧姆接触区域41，如图11所示。本发明的表面处理为采用PH3气体的P化处理，射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
图12为本发明TFT-LCD阵列基板第二次构图工艺后A3-A3向的剖面图。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第二次构图工艺，如图5和图11所示。本发明第二次构图工艺后，半导体图形位于栅电极2的上方，阻挡层图形位于半导体图形上，其位置正好覆盖住TFT沟道区域。
图13为本发明TFT-LCD阵列基板第三次构图工艺后的平面图，图14为本发明TFT-LCD阵列基板第三次构图工艺中沉积各层薄膜后A4-A4向的剖面图。在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，依次沉积厚度为
的透明导电薄膜21和厚度为
的源漏金属薄膜22，透明导电薄膜21可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物，源漏金属薄膜22的材料可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜，如图14所示。
图15为本发明TFT-LCD阵列基板第三次构图工艺中光刻胶曝光显影后A4-A4向的剖面图。在源漏金属薄膜22上涂敷一层(正性)光刻胶30，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A、未曝光区域B和半曝光区域C，其中未曝光区域B对应于数据线、源电极和漏电极图形所在区域，半曝光区域C对应于像素电极图形所在区域，完全曝光区域A对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域C的光刻胶厚度变薄，形成光刻胶半保留区域，如图15所示。
图16为本发明TFT-LCD阵列基板第三次构图工艺中第一次刻蚀后A4-A4向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的源漏金属薄膜22和透明导电薄膜21，形成数据线、源电极和漏电极图形，其中，源电极与漏电极之间形成TFT沟道区域，TFT沟道区域的半导体层4上覆盖着阻挡层5，如图16所示。
图17为本发明TFT-LCD阵列基板第三次构图工艺中灰化工艺后A4-A4向的剖面图。通过灰化工艺，减少光刻胶30的厚度，完全去除半曝光区域C的光刻胶，暴露出该区域的源漏金属薄膜22，如图17所示。由于未曝光区域B光刻胶的厚度大于半曝光区域C光刻胶的厚度，因此本次工艺后，未曝光区域B还覆盖有部分厚度的光刻胶。
图18为本发明TFT-LCD阵列基板第三次构图工艺中第二次刻蚀后A4-A4向的剖面图。通过第二次刻蚀工艺对半曝光区域C的源漏金属薄膜22进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜22，暴露出透明导电薄膜，形成像素电极9，如图18所示。
图19为本发明TFT-LCD阵列基板第三次构图工艺后A4-A4向的剖面图。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第三次构图工艺，如图13和图19所示。本发明第三次构图工艺后，源电极6通过透明导电薄膜21与半导体层4上形成的欧姆接触区域41接触，其一端位于阻挡层5上，另一端与数据线11连接，漏电极7通过透明导电薄膜21与半导体层4上形成的欧姆接触区域41连接，其一端位于阻挡层5上，并通过透明导电薄膜21与形成在像素区域内的像素电极9直接连接，源电极6与漏电极7之间形成的TFT沟道区域，TFT沟道区域的半导体层4上覆盖有阻挡层5。
本发明提供了一种TFT-LCD阵列基板，首先通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成半导体图形，并通过对半导体层进行表面处理形成欧姆接触区域，最后使用半色调或灰色调掩模板通过第三次构图工艺形成数据线、源电极、漏电极、TFT沟道区域和像素电极图形。本发明不仅通过三次构图工艺完成TFT-LCD阵列基板的制备，而且采用了对半导体层进行表面处理形成欧姆接触区域的技术方案，既没有使用掺杂半导体层，也减少了沉积掺杂半导体层的工艺，因此本发明技术方案既减小了生产设备投入，节约了生产材料，又降低了生产成本，缩短了生产时间，提高了生产效率。此外，本发明像素电极直接与漏电极连接提高了电接触，提高了良品率，具有广泛的应用前景。
图20为本发明TFT-LCD阵列基板制造方法的流程图，包括：
步骤1、在基板上沉积栅金属薄膜，通过第一次构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层，通过第二次构图工艺形成半导体层图形和阻挡层图形，所述阻挡层图形位于所述半导体层图形之上，对所述阻挡层图形以外的半导体层进行表面处理，形成欧姆接触区域；
步骤3、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜，通过第三次构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和像素电极的图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上，所述像素电极与源电极直接连接。
本发明提供了一种TFT-LCD阵列基板制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后通过第二次构图工艺形成半导体图形和阻挡层图形，并通过对半导体层进行表面处理形成欧姆接触区域，最后通过第三次构图工艺形成数据线、源电极、漏电极、TFT沟道区域和像素电极图形。本发明不仅通过三次构图工艺完成TFT-LCD阵列基板的制备，且由于采用了对半导体层进行表面处理形成欧姆接触区域的技术方案，既没有使用掺杂半导体层，也减少了沉积掺杂半导体层的工艺，因此本发明技术方案既减小了生产设备投入，节约了生产材料，又降低了生产成本，缩短了生产时间，提高了生产效率。此外，本发明像素电极直接与漏电极连接提高了电接触，提高了良品率，具有广泛的应用前景。
图21为本发明TFT-LCD阵列基板制造方法中形成半导体层图形的流程图，在图20所示技术方案基础上，所述步骤2包括：
步骤21、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层；
步骤22、在所述阻挡层上涂敷一层光刻胶；
步骤23、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶半保留区域对应于半导体图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤24、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡层和半导体层，暴露出该区域的栅绝缘层，形成半导体图形；
步骤25、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的阻挡层；
步骤26、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的阻挡层，暴露出半导体层，形成阻挡层图形；
步骤27、对所述阻挡层图形以外的半导体层进行表面处理，使暴露出的半导体层表面形成欧姆接触区域；
步骤28、剥离剩余的光刻胶。
图21所示技术方案是一种采用多步刻蚀工艺通过一次构图工艺同时形成半导体图形和阻挡层图形并进行表面处理的技术方案，表面处理为采用PH3气体的P化处理。进一步地，本发明P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。图21所示技术方案的制备过程已在前述图5～图12所示技术方案中详细介绍，这里不再赘述。
图22为本发明TFT-LCD阵列基板制造方法中形成数据线、源电极、漏电极和像素电极图形的流程图，在图20所示技术方案基础上，所述步骤3包括：
步骤31、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜；
步骤32、在所述源漏金属薄膜上涂敷一层光刻胶；
步骤33、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤34、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成数据线、源电极、漏电极和TFT沟道区域图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上；
步骤35、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
步骤36、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成像素电极图形，所述像素电极与源电极直接连接；
步骤37、剥离剩余的光刻胶。
图22所示技术方案是一种采用多步刻蚀工艺通过一次构图工艺同时形成数据线、源电极、漏电极、TFT沟道区域和像素电极图形的技术方案，其制备过程已在前述图13～图19所示技术方案中详细介绍，这里不再赘述。
本发明步骤1中，采用磁控溅射、热蒸发或其它成膜方法，在基板(如玻璃基板或石英基板)上沉积一层厚度为的栅金属薄膜，栅金属薄膜的材料可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜。使用普通掩模板通过构图工艺对栅金属薄膜进行构图，在基板上形成栅线和栅电极图形。实际应用中，该构图工艺中还可以同时形成公共电极线图形。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (9)
1.一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括形成在基板上的栅电极、位于栅电极上方的半导体层、位于半导体层上的源电极和漏电极，其特征在于，所述半导体层与源电极和漏电极接触的表面为经过表面处理的欧姆接触区域，所述源电极和漏电极之间的半导体层上覆盖有阻挡层。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
3.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极与数据线、源电极和漏电极在同一次构图工艺中形成。
4.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述阻挡层与半导体层在同一次构图工艺中形成。
5.根据权利要求1～4中任一权利要求所述的TFT-LCD阵列基板，其特征在于，所述像素电极形成在栅绝缘层上，并与漏电极直接连接。
6.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过第一次构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层，通过第二次构图工艺形成半导体层图形和阻挡层图形，所述阻挡层图形位于所述半导体层图形之上，对所述阻挡层图形以外的半导体层进行表面处理，形成欧姆接触区域；
步骤3、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜，通过第三次构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和像素电极的图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上，所述像素电极与源电极直接连接。
7.根据权利要求6所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
步骤21、在完成步骤1的基板上依次沉积栅绝缘层、半导体层和阻挡层；
步骤22、在所述阻挡层上涂敷一层光刻胶；
步骤23、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶半保留区域对应于半导体图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤24、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡层和半导体层，暴露出该区域的栅绝缘层，形成半导体图形；
步骤25、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的阻挡层；
步骤26、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的阻挡层，暴露出半导体层，形成阻挡层图形；
步骤27、对所述阻挡层图形以外的半导体层进行表面处理，使暴露出的半导体层表面形成欧姆接触区域；
步骤28、剥离剩余的光刻胶。
8.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
9.根据权利要求6所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：
步骤31、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜；
步骤32、在所述源漏金属薄膜上涂敷一层光刻胶；
步骤33、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤34、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成数据线、源电极、漏电极和TFT沟道区域图形，所述源电极和漏电极通过透明导电薄膜与所述半导体层的欧姆接触区域连接，所述阻挡层覆盖在所述TFT沟道区域的半导体层上；
步骤35、通过灰化工艺，完全去除掉光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
步骤36、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成像素电极图形，所述像素电极与源电极直接连接；
步骤37、剥离剩余的光刻胶。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100774872A CN101807586B (zh) | 2009-02-13 | 2009-02-13 | Tft-lcd阵列基板及其制造方法 |
| US12/701,766 US8223312B2 (en) | 2009-02-13 | 2010-02-08 | Method of manufacturing a display device using a barrier layer to form an ohmic contact layer |
| US13/493,398 US9372378B2 (en) | 2009-02-13 | 2012-06-11 | TFT-LCD array substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100774872A CN101807586B (zh) | 2009-02-13 | 2009-02-13 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101807586A true CN101807586A (zh) | 2010-08-18 |
| CN101807586B CN101807586B (zh) | 2013-07-31 |
Family
ID=42559591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100774872A Expired - Fee Related CN101807586B (zh) | 2009-02-13 | 2009-02-13 | Tft-lcd阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8223312B2 (zh) |
| CN (1) | CN101807586B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176098A (zh) * | 2010-12-01 | 2011-09-07 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| CN102683593A (zh) * | 2012-03-29 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管阵列基板的制作方法 |
| CN105097943A (zh) * | 2015-06-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2018094595A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN111129036A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI491050B (zh) * | 2011-11-25 | 2015-07-01 | Sony Corp | 電晶體，顯示器及電子裝置 |
| CN102651340B (zh) * | 2011-12-31 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| CN102738007B (zh) * | 2012-07-02 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN107482018A (zh) * | 2017-08-03 | 2017-12-15 | 京东方科技集团股份有限公司 | 制备阵列基板的方法、阵列基板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378280B2 (ja) * | 1992-11-27 | 2003-02-17 | 株式会社東芝 | 薄膜トランジスタおよびその製造方法 |
| JP2002151695A (ja) | 2000-11-13 | 2002-05-24 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR100398037B1 (ko) | 2000-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 제조 방법 |
| US20050176188A1 (en) | 2004-02-11 | 2005-08-11 | Fang-Chen Luo | Thin film transistor and manufacturing method thereof |
| KR101085132B1 (ko) * | 2004-12-24 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100489631C (zh) * | 2006-05-23 | 2009-05-20 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| KR101238233B1 (ko) * | 2006-06-30 | 2013-03-04 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법 |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
-
2009
- 2009-02-13 CN CN2009100774872A patent/CN101807586B/zh not_active Expired - Fee Related
-
2010
- 2010-02-08 US US12/701,766 patent/US8223312B2/en active Active
-
2012
- 2012-06-11 US US13/493,398 patent/US9372378B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176098A (zh) * | 2010-12-01 | 2011-09-07 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| CN102176098B (zh) * | 2010-12-01 | 2013-06-12 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| US8604477B2 (en) | 2010-12-01 | 2013-12-10 | Au Optronics Corporation | Pixel structure and manufacturing method thereof |
| CN102683593A (zh) * | 2012-03-29 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管阵列基板的制作方法 |
| CN105097943A (zh) * | 2015-06-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US10510901B2 (en) | 2015-06-24 | 2019-12-17 | Boe Technology Group Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and display device |
| WO2018094595A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN111129036A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8223312B2 (en) | 2012-07-17 |
| US20100208156A1 (en) | 2010-08-19 |
| US20120241776A1 (en) | 2012-09-27 |
| CN101807586B (zh) | 2013-07-31 |
| US9372378B2 (en) | 2016-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101807586B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN101957526B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101819363B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101807583B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| CN101752319B (zh) | 薄膜晶体管液晶显示器阵列基板的制造方法 | |
| US20140061635A1 (en) | Array Substrate, Manufacturing Method And The Display Device Thereof | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN101825816A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102709234A (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN104835782A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN102054833A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101840117A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101799603A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102693938B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN103700663A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN101995711A (zh) | Tft-lcd阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150713 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150713 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150713 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130731 Termination date: 20210213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |