KR100966453B1 - 액정표시소자 제조방법 - Google Patents
액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR100966453B1 KR100966453B1 KR1020050136195A KR20050136195A KR100966453B1 KR 100966453 B1 KR100966453 B1 KR 100966453B1 KR 1020050136195 A KR1020050136195 A KR 1020050136195A KR 20050136195 A KR20050136195 A KR 20050136195A KR 100966453 B1 KR100966453 B1 KR 100966453B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- data line
- conductive layer
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 239000010408 film Substances 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 6
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 마스크공정수를 줄일 수 있는 액정표시소자 제조방법에 관한 것으로, 본 발명은 기판상에 게이트라인과 게이트전극 및 공통전극을 형성하는 단계; 상기 기판전체에 게이트절연막과 액티브층 및 도전층을 차례로 적층하는 단계; 상기 게이트절연막과 액티브층 및 도전층을 패터닝하여 액티브층패턴과 소스/드레인전극 및 데이터라인을 형성하는 단계; 상기 기판전체에 보호층을 형성하는 단계; 상기 보호층을 패터닝하여 상기 드레인전극일부를 노출시키는 콘택홀과 데이터라인으로부터 돌출된 액티브층패턴부분을 제거하여 개구부를 형성하는 단계; 및 상기 콘택홀과 개구부를 포함한 보호층상에 화소전극을 형성하는 단계를 포함하여 구성된다.
회절노광마스크, 액티브층패턴, 4 마스크, 개구부
Description
도 1은 종래기술에 따른 액정표시소자의 단위화소 구조를 나타내는 평면도.
도 2a 내지 도 2i는 종래기술에 따른 액정표시소자의 제조방법을 나타내는 공정단면도로서, ⅡA-ⅡA선 및 ⅡB-ⅡB선에 따른 단면도.
도 3은 본 발명에 따른 액정표시소자의 단위화소 구조를 나타내는 평면도.
도 4a 내지 도 4k는 본 발명에 따른 액정표시소자 제조방법을 나타내는 공정단면도로서, ⅣA-ⅣA선 및 ⅣB-ⅣB선에 따른 단면도.
**********도면의 주요부분에 대한 부호의 설명************
101 : 기판 103a : 게이트전극
103 : 게이트라인 103b : 공통전극
105 : 게이트절연막 107 : 액티브층
109 : 도전층 109a : 소스전극
109b : 드레인전극 111, 117 : 감광막
113 : 회절마스크 119a : 콘택홀
119b : 개구부 121 : 투명도전층
121a : 화소전극 123 : 배향막
141 : 컬러필터기판 143 : 블랙매트릭스
145 : 컬러필터층 147 : 배향막
151 : 액정층
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로 특히, 마스크 공정수를 줄일 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다.
이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다.
도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(13)과 화상신호가 인가되는 데이터라인(19)의 교차영역에 형성된 박막트랜지 스터(미도시)를 포함하고 있다.
여기서, 상기 박막트랜지스터(미도시)는 상기 게이트라인(13)과 연결된 게이트 전극(13a)과, 상기 게이트 전극(13a) 위에 형성되어 게이트 전극(13a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(17)과, 상기 반도체층(17) 위에 형성된 소스전극(19a) 및 드레인 전극(19b)으로 구성된다.
상기 화소의 표시영역에는 상기 소스전극(19a) 및 드레인 전극(19b)과 연결되어 반도체층(17)이 활성화됨에 따라 상기 소스전극(19a) 및 드레인 전극(19b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(29)이 형성되어 있다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정을 통해 제작되는데, 4 마스크공정에 의한 액정표시소자 제조방법에 대해 도 2a 내지 도 2i를 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2i는 종래기술에 따른 액정표시소자의 제조방법을 나타내는 공정단면도로서, ⅡA-ⅡA선 및 ⅡB-ⅡB선에 따른 단면도이다.
도 2a를 참조하면, 제1기판(11) 위의 전체 면에 금속층을 적층한 후 그 위에 포토레지스트를 도포하고 포토리소그래피(photolithography)공정을 진행하여 게이트 라인(미도시) 및 상기 게이트 라인에 연결되는 게이트 전극(13a)을 형성한다.
그후, 도 2b를 참조하면, 게이트 전극(13a)이 형성된 제1기판(11) 전체에 걸쳐서 게이트절연층(15)과, 반도체층(17)과, 오믹 컨택층(미도시) 및 도전층(19)을 차례로 형성한다.
이어서, 상기 도전층(19)상에 회절노광에 의한 감광막 패턴(21)을 형성한다. 이때, 상기 감광막 패턴(21)은 회절노광에 의해 채널 영역 상단이 다른 영역에 비해 얇은 감광막 두께를 가진다.
그다음, 도 2c를 참조하면, 상기 감광막 패턴(21)을 식각 마스크로 적용하여 도전층(19), 오믹 컨택층(미도시) 및 반도체층(17)을 차례로 식각하여 액티브패턴(103)을 형성한다.
이어서, 도 2d를 참조하면, 상기 감광막 패턴(21)을 에싱처리하여 상기 채널부상에 위치하는 도전층(19)부분을 식각한다. 이때, 상기 에싱 공정에서 상기 감광막 패턴중 상대적으로 얇은 영역, 즉 채널 영역의 감광막 패턴은 제거되고 도전층(19)이 노출된다. 또한, 상기 에싱 공정은 유기물인 감광막을 산화시켜 제거하는 공정으로 감광막 패턴(21)의 일부가 산화로 인해 제거되고 전체적으로 부피가 감소하게 된다. 이때, 감광막 패턴(21)은 채널 영역과 액티브 패턴의 가장자리 부분의 감광막 패턴이 제거된다.
이어서,도 2e를 참조하면, 상기 에싱된 감광막 패턴(21b)을 식각 마스크로 적용하여 채널 영역의 도전층과, 오믹 컨택층을 제거함으로써 소스 전극(19a) 및 드레인 전극(19b)을 형성한다. 이때, 상기 에싱처리된 감광막 패턴(21b)은 액티브 패턴(17)의 가장자리 영역도 노출시키기 때문에 액티브 패턴(17)의 가장자리에 형성되는 오믹 컨택층(미도시) 및 도전층(19)은 제거되어 결과적으로 액티브 패턴(17)이 소스 및 드레인 전극에 비해 돌출된다. 또한, 상기 액티브패턴(17)과 공통전극(13b)사이에는 "D1" 만큼의 폭을 갖는다.
이어서, 도 2f를 참조하면, 상기 에싱된 감광막 패턴(21b)을 제거한 다음, 상기 소스 및 드레인 전극(19a,19b)을 포함한 기판상에 보호층(23)를 형성한후 그 위에 감광막(25)을 도포한다.
그다음, 도 2g를 참조하면, 상기 감광막(25)을 포토공정에 의한 노광 및 현상공정을 거쳐 드레인전극일부를 노출시키는 감광막패턴(25)을 형성한다.
이어서, 상기 감광막패턴(25)을 마스크로 상기 보호층(23)을 선택적으로 식각하여 상기 드레인 전극(19b)를 노출시키는 콘택홀(27)을 형성한다.
그다음, 도 2h를 참조하면, 상기 감광막패턴(25)을 제거한후 상기 콘택홀(27)을 포함한 보호층(23)상에 상기 드레인 전극(19b)과 연결되는 투명전극물질로 구성되는 화소전극(29)을 형성한다.
이어서, 도 2i를 참조하면, 제2기판(41)상에 블래매트릭스(43)와 컬러필터층(45)을 차례로 증착한후 상기 컬러필터층(45)상에 오버코트층이나 배향모드에 따라 공통전극(47)을 형성한다.
그다음, 상기 제2기판(41)과 상기 제1기판(11)을 합착한후 이들 제2기판(41)과 제1기판(11)사이에 액정층(51)을 형성하여 액정표시소자 제조를 완성한다.
상기와 같은 공정순으로 제조되는 박막트랜지스터는, 게이트 전극 형성시의 제 1 마스크공정과, 액티브 패턴 및 소스/드레인 전극 형성시의 제 2 마스크공정과, 드레인 전극을 노출시키는 컨택홀 형성시의 제 3 마스크공정 및, 화소전극 형성시의 제 4 마스크공정을 포함하는 4 마스크 공정에 의해 제작된다.
그런데, 소스/드레인전극과 액티브층을 동시에 패터닝하기 위해 회절노광을 하는 경우, 도 2e에서와 같이, 액티브패턴이 소스/드레인 선폭보다 넓게 형성되고 이렇게 돌출된 부분은 신호 왜곡을 초래할 수 있다. 특히, 버스트 인버터(burst inverter) 방식을 적용할 경우 일정한 주기로 구동되는 시점에서 액티브층의 광전류(photocurrent)가 형성되며, 이때 인접부의 금속(최외곽 공통전극)과 간섭효과를 일으켜 신호 왜곡이 발생된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 액티브층과 공통전극간의 간섭효과를 줄여 신호왜곡이 발생하지 않도록한 액정표시소자 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 기판상에 게이트라인과 게이트전극 및 공통전극을 형성하는 단계; 상기 기판전체에 게이트절연막과 액티브층 및 도전층을 차례로 적층하는 단계; 상기 게이트절연막과 액티브층 및 도전층을 패터닝하여 액티브층패턴과 소스/드레인전극 및 데이터라인을 형성하는 단계; 상기 기판전체에 보호층을 형성하는 단계; 상기 보호층을 패터닝하여 상기 드레인전극일부를 노출시키는 콘택홀과 데이터라인으로부터 돌출된 액티브층패턴부분을 제거하여 개구부를 형성하는 단계; 및 상기 콘택홀과 개구부를 포함한 보호층상에 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
또한, 본 발명에 따른 액정표시소자 제조방법은 제1기판상에 게이트라인과 게이트전극 및 공통전극을 형성하는 단계; 상기 제1기판전체에 게이트절연막과 액티브층 및 도전층을 차례로 적층하는 단계; 상기 게이트절연막과 액티브층 및 도전층을 패터닝하여 액티브층패턴과 소스/드레인전극 및 데이터라인을 형성하는 단계; 상기 제1기판전체에 보호층을 형성하는 단계; 상기 보호층을 패터닝하여 상기 드레인전극일부를 노출시키는 콘택홀과 데이터라인으로부터 돌출된 액티브층패턴부분을 제거하여 개구부를 형성하는 단계; 상기 콘택홀과 개구부를 포함한 보호층상에 화소전극을 형성하는 단계; 제2기판에 블랙매트릭스와 컬러필터층 및 공통전극을 형성하는 단계; 상기 제2기판과 제1기판을 합착시키는 단계; 및 상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
이하, 본 발명에 따른 액정표시소자 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 액정표시소자의 단위화소 구조를 나타내는 평면도이다.
도 3을 참조하면, 본 발명에 따른 액정표시소자는 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(103)과 화상신호가 인가되는 데이터라인(109)의 교차영역에 형성된 박막트랜지스터(미도시)를 포함하여 구성된다.
여기서, 상기 박막트랜지스터(미도시)는 상기 게이트라인(103)과 연결된 게이트 전극(103a)과, 상기 게이트 전극(103a) 위에 형성되어 게이트 전극(103a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(미도시)과, 상기 반도체층(미도시) 위에 형성된 소스전극(109a) 및 드레인 전극(109b)으로 구성된다.
여기서, 상기 화소의 표시영역에는 상기 소스전극(109a) 및 드레인 전극(109b)과 연결되어 반도체층(107)이 활성화됨에 따라 상기 소스전극(109a) 및 드레인 전극(109b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(29)이 형성되어 있다.
이러한 구성으로 이루어지는 본 발명에 따른 액정표시소자 제조방법에 대해 도 4a 내지 도 4k를 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4k는 본 발명에 따른 액정표시소자 제조방법을 나타내는 공정단면도로서, ⅣA-ⅣA선 및 ⅣB-ⅣB선에 따른 단면도이다.
도 4a를 참조하면, 제1기판(101) 위의 전체 면에 금속층을 적층한 후 그 위에 포토레지스트를 도포하고 포토리소그래피(photolithography)공정을 진행하여 게이트 라인(도 3의 103) 및 상기 게이트 라인에 연결되는 게이트 전극(103a)을 형성한다.
그다음, 상기 게이트 전극(103a)이 형성된 제1기판(101) 전체에 걸쳐서 게이트절연층(105)과, 반도체층(107)과, 오믹 컨택층(미도시) 및 도전층(109)을 차례로 형성한후 상기 도전층(109)상에 감광막(111)을 도포한다.
이어서, 도 4b를 참조하면, 회절노광마스크(113)을 이용하여 회절노광공정을 통해 자외선을 상기 감광막(111)상에 조사한후 현상공정을 거쳐 감광막패턴(111a)을 형성한다. 이때, 상기 감광막패턴(111a)은 회절노광에 의해 채널 영역 상단이 다른 영역에 비해 얇은 감광막 두께를 가진다.
그다음, 도 4c를 참조하면, 상기 감광막 패턴(111a)을 식각 마스크로 적용하여 상기 도전층(109) 및 반도체층(107)을 차례로 식각하여 도전층패턴(109)과 액티브패턴(107)을 형성한다.
이어서, 도 4d를 참조하면, 상기 감광막패턴(111a)을 에싱처리하여 상기 채널부상에 위치하는 도전층(109)부분을 식각한다. 이때, 상기 에싱 공정에서 상기 감광막 패턴중 상대적으로 얇은 영역, 즉 채널 영역의 감광막 패턴은 제거되고 도전층(19)이 노출된다. 또한, 상기 에싱 공정은 유기물인 감광막을 산화시켜 제거하는 공정으로서 감광막 패턴(111a)의 일부가 산화로 인해 제거되고, 전체적으로 부피가 감소하게 된다. 이때, 상기 감광막패턴(111a)은 채널 영역과 액티브 패턴의 가장자리 부분의 감광막 패턴이 제거된다.
이어서, 도 4e를 참조하면, 상기 에싱된 감광막패턴(111b)을 식각 마스크로 적용하여 채널 영역의 도전층(109)부분을 제거함으로써 소스전극(109a) 및 드레인 전극(109b)을 형성한다. 이때, 상기 에싱처리된 감광막패턴(111b)은 액티브 패턴(107)의 가장자리 영역도 노출시키기 때문에 액티브 패턴(107)의 가장자리에 형성되는 도전층(109)은 제거되어, 결과적으로 액티브패턴(107)이 소스전극 및 드레인 전극 그리고 데이터라인(도 3의 109)에 비해 돌출된다.
이어서, 도 4f를 참조하면, 상기 에싱된 감광막 패턴(111b)을 제거한 다음, 상기 소스 및 드레인 전극(109a,109b)을 포함한 기판상에 보호층(115)를 형성한후 그 위에 감광막(117)을 도포한다.
그다음, 도 4g를 참조하면, 상기 감광막(117)을 포토공정에 의한 노광 및 현 상공정을 거쳐 드레인전극일부를 노출시키는 감광막패턴(117a)을 형성한다. 이때, 상기 감광막패턴(117a) 형성시에, 상기 드레인전극일부와 함께 데이터라인(도 3의 109) 및 그 하부의 액티브층패턴(107)상부에 위치하는 보호막부분이 드러나도록 한다.
이어서, 도 4h를 참조하면, 상기 감광막패턴(117a)을 마스크로 상기 보호층(115)을 선택적으로 식각하여 상기 드레인전극(109b) 일부를 노출시키는 콘택홀(119a)을 형성한다. 이때, 상기 보호층(115) 식각시에, 상기 데이터라인(109)상에 있는 보호층(105)부분과 그 아래의 액티브층패턴(107)부분도 함께 제거되어 개구부(119b)가 형성된다. 이때, 상기 액티브층패턴(107)과 공통전극(103b)사이에는 "D2" 만큼의 폭이 형성된다. 즉, 기존에는 액티브층패턴(107)이 데이터라인보다 측면으로 더 돌출되어 있어 공통전극과 거리가 인접되어 있었으나, 본 발명에서는 액티브층패턴(107)의 돌출된 부분을 위에서와 같이 제거해 주므로써 액티브층패턴과 공통전극간 거리는 기존보다 멀어지게 된다.
그다음, 도 4i를 참조하면, 상기 감광막패턴(117a)을 제거한후 상기 콘택홀(119a)과 개구부(119b)를 포함한 보호층(115)상에 상기 드레인 전극(109b)과 연결되고 ITO 또는 IZO와 같은 투명전극물질로 구성되는 투명도전층(121)을 형성한다.
이어서, 도 4j를 참조하면, 상기 투명도전층(121)상에 감광막(미도시)을 도포한후 노광마스크를 이용한 노광 및 현상공정을 거쳐 감광막패턴(미도시)을 형성하고, 이어 상기 감광막패턴(미도시)을 마스크로하여 상기 투명도전층(121)을 패터닝하여 상기 드레인전극(109b)와 연결되는 화소전극(121a)과, 상기 개구부(119b)를 통해 상기 데이터라인(109)을 덮는 도전층패턴(121b)을 형성한다.
이어서, 도 4k를 참조하면, 제2기판(141)상에 블래매트릭스(143)와 컬러필터층(145)을 차례로 증착한 후 상기 컬러필터층(145) 상에 오버코트층이나 배향막(147)을 형성한다.
그 다음, 상기 제2기판(141)과 상기 제1기판(101)을 합착한 후 이들 제2기판(141)과 제1기판(101)사이에 액정층(151)을 형성하여 액정표시소자 제조를 완성한다.
상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 액정표시소자 제조방법에 의하면, 게이트 패터닝후 게이트절연막과 액티브층 및 도전층을 연속해서 증착하고, 이를 회절노광을 통해 소스/드레인전극을 형성하며, 보호층증착후 콘택홀패턴을 형성할때 소스/드레인영역도 부분적으로 개구시켜 준 상태에서 노출되는 액티브층을 제거해 주므로써 액티브층패턴과 공통전극간 거리가 기존보다 멀어지게 되므로써 신호 왜곡을 방지할 수 있다.
또한, 본 발명에 의하면, 핑거(finger) 형성시에 콘택홀매립(CHF) 공정을 적용할 경우 마스크 한개를 절감시킬 수 있다.
Claims (8)
- 기판상에 게이트라인과 게이트전극 및 공통전극을 형성하는 단계;상기 기판전체에 게이트절연막과 액티브층 및 도전층을 차례로 적층하는 단계;상기 도전층 상에 감광막을 형성하는 단계;상기 감광막을 선택적으로 패터닝하여 감광막패턴을 형성하는 단계;상기 감광막패턴을 차단막으로 상기 액티브층 및 도전층을 패터닝하여 액티브층패턴 및 도전층패턴을 형성하는 단계;상기 감광막패턴을 애싱하여 상기 도전층패턴을 노출시키는 단계;상기 애싱된 감광막패턴을 차단막으로 상기 노출된 도전층패턴을 식각하여 소스전극 및 드레인전극과, 상기 소스전극과 연결된 데이터라인을 형성하는 단계;상기 애싱된 감광막패턴을 제거하고, 상기 기판 전체에 보호층을 형성하는 단계;상기 보호층을 선택적으로 패터닝하여 상기 드레인전극을 노출시키는 콘택홀과, 상기 데이터라인 및 상기 데이터라인 하부 측면으로 돌출된 액티브층패턴을 노출시키는 개구부를 형성하는 단계;상기 데이터라인을 차단막으로 하여 상기 데이터라인 하부 측면으로 돌출된 액티브층패턴을 제거하는 단계;상기 보호층 상에 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과, 상기 개구부를 통해 데이터라인을 덮는 도전막 패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 액티브층 및 도전층을 패터닝하는 단계는 회절노광마스크를 이용하여 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제1항에 있어서, 상기 데이터라인의 폭은 그 아래의 액티브층패턴의 폭보다 크거나 동일한 것을 특징으로 하는 액정표시소자 제조방법.
- 제1기판상에 게이트라인과 게이트전극 및 공통전극을 형성하는 단계;상기 제1기판 전체에 게이트절연막과 액티브층 및 도전층을 차례로 적층하는 단계;상기 도전층 상에 감광막을 형성하는 단계;상기 감광막을 선택적으로 패터닝하여 감광막패턴을 형성하는 단계;상기 감광막패턴을 차단막으로 상기 액티브층 및 도전층을 패터닝하여 액티브층패턴 및 도전층패턴을 형성하는 단계;상기 감광막패턴을 애싱하여 상기 도전층패턴을 노출시키는 단계;상기 애싱된 감광막패턴을 차단막으로 상기 노출된 도전층패턴을 식각하여 소스전극 및 드레인전극과, 상기 소스전극과 연결된 데이터라인을 형성하는 단계;상기 애싱된 감광막패턴을 제거하고, 상기 제1기판 전체에 보호층을 형성하는 단계;상기 보호층을 패터닝하여 상기 드레인전극을 노출시키는 콘택홀과, 상기 데이터라인 및 상기 데이터라인 하부 측면으로 돌출된 액티브층패턴을 노출시키는 개구부를 형성하는 단계;상기 데이터라인을 차단막으로 하여 상기 데이터라인 하부 측면으로 돌출된 액티브패턴을 제거하는 단계;상기 보호층 상에 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과, 상기 개구부를 통해 상기 데이터라인을 덮는 도전막 패턴을 형성하는 단계;제2기판에 블랙매트릭스와 컬러필터층을 형성하는 단계;상기 제2기판과 제1기판을 합착시키는 단계; 및상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
- 제5항에 있어서, 상기 액티브층 및 도전층을 패터닝하는 단계는 회절노광마스크를 이용하여 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제5항에 있어서, 상기 데이터라인의 폭은 그 아래의 액티브층패턴의 폭보다 크거나 동일한 것을 특징으로 하는 액정표시소자 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050136195A KR100966453B1 (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 제조방법 |
| US11/522,328 US8305536B2 (en) | 2005-12-30 | 2006-09-18 | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer |
| CNA2006101486258A CN1991544A (zh) | 2005-12-30 | 2006-11-20 | 液晶显示器件及其制造方法 |
| JP2006336537A JP4795921B2 (ja) | 2005-12-30 | 2006-12-14 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050136195A KR100966453B1 (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070072198A KR20070072198A (ko) | 2007-07-04 |
| KR100966453B1 true KR100966453B1 (ko) | 2010-06-28 |
Family
ID=38213890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050136195A KR100966453B1 (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8305536B2 (ko) |
| JP (1) | JP4795921B2 (ko) |
| KR (1) | KR100966453B1 (ko) |
| CN (1) | CN1991544A (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101382712B (zh) * | 2007-09-07 | 2010-12-08 | 北京京东方光电科技有限公司 | 液晶显示装置阵列基板的制造方法 |
| EP2073255B1 (en) * | 2007-12-21 | 2016-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device comprising the diode |
| KR101326580B1 (ko) * | 2008-06-27 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101237096B1 (ko) * | 2008-08-21 | 2013-02-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| JP5646162B2 (ja) * | 2009-01-23 | 2014-12-24 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| US8804081B2 (en) * | 2009-12-18 | 2014-08-12 | Samsung Display Co., Ltd. | Liquid crystal display device with electrode having opening over thin film transistor |
| US8797487B2 (en) | 2010-09-10 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| US8883572B2 (en) | 2011-05-27 | 2014-11-11 | Boe Technology Group Co., Ltd. | Manufacturing method of low temperature poly-silicon TFT array substrate |
| CN102709283B (zh) * | 2011-05-27 | 2015-06-10 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
| US9599871B2 (en) * | 2011-11-18 | 2017-03-21 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for producing semiconductor device |
| US8829528B2 (en) * | 2011-11-25 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including groove portion extending beyond pixel electrode |
| CN103365005A (zh) * | 2012-03-30 | 2013-10-23 | 群康科技(深圳)有限公司 | 阵列基板结构、阵列基板结构的制造方法与显示面板 |
| CN103811502A (zh) * | 2014-02-17 | 2014-05-21 | 北京京东方光电科技有限公司 | 阵列基板、阵列基板的制备方法、显示装置 |
| KR101577659B1 (ko) * | 2014-04-29 | 2015-12-16 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판 |
| CN104716196B (zh) * | 2015-03-18 | 2017-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN105047723B (zh) * | 2015-09-18 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN111192885B (zh) * | 2020-03-04 | 2023-12-19 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027712A (ko) * | 1998-10-29 | 2000-05-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20040041491A (ko) * | 2002-11-11 | 2004-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139346B1 (ko) * | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP2000056323A (ja) * | 1998-08-12 | 2000-02-25 | Hitachi Ltd | 液晶表示装置 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| US6900854B1 (en) * | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| US6287899B1 (en) | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| KR100679096B1 (ko) * | 1999-12-30 | 2007-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| CN1267780C (zh) * | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| US7244627B2 (en) | 2003-08-25 | 2007-07-17 | Lg.Philips Lcd Co., Ltd. | Method for fabricating liquid crystal display device |
| KR101107981B1 (ko) * | 2004-09-03 | 2012-01-25 | 삼성전자주식회사 | 표시 장치용 기판, 액정 표시 장치 및 그 제조방법 |
| KR200441491Y1 (ko) | 2007-05-31 | 2008-08-20 | 권중한 | 벽걸이용 쓰레기통 |
-
2005
- 2005-12-30 KR KR1020050136195A patent/KR100966453B1/ko active IP Right Grant
-
2006
- 2006-09-18 US US11/522,328 patent/US8305536B2/en active Active
- 2006-11-20 CN CNA2006101486258A patent/CN1991544A/zh active Pending
- 2006-12-14 JP JP2006336537A patent/JP4795921B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027712A (ko) * | 1998-10-29 | 2000-05-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20040041491A (ko) * | 2002-11-11 | 2004-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070072198A (ko) | 2007-07-04 |
| US20070153151A1 (en) | 2007-07-05 |
| JP2007183615A (ja) | 2007-07-19 |
| CN1991544A (zh) | 2007-07-04 |
| JP4795921B2 (ja) | 2011-10-19 |
| US8305536B2 (en) | 2012-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100966453B1 (ko) | 액정표시소자 제조방법 | |
| KR100634919B1 (ko) | 표시 장치용 배선 기판 및 그 제조 방법 | |
| US7042149B2 (en) | Circuit array substrate for display device | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| JP2004310036A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1124101A (ja) | アクティブ素子アレイ基板およびその製造方法 | |
| KR100309209B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2006189769A (ja) | 液晶表示装置およびその製造方法 | |
| JP2010102220A (ja) | 液晶装置の製造方法および液晶装置 | |
| KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101321251B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR100232178B1 (ko) | 액정표시장치의 제조방법 | |
| KR101186514B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101183377B1 (ko) | 액정표시소자 제조방법 | |
| KR101333609B1 (ko) | 액정표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 10 |