CN108573928A - 一种tft阵列基板的制备方法及tft阵列基板、显示面板 - Google Patents

一种tft阵列基板的制备方法及tft阵列基板、显示面板 Download PDF

Info

Publication number
CN108573928A
CN108573928A CN201810333074.5A CN201810333074A CN108573928A CN 108573928 A CN108573928 A CN 108573928A CN 201810333074 A CN201810333074 A CN 201810333074A CN 108573928 A CN108573928 A CN 108573928A
Authority
CN
China
Prior art keywords
layer
photoresist layer
rank
photoresist
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810333074.5A
Other languages
English (en)
Other versions
CN108573928B (zh
Inventor
罗传宝
姚江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201810333074.5A priority Critical patent/CN108573928B/zh
Priority to US16/076,186 priority patent/US11114476B2/en
Priority to PCT/CN2018/090650 priority patent/WO2019196191A1/zh
Publication of CN108573928A publication Critical patent/CN108573928A/zh
Application granted granted Critical
Publication of CN108573928B publication Critical patent/CN108573928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种TFT阵列基板的制备方法，包括在一硬质基板上沉积并形成栅极和栅极扫描线；继续依次沉积栅极绝缘层、有源层和第二金属层；在所述第二金属层上沉积并形成第一光阻层和第二光阻层，所述第一光阻层包括厚度递增的第一阶光阻层、第二阶光阻层和第三阶光阻层，所述第一阶光阻层设于所述第一光阻层的中部并形成一沟道；灰化处理以去除所述第一阶光阻层，并经刻蚀形成源极和漏极；灰化处理以去除所述第二阶光阻层，然后整体沉积钝化保护层；剥离所述第三阶光阻层和所述第二光阻层，并沉积形成像素电极和公共电极。该制备方法采用3mask制备工艺，可简化工艺流程，大幅提高设备产能和利用率。

Description

一种TFT阵列基板的制备方法及TFT阵列基板、显示面板
技术领域
本发明涉及柔性显示器技术领域，特别是涉及一种TFT阵列基板及其制备方法、显示面板。
背景技术
目前，薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)已成为主流显示器之一。TFT-LCD上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管(Thin Film Transistor，TFT)来驱动，从而可以做到高速度、高亮度、高对比度显示屏幕信息。TFT-LCD的制作大致可分为TFT阵列(Array)工序、液晶单元工序、液晶模块工序三类；其中，TFT阵列工序对液晶面板显示性能的存在重要影响，TFT阵列工序对面板制备成本的影响尤为突出。
在制备TFT阵列基板的TFT阵列工序中，如半导体集成电路般使用光罩(mask)的多次的光刻程序是不可欠缺的。TFT阵列基板的制备工艺经历了从7次光刻技术到目前的5或4道光罩技术的发展过程；并且，5或4道光罩技术仍是当今TFT阵列基板制备的主流工艺。其中，在原有5道光罩工序基础上，利用灰色调光刻技术，将有源层和漏极的光刻合并为一道光罩，形成日趋成熟的4道光罩光刻工艺。然而，随着显示面板市场对TFT阵列基板的需求量日益增长，对TFT阵列基板产能效率的要求也日趋严格。
因此，有必要开发一种工艺流程显著简化，设备产能和利用率大幅提高的TFT阵列基板的制备工艺。
发明内容
有鉴于此，本发明实施例提供一种TFT阵列基板的制备方法，所述制备方法采用3mask制备工艺，可显著简化工艺流程，大幅提高设备产能和利用率。
第一方面，本发明实施例提供了一种TFT阵列基板的制备方法，包括：
提供一硬质基板，在所述硬质基板上沉积第一金属层，图案化处理形成栅极和栅极扫描线；
在所述栅极和栅极扫描线上依次沉积栅极绝缘层、有源层和第二金属层；
在所述第二金属层上涂布光阻材料，图案化处理形成第一光阻层和第二光阻层，所述第一光阻层包括第一阶光阻层、第二阶光阻层和第三阶光阻层，所述第二阶光阻层的厚度大于所述第一阶光阻层，所述第三阶光阻层的厚度大于所述第二阶光阻层，所述第一阶光阻层设于所述第一光阻层的中部并形成一沟道，所述第二光阻层的厚度大于所述第二阶光阻层；
对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层、所述有源层和所述栅极绝缘层进行刻蚀以使所述硬质基板暴露；
对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第一阶光阻层，并经刻蚀形成源极和漏极；
对所述第二阶光阻层、所述第三阶光阻层和所述第二光阻层进行灰化处理，去除所述第二阶光阻层，然后整体沉积钝化保护层；
剥离所述第三阶光阻层和所述第二光阻层，并沉积透明导电层，图案化处理后形成像素电极和公共电极。
可选地，所述有源层包括依次在所述栅极绝缘层上的第一非晶硅膜和第二非晶硅膜，所述第一非晶硅膜置于所述栅极绝缘层与所述第二非晶硅膜之间。
可选地，所述第一非晶硅膜的材质包括无定形硅；所述第二非晶硅膜的材质包括杂质离子掺杂的无定形硅。
可选地，所述经刻蚀形成源极和漏极的过程包括刻蚀所述第一阶光阻层覆盖的所述第二金属层和刻蚀所述第二非晶硅膜。
可选地，所述对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层进行刻蚀后，所述第二光阻层覆盖的所述第二金属层形成数据线层。
可选地，所述栅极扫描线和所述数据线层间通过所述公共电极桥接。
可选地，所述透明导电层的材质包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)和铟镓锌氧化物(IGZO)中的一种或多种。
可选地，所述钝化保护层的材质包括氮化硅(SiNx)和氧化硅(SiOx)中的一种或多种。
本发明第一方面所述的TFT阵列基板的制备方法，该制备方法采用3mask制备工艺，极大地简化工艺流程，大幅提高设备产能和利用率，降低生产成本，可用于大规模工业化生产。由所述TFT阵列基板的制备方法制备得到的TFT阵列基板性能优越，结构稳定。
第二方面，本发明提供了一种如本发明第一方面所述的TFT阵列基板，该TFT阵列基板包括硬质基板，层叠在所述硬质基板上的栅极、栅极扫描线，以及依次层叠在所述栅极和栅极扫描线上的栅极绝缘层、有源层、源极、漏极、数据线层、钝化保护层、像素电极和公共电极。其中所述漏极的一端上覆盖有像素电极，所述栅极扫描线与所述数据线层的之间设有栅极绝缘层和有源层，所述栅极扫描线与所述数据线层分别与所述公共电极连接。本发明第二方面所述的TFT阵列基板可以很方便实现通过公共电极搭接使栅极扫描线和数据线层导通，有利于后续***线路布局设计。
第三方面，本发明还提供了一种显示面板，包括本发明第一方面所述的制备方法制备的TFT阵列基板。所述显示面板还包括彩膜基板、液晶层和背光模组等。
本发明的优点将会在下面的说明书中部分阐明，一部分根据说明书是显而易见的，或者可以通过本发明实施例的实施而获知。
附图说明
图1为本发明一实施例提供的TFT阵列基板的制备方法的工艺流程图；
图2为本发明一实施例提供的TFT阵列基板的制备方法的S10步骤的横截面示意图；
图3为本发明一实施例提供的TFT阵列基板的制备方法的S20步骤的横截面示意图；
图4为本发明一实施例提供的TFT阵列基板的制备方法的S30步骤的横截面示意图；
图5为本发明一实施例提供的TFT阵列基板的制备方法的S40步骤的横截面示意图；
图6为本发明一实施例提供的TFT阵列基板的制备方法的S50步骤的部分示意图；
图7为本发明一实施例提供的TFT阵列基板的制备方法的S50步骤的另一部分示意图；
图8为本发明一实施例提供的TFT阵列基板的制备方法的S60步骤的部分示意图；
图9为本发明一实施例提供的TFT阵列基板的制备方法的S60步骤的另一部分示意图；
图10为本发明一实施例提供的TFT阵列基板的制备方法的S70步骤的部分示意图；
图11为本发明一实施例提供的TFT阵列基板的制备方法的S70步骤的部分示意图。
图12为本发明另一一实施例提供的TFT阵列基板的制备方法的240步骤的部分示意图。
具体实施方式
以下所述是本发明实施例的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明实施例的保护范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
请参阅图1所示，本发明提供了一种TFT阵列基板的制备方法，包括：
S10、提供一硬质基板，在所述硬质基板上沉积第一金属层，图案化处理形成栅极和栅极扫描线；
S20、在所述栅极和栅极扫描线上依次沉积栅极绝缘层、有源层和第二金属层；
S30、在所述第二金属层上涂布光阻，图案化处理形成第一光阻层和第二光阻层，所述第一光阻层包括第一阶光阻层、第二阶光阻层和第三阶光阻层，所述第二阶光阻层的厚度大于所述第一阶光阻层，所述第三阶光阻层的厚度大于所述第二阶光阻层，所述第一阶光阻层设于所述第一光阻层的中部并形成一沟道，所述第二光阻层的厚度大于所述第二阶光阻层；
S40、对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层、所述有源层和所述栅极绝缘层进行刻蚀以使所述硬质基板暴露；
S50、对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第一阶光阻层，并经刻蚀形成源极和漏极；
S60、对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第二阶光阻层，然后整体沉积钝化保护层；
S70、剥离所述第三阶光阻层和所述第二光阻层，并沉积透明导电层，图案化处理后形成像素电极和公共电极。
具体地，S10中，如图2所示，提供一硬质基板10，采用物理气相沉积(PVD)在所述硬质基板上沉积一层第一金属层(M1)(未画出)，使用第一道光罩工序，经涂胶、曝光、显影、刻蚀(Etch)、去胶等操作图案化形成栅极(Gate)21和栅极扫描线22。所述硬质基板可设为显示区(Ative Area(AA)区)和非显示区(非AA区)，所述栅极位于AA区内，而栅极扫描线位于非AA区内。本实施方法中，所述硬质基板的材质包括玻璃基板、硅片、金属或其他硬质薄膜。所述硬质基板具有较高的光通透性。所述第一金属层的材质包括铜(Cu)、铝(Al)、钕(Nd)、铬(Cr)、钼(Mo)、钛(Ti)和银(Ag)中的一种或多种。具体地，所述第一金属层的材质可以为铜，或银等。所述第一金属层的材质还可以为铜铝合金、铜钼合金、铜钛合金或银钼合金等。所述第一金属层具有较低的电阻，良好的导电性能，并且具有坚韧耐弯折等特性。相应地，所述栅极21和所述栅极扫描线22具有很高的导电性能。可选地，所述刻蚀形成的图形(如栅极21和栅极扫描线22)的断面为一斜坡面(如梯形形状)，以减少跨断现象，并可以有效避免后续沉积的其他薄膜层发生断线或断裂。可选地，所述第一金属层的沉积方法还包括磁控溅射、化学气相沉积(CVD)等。所述刻蚀包括湿法刻蚀(或称湿刻蚀)或干法刻蚀。其中，所述S10中还包括清洗、检测等工艺，本实施方式中不做过多限定。
本实施方式中，所述栅极21或栅极扫描线22的厚度、形状可根据产品及工艺要求进行限定。优选地，所述栅极21和/栅极扫描线22的表面可以增设一层抗氧化、抗腐蚀层，提高产品的实用性能，延长产品的使用寿命。进一步地，所述第一金属层图案化处理后形成栅极和栅极扫描线之外，还包括形成存储电容的第一电极。
如图3所示，在S20中，将在上述S10中得到的包含栅极21和栅极扫描线22的硬质基板10的整个表面上沉积并形成栅极绝缘层30，所述栅极绝缘层30完全覆盖所述栅极21和栅极扫描线22并延伸至整个表面，然后在栅极绝缘层30上继续沉积有源层40和第二金属层(M2)50。可选地，所述沉积方法包括磁控溅射、化学气相沉积法和物理气相沉积中的一种或多种。优选地，采用化学气相沉积法在所述包含栅极21和栅极绝缘层22的硬质基板10上连续沉积栅极绝缘层30和所述有源层50；采用物理气相沉积法沉积第二金属层50。本实施方式中，所述栅极绝缘层30的材质包括氮化硅(SiNx)和氧化硅(SiOx)中的一种或多种。所述和氧化硅(SiOx)包括一氧化硅(SiO)、二氧化硅(SiO2)或其他价态的氧化硅。所述栅极绝缘层30的材质还可以由其他无机材料制备而成。由SiNx、SiOx或其他无机材料制备而成的栅极绝缘层可对栅极21或栅极扫描线22起到保护和绝缘的作用。第二金属层50的材质包括铜、铝、钕、铬、钼、钛和银中的一种或多种。可选地，所述第二金属层50的材质可以为铜，或为银，或为钛等。所述第二金属层50的材质还可以为铜铝合金、铝钕合金、铜钼合金、铜钛合金或银钼合金等。所述第二金属层50与所述第一金属层的材质可以相同也可以不同。通过连续依次沉积栅极绝缘层30、有源层40和第二金属层50，使上述三层结构可以形成良好的层间接触，降低界面态密度，提高产品质量。
本实施方式中，所述有源层40包括依次层叠在所述栅极绝缘层30上第一非晶硅膜和第二非晶硅膜。所述第一非晶硅膜置于所述栅极绝缘层与所述第二非晶硅膜之间。所述第一非晶硅膜的材质包括无定形硅(a-Si)；所述第二非晶硅膜的材质包括杂质离子掺杂的无定形硅(n+a-Si)。进一步地，可选地，所述无定形硅包括氢化非晶硅；所述杂质离子掺杂的无定形硅包括磷掺杂非晶硅。本实施方式中，所述第一非晶硅膜作为半导体层；所述第二非晶硅膜可作为欧姆接触层，用于降低源极和/或漏极与第一非晶硅膜之间的接触电阻，提升产品性能。
如图4所示，在S30中，采用第二道光罩工序，在S20中得到的包含第二金属层的硬质基板的整个表面上沉积光阻材料，利用三灰阶光罩，经涂胶、曝光、显影、刻蚀、去胶流程，图案化形成第一光阻层61和第二光阻层62，所述第一光阻层61具有三种以上的厚度大小变化，包括第一阶光阻层611、第二阶光阻层612和第三阶光阻层613。其中，第一阶光阻层611、第二阶光阻层612和第三阶光阻层613的厚度依次递增，即第二阶光阻层612的厚度大于所述第一阶光阻层611，所述第三阶光阻层613的厚度大于所述第二阶光阻层612。所述第一阶光阻层611设于所述第一光阻层61的中部，形成类似“凹”型的沟道。本实施方式中，所述第一阶光阻层61置于所述第二阶光阻层612的中部；处于中部的第一阶光阻层611由于厚度最小，因此结构上构成一凹槽并形成沟道(见图4中的虚线圈内)。可选地，所述第一阶光阻层也可以置于所述第二阶光阻层和第三阶光阻层的中间。本实施方式中，与第一光阻层61间隔设置的第二光阻层62的厚度大于所述第二阶光阻层612。可选地，所述第二光阻层的厚度等于第三阶光阻层的厚度。所述第二光阻层62可以置于所述栅极扫描线22上面，并层叠在第二金属层50表面上。
如图5所示，在S40中，对上述包含第一光阻层61和第二光阻层62的硬质基板上未被第一光阻层61和第二光阻层62的覆盖的区域继续刻蚀，包括对未被第一光阻层61和第二光阻层62覆盖保护的第二金属层50进行刻蚀，并继续对所述第二金属层50下面暴露的有源层40和栅极绝缘层30依次进行刻蚀以暴露所述硬质基板10。其中，所述第一光阻层61包括第一阶光阻层611、第二阶光阻层612和第三阶光阻层613。所述第二金属层50经刻蚀后得到包括电极层51和数据线层52。所述有源层40经刻蚀后得到包括第一有源层41和第二有源层42。所述栅极绝缘层30经刻蚀后的得到包括第一栅极绝缘层31和第二栅极绝缘层32。可选地，本实施方式中，采用湿刻蚀工艺，利用湿刻蚀试剂对未被光阻材料覆盖(包括第一光阻层61和第二光阻层62)的第二金属层50(见图4)进行刻蚀；采用干法刻蚀对暴露的有源层40和栅极绝缘层30进行刻蚀(见图4)。所述湿刻蚀工艺具有选择性好、重复性好、成本低和生产效率高等优点。所述干法刻蚀的各项异性好，可以高保真的转移光刻图形。本实施方式中，在采用湿刻蚀工艺对所述第二金属层50进行刻蚀过程中，由于湿刻蚀试剂会部分渗透，因此，所述经刻蚀后得到的电极层51的截面宽度(平行于硬质基板10方向)小于所述第一光阻层61；所述数据线层52的截面宽度小于所述第二光阻层62的截面宽度。
在S50中，一并参见图5和图6，对上述包含第一光阻层61和第二光阻层62的硬质基板10进行灰化处理，去除第一阶光阻层611；其中，第一光阻层61和第二光阻层62都减少第一阶光阻层611的厚度，然后采用湿刻蚀工艺对暴露的电极层51进行刻蚀使所述第一有源层41暴露，并得到源极511和漏极512。参见图7，继续采用干法刻蚀工艺继续对第一有源层41进行部分刻蚀，以形成导电沟道a(如图7中虚线圈所示)。所述第一有源层41包括依次层叠在所述第一栅极绝缘层31上第一非晶硅膜和第二非晶硅膜。所述第一非晶硅膜和第二非晶硅膜已在上述S20中进行描述，本实施方式中不再赘述。所述部分刻蚀是指刻蚀掉所述导电沟道a中第一有源层41中的第二非晶硅膜，保留第一有源层41的第一非晶硅膜。而与源极511和漏极512接触的第一有源层41的区域还保留有第二非晶硅膜。因此，源极511和漏极512与第一有源层41之间可以形成欧姆接触，以提高最终产品的性能。
本实施方式中，第一光阻层61去掉第一阶光阻层后剩下第二阶光阻层612和第三阶光阻层613。其中，第二阶光阻层612因中部设置的第一阶光阻层被灰化掉，形成了分为两个部分。由于是对整个硬质基板表面的光阻材料进行部分灰化处理，因此，第二阶光阻层612、第三阶光阻层613和第二光阻层62都统一减少此次灰化处理操作中灰化的第一阶光阻层的厚度；而原来的第一阶光阻层也因减去自身厚度而被完全去除并暴露出其下方的电极层51。本实施方式中，所述第一光阻层和第二光阻层是由光阻材料图案化形成。所述光阻材料包括有机光阻材料。具体地，所述光阻材料包括树脂、感光剂、溶剂。所述光阻材料还包括其他材料，本实施方式中不做过多限定。
所述S60中，由于上述S50步骤中，包含源极511和漏极512的硬质基板10表面剩余的第二阶光阻层612、第三阶光阻层613和第二光阻层62都已同时减少了第一阶光阻层的厚度，此次步骤中，继续对上述的第二阶光阻层612、第三阶光阻层613和第二光阻层62进行灰化处理，以去除第二阶光阻层612，同时第三阶光阻层613和第二光阻层62再次减小第二阶光阻层612的厚度，如图8所示。剩下的第三阶光阻层613虽然再次减少了厚度，但还局部覆盖在所述漏极512的表面；所述第二光阻层62同样因为厚度大于第二阶光阻层612，在这次灰化处理后依然覆盖在所述数据线层52的表面。本步骤中，所述整体沉积钝化保护层包括，如图9所示，在整个硬质基板的含有已沉积了各层结构(包括栅极绝缘层、有源层等)的一侧表面上继续沉积并形成一钝化保护层70。由于经过上述S10-S50步骤后的所述硬质基板10表面并不平整，存在一定的结构差异，因此，从图9所示的截面示意图中可以看出所述钝化保护层70包括四个部分，分别为第一钝化保护层71，第二钝化保护层72，第三钝化保护层73和第四钝化保护层74。所述第一钝化保护层71覆盖的区域包括源极511、漏极512、第三阶光阻层61和部分暴露在外的第一有源层41，以及暴露在外第一栅极绝缘层31、第一有源层41和源极511的一侧侧面。本实施方式中，所述漏极可以部分覆盖有第三阶光阻层，也可全部覆盖有第三阶光阻层，当所述漏极表面部分覆盖有第三阶光阻层时，所述漏极表面未被第三阶光阻层覆盖的区域可直接覆盖有钝化保护层(如第一钝化保护层)。所述第二钝化保护层72和第四钝化保护层74覆盖在所述栅极扫描线22两侧的暴露的硬质基板10表面。所述第三钝化保护层73覆盖在所述第二光阻层62的表面。所述钝化保护层的材质包括氮化硅(SiNx)和一氧化硅(SiO)和二氧化硅(SiO2)中的一种或多种。所述钝化保护层可以起到保护薄膜晶体管、数据线层和栅极扫描线的作用，具有一定的阻氧气和水汽作用，且具有绝缘作用。
在S70中，剥离剩余第三阶光阻层613和第二光阻层62，如图10所示，其中当所述第三阶光阻层613和第二光阻层表面的62被剥离的同时，覆盖在所述第三阶光阻层上的部分第一钝化保护层和覆盖在所述第二光阻层上的第三钝化保护层一并被去除，原来所述第一钝化保护层71(见图9)变成新的地钝化保护层711，且部分暴出露漏极512。然后在清洗干燥后，采用物理气相沉积透明导电材料以形成透明导电层，并使用第三道光罩工艺，经涂胶、曝光、显影、刻蚀、去胶的过程，图案化形成像素电极81和公共电极82，参见图11。所述像素电极81与所述漏极512存在直接接触连接区域，所述漏极512的一端上覆盖有像素电极，相比于通过过孔方式与漏极相连的情况，可以从根本上避免像素电极断线问题，有利于提高产品的良品率，同时还简化工艺；采用剥离第三阶光阻层的方式实现漏极的暴露，进而方便沉积并制备透明导电层。所述像素电极81在覆盖暴露在外的漏极512的同时还一直延伸至部分覆盖所述钝化保护层711和第二钝化保护层72；所述像素电极还起到保护漏极512及第一有源层41等的作用，防止空气中的氧气或水汽对其的侵蚀。所述公共电极82覆盖所述数据线层52、第二有源层42和第二栅极绝缘层31。当所述栅极扫描线22的截面宽度大小大于所述第二栅极绝缘层31的宽度大小，所述栅极扫描线22部分暴露出来时，所述公共电极82还可以延伸并覆盖所述暴露出来的栅极扫描线22，并可以实现栅极扫描线22与数据线层52的桥接，有利于后续显示面板的线路排布。参见图5，通过使所述第二光阻层的截面宽度L小于所述栅极扫描线绝缘线截面宽度H，可以在后续的刻蚀工艺中更为方便的实现栅极扫描线与公共电极实现相连。所述公共电极82也可以防止金属电极(如数据线层52、栅极扫描线22等)直接暴露在大气下氧化，具有一定的保护的作用。本实施方式中，所述栅极扫描线22和所述数据线层52之间设有第二栅极绝缘层32和第二有源层42。
所述S70中还包含其他清洗、或退火过程，本实施方式中不进行过多限定。其中，所述透明导电层的材质包括铟锡氧化物、铟锌氧化物、铝锌氧化物和铟镓锌氧化物中的一种或多种。可选地，所述沉积方法还包括磁控溅射和化学沉积法等。
本实施方式中，所述覆盖在外侧的透明导电层还可以作为存储电容的第二电极，与所述第一金属层图案化形成的所述第一电极构成存储电容的上下电极，所述第一电极和所述第二电极之间的可设有钝化保护层。
所述TFT阵列基板的制备方法中，还包括清洗、退火或检测操作，本实施方式中不做过多限定，所述S10-S70步骤过程中的具体实验参数，本实施方式中也不做过多限定。所述S10-S70步骤过程中共使用了三次光罩工艺，极大地简化工艺流程，大幅提高设备产能和利用率，降低单位成本；且本实施方式所述制备方法工艺简单，可实现大规模工业化生产。
本实施方式中，还提供了一种TFT阵列基板的制备方法，包括：
S210、提供一硬质基板，在所述硬质基板上沉积第一金属层，图案化处理形成栅极和栅极扫描线；
S220、在所述栅极和栅极扫描线上依次沉积栅极绝缘层、有源层和第二金属层；
S230、在所述第二金属层上涂布光阻，图案化处理形成第一光阻层和第二光阻层，所述第一光阻层包括第一阶光阻层、第二阶光阻层和第三阶光阻层，所述第二阶光阻层的厚度大于所述第一阶光阻层，所述第三阶光阻层的厚度大于所述第二阶光阻层，所述第一阶光阻层设于所述第一光阻层的中部并形成一沟道，所述第二光阻层的厚度大于所述第二阶光阻层；
S240、对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层进行刻蚀以使所述有源层暴露，并对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第一阶光阻层；
S250、对所述沟道外侧的暴露的所述有源层、所述栅极绝缘层进行刻蚀以使所述硬质基板暴露，并经刻蚀形成源极和漏极；
S260、对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第二阶光阻层，然后整体沉积钝化保护层；
S270、剥离所述第三阶光阻层和所述第二光阻层，并沉积透明导电层，图案化处理后形成像素电极和公共电极。
本实施方式与上一个实施方式的差别在于，所述S240中，本实施方式中第一次对所述第一光阻层和第二光阻层进行灰化处理以去除第一阶光阻层的操作的先后顺序存在差异。本实施方式中，所述对所述第一光阻层和所述第二光阻层进行灰化处理的操作在所述对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层进行刻蚀的操作之后。如图12所示，在刻蚀完所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层后，然后进行第一光阻层和第二光阻层进行灰化处理以去除第一阶光阻层。接下来刻蚀所述沟道外侧暴露的有源层40和栅极绝缘层30，然后刻蚀所述沟道中因灰化处理去除的第一阶光阻层611而暴露的第二金属层(具体地为电极层51)，并继续刻蚀以形成源极511和漏极512。本实施方式的其他步骤中的限定此处不再赘述。
进一步可选地，所述对所述第一光阻层和所述第二光阻层进行灰化处理的操作还可以在所述对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层、有源层进行刻蚀的操作之后。
如图11所示，本实施方式还提供了一种TFT阵列基板，所述TFT阵列基板包括硬质基板10，层叠在所述硬质基板10上的栅极21、栅极扫描线22，以及依次层叠在所述栅极21和栅极扫描线22上的栅极绝缘层31、有源层(包括第一有源层41和第二有源层42)、源极511、漏极512、数据线层52、钝化保护层711、像素电极81和公共电极82。其中所述漏极512的一端上覆盖有像素电极81，所述栅极扫描线22与所述数据线层52的之间设有第二栅极绝缘层32和第二有源层42，所述栅极扫描线22与所述数据线层52分别与所述公共电极82连接。
需要说明的是，根据上述说明书的揭示和阐述，本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本发明并不局限于上面揭示和描述的具体实施方式，对本发明的一些等同修改和变更也应当在本发明的权利要求的保护范围之内。此外，尽管本说明书中使用了一些特定的术语，但这些术语只是为了方便说明，并不对本发明构成任何限制。

Claims (10)

1.一种TFT阵列基板的制备方法，其特征在于，包括：
提供一硬质基板，在所述硬质基板上沉积第一金属层，图案化处理形成栅极和栅极扫描线；
在所述栅极和栅极扫描线上依次沉积栅极绝缘层、有源层和第二金属层；
在所述第二金属层上涂布光阻材料，图案化处理形成第一光阻层和第二光阻层，所述第一光阻层包括第一阶光阻层、第二阶光阻层和第三阶光阻层，所述第二阶光阻层的厚度大于所述第一阶光阻层，所述第三阶光阻层的厚度大于所述第二阶光阻层，所述第一阶光阻层设于所述第一光阻层的中部并形成一沟道，所述第二光阻层的厚度大于所述第二阶光阻层；
对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层、所述有源层和所述栅极绝缘层进行刻蚀以使所述硬质基板暴露；
对所述第一光阻层和所述第二光阻层进行灰化处理，去除所述第一阶光阻层，并经刻蚀形成源极和漏极；
对所述第二阶光阻层、所述第三阶光阻层和所述第二光阻层进行灰化处理，去除所述第二阶光阻层，然后整体沉积钝化保护层；
剥离所述第三阶光阻层和所述第二光阻层，并沉积透明导电层，图案化处理后形成像素电极和公共电极。
2.如权利要求1所述的制备方法，其特征在于，所述有源层包括依次在所述栅极绝缘层上的第一非晶硅膜和第二非晶硅膜，所述第一非晶硅膜置于所述栅极绝缘层与所述第二非晶硅膜之间。
3.如权利要求2所述的制备方法，其特征在于，所述第一非晶硅膜的材质包括无定形硅；所述第二非晶硅膜的材质包括杂质离子掺杂的无定形硅。
4.如权利要求2所述的制备方法，其特征在于，所述经刻蚀形成源极和漏极的过程包括刻蚀所述第一阶光阻层覆盖的所述第二金属层和刻蚀所述第二非晶硅膜。
5.如权利要求1所述的制备方法，其特征在于，所述对所述沟道外侧的未被所述第一光阻层和所述第二光阻层覆盖的所述第二金属层进行刻蚀后，所述第二光阻层覆盖的所述第二金属层形成数据线层。
6.如权利要求5所述的制备方法，其特征在于，所述栅极扫描线和所述数据线层间通过所述公共电极桥接。
7.如权利要求1所述的制备方法，其特征在于，所述透明导电层的材质包括铟锡氧化物、铟锌氧化物、铝锌氧化物和铟镓锌氧化物中的一种或多种。
8.如权利要求1所述的制备方法，其特征在于，所述钝化保护层的材质包括氮化硅和氧化硅中的一种或多种。
9.一种如权利要求1-8任意一项所述制备方法制备的TFT阵列基板。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任意一项所述制备方法制备的TFT阵列基板。
CN201810333074.5A 2018-04-13 2018-04-13 一种tft阵列基板的制备方法及tft阵列基板、显示面板 Active CN108573928B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810333074.5A CN108573928B (zh) 2018-04-13 2018-04-13 一种tft阵列基板的制备方法及tft阵列基板、显示面板
US16/076,186 US11114476B2 (en) 2018-04-13 2018-06-11 Manufacturing method of TFT array substrate, TFT array substrate and display panel
PCT/CN2018/090650 WO2019196191A1 (zh) 2018-04-13 2018-06-11 一种tft阵列基板的制备方法及tft阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810333074.5A CN108573928B (zh) 2018-04-13 2018-04-13 一种tft阵列基板的制备方法及tft阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN108573928A true CN108573928A (zh) 2018-09-25
CN108573928B CN108573928B (zh) 2020-12-29

Family

ID=63574751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810333074.5A Active CN108573928B (zh) 2018-04-13 2018-04-13 一种tft阵列基板的制备方法及tft阵列基板、显示面板

Country Status (3)

Country Link
US (1) US11114476B2 (zh)
CN (1) CN108573928B (zh)
WO (1) WO2019196191A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854134A (zh) * 2019-10-29 2020-02-28 深圳市华星光电技术有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2020215547A1 (zh) * 2019-04-22 2020-10-29 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232456A1 (en) * 2002-05-28 2003-12-18 Chung-Hsien Yang Thin film transistors of a thin film transistor liquid crystal display and method for fabricating the same
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
US20080018850A1 (en) * 2006-07-20 2008-01-24 Au Optronics Corp. Array substrate and method for fabricating thereof
CN101325181A (zh) * 2008-08-05 2008-12-17 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN102931138A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107799466A (zh) * 2017-11-16 2018-03-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103489877B (zh) * 2013-09-30 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232456A1 (en) * 2002-05-28 2003-12-18 Chung-Hsien Yang Thin film transistors of a thin film transistor liquid crystal display and method for fabricating the same
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
US20080018850A1 (en) * 2006-07-20 2008-01-24 Au Optronics Corp. Array substrate and method for fabricating thereof
CN101325181A (zh) * 2008-08-05 2008-12-17 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN102931138A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107799466A (zh) * 2017-11-16 2018-03-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215547A1 (zh) * 2019-04-22 2020-10-29 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
CN110854134A (zh) * 2019-10-29 2020-02-28 深圳市华星光电技术有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110854134B (zh) * 2019-10-29 2022-04-26 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板及显示装置
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
US11114476B2 (en) 2021-09-07
WO2019196191A1 (zh) 2019-10-17
CN108573928B (zh) 2020-12-29
US20210098511A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US20140061635A1 (en) Array Substrate, Manufacturing Method And The Display Device Thereof
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN103811417B (zh) 像素结构的制作方法
CN100498481C (zh) 有源矩阵基片、显示装置及制造有源矩阵基片的方法
KR20080012810A (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
CN103236419B (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN102629569B (zh) 一种tft阵列基板及其制造方法
CN101750825A (zh) 用于显示设备的阵列基板及其制造方法
CN109300840A (zh) 显示基板及其制造方法、显示装置
JP4808654B2 (ja) アレイ回路基板の製造方法
CN108573928A (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN104733384B (zh) 显示基板及其制造方法、显示装置
CN101197332A (zh) 像素结构的制作方法
CN102543861B (zh) 阵列基板的形成方法
CN101587861A (zh) 薄膜晶体管阵列基板制造方法
CN101131966B (zh) 像素结构的制作方法
CN102097390B (zh) 像素结构的制作方法
CN100557787C (zh) 像素结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant