CN203465495U - 一种薄膜晶体管阵列基板 - Google Patents

Abstract

本实用新型涉及平板显示技术领域，尤其涉及一种薄膜晶体管阵列基板。所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

Description

一种薄膜晶体管阵列基板

技术领域

本实用新型涉及平板显示技术领域，尤其涉及一种薄膜晶体管阵列基板。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是一种以液晶为介质，以薄膜晶体管为控制元件的光电子产品。其主要包括彩色滤光片、液晶和薄膜晶体管阵列基板。

薄膜晶体管阵列基板作为TFT-LCD的重要元件，其制作工艺主要包括基板清洗、干燥、构图、检验修复等，其中核心工艺是构图工艺，包括涂布、曝光、显影、刻蚀、剥离几个基本环节，每一次构图工艺都需要通过不同的掩模板进行刻蚀。

近年来，TFT-LCD工艺技术发展非常迅速，经历了早期的7次构图、进化到6次、5次的巨大变化。而减少构图次数，即减小掩模板的数量和刻蚀的次数是提高良品率、缩短制作周期、减小能耗的关键之所在，也是TFT发展的动力。因此，有必要研制出一种制作工艺简单、良品率高的薄膜晶体管阵列基板。

实用新型内容

有鉴于此，本实用新型提供一种制作工艺简单且良品率高的薄膜晶体管阵列基板。

本实用新型提供的所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

本实用新型提供的所述薄膜晶体管阵列基板中，所述多条扫描线和多条信号线相互交叉在所述表面上，并定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，且每个像素区域内至少设有一个所述薄膜晶体管，每一个所述薄膜晶体管分别与一所述扫描线和一所述信号线电性连接；所述薄膜晶体管还包括栅绝缘层、有源块、阻挡层，所述栅极形成于所述基板的表面上，所述栅绝缘层形成于所述栅极上，并覆盖所述栅极及扫描线，所述有源块设置于所述栅极上方的栅绝缘层上，所述阻挡层覆盖于所述有源块上，所述阻挡层在覆盖所述有源块的位置具有第一、第二通孔，所述薄膜晶体管所在的像素区域内的像素电极延伸至所述有源块上方的所述阻挡层之上，所述像素电极延伸至所述有源块上方的部分为所述薄膜晶体管的漏极，所述漏极与所述源极间隔形成在所述阻挡层上，并分别通过所述第一、第二通孔与所述有源块电性连接。

本实用新型提供的所述薄膜晶体管阵列基板中，每个所述像素电极和所述薄膜晶体管的源极、漏极均由同一透明导电材料制成。

本实用新型提供的所述薄膜晶体管阵列基板中，还包括多条信号线，多条所述信号线和薄膜晶体管的栅极、多条所述扫描线经同一制程一并制成，且每条所述信号线被所述扫描线分成多个子信号线，位于同一列中相邻的两条所述子信号线通过源极串联。

本实用新型提供的所述薄膜晶体管阵列基板中，多条所述信号线与多个像素电极、多个所述薄膜晶体管的源极、漏极经同一制程一并制成。

本实用新型提供的所述薄膜晶体管阵列基板中，还包括多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极、多个所述薄膜晶体管的栅极、多条所述扫描线和多条所述信号线均在同一构图工艺中完成，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。

本实用新型提供的所述薄膜晶体管阵列基板中，由于像素电极、源极和漏极均在一次构图工艺中完成，整个薄膜晶体管阵列基板的制作工艺只需要4次构图工艺，减少了掩模板的个数以及刻蚀的次数，因此简化了薄膜晶体管阵列基板的制作工艺，提高了的良品率。

附图说明

下面将结合附图及具体实施方式对本实用新型作进一步说明，附图中：

图1为本实用新型提供的薄膜晶体管阵列基板的示意图；

图2A-2D为本实用新型提供的一较佳实施方式的薄膜晶体管阵列基板的制作流程图；

图3为图2D所示薄膜晶体管沿A-A方向的截面示意图；

图4为图2D所示薄膜晶体管阵列基板沿B-B方向的截面示意图；

图5为本实用新型提供的另一较佳实施方式的薄膜晶体管阵列基板的结构图。

具体实施方式

为说明本实用新型提供的薄膜晶体管，以下结合说明书附图及文字说明进行详细阐述。

请参考图1，其为本实用新型提供的一较佳实施方式的薄膜晶体管阵列基板100的示意图。所述薄膜晶体管阵列基板100包括具有第一表面101a的基板101、形成于基板101的第一表面101a上的多条扫描线103、多条信号线104、多个薄膜晶体管130以及多个像素电极110。所述基板101为透明材料如玻璃、树脂制成，且第一表面101a为一连续且光滑的平面或曲面。

所述多条扫描线103之间等间隔平行排列，所述多条信号线104之间等间隔平行排列，且所述多条扫描线103和多条信号线104之间相互交叉在所述第一表面上，并定义出多个像素区域200，所述多个薄膜晶体管130分别设置于所述多个像素区域200内，且每一所述薄膜晶体管130分别与一扫描线103和信号线104电性连接，多个像素电极110分别设置于所述多个像素区域200内，并且每个像素电极110电性连接位于同一像素区域200内的所述薄膜晶体管130。所述多条扫描线103和多条信号线104由金属或金属合金制成，所述像素电极110由透明导电材料制成，所述透明导电材料可以为氧化锡铟(ITO)、氧化氧化铟锌(IZO)或氧化锌镓(GZO)或其组成的化合物等。

本实施方式中，所示薄膜晶体管阵列基板100还包括多个子公共电极112aa(图1中未示出)，多个所述子公共电极112a分别设置于所述多个像素区域200内，位于同一列的多个所述子公共电极112a相互串联形成所述薄膜晶体管阵列基板100的公共电极112。所述公共电极112由金属或金属合金制成。在其他实施方式中，也可以没有公共电极，或者公共电极以其他形式设置。

本实施方式中，所述薄膜晶体管阵列基板100的每条所述信号线被多条所述扫描线103截成多个子信号线104a，位于同一列的多个所述子信号线104a串联形成所述薄膜晶体管阵列基板100的信号线104。

所述薄膜晶体管130(请参阅图3)包括栅极102、栅绝缘层105、有源块106、阻挡层107以及源极108、漏极109，所述漏极109为所述薄膜晶体管130所在的像素区域200内的像素电极110延伸至所述有源块106上的一部分。

请同时参考图2A-2D，其为图1所述薄膜晶体管阵列基板的一较佳实施方式的制作流程图。在本实施方式中，仅以制作一个薄膜晶体管和一个像素区域为例进行说明，其中图2A为第一道构图示意图，图2B为第二道构图示意图，图2C为第三道构图示意图，图2D为第四道构图示意图。

如图2A所示，在基板101的第一表面101a上形成一第一导电层，并经过第一道构图工艺形成栅极102、扫描线103、子公共电极112a和信号线104，

所述栅极102与所述扫描线103为一体化图案，即位于同一行的所有栅极102均连接至同一扫描线103，所述栅极132及扫描线采用导电材料制成，所述导电材料例如金属或金属合金。经过第一道构图工艺形成所述栅极102和扫描线103的具体制作步骤如下：在所述阵列基板101上经过磁控溅射或者其他工艺形成一第一导电层，然后在所述第一导电层上涂布形成一第一光刻胶层，并经一第一掩膜对所述光刻胶层进行光刻，得到第一光刻胶图案。利用所述第一光刻胶图案对所述第一导电层进行刻蚀，得到多个薄膜晶体管130的所述栅极102、扫描线103、子公共电极112a和信号线104。所述栅极102、扫描线103、子公共电极112a和信号线104为第一导电层经刻蚀以后得到的图案。

进一步的，在所述栅极102、扫描线103、子公共电极112a和信号线104上利用化学气相沉积(CVD)或其他方法形成一栅绝缘层105(图中未示出)，所述栅绝缘层105完全覆盖所述栅极102、扫描线103、子公共电极112a和信号线104，并覆盖未被所述栅极102、扫描线103、子公共电极112a和信号线104覆盖的第一表面101a，在其他实施方式中，所述栅绝缘层105也可以仅覆盖栅极102、扫描线103、子公共电极112a和信号线104。所述栅绝缘层105采用透明绝缘材料如氮化硅或者氧化硅制成。

如图2B所示，在所述栅绝缘层105上采用化学气相沉积(CVD)或其他方法形成一有源层，经过第二构图工艺制成有源块106，所述有源层由氧化物半导体材料经沉积工艺制成，在本实施方式中，所述氧化物半导体材料为氧化铟镓锌(IGZO)。经过第二构图工艺制成有源块106的制作工艺具体包括：在所述有源层上涂布一第二光刻胶层，并经第二掩膜对所述第二光刻胶层进行光刻，得到第二光刻胶图案；利用所述第二光刻胶图案对所述有源层进行刻蚀，得到所述薄膜晶体管130的所述有源块106，所述有源块106为所述有源层经刻蚀以后得到的图案。

进一步的，在所述有源块106上利用化学气相沉积(CVD)或其他方法形成一阻挡层107(图中未示出)，所述阻挡层107采用与所述栅绝缘层105相同或者不相同的透明绝缘材料制成。

如图2C所示，经过第三道构图工艺，在所述阻挡层107上于其覆盖所述有源块106的位置处形成第一通孔K1和第二通孔K2，所述第三道构图工艺具体包括，在所述阻挡层107上涂布一第三光刻胶层，并经第三掩膜对所述第三光刻胶进行光刻，得到第三光刻胶图案；利用所述第三光刻胶图案对所述阻挡层107在覆盖所述有源块106的位置进行刻蚀，得到具有第一通孔K1和第二通孔K2的阻挡层107，所述第一通孔K1和第二通孔K2露出部分所述有源块106。

在本实施方式中，经过第三道构图工艺，还形成分别将各子信号线104和各子公共电极112a串联的第三通孔K3，第四通孔K4。所述第四通孔K4位于各子公共电极112a靠近所述子信号线104a的一端，所述第四通孔K4露出所述部分所述子公共电极112a。所述第三通孔K3位于各子信号线104a的首端和尾端，即在相邻接的两条所述子信号线104a上方的栅绝缘层105和阻挡层107上各形成有一第三通孔K3，本实施方式中的所述子信号线104a的尾端与其相邻接的另一子信号线104a的首端被扫描线103隔开，所述第三通孔K3露出所述部分所述子信号线104a。

进一步的，所述阻挡层107上形成一第二导电层，所述第二导电层至少覆盖所述像素区域200和所述扫描线103和数据线104，在其他实施方式中，所述第二导电层也可以不覆盖所述扫描线103和数据线104。所述第二导电层由透明导电材料制成，所述透明导电材料可以为氧化锡铟(ITO)、氧化氧化铟锌(IZO)或氧化锌镓(GZO)或其组成的化合物。

如图2D所示，经过第四道构图工艺，在第二导电层上同时形成一像素电极110和源极109，其具体步骤包括，在所述第二导电层上涂布一第四光刻胶层，并经第四掩膜对所述第四光刻胶进行光刻，得到第四光刻胶图案；利用所述第四光刻胶图案对所述第二导电层进行刻蚀，得到所述像素电极110和源极108。本实施方式中，所述像素电极110延伸至所述有源块106上方的部分为所述薄膜晶体管的漏极109，所述漏极109与所述源极108间隔设置于所述有源块106上，且每个所述薄膜晶体管的源极108以及所述薄膜晶体管130所在的像素区域200内的像素电极110均由同一透明导电材料制成。即，通过第四道构图工艺，同时形成了薄膜晶体管阵列基板100的源极108、漏极109和像素电极110，简化了构图工艺，缩短了制作周期，提高了良品率。

本实施方式中，所述源极108还覆盖了所述第三通孔K3，即相邻的两个所述第三通孔K3通过源极108相连，并将位于同一列的多条所述子信号线串联形成所述薄膜晶体管阵列基板的信号线104。

本实施方式中，第四道构图工艺还包括在所述第四通孔K4的位置形成一桥接结构113，即所述桥接结构113与所述漏极109以及像素电极110在同一构图工艺中制成。所述第四通孔K4通过桥接结构113将相邻的各所述子公共电极112a相连。

另外，还可在所述源极、漏极以及沟道区设置一钝化层，起到保护源极、漏极以及沟道区的作用。

如图3、图4所示，其分别为图2D中所述薄膜晶体管阵列基板沿A-A'和B-B'方向的截面图。其中，图3亦为所述薄膜晶体管130的结构示意图。图4中，所示两个子公共电极112a通过所述桥接结构113电性连接，其中，所示虚线右边的部分在图2D中未示出。

在上述薄膜晶体管阵列基板的制作过程中，由于源极、漏极以及像素电极均在同一构图工艺中制成，因此减少了掩模板的个数以及刻蚀的次数，即整个薄膜晶体管阵列基板只需要4次构图工艺，因而缩短了薄膜晶体管阵列基板的制作周期，提高了的良品率。

如图5所示，其为本实用新型的薄膜晶体管阵列基板的另一种较佳实施方式的结构图，其与前述薄膜晶体管的区别之一在于，所述子公共电极112b为一连续的一体化电极，或者连接子公共电极112b的桥接结构(图中未示出)与栅极、栅扫描线在同一道构图工艺中制成；区别之二在于，所述信号线204与源极、漏极和像素电极在同一道构图工艺中制成，具体的在第四道构图工艺中制成，所述信号线204与所述源极108、漏极109和像素电极110由同一种透明导电材料制成。其他步骤与前述实施方式相同。本实施方式中，无需在信号线204和上形成通孔，将所述源极108和所述信号线204一体化形成，减化了构图工艺，且由于所述信号线亦有透明导电材料制成，因此，提高了薄膜晶体管阵列基板的开口率。

以上为本实用新型提供的薄膜晶体管阵列基板的较佳实施方式，并不能理解为对本实用新型权利保护范围的限制，本领域的技术人员应该知晓，在不脱离本实用新型构思的前提下，还可做多种改进或替换，所有的该等改进或替换都应该在本实用新型的权利保护范围内，即本实用新型的权利保护范围应以权利要求为准。

Claims (6)

1.一种薄膜晶体管阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：所述多条扫描线和多条信号线相互交叉在所述表面上，并定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，且每个像素区域内至少设有一个所述薄膜晶体管，每一个所述薄膜晶体管分别与一所述扫描线和一所述信号线电性连接；所述薄膜晶体管还包括栅绝缘层、有源块、阻挡层，所述栅极形成于所述基板的表面上，所述栅绝缘层形成于所述栅极上，并覆盖所述栅极及扫描线，所述有源块设置于所述栅极上方的栅绝缘层上，所述阻挡层覆盖于所述有源块上，所述阻挡层在覆盖所述有源块的位置具有第一、第二通孔，所述薄膜晶体管所在的像素区域内的像素电极延伸至所述有源块上方的所述阻挡层之上，所述像素电极延伸至所述有源块上方的部分为所述薄膜晶体管的漏极，所述漏极与所述源极间隔形成在所述阻挡层上，并分别通过所述第一、第二通孔与所述有源块电性连接。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：每个所述像素电极和所述薄膜晶体管的源极、漏极均由同一透明导电材料制成。

4.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：还包括多条信号线，多条所述信号线和薄膜晶体管的栅极、多条所述扫描线经同一制程一并制成，且每条所述信号线被所述扫描线分成多个子信号线，位于同一列中相邻的两条所述子信号线通过源极串联。

5.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：还包括多条信号线，多条所述所述信号线与多个像素电极、多个所述薄膜晶体管的源极、漏极经同一制程一并制成。

6.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：还包括多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极、多个所述薄膜晶体管的栅极、多条所述扫描线和多条所述信号线均在同一构图工艺中完成，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。

Images