CN101258416A - 半导体器件测试装置以及供电单元 - Google Patents

半导体器件测试装置以及供电单元 Download PDF

Info

Publication number
CN101258416A
CN101258416A CNA2006800329099A CN200680032909A CN101258416A CN 101258416 A CN101258416 A CN 101258416A CN A2006800329099 A CNA2006800329099 A CN A2006800329099A CN 200680032909 A CN200680032909 A CN 200680032909A CN 101258416 A CN101258416 A CN 101258416A
Authority
CN
China
Prior art keywords
electrode
probe
metal
wiring layer
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800329099A
Other languages
English (en)
Inventor
谷冈道修
星野茂树
田浦彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101258416A publication Critical patent/CN101258416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

根据本发明的半导体器件测试装置具有测试LSI；供电单元；和用于连接测试LSI、供电单元和测试器的中间基板。测试LSI具有测试电路和波形整形电路；介电材料层，其被设置成面对待测试的半导体器件；电极，其被设置在属于介电材料层、并且面对待测试的半导体器件的平面上，与待测试半导体器件的外部端子电极的位置对应的位置中；和第一穿透电极，其穿过介电材料层，连接到电极，用于与外部之间发送和接收信号。供电单元具有独立的弹性探针，该弹性探针被设置在与待测试半导体器件的电源电极对应的位置中，并且在其末端处提供有金属突起；基板材料，其被电连接到探针且具有第一布线层；和穿过该基板的第二穿透电极。

Description

半导体器件测试装置以及供电单元
技术领域
本发明涉及一种用于在晶片状态下测试半导体器件的测试装置，更特别地，涉及一种适合于测试半导体器件的测试装置，在该半导体器件中，半导体器件的电极节距狭窄并且需要高速高容量的传送，并且还涉及一种用于其中的供电单元。
背景技术
在近代，对具有更高密度、更高速度和更高容量传送的半导体器件的需求迅速增加。特别是从降低半导体器件规模的角度来看，在2003版ITRS(半导体技术国际发展路线)发展路线(roadmap)中，对规模降低的快速发展作出了预测，即，设置于***的电极节距将从2004年的35μm降低到2009年的20μm，且设置在区域内的电极节距将从2004年的150μm降低到2009年的100μm。这种条件下，具有很小节距的半导体器件测试技术成为一项关键技术。特别是在半导体制造中，涉及到在晶片状态下电测试元件的方式、即实施晶片测试的方式的问题在通过快速反馈晶片制造工艺中的问题来帮助改进质量、在半导体器件的批量生产中快速去除缺陷产品和增加产品产率、以及通过实现更高的生产率来确保更低成本这些方面非常关键。
常规晶片测试根据发送和接收信号主要分为接触方案和非接触方案。目前，主要使用的接触方案是通过使用探针卡作为在晶片和测试器之间发送和接收信号的接口，使某种类型的接触端子与半导体器件的电极接触。最常使用的接触端子是被称作旋臂(cantilever)的探针卡，它是一种使金属针与半导体器件电极接触的方案。其他接触方案包括使用具有金属突起(凸块)的膜片的方案、使用具有TCP(载带封装)引线的膜片的方案、以及使用其中使用了电镀硅晶须的针状硅探针的方案。
公知的非接触方案包括其中在半导体装置中设置通信用线圈、并与外部进行无线的信号输入/输出的方案；其中芯片具有以下结构的方案，在该结构中，使用半导体和镜像结构的芯片，通过将半导体器件的信号布线与镜像芯片的布线接近地放置，以非接触的电容耦合方式读出信号；等等。专利文献1公开了一种使用金属针的旋臂方案，专利文献2公开了一种具有金属突起的膜片，专利文献3公开了一种具有TCP引线的膜片，和专利文献4公开了硅晶须的使用。专利文献5公开了使用通信用线圈的方案，和专利文献6公开了一种用于借助于非接触的电容耦合产生信号的方案。首先，以下描述接触方案的现有技术。
(1)使用金属针的旋臂方案(专利文献1)(第一现有技术)
该方案包括机械加工钨、铼钨以及其他金属针，并使用该针作为接触端子。具有190μm的根部直径的金属针150的末端被以图17中示出的方式加工成超细的导线，以提供具有狭窄节距的金属针。通过使用屏蔽板151在多个加工后的金属针150之间提供绝缘，并将这些金属针150四段叠置。这种结构允许将接触端子的末端窄化成50μm的节距。
(2)使用具有金属突起(凸块)的膜片的方案(专利文献2)(第二现有技术)
除了专利文献2以外，专利文献7的“具有凸块接触的薄膜探针缓冲***”和专利文献8的“探针卡”也是公知的。这些现有技术是在朝向半导体器件的外部电极的位置处使用具有金属突起(凸块)的接触片的探针结构。图18示出了探针卡结构的一部分的典型实例，以及在专利文献2中描述的其制造方案。
图18中，在构成探针卡的柔性绝缘膜160的一个表面上，形成期望的测试电路图形(未示出)和电极引线161。在朝向半导体器件165的外部终端电极166的位置中，在电极引线161的末端形成金属突起(凸块)162。探针卡借助于金属突起162，与半导体器件165的外部终端电极166接触。
(3)使用具有TCP突起的膜片的方案(专利文献3)(第三现有技术)
在专利文献9、10和11中公开了与专利文献3相似的现有技术。这些现有技术具有如下探针结构，该探针结构中在朝向半导体器件外部电极底位置中使用具有金属引线的柔性基板。
图19示出了作为典型实例的在专利文献3中公开的探针卡的结构图。图19(a)是在探针卡一侧上的主要部分的截面图，和图19(b)是示出探针卡的一部分的透视图。在柔性膜171的一侧上形成期望的测试电路图形(未示出)和探针172。探针172与半导体器件175的外部电极接触。
将探针172设置在测试电路图形的末端部分处，由膜171支撑探针的布线图形。布线图形、探针172和膜171整体构成了柔性基板(FPC)170。柔性基板170薄，因此自身不能实现期望的接触力。为此，探针卡提供有夹持器173a和173b，以及在其两个表面上都支撑柔性基板170的支撑体174。探针172由此被构成为与半导体器件175的外部电极可靠接触。
支撑体174由不锈钢或者黄铜制成。支撑体174在前侧(图19(a)中的右侧)具有倾斜表面，该倾斜表面用于接收柔性基板170接近探针172的部分，支撑体174还在卡基板(未示出)上的后侧(图19(a)的左侧)具有水平安装表面。该倾斜表面是梯形，其中，从图19(b)中所示的方式的上方来看时，前端部分是短的那侧。
探针卡具有硬的由不锈钢制成的加固板176，以及在上表面上具有布线图形的印刷基板177。印刷基板177通过加固板176加固以构成硬的卡基板。夹持器173a也是梯形板，其中前端部分是短的那侧(见图19(b))。通过在柔性基板170和绝缘片178上以叠置状态使用螺栓179a，将夹持器173a安装在支撑体174上，所述绝缘片178叠置在支撑体174的倾斜表面上。通过在支撑体174水平表面上以叠置状态、并将柔性基板170设置在其间，使用螺栓179b将夹持器173b安装在支撑体174上。
夹持器173a由此从上方将朝向探针172设置的部分柔性基板170固定到支撑体174的倾斜表面上，并从上方在其前面边缘部分支撑探针172。
(4)用于使用硅晶须作为接触端子的晶片测试的探针(专利文献4)(第四现有技术)
在专利文献13和14中公开了与专利文献12中描述的现有技术相似的技术。图20示出了探针和作为典型实例在专利文献12中公开的探针的接触器的结构图。
图20中所示的探针具有如下结构，其中在硅基板180上生长针状单晶181，进一步在针状单晶181的表面上形成Ni底部膜182和Au膜183，且在Au膜183的末端处形成Pb膜184。换句话说，在硅基板180上设置Au籽晶，且通过VLS生长形成由硅构成的针状单晶181。图中的探针用于测量在针状单晶181的表面上设置有导电膜的半导体，并且具有其中仅仅用接触点材料覆盖末端部分的结构。
接下来，将描述非接触方案的现有技术。
(5)使用通信用线圈的非接触测试方案(专利文献5)(第五现有技术)
将参考图21(a)至21(c)描述基于该方案的结构以及相应的测试方法。图21(a)是晶片190的平面图，和多个半导体芯片196形成在晶片190上。图21(b)是圆形框架部分的放大图，其中将半导体芯片196设置在图21(a)中的晶片190上。如图21(b)中所示，在半导体芯片191A和191B上，分别形成专用于半导体测试的通信用线圈192A和192B，；和通过布线194A和194B，将线圈192A和192B与连接端子193A和193B分别连接起来。通信用线圈192A和192B都是矩形的螺旋状线圈，并且通过绝缘表面保护膜在半导体芯片191A和191B的电路表面侧上形成。在通信用线圈上形成两根导线，导线中的一根连接到半导体芯片内部的连接端子，导线中的另一根以位置线的方式连接到连接端子。
使用具有该结构的半导体芯片，以图21(c)中所示的方式实施测试。换句话说，测试信号从半导体器件的头部195无线输出到半导体芯片191A的通信用线圈192A。通过从对应的半导体芯片191A接收的输出信号来测试半导体芯片191A的功能。移动头部195或者半导体芯片，由此以连续方式测试半导体芯片。
(6)使用电容耦合的非接触测试方案(专利文献6)(第六现有技术)
图22示出了专利文献6中公开的发明的结构图。在电压探针芯片210中，在与信号线201相互对应的位置中设置传感器单元211，所述信号线201是LSI芯片200中的监测对象。通过电压探针芯片210检测半导体芯片200的电压变化，作为通过静电感应引起的感应电压。
更具体来讲，电压探针芯片210由在硅基板212上形成的放大器等信号处理电路213、在与LSI芯片200中的信号线201相互对应的位置中布置的传感器单元211、和在传感器单元211的表面上的具有0.5μm厚度的硅酸玻璃(介电材料层)214构成。对该介电材料层214的表面进行光滑地抛光。
LSI芯片200具有在硅基板202表面上形成的布线层203，并且具有在层间绝缘膜204表面上以固定间隔设置的信号线201，其中，该层间绝缘膜204是在布线层203上形成的。通过提供到层间绝缘膜204上的通孔，布线层203被连接到信号线201的信号线电极。通过CMP(化学机械抛光)等，使其中暴露出信号线电极的层间绝缘膜204的表面变得平坦。
将LSI芯片200的信号线201的电极、与电压探针芯片210的传感器单元211的位置对准，通过真空吸引来施加压力，和通过直接键合对该芯片进行固定。在该状态下，通过将电压施加到外部引线端子(未示出)来驱动LSI芯片200。通过电压探针芯片210的传感器单元211检测此时的感应电压，并通过信号处理电路213对该感应电压进行监控。
专利文献1：US专利5,969,533
专利文献2：日本特开专利申请No.5-226430
专利文献3：日本特开专利申请No.6-334006
专利文献4：日本特开专利申请No.11-190748
专利文献5：日本特开专利申请No.2003-273180
专利文献6：日本特开专利申请No.2003-344448
专利文献7：日本特开专利申请No.5-243344
专利文献8：WO 98/58266
专利文献9：日本特开专利申请No.6-334005
专利文献10：日本特开专利申请No.6-331655
专利文献11：日本特开专利申请No.6-324081
专利文献12：日本特开专利申请No.10-038918
专利文献13：日本特开专利申请No.2002-257859
专利文献14：日本特开专利申请No.5-198636
发明内容
本发明解决的问题
然而，上述的常规技术具有以下问题。
首先，将从窄化节距和高速信号传输的角度来描述第一至第三现有技术的接触方案的问题。
对于第一现有技术而言，探针由金属针和四段叠置的屏蔽板构成，且四段叠置的接触端子的末端节距为50μm。以下是实现较窄节距的问题。
1.由于必须超细加工金属针，且必须变更材料，因此机械加工非常困难且制造成本较高。
2.即使已经进行了机械加工，由于金属针的硬度不够，因此不能获得足够的耐久性能。
3.由于金属针的长度很大，因此由电阻引起的信号传输损耗增加，信号延迟很大，并且高频信号传输困难。
第二现有技术涉及使用膜片、能够在背表面上形成接地线、并能够确保阻抗匹配的结构，从而得到有利于高速信号传输的结构。然而，与半导体器件的外部电极的接触是通过金属突起(凸块)实现的。必须将金属突起保持在一定高度或者更高，以便当将突起与表面放在一起时，该金属突起不与半导体器件的电路表面接触。在基板上使用膜形式的膜片，并使用基于电镀的制造方法。因此，金属突起的节距最小约为60μm，且难以获得更窄的节距。
第三现有技术以与第二现有技术相同的方式使用膜片，并因此利于高速信号传输。然而，由于使用膜形式的柔性材料作为基板，因此，在40μm或更少的极小节距的情况下，由于制造膜基板的工艺的加热过程，难以使得节距方向上的金属引线的位置精确度达到期望值(±1.0μm或更少)。探针有时由作为弹性金属材料的单一材料制成，由于不是基于被接触的材料作出的选择，因此难以获得良好接触特性。
第一至第三现有技术存在如上所述的问题，特别是从获得更窄节距方面来讲，存在节距限制是40μm的问题。
接下来，将从半导体器件电极上接触标记的角度来描述第一至第三现有技术。
图23(a)至23(d)分别示出了在使用第一至第四现有技术探测了半导体器件电极的情况下形成在电极上的接触标记的图。第一至第三现有技术根据如下机制产生如图23(a)至23(c)中所示的接触标记，所述机制是使接触端子与电极接触后，施加过驱动(以接触端子与电极接触的点作为基准，半导体器件相对于接触端子升高的距离＝缩进距离)压力，由此破坏铝电极表面上的氧化物膜，并形成接触。
图24(a)是实际接合表面面积与半导体器件电极220尺寸减少之间关系的图。当电极焊垫节距很大时，由探测产生的接触标记222相对于接合表面面积(压力表面面积221)的比率低，如图24(a)中所示。然而，当电极焊垫节距小时，接触标记222的比率增加，如图24(a)中所示。例如，当图24(a)中从左到右的电极焊垫节距是100、80和75μm，且实际接合表面面积被定义为通过将结合表面面积(压力表面面积221)和探测产生的接触标记的表面面积之间的差值除以接合表面面积而获得的值时，接触标记222的比率分别是86、79和75％；显然，接触标记222的比率增加了。当实际接合表面面积以这种方式减少时，在随后步骤中为引线键合和倒装芯片安装形成凸块的情况下，产生接触不良，如发生剥离。
解决该问题的方法包括以图24(b)中所示的方式，将半导体器件的电极223形成为矩形形状，并将探测区域224和键合区域(连接区域225)分离开，并通过非电解电镀在铝电极231上形成Ni膜232和Au膜233、并降低接触压力，以去除铝电极231的表面上氧化物膜的影响。然而，矩形电极形状增加了芯片尺寸并降低了晶片中的芯片数量。因此增加了成本并限制了芯片尺寸降低。还存在的问题是铝电极231上的表面处理增加了工艺数量，导致更高的制造成本。这些问题在第一至第三现有技术中都存在。
将参考第四现有技术描述导致更难以窄化节距、实现高速信号传输和去除接触标记的问题。第四现有技术使用通过电镀由硅构成的针状单晶而获得的针，以实现与半导体器件的外部电极的接触。半导体器件的电极是以特定方式探测的，且接触是通过使用弯曲变形来实现。为此，可保持接触标记非常小，如图23(d)中所示，但是由于接触压力小，因此难以获得与铝和铜等材料的良好接触，该铝和铜具有表面氧化物膜。为了窄化节距，当节距处于40μm或更小的范围内时，必须形成直径约10μm的针。这种情况下，用于在生长针之前在Si台上安装金属凸块的技术变得非常难于进行，并且当施加金属膜时产生应力，而且在形成针之后因修整末端而引起损坏。因此难以保证与半导体器件电极节距相对应位置的精确度。而且，由于针直径非常小，因此存在当施加过压力时由于针强度不足导致针被损坏的问题。
以上描述了作为接触方案的第一至第四现有技术的问题。接下来，将描述作为非接触方案的第五和第六现有技术的问题。第五和第六现有技术都是非接触方案并因此有利之处在于可去除半导体器件电极上的接触标记。然而，这些现有技术具有以下问题。
由于必须在芯片内部形成通信用线圈，因此第五现有技术具有以下问题。
1.需要附加线圈形成工艺，线圈形成区域必须在芯片内部提供，增加了芯片尺寸，并导致了较高成本。
2.由于对通信用线圈和连接端子进行布线，因此在完成测试之后必须切断布线。此时，并不存在问题，因为可以使用常规工艺来切断位置线上的布线，但是在于切断芯片内部的布线需要增加其他工艺，这导致更高成本。
3.晶片上的芯片被非常紧密地布置，因此有可能与期望被测试的芯片相邻的芯片交换信号。
4.由于没有关于供电方法的描述，因此如果以无线方式供应电力，则供应能力可能不足，并且可能无法驱动半导体芯片。
在第六现有技术中，在其中将实际操作中使用的电压施加到外部引线端子的驱动方案中，使用供应给LSI芯片的电力(说明书第0062段)，特别是假设使用了一般的旋臂探针，因为还不知道使用哪种类型的探针。这种情况下，存在以下问题。
1.在供电电极上形成大的接触标记，并产生接合缺陷。
2.用于将信号从电压探针芯片传送到外部的结构是使用TAB或引线来形成的。因此，高速信号传输中的传输损耗导致了延迟。
3.电压探针芯片和LSI芯片具有抛光的平坦表面，且介电材料层也是高硬度硅酸玻璃。因此当使其相互接触时，必须将两个芯片调整到非常高的平行程度。
4.即使当平行度调整仅有少量的移位时，仍会损坏两个芯片中的一个。
5.LSI芯片的布线层具有10μm或更小的节距。不可能使用一般晶片探针来进行这种等级的定位。因此，需要特殊装置，且增加了成本。
总结上述问题，使用接触方法的现有技术问题在于，难以降低接触标记的尺寸和满足小于40μm或更小节距的需求。另一方面，使用非接触方法的现有技术问题在于难以降低供电电极上接触标记的尺寸和难以使用一般装置实施测试。
考虑到前述问题构思了本发明，并且本发明的目的是提供半导体器件测试装置和用于其中的供电单元，在随后的连接工艺中其能提供高可靠性连接，在半导体器件中形成窄节距，并通过在半导体器件测试期间除去电极上的接触标记降低了成本。
解决问题的手段
根据本发明的半导体器件测试装置包括测试LSI；供电单元；中间基板，其被提供用于使所述测试LSI、与所述供电单元和测试器之间存在连接；所述测试LSI具有测试电路和波形整形电路，被设置成面对被测试半导体器件的介电材料层，被设置在面对所述被测试半导体器件的介电材料层的表面上的、与所述被测试半导体器件的外部端子电极的位置对应的位置中的电极，和第一穿透电极，所述第一穿透电极完全穿过所述介电材料层、连接到所述电极、并用于与外部交换信号；所述供电单元具有相互独立的弹性探针、基板和穿过该基板的第二穿透电极，所述弹性探针被设置在与所述被测试半导体器件的供电电极对应的位置中、并在其末端处提供有金属突起，所述基板电连接到探针、并在其上形成有第一布线层。
优选的是，所述探针中的所述金属突起由一个或多个金属层构成，并具有如下结构，在该结构中，根据所述被测试半导体器件的所述电源用电极的材料，在所述金属突起的表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由一个或多个金属层构成的第二布线层，并且在所述金属突起的表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
优选的是，所述介电材料层由具有高介电常数和弹性的材料形成。
半导体器件测试装置被构成为具有用于连接测试LSI和供电单元的连接部件；各向异性导电片，其被设置在由所述连接部件连接的所述测试LSI、与所述供电单元和所述中间基板之间，且其中导电颗粒聚集在电极部分中，或者是其中嵌入了精细金属布线的各向异性导电片；和固定部件，其用于借助于所述供电单元，通过从所述供电单元的所述第一布线层侧支撑所述各向异性导电片，将所述各向异性导电片固定到所述中间基板。
测试LSI可被分成高密度布线基板和专用测试LSI；所述高密度布线基板具有在面对所述被测试半导体器件的表面上的、与所述被测试半导体器件的所述外部端子电极的位置对应的位置中设置的表面电极，在与面对所述被测试半导体器件的表面相反侧上的表面上形成的后表面电极，和用于连接所述表面电极和所述后表面电极的布线层；所述专用测试LSI具有所述测试电路和所述波形整形电路；所述高密度布线基板和所述专用测试LSI被电连接起来。
优选第二布线层的体积电阻率小于第一布线层的体积电阻率。
在供电单元中的第一布线层和基板之间设置由一个或多个金属层构成的第三金属层。
优选第三金属层的体积电阻率小于第一布线层的体积电阻率。
金属突起的形状是是棱柱状，其中面对被测试半导体器件的表面具有矩形形状；其宽度是所述探针的宽度或更小宽度；其长度等于或大于通过以下加法获得的尺寸，所述加法是将在所述探针已经与所述半导体器件的电源电极接触之后所述探针的末端部分的移动距离，与将沿着长度方向的所述探针的位置容限和所述半导体器件的电源电极的尺寸容限纳入考虑的长度相加；且其高度等于或大于通过以下加法获得的尺寸，所述加法是使用第一布线层的表面作为基准，将所述被测试半导体器件的电源电极已经与所述金属突起接触之后的缩进距离，与将所述金属突起的高度容限和所述被测试半导体器件的电源电极的高度容限纳入考虑的高度相加。
在金属突起表面上形成的一个或多个金属层可以是金或者金合金层。
在金属突起表面上形成的一个或多个金属层在其表面上具有细微的凹凸形状。
细微的凹凸形状可以是其中凹进和凸起形成为带状和其中该带在探针移动方向的相同方向上延伸的形状、其中凹进和凸起形成为带状且其中该带在垂直于探针移动方向的方向上延伸的形状、栅格状、锉齿状或随机形状。
优选的是，所述细微的凹凸形状是具有1μm或更小表面粗糙度的细微凹凸形状。
根据本发明的供电单元是用于半导体器件测试装置的供电单元，特征在于包括相互独立的弹性探针，其被设置在与被测试半导体器件的电源用电极对应的位置中，并且在其末端处提供有金属突起；基板，其电连接到探针，并且在其上形成第一布线层；和穿过基板的穿透电极。
优选的是，所述探针中的金属突起由一个或多个金属层构成，且具有如下结构，在该结构中，根据所述被测试半导体器件的所述电源用电极的材料，在所述金属突起表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由所述一个或多个金属层构成的第二布线层，并且在所述金属突起表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
优选第二布线层的体积电阻率小于第一布线层的体积电阻率。
在第一布线层和基板之间形成由一个或多个金属层构成的第三金属层。
优选第三金属层的体积电阻率小于第一布线层的体积电阻率。
[本发明的效果]
根据本发明，能防止在半导体器件、即被测试LSI的电极上形成接触标记，从而在随后的连接工艺中能形成高度可靠的连接，并且可以得到具有较窄节距的器件和显著降低的成本。通过使用测试LSI，能够以比常规测试高的速度进行测试，并且能够对裸芯片状态的半导体器件进行与封装产品相同等级的选择性测试。因此，能增加其中使用裸芯片的Sip(***封装)的生产率，且能大幅度降低制造成本。
附图说明
图1是示出根据本发明第一实施例的半导体器件测试装置的截面图；
图2是用于描述制造图1中所示测试LSI的方法流程的截面图；
图3是图2的继续并且是描述制造测试LSI的方法流程的截面图；
图4是图3的继续并且是描述制造测试LSI的方法的最终步骤的截面图；
图5是信号通路中的收发单元的框图，经由所述信号通路将信号从测试LSI传送到被测试LSI；
图6是描述于图1中所示供电单元的图，图6(a)是供电单元20的平面图并且是沿着线A-A的截面图，图6(b)是图6(a)中所示探针截面36的平面图；和图6(c)是图6(a)中所示探针截面36的截面图；
图7是示出第一实施例供电单元中探针截面另一实例的图；
图8是示出第一实施例供电单元中探针截面再一实例的图；
图9是示出根据本发明第二实施例的半导体器件测试装置的截面图；
图10是示出根据本发明第三实施例的半导体器件测试装置的截面图；
图11是示出根据本发明第四实施例的半导体器件测试装置的截面图；
图12是描述图1中所示供电单元制造方法流程的截面图；
图13是图12的继续且是用于描述供电单元制造方法流程的截面图；
图14是图13的继续且是用于描述功率单元制造方法流程的截面图；
图15是图14的继续并且是用于描述供电单元制造方法流程的截面图；
图16是用于描述LSI的电极节距的细微化发展路线的图；
图17是用于描述现有技术1的透视图；
图18是用于描述现有技术2的透视图；
图19(a)是用于描述现有技术3的侧视图和图19(b)是其透视图；
图20是用于描述现有技术4的截面图；
图21用于描述现有技术5的截面图；
图22是用于描述现有技术6的截面图；
图23是用于描述现有技术1至4问题的图；和
图24是描述现有技术的其他问题的图。
[关键字]
10：测试LSI
10、20B：穿透电极
20：供电单元
21：探针
22：基板
23：第一布线层
24A：第一金属层
24B：第二金属层
25：第二布线层
26：覆盖膜
27：第三布线层
28：第三金属层
30：中间基板
40：各向异性导电片
50：被测试LSI(半导体器件)
具体实施方式
接下来，将参考附图详细描述本发明的实施例。
(第一实施例)
图1是示出根据本发明第一实施例的半导体器件测试装置的截面图，更具体来讲是示出了供电单元的细节和供电单元的探针截面。将首先描述本实施例的整个结构。如图1中所示，根据本实施例的半导体器件测试装置由测试LSI 10、供电单元20和中间基板30构成。
半导体器件(称作被测试LSI 50)作为测试对象被设置在晶片台30上。测试LSI 10具有LSI晶片101，并且与被测试LSI 50相同的电极51被设置在与LSI晶片101上的被测试LSI 50的外部端子电极52的位置相对应的位置中。测试LSI 10具有用于输入和输出测试信号的测试电路(未示出)、用于当输入和输出信号时对波形整形的波形整形(比较器)电路(未示出)、用于供电以及将信号输入和输出到测试器或另一外部单元的穿透电极(第一穿透电极)10A、以及在电路表面上形成的介电材料层117。
在供电单元20中，在基板22上形成第一布线层23，并将多个弹性探针21电连接到第一布线层23。多个探针21每一个都具有独立形状，且设置探针21以使得针的末端部分与被测试LSI 50电源电极的位置对应。在与位于探针21末端部分处的被测试LSI 50的电源电极相接触的位置中形成金属突起，并在金属突起的表面上形成根据被测试LSI50的电源电极材料而由具有良好接触特性的材料构成、并且也由一个或多个金属层构成的第二金属层24B。由一个或多个金属层构成的第二布线层25被形成在第一布线层23的表面上，且保护膜(覆盖膜)26被形成在第二布线层的表面上。用于把信号传送至外部的穿透电极(第二穿透电极)20B被提供到基板22上。本实施例特征在于具有如下结构，在该结构中，在形成于基板22上的第一布线层23上形成由一个或多个金属层构成的第二布线层25，且金属突起表面的第二金属层24B与第二布线层25隔离。
在中间基板30的下表面的前述位置中设置多个电极31，且这些电极被连接到测试LSI 10的穿透电极10A、和供电单元20的穿透电极20B。在与探针卡中的性能板的电极位置相对应的位置中的中间基板30的上表面上设置电极32，并且在中间基板30内部设置了对分别提供到基板的上和下表面的电极31和32进行连接的布线层33。例如在测试LSI 10以及供电单元20和中间基板30之间的区域例如是通过设置在电极31以及穿透电极10A与穿透电极20B之间的焊料球34来连接的。
接下来，将参考图2至4描述制造测试LSI的方法。
首先，如图2(a)中所示，完成扩散工艺，并制备LSI晶片(测试LSI)101，在该LSI晶片的表面提供有铝电极102作为外部电极。
接下来，通过CVD在LSI晶片101的表面上形成10至15μm厚度的覆盖膜103，如图2(b)中所示。通过CMP(化学机械抛光)平滑化该表面，并在整个表面上形成并涂覆抗蚀剂104。
随后通过光刻去除形成穿透电极10A(图1)的这些部分的抗蚀剂104和覆盖膜103，如图2(c)中所示。被去除部分的尺寸约为铝电极102尺寸的50％。换句话说，当铝电极102的尺寸是100μm时，被去除部分的尺寸是50μm。
接下来，通过湿法蚀刻或干法蚀刻去除与被去除部分相对应的铝电极102，如图2(d)中所示。
接下来，通过RIE(反应离子蚀刻)在LSI晶片101中形成深度为200至300μm的通孔101a，如图2(e)中所示。
之后通过CVD在整个表面上方形成厚度为0.2μm的绝缘膜105，包括通孔101a的内壁，如图2(f)中所示。
在步骤(f)之后，由具有10nm厚度的TiN阻挡层和具有0.15μm厚度的Cu籽晶层形成阻挡/籽晶层106，如图2(g)中所示，且之后用Cu电镀层107填充通孔101a的内部。由此形成穿透电极10A。
接下来，通过湿法蚀刻或通过CMP去除在表面上沉积的Cu，如图2(h)中所示，且通过干法蚀刻去除覆盖膜103直到暴露出铝电极102的表面。
随后涂覆抗蚀剂108，如图2(i)和2(j)中所示，以及通过蚀刻去除穿透电极部分的抗蚀剂。
接下来，将非电解Ni/Au电镀层109涂覆到铝电极102和穿透电极10A的表面，以实现导电，并去除抗蚀剂108，如图3(k)和3(i)中所示。
随后使用粘着剂111将LSI晶片101和由玻璃或其他材料构成的支撑体110键合到一起，对相反侧进行抛光直到留下与穿透电极10A的底部表面侧相距约10至30μm的Si，之后通过干法蚀刻暴露出穿透电极10A的头部，如图3(m)和3(n)中所示。
接下来，通过CVD在LSI晶片101的反向表面上形成绝缘膜(SiN、SiO2等)，如图3(o)中所示。
通过CMP或者干法蚀刻去除绝缘膜112，如图3(p)和3(r)中所示。之后形成由阻挡层和籽晶层构成的阻挡/籽晶层113以形成背表面电极，且使用抗蚀剂114通过研磨去除不需要的部分。之后去除抗蚀剂，并且随后在穿透电极10A的背表面侧上形成背表面电极115。
接下来，以与前表面侧相同的方式形成保护膜(钝化膜)116，且剥离掉支撑体110，如图30(s)和3(t)中所示。
接下来，将硅树脂凝胶(介电材料层)117涂覆到电路表面上，达到2至5μm的厚度，如图4中所示。优选使用的硅树脂凝胶117的实例包括由Dow Corning Toray Silicone有限责任公司制造的SE44445CV(注册商标)或者SE4440(注册商标)，或者具有4至7的相对高介电常数的其他硅树脂凝胶。还可以使用粘着剂贴附片状弹性体。
在测试LSI 10和被测试LSI 50之间的接口结构是这样一种结构，其中通过使测试LSI 10和被测试LSI 50的外部信号电极相互紧密相邻、并实现电容耦合，来进行信号传输。因此，从发送侧传送来的信号在其中波形在接口部分处被微分的状态下，被传输到接收侧。因此，必须安装波形整形电路，以便在接收侧被微分的波形可以被恢复到原始波形。例如，波形整形电路被安装在信号通路中的被测试LSI 50一侧，其中是经由所述信号通路将信号从测试LSI 10传送到被测试LSI 50的；且波形整形电路被安装在信号通路中的测试LSI 50一侧，其中是经由所述信号通路将信号从被测试LSI 50传送到测试LSI 10的。而且，在处理双向信号的信号通路中，波形整形电路被安装在测试LSI 10侧和被测试LSI 50侧。
作为测试LSI 10和被测试LSI 50之间的接口结构的例子，图5示出信号通路中的收发单元的框图，其中经由所述信号通路将信号从测试LSI 10传送到被测试LSI 50。在图5(a)和5(b)中是这样一种结构，其中在测试LSI 10和被测试LSI 50之间形成电容504，使测试LSI10和被测试LSI 50的外部信号电极相互紧密相邻，且通过电容耦合进行信号传输。使用图5(a)中的比较器501以及图5(b)中的预放大器502和保持元件503来恢复波形。在被测试LSI 50中，也可以在芯片之间的位置线(scribe line)上形成该电路。这种情况下，可采用本发明的测试装置而不增加电路规模。
接下来，将参考图6(a)至6(c)描述每个位置中使用的材料以及供电单元20的具体结构。图6(a)是供电单元20的平面图和沿着线A-A的截面图。图6(b)是图6(a)中示出的探针截面36的平面图。图6(c)是图6(a)中示出的探针截面36的截面图。
在基板22的表面上形成第一布线层23，当从上面看时，第一布线层的间距被从与被测试半导体器件的电源用电极相对应的探针截面中的小间距，扩张到允许与中间基板30的电极连接的大间距，如图6(a)中所示。
基板22可以以下材料制成：通常用作半导体材料的硅；玻璃陶瓷，其是一种具有接近于硅的热膨胀系数的材料；玻璃；等。其原因是为了减少由于在制造供电单元20过程中强加的受热过程而导致的针定位精确度降低，并且为了减少由老化测试期间的温度差导致的在探针21和被测试半导体器件电源电极之间的位置移动。这些材料当中，从易于处理和电特性方面考虑，优选使用玻璃陶瓷。
第一布线层23连接到探针21，如图6(b)和6(c)中所示。由于这个原因，考虑到易于制造，使用Ni(镍)或者Ni合金，其中Ni(镍)与用作探针21根部的第一金属层24A的材料相同。第一布线层23的宽度被设置成被测试半导体器件的电源电极节距的50至60％，这是制造期间不发生短路或泄漏的级别。考虑到易于制造，厚度与探针21的第一金属层24A的厚度相同。
为了增加布线部分的导电性、和降低导体损耗，在第一布线层23上形成第二布线层25。所使用的材料是体积电阻率低于作为第一布线层23材料的Ni或Ni合金的金属(例如，金、金/铜合金、金/钯合金、或者铜)，并且体积电阻率在1×10-8至4×10-8Ωm的范围内。其中形成有第二布线层25的区域是在如下宽度之上的第一布线层23的整个表面，所述宽度是通过从与其中设置了探针21根部的基板22的端部相比进入到基板22中约2μm(它是制造期间的容限等级)的位置开始，从第一布线层23中减去制造容限而获得的宽度，如图6(b)中所示。因此，在第一布线层23的宽度是30μm的情况下，第二布线层25以28μm的宽度形成在整个表面上方。
能够通过电解电镀来制造探针21，并且具有100GPa或更高扬氏模量的金属(例如Ni、Ni/铁合金、Ni/钴合金或者Ni/锰合金)能用作针的材料。将探针21的宽度设置为被测试半导体器件的电源用电极节距的50至60％。探针21的厚度和长度被确定为约束条件，从而能够获得弹性限制之内的期望接触压力，并且当施加指定的过驱动距离(其表示以使得被测试半导体器件的电极接触的点作为基准，被测试半导体器件被压进的距离；以下称作OD距离)时，被测试半导体器件和探针互不干扰。
金属突起35的材料是Ni或者Ni合金，金属突起35是与被测试半导体器件的电源用电极的接触点。这是探针21的原始材料，且是与第一金属层24A所使用的材料相同的材料。考虑到第一金属层24A的粘着性，该材料被用于除了在金属突起35表面上形成的第二金属层24B之外的部分。很明显，也可以使用具有与Ni相同或更大硬度的其他材料。金属突起35的宽度W等于或小于探针21的宽度；金属突起的长度L2等于或者大于通过如下加法获得的尺寸，所述加法是将在已经使探针21与被测试半导体器件电源电极接触之后探针21末端部分的移动距离，与将移动方向上的探针位置的容限和被测试半导体器件电极的尺寸容限纳入考虑的长度相加；金属突起的形状例如是矩形，如图6(b)和6(c)中所示。金属突起35的高度H2等于或大于通过以下加法获得的尺寸，所述加法是将第一布线层23的表面用作基准，将在已经使被测试半导体器件电源电极与金属突起35接触之后的缩进距离，与将金属突起35的高度容限和被测试半导体器件电源电极的高度容限纳入考虑的高度相加。
根据接触对象，将金属突起35的表面形状形成为合适形状。在被测试半导体器件的电源电极是金凸块的情况下，金属突起的表面形状是平坦形状，不具有凹进和凸起。只要完成电解电镀之后的表面粗糙度是0.05μm或更小，就不需要用于形成平坦形状的特定机械加工。当表面粗糙度超出0.05μm时，抛光该表面。在被测试半导体器件的电源电极是铝或铜的情况中，则当粗糙等级是1μm或更小时，在金属突起35表面中形成细微的凹进和凸起，以便穿透电源电极表面上存在的自然氧化物膜。如图6(b)的右上图中所示范的，细微的凹进和凸起可以具有其中凹进和凸起被形成为带状、且其中带延伸方向与探针21移动方向相同的形状，其中凹进和凸起被形成为带状、且带延伸方向垂直于探针21移动方向的形状，栅格形状，锉齿状，或各种其他形状。也可采用随机的形状。
在金属突起35的表面上形成第二金属层24B，目的是防止金属突起的氧化。例如，第二金属层24B由0.05至3μm厚度的金或金合金(Au(金)-Pb(钯)、Au-Co(钴)、Au-Cu(铜)等)形成。在图示实例中，第二金属层24B的形状是平板状。
形成穿透电极20B，以使其完全穿过基板22的内部，如图6(a)中所示，并且在与其上形成有基板22的第一布线层的表面相反一侧的表面上形成第三布线层27。通过借助于穿透电极20B连接第三布线层27和第一布线层23，可将布线引出到基板22的背表面上，用于允许以高速传输外部IF信号。
穿透电极20B的尺寸是通过基板22外部端子的节距确定的。例如，当节距是0.5mm时，直径是200至300μm，且长度(深度)是100至300μm。第三布线层27例如由上层上的具有20μm或更小厚度的Ni膜和具有2μm或更小厚度的Au电镀层构成。当布线部分的形状是环形时，布线部分的直径是200至300μm。
在基板22的中心部分形成通孔22A，如图6(a)中所示，且通孔22A隔离探针21，并需要其适应测试LSI 10。考虑到基板22的机械强度，穿通电极22A具有200μm或更多的深度，外部形状的尺寸是通过如下加法获得的表面区域，所述加法是把由探针21的长度和其容限确定的尺寸，与在被测试LSI 50上形成的最外部电极包围的区域尺寸相加。
接下来，将使用其中被测试LSI 50的电源电极的节距是50μm的情况作为实例，描述供电单元20的尺寸。
探针21的宽度W最大值是35μm，这是在制造期间不发生短路的等级，而厚度H1是35μm，这可以通过单个电解电镀周期来形成。基于当将120μm的OD距离应用到探针21时长度应当在弹性限制以内、以及长度应当尽可能短以将导体损耗和串扰噪声最小化的条件，探针21的长度L1是800μm。
考虑到制造精度、以及必须使被测试LSI 50和探针21在被测试LSI 50缩进达80μm距离的时候不接触这一事实，金属突起35的高度B2被设置成最小值为100μm。在第一布线层23的整个表面上方，从与其中设置了探针21根部的基板22的端部相比进入到基板22中约2μm(它是制造期间的容限等级)的位置开始，将在第一布线层23上形成的第二布线层25形成为32μm的宽度。当缩进距离是80μm时，考虑到位置精度为±1μm，制造精度为±2μm，第二金属层24B的为了总与被测试LSI 50电源电极接触而要求的长度是27μm，则在金属突起35表面上形成的第二金属层24B的长度L2必须是30μm或更多。考虑到制造率，第二金属层24B的厚度被设置为2μm。
可以提供锥状第四金属层24B’来代替第二金属层24B，如图7中所示。可通过使用KOH(氢氧化钾)对硅进行各向异性蚀刻，将锥状金属层24B’形成为所需的锥状，并且可进一步通过金属电镀获得锥状金属层24B’。可通过将锥形凸块转写连接到在第一金属层24A上形成的金属突起部分，来形成图7中所示的第四金属层24B’。
以下将描述本实施例的效果。根据本实施例的半导体器件测试装置具有如下效果。
1.能显著减少在被测试LSI 50的电极上的接触标记。
2.能适应40μm或更小的超微节距。
3.能很大地降低供电单元20中的针的数量。
4.能增加测试LSI 10和被测试LSI 50之间平行度的调整容限等级。
5.能确保供电单元20的探针21的长期可靠性，并且非常实用。
以下将描述这些效果的原因。在本实施例中，被测试LSI 50电极上的接触标记能够显著减少有两个原因。第一个原因在于使用了通过非接触电容耦合进行的信号传输。由此能够去除信号电极的接触标记。第二个原因在于，其中已经根据接触对象对电接触点部分的结构进行优化的指状引线探针被用作电源电极的接触端子，从而能获得在极低压力下的稳定接触。例如，能在50μm的OD距离和0.3克/针或更大的接触压力的条件下，获得与具有50μm节距的铝电极的稳定接触。该接触压力是常规旋臂方法的1/20或更小，且能在亚微米数量级上降低接触标记。而且，通过在单个位置中与几个电源电极接触，增加了其中能够消除接触标记的电极的数量。
接下来，能够适应40μm或更少的超微节距有三个原因。第一个原因在于，能够通过使用具有比用于基板22的玻璃陶瓷、玻璃、硅或其他PI(聚酰亚胺膜)更低的热膨胀系数，来防止由于制造步骤的热过程导致的精度降低。第二个原因在于，能够通过使用电成形技术，以非常细微的针宽度将厚度保持在固定等级，并且由此能够确保足够的结构压力。例如，能够以10μm的针宽度获得10μm的针厚度。第三个原因在于，通过采用微加工技术，能够根据附加的方法来形成基板22上的探针21和布线层。
能够大幅度降低供电单元20中的针数量的原因在于，不需要单个电极上的接触，且可使得在单个位置中与固定数量的电源电极接触。
能增加测试LSI 10和被测试LSI 50之间的平行度调整容限等级的原因在于，可将弹性介电材料用于测试LSI 10的电路表面，从而能够通过使用介电材料层117来适应平行度的少量变化。
能确保供电单元20中的探针21的耐久可靠性的原因如下。在探针20中与被测试LSI 50的电源电极接触的表面上形成的第二个金属层24B，与在第一布线层23上的第二布线层25相隔离；除去第二金属层24B之外的探针21的结构是由单一弹性材料形成的。在与被测试LSI 50的电源电极接触的部分上设置金属突起，从而当升高晶片台300、并使被测试LSI 50与探针21接触时，仅仅能够让被测试半导体器件电源电极部分与金属突起接触。在未提供金属突起、或者使用了薄金属层的情况下，探针21与除了被测试LSI 50的电源电极之外的部分接触。因此，降低了接触压力，增加了OD距离，并且即使确保初期的接触，仍能缓和耐久可靠性的恶化。因此，提供金属突起是一种以短OD距离实现可靠接触、并保持耐久可靠性的非常有效的方式。
接下来，将参考图8描述探针截面的另一结构实例。图8的探针结构和图1的探针结构之间的不同之处在于，第三金属层28被设置在第一布线层23和基板22之间。第三金属层28具有低于Ni或者Ni合金的体积电阻率，该Ni或者Ni合金是第一布线层23的材料，并且该第三金属层28是使用体积电阻率在1×10-8至4×10-8Ωm范围内的金属(例如，金、金/铜合金、金/钯合金、和铜)作为材料来形成的。由于与用于第一实施例中的供电单元20的布线层的结构相比，能够获得高导电率，因此这种结构能够在高速传输期间降低导体损耗，并能够显著改善信号传输特性。当需要1GHz或更高的信号传输时，本结构特别有效。当信号传输是1GHz或更低时，使用第一实施例中的布线结构能获得足够的传输特性。如图7中所示，第三金属层28可适用于图7的探针截面。
(第二实施例)
图9是示出根据本发明第二实施例的半导体器件测试装置的截面图。本实施例与第一实施例之间的区别在于，沿着测试LSI 10的方向延伸的突起37被设置在供电单元20中的基板22的背表面侧(基板22的上表面侧)，且使用粘着剂41将突起37与测试LSI 10背表面(测试LSI 10的上表面)的端部连接并固定起来。此外，在测试LSI 10、与供电单元20和中间基板30之间设置各向异性导电片40。各向异性导电片40是其中在片上指定位置中形成的电极42中聚集导电颗粒的片，或者是其中嵌入了精细金属引线的片。电极42被连接到在中间基板30的下表面上设置的电极31。测试LSI 10、供电单元20、各向异性导电片40具有如下结构：其中，通过作为可拆卸地设置在中间基板30上的固定装置的按压夹具45，从下方支撑供电单元20的保护膜26的表面，并由此安装在中间基板30上。通过凸块43连接测试LSI 10的穿透电极10A和各向异性导电片40的电极42。这种结构改善了可拆卸性，并便于调整供电单元20、与被测试LSI 50和测试LSI 10之间的平行度，并且具有能够适应平行度的变化的优点。
(第三实施例)
图10是示出根据本发明第三实施例的半导体器件测试装置的截面图。本实施例和第一及第二实施例之间的区别在于，通过将共享的电源层512提供给被测试LSI 50中的晶片100内部的整个芯片，降低了供电单元20的探针的数目。该共享电源层512不是在整个晶片511上共享的，可以将晶片511分成1/8、1/4、或其他的固定共享区域。在本实施例中，还提供了一种如下结构：其中当生产出故障芯片时，可立即将电源线与其它芯片切断的结构。这种结构允许当在测试期间产生故障芯片时，能够测试其他的被测试LSI。
可通过将共享电源层512放置在晶片511内部，在芯片之间的位置线上、或者在晶片511的***区域中设置与探针21接触的电源电极。因此使得电源单元的探针21的位置与晶片511的电源电极513的位置相对应，由此探针21能在不与被测试LSI 50上的电源电极接触的情况下，将电力提供到被测试LSI 50并对其进行测试，且可以消除在被测试LSI 50的所有电极(包括电源电极)上的接触标记。因此，能够显著增加测试后的连接可靠性。
(第四实施例)
图11是示出根据本发明第四实施例的半导体器件测试装置的截面图。本实施例与第一至第三实施例的区别在于，代替测试LSI，提供了高密度布线基板60和专用测试LSI 70。
代替测试LSI，高密度布线基板60在与被测试LSI 50的信号电极对应的位置中具有电极，并且能通过经由电极与被测试LSI 50电容耦合来发送和接收信号。高密度布线基板60具有将信号传输到专用测试LSI 70的布线层和电极。专用测试LSI 70的外部电极连接到高密度布线基板60的电极。
本实施例有利之处在于，由于测试LSI被分成专用测试LSI 70和用于与被测试LSI 50进行电容耦合的高密度布线基板60，因此不需要在专用测试LSI 70中形成穿通电极。然而，由于测试信号穿过高密度布线基板60的布线，因此传输信号受到损耗，并且高速测试受到不利影响，因此需要根据测试细节，来适当地使用第一至第三实施例。
(制造供电单元的方法)
接下来，将参考图12和15详细描述用于制造图1中的供电单元20的方法。
制备具有指定尺寸的玻璃陶瓷、玻璃或其他绝缘材料作为基板22(图12(a))。接下来，在通过将探针长度与基板22中的被测试LSI的电源电极的位置相加而获得的区域中，形成达到200μm或更深的深度的钻孔部分321(图12(b))。基板22的外部尺寸取决于电源电极、外部IF的针数、和穿透电极10A的节距。例如，当针数为200且穿透电极10A的节距是0.5mm时，基板22的外部形状是27mm。之后，使用具有355nm波长的高功率LD(激光二极管)激励型YAG(钇铝石榴石)激光或者RIE(反应离子蚀刻)，在具有200μm的直径和270μm或更深的深度的区域中形成通孔322(见图12(c))。接下来，使用等离子体CVD(化学气相沉积)或者溅射，以把铜籽晶层323涂覆到整个表面上达100到300nm的深度(图12(d))。
接下来，通过电解电镀，用铜层完全填充钻孔部分321和通孔322，如图12(e)中所示，并形成牺牲层324和穿通电极20B。当通孔322的内部被完全填充之后，照常在该表面上沉积几微米至几十微米的铜层。因此，铜电镀完成，之后去除在该表面上沉积的铜层，并通过CMP(化学机械抛光)形成平坦状态。在其上暴露出牺牲层324和穿透电极20B的表面上，顺序形成铜籽晶层326至约0.3μm的厚度(图12(f))。抗蚀剂327被键合或被涂覆到籽晶层326的表面上达20μm的厚度(图12(g))，并且之后形成凹进形状，其中使用执行曝光和显影的光刻来去除与探针和第一布线层对应的那些部分的抗蚀剂(图13(h))。在该凹进部分中，通过电解电镀生长具有弹性的第一金属层24A和第一布线层23(图13(i))。
抗蚀剂和金属表面随后被抛光成均匀平坦平面，在抛光后的表面上涂覆抗蚀剂328至40μm的厚度(图13(j))，之后进行曝光和显影，并在形成有金属突起的区域中形成凹进部分329(图13(k))。接下来，通过在凹进部分329上电镀，形成第一金属层24A。重复该过程三次，由此能获得具有100μm或更大高度的金属突起(图12(l))。当金属突起的高度H2必须为100μm或更大时，重复该形成凹进部分和施加电镀的工艺(图13(m)，13(n)，14(o)，14(p))，由此能够顺序地堆建起该高度。这种情况下，330在图13(m)中表示籽晶层，331在图13(n)中表示抗蚀剂。
接下来，执行对金属突起表面进行抛光的步骤，并且在该阶段中，处理方法依据接触对象、即被测试半导体器件的电源电极的材料而变化。当接触对象是金电极或者是金凸块时，使用CMP(化学机械抛光)进行抛光，以便确保0.05μm或更小等级的表面粗糙度。当接触对象是铝电极或者是铜电极时，在已经完成CMP处理之后将0.1至0.7μm的凹进和凸起提供到金属突起的表面层。
将描述用于形成凹进和凸起的方法的实例。制备具有微细金属颗粒的#2000研磨纸(研磨布)。在从探针末端到300μm距离的区域中，沿着探针的移动方向，将该布移动约50个周期，从而提供0.1至0.7μm的凹进和凸起。作为形成凹进和凸起的另一种方法，还可以使用具有适当气孔率的陶瓷材料、或者使用其中预先形成了适当的凹进和凸起的硅基板。如图6中所示，凹进和凸起形状不限于在探针的移动方向上，且也可以是垂直于移动方向的方向。还可以采用栅格形状、对角线形状、锉齿形状、随机形状、或者多种其他形状中的任一种。通过使用该细微的凹进和凸起，能够破坏在铝或铜表面上的自然氧化膜，并能实现稳定接触。
之后形成籽晶层133，涂覆抗蚀剂332(图14(q))，通过曝光和显影形成凹进部分，和通过电镀形成0.01μm或更厚厚度的第二金属层24B(图14(r))。由于消除了用作第一金属层24A的Ni或Ni合金上的氧化膜的影响，因此能实现更稳定的接触。
当完成上述步骤时，处理基板的后表面(图14(s))。首先，通过使用研磨剂将基板22的厚度降低至约250μm，并根据需要进行干法蚀刻以去除毁坏层。接下来，通过溅射，在其上暴露出穿透电极20B的整个后表面上形成厚度约为0.3μm的铜籽晶层334(图14(t))。在该表面上涂覆抗蚀剂335至20μm的厚度，并且通过曝光和显影去除与第二布线层25对应的该部分的抗蚀剂以形成凹进形状。在凹进部分中，通过电解电镀形成Ni或Ni合金电镀层至5到15μm的厚度，以产生第三布线层27。之后，在该表面上通过电解电镀形成Au或Au合金电镀层至0.01μm或更少的厚度(图14(u))。分别通过湿法蚀刻和研磨来去除后表面上的抗蚀剂层和籽晶层，且通过相同方法来去除前表面上的抗蚀剂层和籽晶层(图15(v)至15(y))。最后，通过湿法蚀刻去除牺牲层324(图15(z))。
由此，以如下方式获得供电单元20，其中在探针21和第二布线层25之间实现隔离，所述探针21的末端具有金属突起，该金属突起具有拥有依据接触对象的良好接触特性的材料和结构，所述第二布线层25是在金属突起表面的第二金属层24B以及第一布线层23的表面上形成的(图13(zz))。
如以上详细描述的，根据本发明的半导体器件测试装置具有测试LSI、供电单元和中间基板，提供该中间基板以使得测试LSI、与供电单元和性能板之间存在连接，还使得具有节距扩张布线层。测试LSI具有测试电路，波形整形(比较器)电路，在与被测试LSI的信号电极焊垫对应的位置中设置的电极，用于电源驱动和外部接口的穿透电极，以及在朝向被测试LSI的表面上形成的介电材料。供电单元具有在与被测试半导体器件的功率电极相对应的位置中设置的相互独立的弹性探针，还具有电连接到探针、并在其上形成有第一布线层的基板。而且，在探针的末端上形成金属突起，该金属突起由一个或多个金属层构成并用于探测被测试LSI电源电极。根据被测试LSI的电极材料，在金属突起表面上形成具有良好接触特性的材料构成的一个或多个金属层。在第一布线层上形成由一个或多个金属层构成的第二布线层，并且该结构是其中在金属突起表面上形成的一个或多个金属层与第二布线层相互隔离的结构。
根据这种结构，供电单元具有相互独立的引线状探针，该探针在与被测试LSI电源电极对应的位置中具有金属突起。因此，能够使得被测试LSI与测试LSI足够邻近，且可以通过信号电极电容耦合来进行非接触的信号传输。供电单元的探针具有金属层，该金属层根据被测试LSI的电极材料具有良好接触特性，并且该金属层被设置在探针金属突起中与被测试LSI电源电极接触的表面上。因此，能以非常低的压力实现稳定接触。因此，在信号电极中并没有被测试LSI电极的接触标记，并且在电源电极上也能够显著降低被测试LSI电极的接触标记。
由于降低了在供电电流所流经的通路中的传输损耗，因此能通过本发明的供电单元的结构获得具有改进效率的电源。
而且，在探针末端部分处的金属突起上提供的第二金属层是金或者金合金，从而降低了由于氧化而导致的接触电阻增加。金或者金合金是具有相对低电阻的金属。因此，能允许高电容电流流动在电源中，并且能实现其他显著效果。
结果，获得以下效果。
1.显著增加了测试之后的连接可靠性。
2.由于可以将被测试LSI的电极的形状从矩形制成为正方形，因此能实现由较小芯片尺寸带来的较窄节距和较低成本。
3.由于信号是在测试LSI和被测试LSI之间交换的，因此与从测试器到探针的常规布线距离相比，可使得信号传输距离非常短，且可以进行更近似于实际操作级别的高速测试。
4.可为测试LSI的电路表面提供有具有相对高介电常数的弹性介电材料。因此，可增加与晶片探针的晶片台和本发明测试装置之间的平行度相关的裕度。
本发明的半导体器件测试装置通过去除被测试LSI电极上的接触标记，能在随后的连接工艺中提供高度可靠的连接，窄化器件节距，并极大地降低成本。与常规测试相比，通过使用测试LSI能进行高速测试，并且能在裸芯片的状态下对半导体器件进行与封装产品相同等级的选择性测试。因此，增加了其中使用裸芯片的Sip结构的生产率，并能显著降低制造成本。
工业应用性
本发明可适用于半导体器件测试。
权利要求书(按照条约第19条的修改)
1. 一种半导体器件测试装置，包括：
测试LSI；
供电单元；和
中间基板，其被提供用于使所述测试LSI、与所述供电单元和测试器之间存在连接；
所述测试LSI具有晶片、测试电路和波形整形电路，在所述晶片的面向所述被测试半导体器件的所述晶片表面侧设置的介电材料层，在面向所述被测试半导体器件的所述晶片的表面上的、在面向所述被测试半导体器件的外部端子电极的位置处的所述介电材料层中设置的电极，和第一穿透电极，所述第一穿透电极完全穿过所述晶片、连接到所述电极、并用于与外部交换信号；和
所述供电单元具有相互独立的弹性探针、基板和穿过该基板的第二穿透电极，所述弹性探针被设置在与所述被测试半导体器件的供电电极对应的位置中、并在其末端处提供有金属突起，所述基板电连接到探针、并在其上形成有第一布线层。
2. 如权利要求1的半导体器件测试装置，其中所述探针中的所述金属突起由一个或多个金属层构成，并具有如下结构，在该结构中，根据所述被测试半导体器件的所述供电电极的材料，在所述金属突起的表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由一个或多个金属层构成的第二布线层，并且在所述金属突起的表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
3. 如权利要求1或2的半导体器件测试装置，其中所述介电材料层是由具有高介电常数和弹性的材料形成的。
4. 如权利要求1至3中任一项的半导体器件测试装置，还包括：
连接部件，用于连接所述测试LSI和所述供电单元；
各向异性导电片，其被设置在由所述连接部件连接的所述测试LSI、与所述供电单元和所述中间基板之间，且其中导电颗粒聚集在电极部分中，或者是其中嵌入了精细金属布线的各向异性导电片；和
固定部件，用于借助于所述供电单元，通过从所述供电单元的所述第一布线层侧支撑所述各向异性导电片，将所述各向异性导电片固定到所述中间基板。
5. 如权利要求1至3中任一项的半导体器件测试装置，其中
所述测试LSI被分成高密度布线基板和专用测试LSI，
所述高密度布线基板具有在面对所述被测试半导体器件的表面上的、与所述被测试半导体器件的所述外部端子电极的位置对应的位置中设置的表面电极，在与面对所述被测试半导体器件的表面相反侧上的表面上形成的后表面电极，和用于连接所述表面电极和所述后表面电极的布线层，
所述专用测试LSI具有所述测试电路和所述波形整形电路，和
所述高密度布线基板和所述专用测试LSI被电连接起来。
6. 如权利要求2至5中任一项的半导体器件测试装置，其中所述第二布线层的体积电阻率小于所述第一布线层的体积电阻率。
7. 如权利要求2至6中任一项的半导体器件测试装置，其中在所述供电单元中的所述第一布线层和所述基板之间设置由一个或多个金属层构成的第三金属层。
8. 如权利要求7的半导体器件测试装置，其中所述第三金属层的体积电阻率小于所述第一布线层的体积电阻率。
9. 如权利要求1至8中任一项的半导体器件测试装置，其中：
所述金属突起的形状是棱柱形状，其中面对所述被测试半导体器件的表面具有矩形形状；
其宽度是所述探针的宽度或更小宽度；
其长度等于或大于通过以下加法获得的尺寸，所述加法是将在所述探针已经与所述半导体器件的电源电极接触之后所述探针的末端部分的移动距离，与将沿着长度方向的所述探针的位置容限和所述半导体器件的电源电极的尺寸容限纳入考虑的长度相加；
其高度等于或大于通过以下加法获得的尺寸，所述加法是使用第一布线层的表面作为基准，将所述被测试半导体器件的电源电极已经与所述金属突起接触之后的缩进距离，与将所述金属突起的高度容限和所述被测试半导体器件的电源电极的高度容限纳入考虑的高度相加。
10. 如权利要求2至9的半导体器件测试装置，其中在所述金属突起的表面上形成的所述一个或多个金属层是金或者金合金层。
11. 如权利要求2至10中任一项的半导体器件测试装置，其中在所述金属突起表面上形成的所述一个或多个金属层在其表面上具有细微的凹凸形状。
12. 如权利要求11的半导体器件测试装置，其中所述细微的凹凸形状是其中凹进和凸起都形成为带状并其中该带在与所述探针移动方向相同的方向上延伸的形状，其中凹进和凸起形成为带状且其中该带在垂直于所述探针移动方向的方向上延伸的形状，栅格形状，锉齿形状，或者随机形状。
13. 如权利要求11或12的半导体器件测试装置，其中所述细微的凹凸形状是具有1μm或更小表面粗糙度的细微凹凸形状。
14. 一种用于半导体器件测试装置的供电单元，该供电单元特征在于包括：
相互独立的弹性探针，其被设置在与被测试半导体器件的供电电极对应的位置中，并且在其末端处提供有金属突起；
基板，其电连接到探针，并且在其上形成第一布线层；和
穿过基板的穿透电极。
15. 如权利要求14的供电单元，其中所述探针中的所述金属突起由一个或多个金属层构成，且具有如下结构，在该结构中，根据所述被测试半导体器件的所述供电电极的材料，在所述金属突起表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由所述一个或多个金属层构成的第二布线层，并且在所述金属突起表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
16. 如权利要求15的供电单元，其中所述第二布线层的体积电阻率小于所述第一布线层的体积电阻率。
17. 如权利要求14至16中任一项的供电单元，其中在所述第一布线层和所述基板之间形成由一个或多个金属层构成的第三金属层。
18. 如权利要求17的供电单元，其中所述第三金属层的体积电阻率小于所述第一布线层的体积电阻率。

Claims (18)

1. 一种半导体器件测试装置，包括：
测试LSI；
供电单元；和
中间基板，其被提供用于使所述测试LSI、与所述供电单元和测试器之间存在连接；
所述测试LSI具有测试电路和波形整形电路，被设置成面对被测试半导体器件的介电材料层，被设置在面对所述被测试半导体器件的介电材料层的表面上的、与所述被测试半导体器件的外部端子电极的位置对应的位置中的电极，和第一穿透电极，所述第一穿透电极完全穿过所述介电材料层、连接到所述电极、并用于与外部交换信号；和
所述供电单元具有相互独立的弹性探针、基板和穿过该基板的第二穿透电极，所述弹性探针被设置在与所述被测试半导体器件的供电电极对应的位置中、并在其末端处提供有金属突起，所述基板电连接到探针、并在其上形成有第一布线层。
2. 如权利要求1的半导体器件测试装置，其中所述探针中的所述金属突起由一个或多个金属层构成，并具有如下结构，在该结构中，根据所述被测试半导体器件的所述供电电极的材料，在所述金属突起的表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由一个或多个金属层构成的第二布线层，并且在所述金属突起的表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
3. 如权利要求1或2的半导体器件测试装置，其中所述介电材料层是由具有高介电常数和弹性的材料形成的。
4. 如权利要求1至3中任一项的半导体器件测试装置，还包括：
连接部件，用于连接所述测试LSI和所述供电单元；
各向异性导电片，其被设置在由所述连接部件连接的所述测试LSI、与所述供电单元和所述中间基板之间，且其中导电颗粒聚集在电极部分中，或者是其中嵌入了精细金属布线的各向异性导电片；和
固定部件，用于借助于所述供电单元，通过从所述供电单元的所述第一布线层侧支撑所述各向异性导电片，将所述各向异性导电片固定到所述中间基板。
5. 如权利要求1至3中任一项的半导体器件测试装置，其中
所述测试LSI被分成高密度布线基板和专用测试LSI，
所述高密度布线基板具有在面对所述被测试半导体器件的表面上的、与所述被测试半导体器件的所述外部端子电极的位置对应的位置中设置的表面电极，在与面对所述被测试半导体器件的表面相反侧上的表面上形成的后表面电极，和用于连接所述表面电极和所述后表面电极的布线层，
所述专用测试LSI具有所述测试电路和所述波形整形电路，和
所述高密度布线基板和所述专用测试LSI被电连接起来。
6. 如权利要求2至5中任一项的半导体器件测试装置，其中所述第二布线层的体积电阻率小于所述第一布线层的体积电阻率。
7. 如权利要求2至6中任一项的半导体器件测试装置，其中在所述供电单元中的所述第一布线层和所述基板之间设置由一个或多个金属层构成的第三金属层。
8. 如权利要求7的半导体器件测试装置，其中所述第三金属层的体积电阻率小于所述第一布线层的体积电阻率。
9. 如权利要求1至8中任一项的半导体器件测试装置，其中：
所述金属突起的形状是棱柱形状，其中面对所述被测试半导体器件的表面具有矩形形状；
其宽度是所述探针的宽度或更小宽度；
其长度等于或大于通过以下加法获得的尺寸，所述加法是将在所述探针已经与所述半导体器件的电源电极接触之后所述探针的末端部分的移动距离，与将沿着长度方向的所述探针的位置容限和所述半导体器件的电源电极的尺寸容限纳入考虑的长度相加；
其高度等于或大于通过以下加法获得的尺寸，所述加法是使用第一布线层的表面作为基准，将所述被测试半导体器件的电源电极已经与所述金属突起接触之后的缩进距离，与将所述金属突起的高度容限和所述被测试半导体器件的电源电极的高度容限纳入考虑的高度相加。
10. 如权利要求2至9的半导体器件测试装置，其中在所述金属突起的表面上形成的所述一个或多个金属层是金或者金合金层。
11. 如权利要求2至10中任一项的半导体器件测试装置，其中在所述金属突起表面上形成的所述一个或多个金属层在其表面上具有细微的凹凸形状。
12. 如权利要求11的半导体器件测试装置，其中所述细微的凹凸形状是其中凹进和凸起都形成为带状并其中该带在与所述探针移动方向相同的方向上延伸的形状，其中凹进和凸起形成为带状且其中该带在垂直于所述探针移动方向的方向上延伸的形状，栅格形状，锉齿形状，或者随机形状。
13. 如权利要求11或12的半导体器件测试装置，其中所述细微的凹凸形状是具有1μm或更小表面粗糙度的细微凹凸形状。
14. 一种用于半导体器件测试装置的供电单元，该供电单元特征在于包括：
相互独立的弹性探针，其被设置在与被测试半导体器件的供电电极对应的位置中，并且在其末端处提供有金属突起；
基板，其电连接到探针，并且在其上形成第一布线层；和
穿过基板的穿透电极。
15. 如权利要求14的供电单元，其中所述探针中的所述金属突起由一个或多个金属层构成，且具有如下结构，在该结构中，根据所述被测试半导体器件的所述供电电极的材料，在所述金属突起表面上形成由具有良好接触特性的材料构成的一个或多个金属层，在所述第一布线层上形成由所述一个或多个金属层构成的第二布线层，并且在所述金属突起表面上形成的所述一个或多个金属层与所述第二布线层相隔离。
16. 如权利要求15的供电单元，其中所述第二布线层的体积电阻率小于所述第一布线层的体积电阻率。
17. 如权利要求14至16中任一项的供电单元，其中在所述第一布线层和所述基板之间形成由一个或多个金属层构成的第三金属层。
18. 如权利要求17的供电单元，其中所述第三金属层的体积电阻率小于所述第一布线层的体积电阻率。
CNA2006800329099A 2005-09-07 2006-07-19 半导体器件测试装置以及供电单元 Pending CN101258416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP259061/2005 2005-09-07
JP2005259061 2005-09-07

Publications (1)

Publication Number Publication Date
CN101258416A true CN101258416A (zh) 2008-09-03

Family

ID=37835550

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800329099A Pending CN101258416A (zh) 2005-09-07 2006-07-19 半导体器件测试装置以及供电单元

Country Status (4)

Country Link
US (1) US7852101B2 (zh)
JP (1) JPWO2007029422A1 (zh)
CN (1) CN101258416A (zh)
WO (1) WO2007029422A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221814A (zh) * 2010-04-19 2011-10-19 王锐 多拼板测试台
CN103278763A (zh) * 2013-04-28 2013-09-04 上海华力微电子有限公司 芯片的ft测试板***和测试方法
CN105226473A (zh) * 2015-10-12 2016-01-06 苏州韬盛电子科技有限公司 陶瓷基板穿线的转接板及其加工方法
CN106908632A (zh) * 2015-12-23 2017-06-30 Imec 非营利协会 用于测试集成电路的探测器件
CN111551838A (zh) * 2020-04-21 2020-08-18 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
CN111665428A (zh) * 2019-03-08 2020-09-15 致茂电子(苏州)有限公司 电子组件测试方法以及测试探针
CN111929571A (zh) * 2020-10-19 2020-11-13 深圳市Tcl高新技术开发有限公司 Led芯片测试治具、测试方法及测试***

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US8308053B2 (en) 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
JPWO2009041637A1 (ja) * 2007-09-28 2011-01-27 日本電気株式会社 半導体検査装置及び検査方法ならびに被検査半導体装置
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101458970A (zh) * 2007-12-14 2009-06-17 鸿富锦精密工业（深圳）有限公司 电路板测试夹具
JP2009264887A (ja) * 2008-04-24 2009-11-12 Azusa Tech Co 容量結合型電極
WO2009151118A1 (ja) * 2008-06-12 2009-12-17 日本電気株式会社 半導体検査装置および半導体検査方法
US8970242B2 (en) * 2008-09-30 2015-03-03 Rohm Co, Ltd. Method for manufacturing probe card, probe card, method for manufacturing semiconductor device, and method for forming probe
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
WO2011052460A1 (ja) * 2009-10-26 2011-05-05 日本電気株式会社 半導体装置の検査用素子、それを用いた半導体装置の検査用素子基板及びその製造方法
US8907694B2 (en) 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
JP5702068B2 (ja) * 2010-03-01 2015-04-15 日本電気株式会社 半導体検査用プローブカードおよびその製造方法
JP2012156346A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置
JP5542720B2 (ja) * 2011-03-04 2014-07-09 新光電気工業株式会社 伝送装置、ｓパラメータ測定方法、およびゲイン調整方法
CN102435876B (zh) * 2011-09-14 2014-05-28 株洲南车时代电气股份有限公司 一种接线端子的测试设备
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
KR20130072546A (ko) * 2011-12-22 2013-07-02 삼성전기주식회사 프로브 핀, 프로브 핀을 이용한 프로브 카드 및 그 제조방법
JP5756506B2 (ja) * 2013-10-29 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US20160109503A1 (en) * 2014-10-15 2016-04-21 Kabushiki Kaisha Toshiba Jig, manufacturing method thereof and test method
JP5957059B2 (ja) * 2014-10-21 2016-07-27 欣永立企業有限公司 タッチセンサの電極回路
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
JP6615680B2 (ja) * 2016-04-08 2019-12-04 株式会社日本マイクロニクス プローブカード
TWI634334B (zh) * 2016-10-21 2018-09-01 新特系統股份有限公司 探針卡模組
US10643891B2 (en) * 2018-09-07 2020-05-05 Globalfoundries Inc. Via structures and via patterning using oblique angle deposition processes
TWI681196B (zh) * 2018-11-28 2020-01-01 中華精測科技股份有限公司 探針卡裝置及其探針座
CN112509937B (zh) * 2020-11-30 2023-06-30 珠海天成先进半导体科技有限公司 一种双面基板的电通断测试方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226430A (ja) 1992-02-10 1993-09-03 Nitto Denko Corp プローブカード構造体およびその製法
US5180977A (en) 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system
JP3550157B2 (ja) 1992-01-21 2004-08-04 株式会社東芝 回路測定用端子の製造方法
JPH06148584A (ja) 1992-11-04 1994-05-27 Seiko Instr Inc 画像表示装置の検査装置と検査方法
JPH06174749A (ja) * 1992-12-08 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> プロ―ブカ―ド
JPH0782033B2 (ja) 1993-04-30 1995-09-06 フレッシュクエストコーポレーション プローブカード
JP2571516B2 (ja) 1993-05-20 1997-01-16 フレッシュクエストコーポレーション プローブカード
JP2571517B2 (ja) 1993-05-20 1997-01-16 フレッシュクエストコーポレーション プローブカード
JPH0782034B2 (ja) 1993-05-20 1995-09-06 フレッシュクエストコーポレーション プローブカード
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
JP3606685B2 (ja) 1996-07-19 2005-01-05 電気化学工業株式会社 プローブピン及びそれを有するコンタクター
JPH10319044A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プローブカード
TW369601B (en) 1997-06-17 1999-09-11 Advantest Corp Probe card
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP4220586B2 (ja) 1997-12-26 2009-02-04 電気化学工業株式会社 プローブカード
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
US6180842B1 (en) * 1998-08-21 2001-01-30 Exxon Research And Engineering Company Stability fischer-tropsch diesel fuel and a process for its production
US6414501B2 (en) * 1998-10-01 2002-07-02 Amst Co., Ltd. Micro cantilever style contact pin structure for wafer probing
JP2001091543A (ja) 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
JP2002134570A (ja) 2000-10-20 2002-05-10 Japan Electronic Materials Corp プローブカード及びそれに用いられる異方性導電シートの製造方法
JP2002176082A (ja) 2000-12-08 2002-06-21 Hitachi Ltd 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP3648527B2 (ja) 2001-02-28 2005-05-18 株式会社東京カソード研究所 プローブカードの製造方法
JP2003057266A (ja) 2001-08-20 2003-02-26 Mitsubishi Materials Corp コンタクトプローブ及びその製造方法
JP2003185676A (ja) * 2001-12-17 2003-07-03 Yamaha Corp プローブユニット
US6651325B2 (en) * 2002-02-19 2003-11-25 Industrial Technologies Research Institute Method for forming cantilever beam probe card and probe card formed
JP3798716B2 (ja) 2002-03-18 2006-07-19 日立マクセル株式会社 半導体回路装置及びその製造方法
JP3793945B2 (ja) 2002-05-30 2006-07-05 松下電器産業株式会社 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置
NL1026215C2 (nl) * 2003-05-19 2005-07-08 Sasol Tech Pty Ltd Koolwaterstofsamenstelling voor gebruik in CI motoren.

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221814A (zh) * 2010-04-19 2011-10-19 王锐 多拼板测试台
CN103278763A (zh) * 2013-04-28 2013-09-04 上海华力微电子有限公司 芯片的ft测试板***和测试方法
CN103278763B (zh) * 2013-04-28 2016-06-22 上海华力微电子有限公司 芯片的ft测试板***和测试方法
CN105226473A (zh) * 2015-10-12 2016-01-06 苏州韬盛电子科技有限公司 陶瓷基板穿线的转接板及其加工方法
CN106908632A (zh) * 2015-12-23 2017-06-30 Imec 非营利协会 用于测试集成电路的探测器件
CN106908632B (zh) * 2015-12-23 2023-03-14 Imec 非营利协会 用于测试集成电路的探测器件
CN111665428A (zh) * 2019-03-08 2020-09-15 致茂电子(苏州)有限公司 电子组件测试方法以及测试探针
CN111551838A (zh) * 2020-04-21 2020-08-18 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
CN111551838B (zh) * 2020-04-21 2022-04-05 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
CN111929571A (zh) * 2020-10-19 2020-11-13 深圳市Tcl高新技术开发有限公司 Led芯片测试治具、测试方法及测试***
CN111929571B (zh) * 2020-10-19 2022-11-04 深圳市Tcl高新技术开发有限公司 Led芯片测试治具、测试方法及测试***

Also Published As

Publication number Publication date
US20080265933A1 (en) 2008-10-30
WO2007029422A1 (ja) 2007-03-15
JPWO2007029422A1 (ja) 2009-03-12
US7852101B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
CN101258416A (zh) 半导体器件测试装置以及供电单元
US7285967B2 (en) Probe card having deeply recessed trench and method for manufacturing the same
TW480692B (en) Contact structure having silicon finger contactors and total stack-up structure using same
US6255727B1 (en) Contact structure formed by microfabrication process
US7488917B2 (en) Electric discharge machining of a probe array
CN100514751C (zh) 采用匹配装置的器件探测
US6250933B1 (en) Contact structure and production method thereof
TW508629B (en) Probe card and its manufacturing method
US6576485B2 (en) Contact structure and production method thereof and probe contact assembly using same
US7078922B2 (en) Semiconductor interconnect having semiconductor spring contacts
US6924655B2 (en) Probe card for use with microelectronic components, and methods for making same
US20080106292A1 (en) Probe card having cantilever probes
US20090079455A1 (en) Reduced scrub contact element
JP2002162418A (ja) コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ
JP4560221B2 (ja) コンタクトストラクチャとその製造方法
TW200527570A (en) Fabrication method of semiconductor integrated circuit device
JPWO2004092749A1 (ja) 検査プローブ
KR100523745B1 (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
KR20040048253A (ko) 외팔보 형태의 프로브 카드 및 그 제조 방법
US8305098B2 (en) Element usable with the method, and a standalone probe card tester formable using the method
US20090289646A1 (en) Test probe
KR20020033526A (ko) 프로브 구조체 및 그 제조 방법
KR20090074383A (ko) 프로브 구조물 및 그 제조방법
CN2840049Y (zh) 微弹性接触器结构
US20240118315A1 (en) Cryogenic probe card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080903