KR20040048253A - 외팔보 형태의 프로브 카드 및 그 제조 방법 - Google Patents
외팔보 형태의 프로브 카드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040048253A KR20040048253A KR1020020076050A KR20020076050A KR20040048253A KR 20040048253 A KR20040048253 A KR 20040048253A KR 1020020076050 A KR1020020076050 A KR 1020020076050A KR 20020076050 A KR20020076050 A KR 20020076050A KR 20040048253 A KR20040048253 A KR 20040048253A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- silicon
- probe card
- hole
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 SOI(silicon on insulator) 기판과 같은 실리콘 기판의 일측 가장자리부에 관통홀을 형성하고 상기 관통홀 내에 도전층을 채우고, 상기 SOI 기판의 실리콘층의 중앙부에 사진식각 공정에 의해 스프링부와 팁 선단부를 형성하고, 상기 스프링부와 팁 선단부에 상기 관통홀의 도전층과 전기적 연결되는 금속 배선을 형성한다. 이후, 상기 관통홀 내의 도전층을 인쇄회로기판의 금속배선과 접합한다.
따라서, 본 발명은 미세 가공 기술을 이용하여 실리콘 기판에 프로브 팁을 형성하므로 팁간의 신호 분리가 용이하고, 팁의 기계적 특성이 양호하다. 또한, 팁간의 피치를 줄일 수 있으므로 미세 피치의 반도체 소자도 테스트 가능하다. 더욱이, 팁의 평탄도 균일성을 향상시킬 수가 있다.
Description
본 발명은 반도체 집적회로 소자의 전기적 특성을 검사하기 위한 프로브 카드(Probe Card)에 관한 것으로, 더욱 상세하게는 미세 가공 기술을 이용하여 실리콘 기판에 프로브 팁을 형성함으로써 프로브 팁의 피치를 단축시키고 평탄도 균일성을 향상시키며 전기적, 기계적 특성을 향상시키도록 한 외팔보 형태의 프로브 카드 및 그 제조 방법에 관한 것이다.
일반적으로, 메모리 소자, 비메모리 소자 또는 로직 소자와 같은 반도체 집적회로 소자(Semiconductor Integrated Circuit Device)를 제조하는 공정에서는 칩들을 웨이퍼에 제조한 후 상기 웨이퍼의 칩들을 각각의 칩으로 절단하기 전에 각 칩들이 양호 또는 불량인 지를 결정하기 위해 웨이퍼 테스트를 수행한다. 이러한 웨이퍼 테스트는 프로브 카드가 프로브 장치에 연결되고 프로브 카드의 프로브 니들이 반도체 칩의 패드(pad)에 접촉된 상태로 수행된다. 상기 프로브 니들을 상기 반도체 칩에 접촉시킨 후 임의의 압력을 상기 프로브 니들과 상기 패드 사이에 인가시킨다. 이는 상기 프로브 니들을 상기 패드의 표면을 미끄러지게 하여 상기 표면 상의 알루미늄 산화막을 제거시켜준다. 따라서, 알루미늄 산화막 아래의 알루미늄과 상기 프로브 니들이 전기적으로 연결된다.
이러한 프로브 니들을 사용한 종래의 프로브 카드의 한 예가 미국 특허 제 6,087,840호에 기술되어 있다. 상기 종래의 프로브 카드에서는 도 1에 도시된 바와 같이, 단층 인쇄회로기판(1)의 개구(opening)(3)에서 텅스텐 재질의 프로브 니들(5)이 방사상으로 배치되도록 상기 프로브 니들(5)이 상기 기판(1)의 저면에구비된다. 또한, 상기 인쇄회로기판(1)의 단부에 구비된 커넥터(도시 안됨)를 커넥팅하기 위한 콘택부가 상호연결용 배선을 거쳐 상기 프로브 니들(5)의 기저부와 연결된다. 도 1의 프로브 카드는 상기 프로브 니들(5)을 사용하여 32개 패드를 동시에 측정할 수 있다. 그러나, 상기 프로브 니들(5)을 숙련공의 수작업에 의해 상기 인쇄회로기판(1)에 설치하므로 상기 반도체 칩의 패드의 피치를 50μm 이하로 축소시킬 수가 없다. 더욱이, 상기 웨이퍼의 전체 칩들을 한번에 모두 테스트할 수 없고 여러번에 걸쳐 나누어 테스트하지 않으면 안되므로 웨이퍼당 테스트 시간과 비용이 많이 소요된다.
종래의 프로브 카드의 다른 예로서 멤브레인 형태의 프로브 카드가 미국 특허 제 6,072,321호에 기술되어 있다. 상기 프로브 카드에서는 도 2에 도시된 바와 같이, 실리콘 기판(11)의 콘택부(13) 상에 절연층(15)을 개재하여 도전층(17)이 적층되고, 콘택부(13)의 도전층(17)과 통전을 하기 위한 도전체(19)가 상기 콘택부(13) 외측의 실리콘 기판(11)의 전면 일부분에 형성된다. 또한, 연성의 멤브레인부(14)를 형성하기 위해 상기 콘택부(13) 아래에 위치한 상기 실리콘 기판(11)의 후면 일부분에 식각 홈부(16)가 형성된다. 이와 동시에, 도관(도시 안됨)을 위한 통로(18)가 형성된다. 도 2의 프로브 카드는 콘택부(13)의 실리콘(11)/도전층(17)을 프로브 팁으로 이용하기 때문에 기계적 특성에는 별다른 문제가 없다. 그러나, 웨이퍼의 칩을 테스트할 때 상기 프로브 팁과 상기 칩의 패드를 용이하게 접촉시키기 위해 상기 멤브레인부(14)의 뒷면에 유체를 흘려보내어야만 하는 단점이 있다.
종래의 프로브 카드의 또 다른 예가 미국 특허 제 6,114,864호에 기술되어 있다. 상기 프로브 카드에서는 도 3에 도시된 바와 같이, 기판(21)의 저면부에 오목부(22)가 형성되고, 절연성 수지 필름(23)이 상기 오목부(22) 아래에 연장하도록 상기 기판(21)의 저면에 연장하여 구비된다. 프로브 패턴(25)이 상기 절연성 수지 필름(23)의 저면에 연장하여 형성된다. 솔더 볼(solder ball)(27)이 상기 프로브 패턴(25)의 상층부에 형성된다. 상호연결 패턴(19)이 상기 프로브 패턴(25)단부와 콘택하며 상기 기판(21)의 상부면 상에 형성된다.
그러나, 도 3의 프로브 카드는 상기 프로브 패턴(25)의 최종 팁이 솔더 볼(27)로 형성되어 있기 때문에 외부의 기계적 충격이나 온도에 민감한 반응을 나타내는 단점이 있다.
종래의 프로브 카드의 또 다른 예가 미국 특허 6,059,982에 기술되어 있다. 상기 프로브 카드의 프로브 팁에서는 도 4에 도시된 바와 같이, 절연막(31) 상에 적층된 텅스텐, 구리, 알루미늄, 금과 같은 금속층이 패터닝됨으로써 도전성 라인(41)이 형성되고, 도전성 라인(41)의 팁부(42)가 프로브 팁 포인트(43)를 포함하고, 상기 도전성 라인(41)의 단부(44) 상의 스터드(stud)(45)가 실리콘 기판(47)의 비아홀(48) 내의 천이 금속층(49)을 거쳐 솔더 볼(51)에 전기적으로 콘택한다. 그러나, 도 4의 프로브 카드는 금속 니들 타입의 팁 대신에 상기 도전성 라인의 팁 구조를 텅스텐이나 금, 알루미늄 재질로 형성하므로 기계적 특성이 좋지 않은 단점이 있다.
이와 같은 문제점을 갖고 있는 종래의 프로브 카드들은 프로브 팁간의 신호분리가 어렵고, 기계적 특성이 양호하지 못하고, 반도체 소자의 패드의 피치를 50μm 이하로 단축하기가 어렵고, 프로브 팁간의 평탄도를 수 μm 이내로 유지하기가 어렵다. 그 결과, 종래의 프로브 카드는 32 병렬 이상의 테스트가 불가능하고 웨이퍼 레벨의 테스트도 어려우므로 테스트 시간과 비용이 많이 소요된다.
따라서, 본 발명의 목적은 패드 피치가 미세화된 반도체 소자를 프로빙하도록 하는데 있다.
발명의 다른 목적은 프로브 팁의 기계적, 전기적 특성을 향상시키도록 하는데 있다.
본 발명의 또 다른 목적은 프로브 팁의 평탄도를 향상시키도록 하는데 있다.
본 발명의 또 다른 목적은 웨이퍼 레벨의 프로빙을 하도록 하는데 있다.
본 발명의 또 다른 목적은 프로빙에 소요되는 비용과 시간을 절감시키는데 있다.
도 1은 종래 기술에 의한 외팔보(cantilever) 형태의 프로브 니들(probe needle)을 사용한 프로브 카드(probe card)를 나타낸 단면도.
도 2는 종래 기술에 의한 실리콘/금속 박막의 프로브 팁(tip)을 사용한 프로브 카드를 나타낸 개략 단면도.
도 3은 종래 기술에 의한 솔더 볼(solder ball)의 프로브 팁을 사용한 프로브 카드를 나타낸 단면도.
도 4는 종래 기술에 의한 금속 라인의 프로브 팁을 사용한 프로브 카드를 나타낸 단면도.
도 5는 본 발명에 의한 외팔보 형태의 프로브 카드를 나타낸 단면도.
도 6은 본 발명에 의한 외팔보 형태의 프로브 카드의 변형 예를 나타낸 단면도.
도 7a 내지 도 7i는 도 5의 프로브 카드의 제조 방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 외팔보 형태의 프로브 카드는 소정의 탄성을 갖는 실리콘 재질의 스프링부와, 상기 스프링부의 일측 가장자리부에 일체로 연결되며 하향 돌출된 1개의 팁 선단부를 갖는 제 1 실리콘층; 상기 제 1 실리콘층의 타측 가장자리부 상에 형성된 절연막; 상기 절연막 상에 형성된 제 2 실리콘층; 상기 제 1, 2 실리콘층과 상기 절연막의 일부분을 수직 관통하는 관통홀에 형성된 도전층; 상기 제 2 실리콘층 내의 도전층에 전기적으로 연결되는인쇄회로기판; 및 상기 제 1 실리콘층 내의 도전층에 전기적으로 연결되도록 상기 스프링부와 상기 팁 선단부에 형성된 금속배선을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 도전층이 구리층으로 구성될 수 있다.
바람직하게는, 상기 금속 배선이 실리사이드층으로 구성될 수 있다.
바람직하게는, 상기 팁 선단부가 단면적으로 삼각 형상으로 형성될 수 있다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 외팔보 형태의 프로브 카드 제조 방법은 제 1 실리콘층과 제 2 실리콘층 및 상기 제 1, 2 실리콘층 사이에 배치된 절연막을 갖는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 일측 가장자리부의 일부분에 수직 관통홀을 형성하는 단계; 상기 관통홀에만 도전층을 형성시키는 단계; 사진식각공정을 이용하여 상기 제 2 실리콘층과 상기 절연막의 중앙부를 식각시키고, 상기 제 1 실리콘층을 소정의 탄성을 갖는 실리콘 재질의 스프링부와, 상기 관통홀과 멀리 이격된 상기 스프링부의 가장자리부에 일체로 연결되며 하향 돌출된 1개의 팁 선단부를 형성시키는 단계; 상기 도전층에 전기적으로 연결되도록 상기 스프링부와 상기 팁 선단부에 금속배선을 형성시키는 단계; 및 상기 제 2 실리콘층 내의 도전층에 인쇄회로기판을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 도전층을 형성시키는 단계는 상기 관통홀의 내벽에 절연막을 형성시키는 단계; 상기 관통홀에 상기 도전층을 채우는 단계; 및 상기 도전층을 화학기계연마공정에 의해 평탄화시킴으로서 상기 도전층을 상기 관통홀에만 남기는 단계를 포함할 수 있다.
바람직하게는, 상기 도전층을 채우는 단계는 상기 관통홀의 절연막에 시드층을 형성시키는 단계; 및 상기 시드층 상에 상기 도전층을 형성시킴으로써 상기 관통홀에 상기 도전층을 채우는 단계를 포함할 수 있다. 또한, 상기 시드층을 티타늄과 금, 크롬과 금 및 화학기상증착 공정에 의한 텅스텐 중 하나로 형성하는 것이 바람직하다.
바람직하게는, 상기 도전층을 채우는 단계는 무전해 도금을 이용하여 구리 및 니켈 중 하나를 적층시킬 수 있다.
바람직하게는, 상기 도전층을 채우는 단계는 다결정 실리콘층을 적층하고 상기 다결정 실리콘층 상에 화학기상증착 공정에 의해 텅스텐층을 적층할 수 있다.
바람직하게는, 상기 도전층을 채우는 단계는 다결정 실리콘층을 적층하고, 상기 다결정 실리콘층 상에 화학기상증착 공정에 의해 텅스텐층을 적층하고 상기 텅스텐 층 상에 금층을 적층시킬 수 있다.
바람직하게는, 상기 스프링부와 상기 팁 선단부의 금속배선을 실리사이드층으로 형성시킬 수가 있다.
이하, 본 발명에 의한 외팔보 형태의 프로브 카드 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명에 의한 외팔보 형태의 프로브 카드를 나타낸 단면도이다. 도 5를 참조하면, 본 발명의 프로브 카드는 프로브 팁(101)과 인쇄회로기판(200)을 포함하여 구성된다.
상기 프로브 팁(101)에서는 반도체 기판의 제 1 실리콘층(111)의 상면 일측, 예를 들어 우측의 가장자리부 상에만 동일 패턴의 절연막(112)과 제 2 실리콘층(113)이 하측에서 상측의 순서로 배치된다. 상기 제 2 실리콘층(113)은 상기 인쇄회로기판(200)의 해당 금속배선(201)에 대응하도록 배치된다. 따라서, 상기 프로브 팁(101)은 상기 제 1 실리콘층(111)의 양측 가장자리부 중 일측 가장자리만이 상기 절연막(112)과 상기 제 2 실리콘층(113)에 연결된 외팔보 형태를 갖는다.
또한, 상기 제 1 실리콘층(111)의 하면의 중앙부에서 1개의 팁 선단부(119)가 일체로 하향 돌출하며, 테스트할 웨이퍼(300)의 해당 반도체 소자의 패드, 예를 들어 1개의 패드(301)에 대응하도록 배치된다. 상기 제 1 실리콘층(111)은 탄성을 갖는 스프링부(117)의 역할을 하도록 비교적 얇은 두께를 갖는 것이 바람직하다. 여기서, 상기 반도체 기판은 단결정 실리콘 기판, SOI 기판, SOG 기판 및 기타 직,간접적인 접합공정을 이용하여 제작된 기판 중 하나이다. 상기 팁 선단부(119)가 상기 패드(301)와의 접촉 저항을 저감시키기 위해 소정의 형상, 예를 들어 단면적으로 삼각 형상을 갖는 것이 바람직하다.
또한, 상기 제 2 실리콘층(113)과 상기 절연막(112)의 중앙부와 그 아래의 제 1 실리콘층(111)을 수직 관통하는 관통홀(123)이 형성된다. 상기 관통홀(123)의 내벽에 열 산화막, TEOS(tetraethylorthosilane) 화학기상증착 산화막 및 실리콘 질화막과 같은 절연막(125)이 형성된다. 상기 관통홀(123)에 구리나 니켈과 같은 도전층(129)이 채워지며 상기 제 1, 2 실리콘층(111),(113)에 평탄화된다. 상기 제 2 실리콘층(113) 상에는 금속배선(141)이 상기 도전층(129)과 전기적 연결을 이루며 형성되고, 상기 스프링부(117)와 상기 팁 선단부(119)의 저면 표면에는 저항 저감을 위해 예를 들어 실리사이드 재질의 금속배선(143)이 형성된다. 여기서, 상기 금속배선(141),(143)은 금, 니켈, 텅스텐 중 하나로 이루어질 수 있다.
또한 상기 금속배선(141)이 예를 들어 땜납(210) 등에 의해 상기 인쇄회로기판(200)의 금속배선(201)에 전기적으로 연결된다.
도 6을 참조하면, 본 발명의 프로브 카드는 프로브 팁(400)과 인쇄회로기판(200)을 포함하여 구성된다. 상기 프로브 팁(400)은 본체(410)가 대략 엘(L)자 형상을 이루며, 상기 본체(410)의 수평부 저면 중앙부에 1개의 팁 선단부(411)가 일체로 하향 돌출하며, 테스트할 웨이퍼(300)의 해당 반도체 소자의 패드(311)에 대응하도록 배치된다. 상기 본체(410)는 금속 가공된 구조물이거나 도금에 의해 제조된 구조물이다.
이와 같이 구성된 프로브 카드의 경우, 실리콘 기판을 미세 가공 기술로 처리하여 프로브 팁을 형성하므로 팁간의 신호 분리가 용이하고, 팁의 기계적 특성이 양호하다. 또한, 팁간의 피치를 줄일 수 있으므로 미세 피치의 반도체 소자도 테스트 가능하다. 더욱이, 팁의 평탄도를 수 μm 이내로 유지할 수 있을 정도로 향상시킬 수가 있다.
한편, 본 발명의 프로브 카드를 이용하여 테스트 장치(도시 안됨)로부터 인가되는 신호를 상기 테스트할 웨이퍼의 해당 반도체 소자에 입력시키고 상기 반도체 소자로부터 출력되는 그 결과 신호를 상기 테스트 장치로 전달할 때, 상기 테스트 장치와 상기 웨이퍼에는 100mN 정도의 힘이 작용하므로 본 발명의 프로브 팁은 상기 100mN 정도의 힘을 견딜 수 있는 것이 바람직하다. 또한, 상기 웨이퍼와 접촉하여 100만번 이상의 프로빙이 가능한 신뢰성을 갖고 있는 것이 바람직하다. 또한, 상기 프로브 팁의 접촉 저항은 1Ω이하인 것이 바람직하다.
이하, 본 발명에 의한 외팔보 형태의 프로브 카드 제조 방법을 도 7a 내지 도 7i를 참조하여 설명하기로 한다.
도 7a를 참조하면, 먼저, 프로브 팁을 형성하기 위한 반도체 기판, 예를 들어 SOI 기판(110)을 준비한다. 상기 SOI 기판(110)은 제 1 실리콘층(111)과 제 2 실리콘층(113) 사이에 열 산화막과 같은 절연막(112)이 개재되어 있는 구조를 갖는다. 물론, 상기 반도체 기판은 상기 SOI 기판(110) 대신에 단결정 실리콘 기판, SOG 기판 또는 기타 직, 간접적인 접합 공정을 이용하여 제작된 기판을 사용하는 것도 가능하다.
도 7b를 참조하면, 그런 다음, 상기 SOI 기판(110)의 양면에 절연막(121)을 형성시킨다. 이때, 상기 절연막(121)은 상기 SOI 기판(110)을 반응 챔버(도시 안됨)의 산화 분위기에 노출시키는 것과 같은 산화공정에 의해 형성될 수 있다. 또한, 상기 절연막(121)으로는 플라즈마 화학기상증착 공정을 이용하여 상기 SOI 기판(110)에 적층된 산화막이 사용될 수 있다. 여기서, 약 400℃의 온도에서 상기 산화막을 성장시키기 위해 TEOS(tetraethylorthosilane)가 반응 챔버(도시 안됨)에 주입될 수 있다. 또한, 상기 절연막(121)으로서 질화막이 사용될 수 있다.
이어서, 도 5의 인쇄회로기판(200)의 금속배선(201)과 전기적 연결을 위하여 상기 SOI 기판(110)의 해당 영역을 사진식각공정에 의해 수직 관통하는 100 μm 이하의 직경을 갖는 관통홀(123)을 형성한다. 이때, 식각공정으로는 이방성 식각 특성을 갖는 건식 식각 공정을 사용하는 것이 바람직하다.
이후, 상기 절연막(121)의 형성과 마찬가지로, 상기 관통홀(123)의 내벽에 절연막(125)을 형성한다.
도 7d를 참조하면, 그리고 나서, 상기 SOI 기판(110)의 양면 상의 절연막(121)에 시드(seed)층(도시 안됨)을 형성한다. 상기 시드층은 티타늄(Ti)/금(Au), 크롬(Cr)/금(Au) 및 화학 기상 증착 공정에 의한 텅스텐(W) 중 하나로 형성될 수 있다. 또한, 상기 시드층은 화학 기상 증착 공정에 의한 구리층으로 형성될 수 있다.
이후, 전기 도금법을 이용하여 도전층, 예를 들어 구리층(129)을 상기 관통홀(123) 내에 형성시킨다. 이때, 상기 구리층(129)이 상기 관통홀(123)을 완전히 채우는 것이 바람직하다.
한편, 상기 전기 도금법 대신에 무전해 도금법을 이용하는 경우, 상기 시드층을 형성하지 않고 상기 절연막(121) 상에 직접 구리층 또는 니켈(Ni) 층 중 하나를 형성함으로써 상기 관통홀(123)에 상기 구리층 또는 니켈(Ni) 층 중 하나를 채우는 것도 가능하다. 또한, 상기 시드층을 형성하지 않고 상기 절연막(121) 상에 다결정 실리콘층을 적층시킨 후 화학 기상 증착 공정에 의한 텅스텐층을 적층시킴으로써 상기 관통홀(123)에 상기 텅스텐층을 채우는 것도 가능하고 추가로 금(Au)층을 적층하는 것도 가능하다.
도 7e를 참조하면, 그런 다음, 화학적 기계적 연마(chemical mechanical polishing) 공정을 이용하여 상기 SOI 기판(110)의 양면을 연마함으로써 상기 관통홀(123)의 구리층(129)을 상기 SOI 기판(110)의 양면에 평탄화시킨다. 이때, 상기 구리층(129)이 상기 관통홀(123)에만 남고 상기 관통홀(123) 외측의 상기 구리층(129)이 모두 제거된다.
도 7f를 참조하면, 이어서, 앞서 언급한 바와 같은 절연막 형성 방법을 이용하여 상기 SOI 기판(110)의 평탄화된 양면에 상기 제 1, 2 실리콘층(111),(113)의 식각 마스크로서 절연막(131)을 형성시킨다.
도 7g를 참조하면, 이후, 사진식각 공정을 이용하여 상기 제 2 실리콘층(13)과 상기 절연막(12)의 중앙부를 그 아래의 제 1 실리콘층(11)이 노출될 때까지 식각한다. 이때, 건식 식각공정이나 TMAH, KOH 등을 이용한 습식 식각공정을 이용할 수 있다.
도 7h를 참조하면, 그런 다음, 사진식각 공정을 이용하여 상기 제 1 실리콘층(111)을 식각하여 스프링부(117)와 팁 선단부(119)를 형성한다. 또한, 상기 관통홀(123) 내의 구리층(129)으로부터 가장 멀리 이격한 스프링부(117)의 가장자리부를 완전히 제거시킨다. 따라서, 상기 스프링부(117)의 일측 가장자리부만이 지지된 외팔보 형태가 이루어진다.
여기서, 상기 스프링부(117)는 스프링부로서 역할을 수행하기에 적합한 탄성을 유지하도록 일정 두께를 갖는 것이 바람직하다. 상기 팁 선단부(119)는 상기 제 1 실리콘층(111)의 일부분, 예를 들어 테스트할 도 5의 웨이퍼(300)의 해당 반도체 소자의 1개의 패드(301)에 대응하도록 1개 형성된다.
도 7i를 참조하면, 이어서, 상기 스프링부(117)와 상기 팁 선단부(119) 상에금, 니켈 및 텅스텐과 같은 재질의 금속 배선(143)을 형성시키되, 상기 관통홀 내의 구리층(129)과 연결시킨다. 여기서, 상기 금속배선(143)은 팁의 저항을 저감시키기 위해 실리사이드 재질로 구성되는 것이 바람직하다. 또한, 상기 구리층(129) 상에 도 5의 인쇄회로기판(200)의 금속배선(201)에 전기적 연결을 하기 위한 금 또는 알루미늄 재질의 금속 배선(141)을 형성시킨다.
그런 다음, 도 5에 도시된 바와 같이, 상기 금속배선(141)을 예를 들어 땜납(210) 등에 의해 상기 인쇄회로기판(200)의 금속배선(201)에 전기적으로 연결시킨다. 이후, 도면에 도시되지 않았으나, 에폭시 등과 같은 수지를 이용하여 프로브 팁을 둘러싸서 외부 환경이나 기계적 충격으로부터 보호하여 준다.
따라서, 본 발명은 SOI 기판과 같은 실리콘 기판을 미세 가공 기술로 처리하여 프로브 팁을 형성하므로 팁간의 신호 분리가 용이하고, 팁의 기계적 특성이 양호하다. 또한, 팁간의 피치를 줄일 수 있으므로 미세 피치의 반도체 소자도 테스트 가능하다. 더욱이, 팁의 평탄도를 수 μm 이내로 유지할 수 있을 정도로 향상시킬 수가 있다. 그 결과, 본 발명은 32 병렬 이상의 테스트도 가능하고 웨이퍼 레벨의 테스트도 가능하다. 이는 테스트에 소요되는 시간과 비용을 절감시킨다.
이상에서 설명한 바와 같이, 본 발명은 SOI 기판과 같은 실리콘 기판의 일측 가장자리부에 관통홀을 형성하고 상기 관통홀 내에 도전층을 채우고, 상기 SOI 기판의 실리콘층의 중앙부에 사진식각 공정에 의해 스프링부와 팁 선단부를 형성하고, 상기 스프링부와 팁 선단부에 상기 관통홀의 도전층과 전기적 연결되는 금속배선을 형성한다. 이후, 상기 관통홀 내의 도전층을 인쇄회로기판의 금속배선과 접합한다.
따라서, 본 발명은 미세 가공 기술을 이용하여 실리콘 기판에 프로브 팁을 형성하므로 팁간의 신호 분리가 용이하고, 팁의 기계적 특성이 양호하다. 또한, 팁간의 피치를 줄일 수 있으므로 미세 피치의 반도체 소자도 테스트 가능하다. 더욱이, 팁의 평탄도 균일성을 향상시킬 수가 있다.
한편, 본 발명은 도시된 도면과 상한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (12)
- 소정의 탄성을 갖는 실리콘 재질의 스프링부와, 상기 스프링부의 일측 가장자리부에 일체로 연결되며 하향 돌출된 1개의 팁 선단부를 갖는 제 1 실리콘층;상기 제 1 실리콘층의 타측 가장자리부 상에 형성된 절연막;상기 절연막 상에 형성된 제 2 실리콘층;상기 제 1, 2 실리콘층과 상기 절연막의 일부분을 수직 관통하는 관통홀에 형성된 도전층;상기 제 2 실리콘층 내의 도전층에 전기적으로 연결되는 인쇄회로기판; 및상기 제 1 실리콘층 내의 도전층에 전기적으로 연결되도록 상기 스프링부와 상기 팁 선단부에 형성된 금속배선을 포함하는 외팔보 형태의 프로브 카드.
- 제 1 항에 있어서, 상기 도전층이 구리층인 것을 특징으로 하는 외팔보 형태의 프로브 카드.
- 제 1 항에 있어서, 상기 금속 배선이 실리사이드층인 것을 특징으로 하는 외팔보 형태의 프로브 카드.
- 제 1 항에 있어서, 상기 팁 선단부가 단면적으로 삼각 형상을 갖는 것을 특징으로 하는 외팔보 형태의 프로브 카드.
- 제 1 실리콘층과 제 2 실리콘층 및 상기 제 1, 2 실리콘층 사이에 배치된 절연막을 갖는 반도체 기판을 준비하는 단계;상기 반도체 기판의 일측 가장자리부의 일부분에 수직 관통홀을 형성하는 단계;상기 관통홀에만 도전층을 형성시키는 단계;사진식각공정을 이용하여 상기 제 2 실리콘층과 상기 절연막의 중앙부를 식각시키고, 상기 제 1 실리콘층을 소정의 탄성을 갖는 실리콘 재질의 스프링부와, 상기 관통홀과 멀리 이격된 상기 스프링부의 가장자리부에 일체로 연결되며 하향 돌출된 1개의 팁 선단부를 형성시키는 단계;상기 도전층에 전기적으로 연결되도록 상기 스프링부와 상기 팁 선단부에 금속배선을 형성시키는 단계; 및상기 제 2 실리콘층 내의 도전층에 인쇄회로기판을 전기적으로 연결시키는 단계를 포함하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 5 항에 있어서, 상기 도전층을 형성시키는 단계는상기 관통홀의 내벽에 절연막을 형성시키는 단계;상기 관통홀에 상기 도전층을 채우는 단계; 및상기 도전층을 화학기계연마공정에 의해 평탄화시킴으로서 상기 도전층을 상기 관통홀에만 남기는 단계를 포함하는 것을 특징으로 하는 외팔보 형태의 프로브카드 제조 방법.
- 제 6 항에 있어서, 상기 도전층을 채우는 단계는상기 관통홀의 절연막에 시드층을 형성시키는 단계; 및상기 시드층 상에 상기 도전층을 형성시킴으로써 상기 관통홀에 상기 도전층을 채우는 단계를 포함하는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 7 항에 있어서, 상기 시드층을 티타늄과 금, 크롬과 금 및 화학기상증착 공정에 의한 텅스텐 중 하나로 형성하는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 6 항에 있어서, 상기 도전층을 채우는 단계는 무전해 도금을 이용하여 구리 및 니켈 중 하나를 적층시키는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 6 항에 있어서, 상기 도전층을 채우는 단계는 다결정 실리콘층을 적층하고 상기 다결정 실리콘층 상에 화학기상증착 공정에 의해 텅스텐층을 적층하는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 10 항에 있어서, 상기 도전층을 채우는 단계는 다결정 실리콘층을 적층하고, 상기 다결정 실리콘층 상에 화학기상증착 공정에 의해 텅스텐층을 적층하고 상기 텅스텐 층 상에 금층을 적층시키는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
- 제 5 항에 있어서, 상기 스프링부와 상기 팁 선단부의 금속배선을 실리사이드층으로 형성시키는 것을 특징으로 하는 외팔보 형태의 프로브 카드 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0076050A KR100473584B1 (ko) | 2002-12-02 | 2002-12-02 | 외팔보 형태의 프로브 카드 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0076050A KR100473584B1 (ko) | 2002-12-02 | 2002-12-02 | 외팔보 형태의 프로브 카드 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040048253A true KR20040048253A (ko) | 2004-06-07 |
KR100473584B1 KR100473584B1 (ko) | 2005-03-10 |
Family
ID=37343142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0076050A KR100473584B1 (ko) | 2002-12-02 | 2002-12-02 | 외팔보 형태의 프로브 카드 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100473584B1 (ko) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100654760B1 (ko) * | 2004-10-13 | 2006-12-08 | 한국과학기술연구원 | 경사구조 프로브 팁을 이용한 반도체 검사장치 제조방법 |
KR100780878B1 (ko) * | 2006-06-20 | 2007-11-29 | (주)동아엘텍 | 소팅바식 점등검사용 접촉유니트 |
KR100806383B1 (ko) * | 2007-01-05 | 2008-02-27 | 세크론 주식회사 | 프로브 카드 제조 방법 |
KR100839798B1 (ko) * | 2007-03-05 | 2008-06-19 | 주식회사 파이컴 | 전기 검사 장치와 그 제조 방법 |
KR100840765B1 (ko) * | 2007-01-09 | 2008-06-24 | 김복곤 | 캔틸레버 타입의 프로브 제조 방법 |
KR100891025B1 (ko) * | 2007-08-27 | 2009-04-02 | (주)미코엠에스티 | 프로브 카드 구조체 및 그의 형성 방법 |
KR100920380B1 (ko) * | 2007-05-30 | 2009-10-07 | (주)엠투엔 | 프로브 팁의 제조 방법 |
KR20170061068A (ko) * | 2015-11-25 | 2017-06-02 | 신꼬오덴기 고교 가부시키가이샤 | 프로브 가이드판 및 프로브 장치 |
KR102008463B1 (ko) * | 2019-04-08 | 2019-08-08 | 주식회사 프로이천 | 패널 테스트를 위한 프로브 핀의 제조 방법 |
KR102201929B1 (ko) * | 2019-10-11 | 2021-01-12 | 스테코 주식회사 | 프로브 카드 |
KR102232858B1 (ko) * | 2020-01-08 | 2021-03-26 | 주식회사 우진더블유티피 | 공간변환기의 제조방법 |
KR20210053151A (ko) * | 2019-10-30 | 2021-05-11 | 프린코 코포레이션 | 프로브 카드 장치 |
KR20210130458A (ko) * | 2020-04-22 | 2021-11-01 | (주)포인트엔지니어링 | 양극산화막 구조체 및 이를 포함하는 프로브 카드 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101306654B1 (ko) | 2006-12-11 | 2013-09-10 | (주) 미코에스앤피 | 프로브 모듈 및 그 제조 방법, 상기 프로브 모듈을 갖는프로브 카드 및 그 제조 방법 |
KR100767012B1 (ko) * | 2007-04-11 | 2007-10-17 | 주식회사 아이엠 | 프로브 카드와 프로브 카드의 니들 및 니들의 제조방법 |
JP5947139B2 (ja) | 2012-07-27 | 2016-07-06 | 株式会社日本マイクロニクス | プローブ及び電気的接続装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3759622B2 (ja) * | 1996-05-17 | 2006-03-29 | フォームファクター,インコーポレイテッド | 超小型電子接触構造及びその製造方法 |
JP3388307B2 (ja) * | 1996-05-17 | 2003-03-17 | 東京エレクトロン株式会社 | プローブカード及びその組立方法 |
JP3099754B2 (ja) * | 1996-10-23 | 2000-10-16 | 日本電気株式会社 | プローブカードの製造方法 |
JP2000241455A (ja) * | 1999-02-19 | 2000-09-08 | Advantest Corp | プローブカード及びプローブカード製造方法 |
JP2002071719A (ja) * | 2000-09-01 | 2002-03-12 | Kobe Steel Ltd | プローブカード及びその製造方法 |
-
2002
- 2002-12-02 KR KR10-2002-0076050A patent/KR100473584B1/ko not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100654760B1 (ko) * | 2004-10-13 | 2006-12-08 | 한국과학기술연구원 | 경사구조 프로브 팁을 이용한 반도체 검사장치 제조방법 |
KR100780878B1 (ko) * | 2006-06-20 | 2007-11-29 | (주)동아엘텍 | 소팅바식 점등검사용 접촉유니트 |
KR100806383B1 (ko) * | 2007-01-05 | 2008-02-27 | 세크론 주식회사 | 프로브 카드 제조 방법 |
KR100840765B1 (ko) * | 2007-01-09 | 2008-06-24 | 김복곤 | 캔틸레버 타입의 프로브 제조 방법 |
KR100839798B1 (ko) * | 2007-03-05 | 2008-06-19 | 주식회사 파이컴 | 전기 검사 장치와 그 제조 방법 |
KR100920380B1 (ko) * | 2007-05-30 | 2009-10-07 | (주)엠투엔 | 프로브 팁의 제조 방법 |
KR100891025B1 (ko) * | 2007-08-27 | 2009-04-02 | (주)미코엠에스티 | 프로브 카드 구조체 및 그의 형성 방법 |
KR20170061068A (ko) * | 2015-11-25 | 2017-06-02 | 신꼬오덴기 고교 가부시키가이샤 | 프로브 가이드판 및 프로브 장치 |
KR102008463B1 (ko) * | 2019-04-08 | 2019-08-08 | 주식회사 프로이천 | 패널 테스트를 위한 프로브 핀의 제조 방법 |
KR102201929B1 (ko) * | 2019-10-11 | 2021-01-12 | 스테코 주식회사 | 프로브 카드 |
KR20210053151A (ko) * | 2019-10-30 | 2021-05-11 | 프린코 코포레이션 | 프로브 카드 장치 |
KR102232858B1 (ko) * | 2020-01-08 | 2021-03-26 | 주식회사 우진더블유티피 | 공간변환기의 제조방법 |
KR20210130458A (ko) * | 2020-04-22 | 2021-11-01 | (주)포인트엔지니어링 | 양극산화막 구조체 및 이를 포함하는 프로브 카드 |
Also Published As
Publication number | Publication date |
---|---|
KR100473584B1 (ko) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6016060A (en) | Method, apparatus and system for testing bumped semiconductor components | |
US6310484B1 (en) | Semiconductor test interconnect with variable flexure contacts | |
KR100473584B1 (ko) | 외팔보 형태의 프로브 카드 및 그 제조 방법 | |
US6107109A (en) | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate | |
US6359456B1 (en) | Probe card and test system for semiconductor wafers | |
US6798224B1 (en) | Method for testing semiconductor wafers | |
US7685705B2 (en) | Method of fabricating a probe card | |
US6952054B2 (en) | Semiconductor package having interconnect with conductive members | |
US6188232B1 (en) | Temporary package, system, and method for testing semiconductor dice and chip scale packages | |
US6218848B1 (en) | Semiconductor probe card having resistance measuring circuitry and method of fabrication | |
US7078922B2 (en) | Semiconductor interconnect having semiconductor spring contacts | |
US5926029A (en) | Ultra fine probe contacts | |
US7285967B2 (en) | Probe card having deeply recessed trench and method for manufacturing the same | |
US6922069B2 (en) | Needle assembly of probe card | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
KR100523745B1 (ko) | 전자소자 검사용 마이크로 프로브 및 그 제조 방법 | |
US9052341B2 (en) | Probe card and manufacturing method thereof | |
US20090278561A1 (en) | Probe card having redistributed wiring probe needle structure and probe card module using the same | |
KR100595373B1 (ko) | 브릿지 형태의 프로브 카드 및 그 제조 방법 | |
KR200471926Y1 (ko) | 수직프로브 | |
JP2002277486A (ja) | コンタクトプローブ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130218 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140213 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |