JP3793945B2 - 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 - Google Patents
電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 Download PDFInfo
- Publication number
- JP3793945B2 JP3793945B2 JP2002157637A JP2002157637A JP3793945B2 JP 3793945 B2 JP3793945 B2 JP 3793945B2 JP 2002157637 A JP2002157637 A JP 2002157637A JP 2002157637 A JP2002157637 A JP 2002157637A JP 3793945 B2 JP3793945 B2 JP 3793945B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal line
- monitor
- semiconductor device
- sensor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置にかかり、特にシステムＬＳＩ内部信号を外部からリアルタイムにモニターする技術に関する。
【０００２】
【従来の技術】
従来、マイコンや、ＤＳＰ等の幅の広いバス信号をモニターする為には、強引にＬＳＩ端子を形成して全てを出力するか、選択的に出力するなどの方法や、ＬＳＩ内部にトレースメモリーを内蔵してメモリーに蓄積した後、シリアル通信で読み出すなどの工夫をしていた。
すなわち、この様な方法では、図１７に示すようにトレースの為に特別に接続用の端子１０１を配設し、ワイヤボンディングによってボンディングワイヤ１０２を介して信号取り出し端子１０２に接続するかあるいは検査時のみ針でプロービングできるパッドを設けるかいずれかの方法をとる必要があった。このためトレースすることのできる信号本数を多くすることが困難であり、通常は８本程度で出力しているため、十分な信号モニタを行うことができないという問題があった。
また半導体チップの高集積化および高速化に伴い、ゲート入力容量Ｃ２に比べ、ボンディングワイヤを含めて配線間の結合容量Ｃ１が大きく、十分な感度を得ることができないという問題があった。
【０００３】
【発明が解決しようとする課題】
以上のように、従来の方法では、トレースの為に特別に接続用の端子を配設する必要があり、ＬＳＩの専有面積が大きくなり、量産用のＬＳＩにまで搭載することは経済的に好ましくない。
一方、量産用と、開発用のＬＳＩを共に開発出来る場合には、問題がないが、コストも時間もかかるので全てのＬＳＩには適用出来ないという問題があった。
また、半導体基板を用いた集積回路チップからなる電圧プローブも提案されている（特開平８−２５４５４５）。このプローブでは、入力と出力とこれらの間に接続可能なアナログ増幅器と、グランドプレーンを含むプローブグランドを有する回路基板で構成されている。しかしながらこの電圧プローブでは、入力はＩＣ入力の一つに接続する必要があり、依然としてモニタしようとするＬＳＩ自体には特別の接続用端子が必要であった。
【０００４】
このような状況を解決する為に、開発用のＬＳＩをそのまま量産ラインに持ち込めるようにするのが望ましい。そこで開発用のＬＳＩと、量産用のＬＳＩを一つにまとめて考え、開発用のＬＳＩと、量産用のＬＳＩとを同一のもの（共通のＬＳＩ）を用いるようにしている。そして開発時には、この共通のＬＳＩにトレース専用のＬＳＩと組み合わせて用いることにより、ＬＳＩ自体にはモニタ用として特別の接続端子を必要とせず、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが可能となるようにすることを企図している。
【０００５】
すなわち本発明ではＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる電圧プローブを提供することを目的とする。
【０００６】
また、本発明では、ＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる半導体装置の検査方法を提供することを目的とする。
【０００７】
さらに、本発明では、特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできるモニタ機能付き半導体装置を提供することを目的とする。
また高速信号をモニタし得る電圧プローブを提供することを目的とする。
【０００８】
【課題を解決するための手段】
そこで本発明のモニタ機能付半導体装置では、モニターしようとする信号線を、チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成してなる第１の半導体チップと、使用時に用いる実際の電圧が印加された前記第 1 の半導体チップ上のモニターしようとする信号線に、相対向するように配置可能に構成されたセンサ部とを備え、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするように構成されたことを特徴とする。
【０００９】
かかる構成によれば、非接触で、使用時に用いる実際の電圧が印加され、実際に駆動している状態にある信号線をリアルタイムでモニタすることができるため、半導体チップ自体はモニタのために基本的には設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。
また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。
【００１０】
望ましくは、前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出された配線パターンに、容量結合するように配設されていることを特徴とする。
【００１１】
かかる構成によれば、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高いモニタが可能となる。
【００１２】
望ましくは、前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出されて配列された複数の配線パターンのそれぞれに相対向して配設され、非接触で容量結合するように配設された複数のセンサ部を具備したことを特徴とする。
【００１３】
かかる構成によれば、上記効果に加え、高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。
【００１４】
望ましくは、前記複数のセンサ部はクロストーク防止手段を具備したことを特徴とする。
【００１５】
かかる構成によれば、上記効果に加え、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。
【００１６】
望ましくは、センサ部が半導体基板表面に形成され、半導体チップ上のモニタ使用とする信号線の配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むことを特徴とする。
【００１７】
かかる構成によれば、センサ部が半導体基板表面に形成され、前記配線パターンとの間の誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むように構成されているため、モニタしようとする半導体チップあるいは、電圧プローブを構成するチップのセンサ電極のいずれかの表面に形成された誘電体層を介してセンサ電極と配線パターンが容量結合していればよく、形成が極めて容易で、かつ信頼性の高い出力を得ることが可能となる。
【００１８】
望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜であることを特徴とする。
【００１９】
かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜を介して容量結合されるため、このプローブ誘電体膜はセンサ電極の保護膜としても有効に作用し、プローブの耐久性の向上をはかることが可能となる。
【００２０】
望ましくは、前記誘電体層は、測定しようとする前記配線パターン表面に形成された誘電体膜であることを特徴とする。
【００２１】
かかる構成によれば、半導体チップの配線パターンを露呈することなく誘電体膜で被覆しておけばよいため、半導体チップの信頼性の向上をはかることが可能となる。
【００２２】
望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜であることを特徴とする。
【００２３】
かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜を介して容量結合されるため、この複合誘電体膜はセンサ電極およびチップ上の配線パターンの保護膜としても有効に作用し、半導体チップおよびプローブの耐久性の向上をはかることが可能となる。
【００２４】
望ましくは、前記センサ部は、半導体基板表面に形成され、前記配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成された複数のセンサ電極と、前記センサ電極間に形成され、隣接する前記センサ電極間のクロストークを防止し得るように配設された絶縁領域からなるクロストーク防止手段とを含むことを特徴とする
【００２５】
かかる構成によれば、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。
【００２６】
望ましくは、前記センサ電極のそれぞれが、モニターしようとする信号線を、チップ表面に近い配線パターンに引き出している信号配線部の前記信号線に、相対向して容量結合するように配列されていることを特徴とする。
この構成によれば、極めて容易にリアルタイムで実際の信号線の出力をモニタすることができる
また、望ましくは、前記センサ電極は、モニターしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されていることを特徴とする。
【００２７】
かかる構成によれば、センサ電極が、モニターしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。
【００２８】
かかる構成によれば、モニタチップを、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板で構成しているため、小型でかつ信頼性も高いものとなっている。また、この電圧センスアンプは細長形状をなすように構成されているため、センサと配線との静電容量に対して、電圧センスアンプの入力ゲート容量を小さくすることができるため、入力感度を上げることができる。また電圧センスアンプ側の配線を短くすることができるため、周辺からの誘導ノイズによる影響を軽減することができるという効果を奏効する。
【００２９】
さらに、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すように構成したことを特徴とする。
【００３０】
かかる構成によれば、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すようにしているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、信号処理により、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。
【００３１】
また、配線パターンと一対一対応していなくてもよいため、汎用型のモニタチップを構成することができる。
【００３２】
望ましくは、半導体チップ上のモニターしようとする信号線に、相対向するように配置可能に構成され、モニタチップとしての半導体基板表面の所定の領域に形成されたセンサ電極と、前記センサ電極の出力に基き前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を具備したことを特徴とする。
【００３３】
かかる構成によれば、半導体基板上に形成されたプローブであるため、製造が容易で小型化をはかることが可能である。
【００３４】
望ましくは、前記モニタチップは、前記半導体チップとほぼ同一サイズの半導体基板で構成され、前記半導体チップ上のモニターしようとする信号線に、前記センサ電極が相対向して静電結合するように、チップオンチップ接続可能に構成されたことを特徴とする。
【００３５】
かかる構成によれば、チップオンチップ接続可能であるため、配線長を最小限に抑えることができ、高速処理が可能となる。また全体として小型化をはかることができ、取り扱いが容易である。
【００３６】
望ましくは、前記モニタチップは、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板であることを特徴とする。
【００３７】
かかる構成によれば、モニタチップを、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板で構成しているため、小型でかつ信頼性も高いものとなっている。また、この電圧センスアンプは細長形状をなすように構成されているため、センサと配線との宣伝容量に対して、電圧センスアンプの入力ゲート容量を小さくすることができるため、入力感度を上げることができる。また電圧センスアンプ側の配線を短くすることができる溜め、周辺からの誘導ノイズによる影響を軽減することができるという効果を奏効する。
【００３８】
また本発明の半導体装置では、前記半導体基板は、モニターしようとする信号線を、チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成してなる第１の半導体チップと、前記引き出し領域に相対向して静電結合せしめられた形成されたセンサ電極と、前記センサ電極の出力に基き前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を有するモニタチップとしての第２の半導体チップとが結合せしめられたことを特徴とする。
【００３９】
かかる構成によれば、測定を必要とする半導体チップにモニタチップが結合されているため、量産用のＬＳＩ規模を大きくすることなく形成することができる。また、開発時には快適なリアルタイムトレースを行うことができるモニタ機能付き半導体装置を実現することができる。
【００４０】
望ましくは、前記モニタ信号は、前記第２の半導体チップからさらに前記第１のチップに戻され、前記第１のチップから出力されるように構成されていることを特徴とする。
【００４１】
かかる構成によれば、従来の半導体装置の組み立て手法で実現することができる。
【００４２】
望ましくは、前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面側から出力されるように構成されていることを特徴とする。
【００４３】
かかる構成によれば、ＬＳＩにモニタ用の出力端子を形成する必要がなく、ＬＳＩの面積を増大することなく実現することができる。
【００４４】
望ましくは、前記モニタチップは、折り返し可能な程度に薄く形成されていることを特徴とする
【００４５】
かかる構成によれば、モニタチップをまげてワイヤボンディングによって接続することができるため接続の自由度が高く測定の作業性が容易である。
【００４６】
望ましくは、前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面の対向面側から出力されるように構成されていることを特徴とする。
【００４７】
かかる構成によれば、ＬＳＩにモニタ用の出力端子を形成する必要がなく、ＬＳＩの面積を増大することなく実現することができる。加えて、センサ電極形成面の対向面側から電極取り出しを行うため、配線の引き出しが容易となる。
【００４８】
また望ましくは、前記モニタチップは、完全に折り返されていることを特徴とする。
【００４９】
かかる構成によれば、モニタチップを５０μｍ程度まで薄く加工することにより、ＬＳＩ基板が大きい場合にも装着が容易である。またモニタチップをＬＳＩチップに加圧接合する際、表面の多少のうねりは吸収できるため、良好な接合が可能である。ここで曲率は基板の弾性率と厚さとから容易に算出することができる。
【００５０】
本発明では、モニターしようとする信号線を、当該チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成するとともに、前記引き出し領域の信号線に相対向して静電結合せしめられるように誘電体層を介して形成されたセンサ電極とを具備してなる第１の半導体チップと、前記センサ電極に接触する取り出し電極と、前記取り出し電極を介して、前記引き出し領域に相対向して静電結合せしめられた前記センサ電極の出力を、取り出し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を有するモニタチップとしての第２の半導体チップとが結合せしめられたことを特徴とする。
【００５１】
かかる構成によれば、従来の半導体の組み立て手法で実現することができる。
【００５２】
本発明の方法では、使用時に用いる実際の電圧の印加された半導体チップ上のモニターしようとする信号線に、相対向するようにセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするようにしたことを特徴とする。
【００５３】
かかる構成によれば半導体チップの設計に何ら制限を加えることなく、高精度で信頼性の高いモニタを行うことが可能となる。
【００５４】
望ましくは、使用時に用いる実際の電圧の印加された半導体チップ上のモニターしようとする信号線に、相対向するように前記信号線よりも狭ピッチで複数のセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースする第１の検出工程と、前記誘起電圧を信号処理し、最大出力となるセンサ電極を選択する選択工程と、前記選択工程で選択されたセンサ電極のみを駆動し、信号線の電圧変化を、静電誘導による誘起電圧として検出する第２の検出工程とを含み、前記第１の検出工程は、前記第２の検出工程に比べて低周波を用いた検出工程であることを特徴とする。
【００５５】
かかる構成によれば、センサ電極を選択するための工程では、低周波処理を行い、実際のモニタ工程では実際に用いる高周波処理を行うようにすれば、容易に信頼性の高いモニタ出力を得ることが可能となる。
【００５６】
【発明の実施の形態】
本発明の電圧プローブを用いたモニタ装置は、図１３に等価回路を示すように、モニタすべきＬＳＩチップ１００においてバスを構成する信号線１０４と、電圧プローブチップ２００のセンサ電極２０４とが、誘電体膜を介して容量結合されており、信号線１０４のそれぞれを通過する信号変化をモニターするように構成したものである。ここで信号線１０４とセンサ電極２０４との結合容量Ｃ１はゲート入力容量Ｃ２に比べて十分に大きいものとする。
以下、本発明の実施の形態について説明する。
【００５７】
（第１の実施の形態）
図１は、本発明の基本的な構成図を示す。
この電圧プローブは、図１および図２に示すように、システムＬＳＩを構成するＬＳＩチップ１００上のモニターしようとする信号線１０４に、相対向するようにセンサ部２０４が形成され、この信号線の電圧変化を、静電誘導による誘起電圧として検出するように構成された電圧プローブチップ２００を配置してなるものである。
【００５８】
ここでこの電圧プローブチップは、シリコン基板２０１表面に形成された増幅回路などの信号処理回路部２０２と、モニタしようとするＬＳＩチップ１００上の信号線に、相対向するように配列されたセンサ部２０４と、このセンサ部２０４の表面を被覆する膜厚ｔ＝０．５μｍのシリケートガラス層（誘電体層）２０５とで構成されている。このセンサ部２０４は０．６μｍ角の正方形のセンサ部がピッチＬ＝６μｍで配列されている。さらにこのセンサ部２０４の表面を覆うシリケートガラスは、比誘電率４、膜厚０．５μｍのシリケートガラス層２０５で構成されており、表面は平滑となるように研磨が施されている。
【００５９】
この電圧プローブチップは、シリコンウェハを出発材料とする通常の半導体プロセスで形成される。ここではクロストークの防止という観点から、ピッチＬはシリケートガラス層２０５の膜厚ｔよりも十分に大きくなるように設計するのが望ましい。ここでセンサ電極２０４近傍に形成される誘電体膜２０５は厳密にはセンサ電極間に配置される層間絶縁膜２０５ａと、センサ電極上に形成される誘電体膜２０５ｂとで構成されている。製造上は例えばシリケートガラスの塗布など、いずれも同一の膜で形成するのが望ましいが、別の膜で形成してもよい。その場合は、センサ電極間に配置される層間絶縁膜２０５ａとしては、センサ電極上に形成される誘電体膜２０５ｂよりも誘電率の高いものを用いるのが望ましい。これによりクロストークの低減を図ることが可能となる。
例えばアンテナとなるセンサ電極の絶縁物は誘電体とし、隣接電極との間は空気にするなどにより、クロストークは大幅に低減される。
【００６０】
一方、モニタされるＬＳＩチップは、所望の素子領域の形成されたシリコン基板１０１表面に配線層１０２を介して信号線が所定の間隔で配列されて露出するように、スルーホール（図示せず）を介して取り出され、いわゆる再配列配線構造を構成し、モニタ領域１０５を構成している。従って、素子領域上に層間絶縁膜１０３を介してセンサ電極１０４が配列されたモニタ領域が積層されている構造をとっており、基本的には素子面積の増大を招くことはない。またこの表面は、ＣＭＰ（化学的機械研磨）法などによって平坦化されている。
【００６１】
このようにして形成されたＬＳＩチップ１００および、電圧プローブチップ２００を清浄化したのち、ＬＳＩチップ１００のモニタ領域１０５に電圧プローブチップ２００のセンサ電極２０４がのるように位置あわせし、真空吸引しながら加圧し、直接接合により固定する。
【００６２】
この状態で、ＬＳＩチップの外部取り出し端子に使用時に用いる実際の電圧を印加して、駆動する。そしてこの時の誘導電圧を電圧プローブのセンサ電極２０４で検出し、信号処理回路２０２を介して、モニタする。
例えば、信号線１０４に、電圧変化ΔＶがあったとすると、信号処理回路２０２において信号処理がなされ出力電圧ΔＶ‘が現われる。
【００６３】
ここでこの電圧プローブチップ２００は、センサ電極２０４と、このセンサ電極の直下に、入力インピーダンスが極めて高くなるように設計された電圧アンプ回路を含む信号処理回路２０２を集積回路として形成している。
そしてこのＬＳＩチップ１００の信号線（バス信号配線）１０４と、電圧プローブチップ２００のセンサ電極２０４は、物理的に同じ形状でミラーリングしたパターンであり、ＬＳＩチップ１００と電圧プローブチップ２００の素子面同士をフェースツーフェースで対面させて、位置合わせした後、位置ずれが生じないように直接接合で固定している。
【００６４】
この信号線１０４と、センサ電極２０４は、静電結合され、電圧プローブチップ２００に搭載された電圧アンプで増幅されて、そこから測定器までの電送に耐え得るように信号処理回路で信号処理される。
【００６５】
これにより、システムＬＳＩチップ１００にトレースするための回路を搭載することなく、電圧プローブチップに分割して全体を動作させることが出来るので、開発時のみ、二つのチップを接合して用い、量産時にはシステムＬＳＩチップ１００だけで生産することが出来るので、極めて経済的である。
【００６６】
また、非接触で、信号線をモニタすることができるため、基本的には半導体チップ自体はモニタのために設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。
【００６７】
また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。
【００６８】
さらにまた、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高い信号モニタを行うことが可能となる。
【００６９】
また高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。
なお、前記第１の実施の形態では、ＬＳＩチップ表面に同じサイズの電圧プローブチップが搭載される例について説明したが、図３にその変形例を示すようにモニタ領域の一部のみが接合するような形態をとる電圧プローブチップ２２０を用い、この電圧プローブチップを信号処理回路チップ２２１に接続し、この信号処理回路チップ２２１内で信号処理を行うようにしてもよいことは言うまでもない。
【００７０】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、電圧プローブチップのセンサ電極表面に形成された比誘電率４、膜厚０．５μｍのシリケートガラス層２０５ｂを介して、誘導電圧を生起せしめるようにしたが、この例ではＬＳＩチップ１００側表面もシリケートガラス層１０５で被覆したことを特徴とするものである。この例では、図４に示すように、ＬＳＩチップおよび電圧プローブチップのシリケートガラス層１０５、２０５Ｓとこの間の接着層３００とを介して誘導電圧が生起せしめられる。
【００７１】
なおこの電圧プローブチップのセンサ電極は、比誘電率４、膜厚０．２μｍのシリケートガラス層２０５Ｓを具備しており、一方ＬＳＩチップ１００の信号線１０４の表面も比誘電率４、膜厚０．２μｍのシリケートガラス層１０５で被覆されており、これらの間は膜厚０．１μｍとなるように制御された接着樹脂３００で固着されている。
【００７２】
ここではＬＳＩチップ表面もシリケートガラス層で被覆されているため、信号線が露呈している第１の実施の形態の場合に比べ信頼性が向上するが、この接着樹脂３００の膜厚を高精度に制御する必要がある。
【００７３】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
この実施の形態では、図５に示すように、センサ電極２０４に誘起する電圧のクロストークノイズ対策として、センサ電極２０４の間に断面が串状となるように、周辺の電位を接地レベルにおさえるための接地電極２０７を、挿入したことを特徴とするものである。
【００７４】
この構造では接地電極２０７は、対向信号線の間まで伸びており、誘電体層であるシリケートガラス層２０５の先端と同一面となるように形成されている。
このため、高精度に位置合わせをして、接合する必要があり、位置ずれが生じるとショートする危険が高い。このため必要に応じて接地電極２０７は表面に露呈しないようにし、表面が薄いシリケートガラス層で覆われる程度の深さに形成するようにした方が加工が容易である。
他の部分については前記第１の実施の形態と同様に形成する。
【００７５】
かかる構成によれば、前記第１の実施の形態の効果に加えて、クロストークの低減を図ることが可能となる。
なお、システムＬＳＩチップ側には、接地電極を設けていないが、物理的に許諾されるレイアウトが可能な場合には、ＬＳＩチップ側のモニタ領域にも信号線間を接地層で区切ることによりクロストークノイズの更なる低減をはかることが可能となる。
【００７６】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。この例では、図６に示すようにセンサ電極がＬＳＩチップのモニタ領域の信号線に狭ピッチで容量接合するように形成された複数のセンサ電極２１４を具備したことを特徴とする。
すなわち、センサ電極２１４を信号線のパターン数よりも多く設け、複数のセンサ電極群の中から、もっとも静電結合が強力なセンサ電極だけを選択的に使い分けるセレクタ回路を搭載することにより、機械的なアライメントをラフにすることが出来るようにしたものである。
すなわち、わずかな位置ずれが生じても、信号処理回路において、出力信号の大きなもののみを取り出すように調整すればよく、機械的なアライメントとしては、信号線の傾きだけに着目し信号線とセンサ電極とが平行となるように配置すればよいことになる。
また、この電圧プローブチップは、測定すべきＬＳＩチップのモニタ領域の信号線のピッチと必ずしも同一でなくてもよいため、汎用型電圧プローブとしても有効である。
【００７７】
（第５の実施の形態）
次に本発明の第５の実施の形態について説明する。
この実施の形態では、図７に示すように、３本の小センサ電極２２４Ｓからなるセンサ電極ユニット２２４が各信号線に対応して配列されており、各信号線を通過する信号による誘起電圧を３本の小センサ電極２２４Ｓで検出し、ノイズ除去のための信号処理を行うようにしたものである。
すなわち、この例では、誘起する電圧のクロストークを抑える為、３本の小センサ電極２２４Ｓを用いることにより中央のみならず、両隣の信号レベルもトレースした上で、演算処理により、ノイズを軽減する。
【００７８】
例えば図７に示すように第１乃至第４の信号配線が存在したとし、第２の信号配線上のモニタ信号線１０４Ａ乃至１０４Ｃのうち、第２のモニタ信号線１０３Ａ上のセンサ電極ユニット２２４による検出信号を得る場合、３本の各小センサ電極２２４Sの出力は隣接するモニタ信号線１０４Bおよび１０４Cの信号をも読み取ることになる。そこでこの例では隣接する信号線の出力に起因するセンサ信号を３個の小センサ電極を用いてセンスするようにしたものである。
まず、相互の電極距離を求め、相応する減衰量を決めた後、両隣のセンサ電極からの信号の逆相を加算している。演算のアルゴリズムは、隣り合う電極の信号に距離を考慮したゲインを乗じて、元の信号に減算しノイズの相殺をはかるようにしている。
【００７９】
（第６の実施の形態）
次に本発明の第６の実施の形態について説明する。
この実施の形態では電圧プローブチップについて説明する。図８（ａ）および（ｂ）は、センサ電極を備えた電圧プローブチップ２００の詳細構造であり、センサ電極線の直下に、ゲート長Ｌの長いゲートが構築され、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器が形成されている。また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
【００８０】
ここでセンサ電極２０４の長さは、ゲート容量に比べ、図２に示したようなモニタすべきＬＳＩチップ１００のバス信号線１０４とセンサ電極線の静電結合容量が１０倍以上大きくなるように設計されている。
【００８１】
センサ電極の長さは、静電結合時の距離すなわち信号線とセンサ電極との間の誘電体層の厚さを小さくすることによって低減可能であるが、これは製造の限界にも関係する重要な課題である。
【００８２】
ここで信号処理回路２０２はシリコン基板２０１表面に形成されたソース・ドレイン領域２２０、２２１と、このソース・ドレイン領域２２０、２２１間にゲート絶縁膜２２５を介して形成されたゲート電極２２６とからなる増幅用のトランジスタがアレイ状に配列されてなり、このゲート電極２２６がそれぞれ対応するセンサ電極と層間絶縁膜としてのシリケートガラス膜２０５に形成されたコンタクトを介して形成されている。尚ここで図８（ｂ）ではセンサ電極表面を覆う誘電体膜としてのシリケートガラス膜は省略した。
【００８３】
なお、本発明の実施の形態の変形例として、システムＬＳＩチップと電圧プローブチップとの間は電気的なコンタクトをとり、システムＬＳＩチップ内部に、静電結合部分を設けるようにしたものも有効である。
【００８４】
かかる構成によれば、システムＬＳＩチップと電圧プローブチップとの間のコンタクトをとることができれば、システムＬＳＩチップ内部に、誘電体膜を形成しこの誘電体膜を介して静電結合を行なうようにすればよいため、誘電体膜の膜厚は均一となるようにコントロールすることができ、高精度の信号モニタを行なうことが可能となる。
【００８５】
（第７の実施の形態）
次に、本発明の第７の実施の形態について説明する。
図９は、信号取り出し部の構造例について示すもので、この例では、シリコン基板２０１に集積回路を形成してなるチップ２００のセンサ電極２０４と増幅回路を含む信号処理回路２０２からの信号を電極パッド１５上に形成されたバンプ１０を介してシステムＬＳＩチップ１００のパッド１２に接続し、さらにシステムＬＳＩチップ１００の端部に形成されたボンディングパッド１３を介してボンディングワイヤ１４に取り出すようにしたものである。ここでは検出された信号は、システムＬＳＩチップ１００からボンディングパッド１３，ワイヤー１４を介して、測定器（図示せず）に出力される。
【００８６】
（第８の実施の形態）
次に、本発明の第８の実施の形態について説明する。
図１０は、本発明の第８の実施の形態であり、センサ電極を搭載している電圧プローブチップ２００の素子面から、パッド１５を経由して、ＴＡＢケーブル（Tape automated bonding Cable）１６にバンプ接続し、測定器に出力される。
【００８７】
（第９の実施の形態）
次に、本発明の第９の実施の形態について説明する。
図１１は、第９の実施例であり、センサ電極を搭載している電圧プローブチップ２００の素子面とは反対側の面に、スルーホール１７などを介して信号を取り出し、ボンディングパッド１５を経由して、ＴＡＢケーブル１６にバンプ接続することにより測定器に接続している。
【００８８】
（第１０の実施の形態）
次に、本発明の第１０の実施の形態について説明する。この例では、図１２に示すように、システムＬＳＩチップ１００と電圧プローブチップ２００との間は電気的なコンタクトをとり、電圧プローブチップ２００内部に、静電結合部分を設けるようにしたものである。
【００８９】
すなわち、前記第１の実施の形態で説明した基本構成に、補助電極２０８を挟んだ構造であり、補助電極２０８は、電圧プローブチップ２００のセンサ電極２０４上に誘電体膜２０９を介して、センサ電極２０４とは静電結合し、かつ電気的に絶縁されている。信号線１０４は、この補助電極２０８に電気的に接続されている。この接触する配線パターン部分は、ニッケル・金メッキが施されており、接触安定化を図っている。
【００９０】
なお、この実施例では、補助電極２０８をセンサ電極を搭載しているチップ２００に実装しているが、前述したようなシステムＬＳＩ側に補助電極を実装した方が、システムＬＳＩのバスに対する負荷容量が少ないために、高速デバイスの場合には、好ましい。反面、システムＬＳＩの製造プロセスが複雑になるためで、コスト的にはデメリットになる。従って、製造の容易さとコストを考慮するとこの実施の形態の例がより好ましい。
【００９１】
（第１１の実施の形態）
次に、本発明の第１１の実施の形態について説明する。この例では、図１３に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、マトリックス状になるように配列したことを特徴とするものである。
また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、機能ブロックをアレイ上に配置する場合の観測に適している。
【００９２】
（第１２の実施の形態）
次に、本発明の第１２の実施の形態について説明する。この例では、図１４に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、扇状になるように配列したことを特徴とするものである。
【００９３】
また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、等長配線を施して機能ブロックを配置する必要がある程度に高速の回路に適している。
【００９４】
（第１３の実施の形態）
次に、本発明の第１３の実施の形態について説明する。
図１５は、第１３の実施例であり、センサ電極を搭載している電圧プローブチップ２００を５０μｍ程度まで薄く加工し、基板をまげて接続できるようにしたものである。他の部分については前記第１２の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を引き出し電極の厚さ以上に曲げることができるようにすれば、接続が容易で、使用場所を選ばず、自由度が高いという効果を奏効する。
【００９５】
またセンサ電極を搭載している電圧プローブチップを加圧接合する際、測定すべき基板側の表面の多少のうねりは吸収できるため、良好な接合を行うことが可能となる。この例でも基板を薄くしたのみで前記第８および第９の実施の形態の電圧プローブチップと同様である。
【００９６】
（第１４の実施の形態）
次に、本発明の第１４の実施の形態について説明する。
図１６は、第１４の実施例であり、センサ電極を搭載している電圧プローブチップ２００を、５０μｍ程度まで薄く加工し、基板を折り返すことができる程度に接続できるようにしたものである。他の部分については前記第９の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を折り返すことができる程度に曲げることができるようにすれば、ワイヤボンディングにより接続することが可能となりさらに、自由度が向上するという効果を奏効する。
【００９７】
【発明の効果】
開発用のＬＳＩと、量産用のＬＳＩを一つにまとめたもので、開発時には、トレース専用のＬＳＩと組み合わせて用いることにより、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが出来る電圧プローブを提供することができるものである。
【００９８】
また、本発明の方法によれば、容易にかつ作業性よく信号をモニタすることのできる半導体装置の検査方法を提供することができるものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す基本的な構成図である。
【図２】 本発明の第１の実施の形態を示す断面構成図である。
【図３】 本発明の第１の実施の形態の変形例を示す基本的な構成図である。
【図４】 本発明の第２の実施の形態を示す基本的な構成図である。
【図５】 本発明の第３の実施の形態を示す断面構成図である。
【図６】 本発明の第４の実施の形態を示す断面構成図である。
【図７】 本発明の第５の実施の形態を示す断面構成図である。
【図８】 本発明の第６の実施の形態を示す拡大断面図および上面説明図である。
【図９】 本発明の第７の実施の形態を示す断面構成図である。
【図１０】 本発明の第８の実施の形態を示す断面構成図である。
【図１１】 本発明の第９の実施の形態を示す断面構成図である。
【図１２】 本発明の第１０の実施の形態を示す断面構成図である。
【図１３】 本発明の第１１の実施の形態を示す断面構成図である。
【図１４】 本発明の第１２の実施の形態を示す断面構成図である。
【図１５】 本発明の第１３の実施の形態を示す断面構成図である。
【図１６】 本発明の第１４の実施の形態を示す断面構成図である。
【図１７】 従来例の信号モニタ方法を示す等価回路図である。
【符号の説明】
１００ システムＬＳＩチップ
２００ 電圧プローブチップ
１０４ 信号線
２０４ センサ電極（センサ部）
１０ バンプ
１２，１３，１５ パッド
１４、１６ ボンディングワイヤ
【発明の属する技術分野】
本発明は、電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置にかかり、特にシステムＬＳＩ内部信号を外部からリアルタイムにモニターする技術に関する。
【０００２】
【従来の技術】
従来、マイコンや、ＤＳＰ等の幅の広いバス信号をモニターする為には、強引にＬＳＩ端子を形成して全てを出力するか、選択的に出力するなどの方法や、ＬＳＩ内部にトレースメモリーを内蔵してメモリーに蓄積した後、シリアル通信で読み出すなどの工夫をしていた。
すなわち、この様な方法では、図１７に示すようにトレースの為に特別に接続用の端子１０１を配設し、ワイヤボンディングによってボンディングワイヤ１０２を介して信号取り出し端子１０２に接続するかあるいは検査時のみ針でプロービングできるパッドを設けるかいずれかの方法をとる必要があった。このためトレースすることのできる信号本数を多くすることが困難であり、通常は８本程度で出力しているため、十分な信号モニタを行うことができないという問題があった。
また半導体チップの高集積化および高速化に伴い、ゲート入力容量Ｃ２に比べ、ボンディングワイヤを含めて配線間の結合容量Ｃ１が大きく、十分な感度を得ることができないという問題があった。
【０００３】
【発明が解決しようとする課題】
以上のように、従来の方法では、トレースの為に特別に接続用の端子を配設する必要があり、ＬＳＩの専有面積が大きくなり、量産用のＬＳＩにまで搭載することは経済的に好ましくない。
一方、量産用と、開発用のＬＳＩを共に開発出来る場合には、問題がないが、コストも時間もかかるので全てのＬＳＩには適用出来ないという問題があった。
また、半導体基板を用いた集積回路チップからなる電圧プローブも提案されている（特開平８−２５４５４５）。このプローブでは、入力と出力とこれらの間に接続可能なアナログ増幅器と、グランドプレーンを含むプローブグランドを有する回路基板で構成されている。しかしながらこの電圧プローブでは、入力はＩＣ入力の一つに接続する必要があり、依然としてモニタしようとするＬＳＩ自体には特別の接続用端子が必要であった。
【０００４】
このような状況を解決する為に、開発用のＬＳＩをそのまま量産ラインに持ち込めるようにするのが望ましい。そこで開発用のＬＳＩと、量産用のＬＳＩを一つにまとめて考え、開発用のＬＳＩと、量産用のＬＳＩとを同一のもの（共通のＬＳＩ）を用いるようにしている。そして開発時には、この共通のＬＳＩにトレース専用のＬＳＩと組み合わせて用いることにより、ＬＳＩ自体にはモニタ用として特別の接続端子を必要とせず、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが可能となるようにすることを企図している。
【０００５】
すなわち本発明ではＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる電圧プローブを提供することを目的とする。
【０００６】
また、本発明では、ＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる半導体装置の検査方法を提供することを目的とする。
【０００７】
さらに、本発明では、特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできるモニタ機能付き半導体装置を提供することを目的とする。
また高速信号をモニタし得る電圧プローブを提供することを目的とする。
【０００８】
【課題を解決するための手段】
そこで本発明のモニタ機能付半導体装置では、モニターしようとする信号線を、チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成してなる第１の半導体チップと、使用時に用いる実際の電圧が印加された前記第 1 の半導体チップ上のモニターしようとする信号線に、相対向するように配置可能に構成されたセンサ部とを備え、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするように構成されたことを特徴とする。
【０００９】
かかる構成によれば、非接触で、使用時に用いる実際の電圧が印加され、実際に駆動している状態にある信号線をリアルタイムでモニタすることができるため、半導体チップ自体はモニタのために基本的には設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。
また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。
【００１０】
望ましくは、前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出された配線パターンに、容量結合するように配設されていることを特徴とする。
【００１１】
かかる構成によれば、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高いモニタが可能となる。
【００１２】
望ましくは、前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出されて配列された複数の配線パターンのそれぞれに相対向して配設され、非接触で容量結合するように配設された複数のセンサ部を具備したことを特徴とする。
【００１３】
かかる構成によれば、上記効果に加え、高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。
【００１４】
望ましくは、前記複数のセンサ部はクロストーク防止手段を具備したことを特徴とする。
【００１５】
かかる構成によれば、上記効果に加え、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。
【００１６】
望ましくは、センサ部が半導体基板表面に形成され、半導体チップ上のモニタ使用とする信号線の配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むことを特徴とする。
【００１７】
かかる構成によれば、センサ部が半導体基板表面に形成され、前記配線パターンとの間の誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むように構成されているため、モニタしようとする半導体チップあるいは、電圧プローブを構成するチップのセンサ電極のいずれかの表面に形成された誘電体層を介してセンサ電極と配線パターンが容量結合していればよく、形成が極めて容易で、かつ信頼性の高い出力を得ることが可能となる。
【００１８】
望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜であることを特徴とする。
【００１９】
かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜を介して容量結合されるため、このプローブ誘電体膜はセンサ電極の保護膜としても有効に作用し、プローブの耐久性の向上をはかることが可能となる。
【００２０】
望ましくは、前記誘電体層は、測定しようとする前記配線パターン表面に形成された誘電体膜であることを特徴とする。
【００２１】
かかる構成によれば、半導体チップの配線パターンを露呈することなく誘電体膜で被覆しておけばよいため、半導体チップの信頼性の向上をはかることが可能となる。
【００２２】
望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜であることを特徴とする。
【００２３】
かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜を介して容量結合されるため、この複合誘電体膜はセンサ電極およびチップ上の配線パターンの保護膜としても有効に作用し、半導体チップおよびプローブの耐久性の向上をはかることが可能となる。
【００２４】
望ましくは、前記センサ部は、半導体基板表面に形成され、前記配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成された複数のセンサ電極と、前記センサ電極間に形成され、隣接する前記センサ電極間のクロストークを防止し得るように配設された絶縁領域からなるクロストーク防止手段とを含むことを特徴とする
【００２５】
かかる構成によれば、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。
【００２６】
望ましくは、前記センサ電極のそれぞれが、モニターしようとする信号線を、チップ表面に近い配線パターンに引き出している信号配線部の前記信号線に、相対向して容量結合するように配列されていることを特徴とする。
この構成によれば、極めて容易にリアルタイムで実際の信号線の出力をモニタすることができる
また、望ましくは、前記センサ電極は、モニターしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されていることを特徴とする。
【００２７】
かかる構成によれば、センサ電極が、モニターしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。
【００２８】
かかる構成によれば、モニタチップを、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板で構成しているため、小型でかつ信頼性も高いものとなっている。また、この電圧センスアンプは細長形状をなすように構成されているため、センサと配線との静電容量に対して、電圧センスアンプの入力ゲート容量を小さくすることができるため、入力感度を上げることができる。また電圧センスアンプ側の配線を短くすることができるため、周辺からの誘導ノイズによる影響を軽減することができるという効果を奏効する。
【００２９】
さらに、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すように構成したことを特徴とする。
【００３０】
かかる構成によれば、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すようにしているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、信号処理により、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。
【００３１】
また、配線パターンと一対一対応していなくてもよいため、汎用型のモニタチップを構成することができる。
【００３２】
望ましくは、半導体チップ上のモニターしようとする信号線に、相対向するように配置可能に構成され、モニタチップとしての半導体基板表面の所定の領域に形成されたセンサ電極と、前記センサ電極の出力に基き前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を具備したことを特徴とする。
【００３３】
かかる構成によれば、半導体基板上に形成されたプローブであるため、製造が容易で小型化をはかることが可能である。
【００３４】
望ましくは、前記モニタチップは、前記半導体チップとほぼ同一サイズの半導体基板で構成され、前記半導体チップ上のモニターしようとする信号線に、前記センサ電極が相対向して静電結合するように、チップオンチップ接続可能に構成されたことを特徴とする。
【００３５】
かかる構成によれば、チップオンチップ接続可能であるため、配線長を最小限に抑えることができ、高速処理が可能となる。また全体として小型化をはかることができ、取り扱いが容易である。
【００３６】
望ましくは、前記モニタチップは、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板であることを特徴とする。
【００３７】
かかる構成によれば、モニタチップを、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板で構成しているため、小型でかつ信頼性も高いものとなっている。また、この電圧センスアンプは細長形状をなすように構成されているため、センサと配線との宣伝容量に対して、電圧センスアンプの入力ゲート容量を小さくすることができるため、入力感度を上げることができる。また電圧センスアンプ側の配線を短くすることができる溜め、周辺からの誘導ノイズによる影響を軽減することができるという効果を奏効する。
【００３８】
また本発明の半導体装置では、前記半導体基板は、モニターしようとする信号線を、チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成してなる第１の半導体チップと、前記引き出し領域に相対向して静電結合せしめられた形成されたセンサ電極と、前記センサ電極の出力に基き前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を有するモニタチップとしての第２の半導体チップとが結合せしめられたことを特徴とする。
【００３９】
かかる構成によれば、測定を必要とする半導体チップにモニタチップが結合されているため、量産用のＬＳＩ規模を大きくすることなく形成することができる。また、開発時には快適なリアルタイムトレースを行うことができるモニタ機能付き半導体装置を実現することができる。
【００４０】
望ましくは、前記モニタ信号は、前記第２の半導体チップからさらに前記第１のチップに戻され、前記第１のチップから出力されるように構成されていることを特徴とする。
【００４１】
かかる構成によれば、従来の半導体装置の組み立て手法で実現することができる。
【００４２】
望ましくは、前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面側から出力されるように構成されていることを特徴とする。
【００４３】
かかる構成によれば、ＬＳＩにモニタ用の出力端子を形成する必要がなく、ＬＳＩの面積を増大することなく実現することができる。
【００４４】
望ましくは、前記モニタチップは、折り返し可能な程度に薄く形成されていることを特徴とする
【００４５】
かかる構成によれば、モニタチップをまげてワイヤボンディングによって接続することができるため接続の自由度が高く測定の作業性が容易である。
【００４６】
望ましくは、前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面の対向面側から出力されるように構成されていることを特徴とする。
【００４７】
かかる構成によれば、ＬＳＩにモニタ用の出力端子を形成する必要がなく、ＬＳＩの面積を増大することなく実現することができる。加えて、センサ電極形成面の対向面側から電極取り出しを行うため、配線の引き出しが容易となる。
【００４８】
また望ましくは、前記モニタチップは、完全に折り返されていることを特徴とする。
【００４９】
かかる構成によれば、モニタチップを５０μｍ程度まで薄く加工することにより、ＬＳＩ基板が大きい場合にも装着が容易である。またモニタチップをＬＳＩチップに加圧接合する際、表面の多少のうねりは吸収できるため、良好な接合が可能である。ここで曲率は基板の弾性率と厚さとから容易に算出することができる。
【００５０】
本発明では、モニターしようとする信号線を、当該チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成するとともに、前記引き出し領域の信号線に相対向して静電結合せしめられるように誘電体層を介して形成されたセンサ電極とを具備してなる第１の半導体チップと、前記センサ電極に接触する取り出し電極と、前記取り出し電極を介して、前記引き出し領域に相対向して静電結合せしめられた前記センサ電極の出力を、取り出し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を有するモニタチップとしての第２の半導体チップとが結合せしめられたことを特徴とする。
【００５１】
かかる構成によれば、従来の半導体の組み立て手法で実現することができる。
【００５２】
本発明の方法では、使用時に用いる実際の電圧の印加された半導体チップ上のモニターしようとする信号線に、相対向するようにセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするようにしたことを特徴とする。
【００５３】
かかる構成によれば半導体チップの設計に何ら制限を加えることなく、高精度で信頼性の高いモニタを行うことが可能となる。
【００５４】
望ましくは、使用時に用いる実際の電圧の印加された半導体チップ上のモニターしようとする信号線に、相対向するように前記信号線よりも狭ピッチで複数のセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースする第１の検出工程と、前記誘起電圧を信号処理し、最大出力となるセンサ電極を選択する選択工程と、前記選択工程で選択されたセンサ電極のみを駆動し、信号線の電圧変化を、静電誘導による誘起電圧として検出する第２の検出工程とを含み、前記第１の検出工程は、前記第２の検出工程に比べて低周波を用いた検出工程であることを特徴とする。
【００５５】
かかる構成によれば、センサ電極を選択するための工程では、低周波処理を行い、実際のモニタ工程では実際に用いる高周波処理を行うようにすれば、容易に信頼性の高いモニタ出力を得ることが可能となる。
【００５６】
【発明の実施の形態】
本発明の電圧プローブを用いたモニタ装置は、図１３に等価回路を示すように、モニタすべきＬＳＩチップ１００においてバスを構成する信号線１０４と、電圧プローブチップ２００のセンサ電極２０４とが、誘電体膜を介して容量結合されており、信号線１０４のそれぞれを通過する信号変化をモニターするように構成したものである。ここで信号線１０４とセンサ電極２０４との結合容量Ｃ１はゲート入力容量Ｃ２に比べて十分に大きいものとする。
以下、本発明の実施の形態について説明する。
【００５７】
（第１の実施の形態）
図１は、本発明の基本的な構成図を示す。
この電圧プローブは、図１および図２に示すように、システムＬＳＩを構成するＬＳＩチップ１００上のモニターしようとする信号線１０４に、相対向するようにセンサ部２０４が形成され、この信号線の電圧変化を、静電誘導による誘起電圧として検出するように構成された電圧プローブチップ２００を配置してなるものである。
【００５８】
ここでこの電圧プローブチップは、シリコン基板２０１表面に形成された増幅回路などの信号処理回路部２０２と、モニタしようとするＬＳＩチップ１００上の信号線に、相対向するように配列されたセンサ部２０４と、このセンサ部２０４の表面を被覆する膜厚ｔ＝０．５μｍのシリケートガラス層（誘電体層）２０５とで構成されている。このセンサ部２０４は０．６μｍ角の正方形のセンサ部がピッチＬ＝６μｍで配列されている。さらにこのセンサ部２０４の表面を覆うシリケートガラスは、比誘電率４、膜厚０．５μｍのシリケートガラス層２０５で構成されており、表面は平滑となるように研磨が施されている。
【００５９】
この電圧プローブチップは、シリコンウェハを出発材料とする通常の半導体プロセスで形成される。ここではクロストークの防止という観点から、ピッチＬはシリケートガラス層２０５の膜厚ｔよりも十分に大きくなるように設計するのが望ましい。ここでセンサ電極２０４近傍に形成される誘電体膜２０５は厳密にはセンサ電極間に配置される層間絶縁膜２０５ａと、センサ電極上に形成される誘電体膜２０５ｂとで構成されている。製造上は例えばシリケートガラスの塗布など、いずれも同一の膜で形成するのが望ましいが、別の膜で形成してもよい。その場合は、センサ電極間に配置される層間絶縁膜２０５ａとしては、センサ電極上に形成される誘電体膜２０５ｂよりも誘電率の高いものを用いるのが望ましい。これによりクロストークの低減を図ることが可能となる。
例えばアンテナとなるセンサ電極の絶縁物は誘電体とし、隣接電極との間は空気にするなどにより、クロストークは大幅に低減される。
【００６０】
一方、モニタされるＬＳＩチップは、所望の素子領域の形成されたシリコン基板１０１表面に配線層１０２を介して信号線が所定の間隔で配列されて露出するように、スルーホール（図示せず）を介して取り出され、いわゆる再配列配線構造を構成し、モニタ領域１０５を構成している。従って、素子領域上に層間絶縁膜１０３を介してセンサ電極１０４が配列されたモニタ領域が積層されている構造をとっており、基本的には素子面積の増大を招くことはない。またこの表面は、ＣＭＰ（化学的機械研磨）法などによって平坦化されている。
【００６１】
このようにして形成されたＬＳＩチップ１００および、電圧プローブチップ２００を清浄化したのち、ＬＳＩチップ１００のモニタ領域１０５に電圧プローブチップ２００のセンサ電極２０４がのるように位置あわせし、真空吸引しながら加圧し、直接接合により固定する。
【００６２】
この状態で、ＬＳＩチップの外部取り出し端子に使用時に用いる実際の電圧を印加して、駆動する。そしてこの時の誘導電圧を電圧プローブのセンサ電極２０４で検出し、信号処理回路２０２を介して、モニタする。
例えば、信号線１０４に、電圧変化ΔＶがあったとすると、信号処理回路２０２において信号処理がなされ出力電圧ΔＶ‘が現われる。
【００６３】
ここでこの電圧プローブチップ２００は、センサ電極２０４と、このセンサ電極の直下に、入力インピーダンスが極めて高くなるように設計された電圧アンプ回路を含む信号処理回路２０２を集積回路として形成している。
そしてこのＬＳＩチップ１００の信号線（バス信号配線）１０４と、電圧プローブチップ２００のセンサ電極２０４は、物理的に同じ形状でミラーリングしたパターンであり、ＬＳＩチップ１００と電圧プローブチップ２００の素子面同士をフェースツーフェースで対面させて、位置合わせした後、位置ずれが生じないように直接接合で固定している。
【００６４】
この信号線１０４と、センサ電極２０４は、静電結合され、電圧プローブチップ２００に搭載された電圧アンプで増幅されて、そこから測定器までの電送に耐え得るように信号処理回路で信号処理される。
【００６５】
これにより、システムＬＳＩチップ１００にトレースするための回路を搭載することなく、電圧プローブチップに分割して全体を動作させることが出来るので、開発時のみ、二つのチップを接合して用い、量産時にはシステムＬＳＩチップ１００だけで生産することが出来るので、極めて経済的である。
【００６６】
また、非接触で、信号線をモニタすることができるため、基本的には半導体チップ自体はモニタのために設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。
【００６７】
また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。
【００６８】
さらにまた、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高い信号モニタを行うことが可能となる。
【００６９】
また高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。
なお、前記第１の実施の形態では、ＬＳＩチップ表面に同じサイズの電圧プローブチップが搭載される例について説明したが、図３にその変形例を示すようにモニタ領域の一部のみが接合するような形態をとる電圧プローブチップ２２０を用い、この電圧プローブチップを信号処理回路チップ２２１に接続し、この信号処理回路チップ２２１内で信号処理を行うようにしてもよいことは言うまでもない。
【００７０】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、電圧プローブチップのセンサ電極表面に形成された比誘電率４、膜厚０．５μｍのシリケートガラス層２０５ｂを介して、誘導電圧を生起せしめるようにしたが、この例ではＬＳＩチップ１００側表面もシリケートガラス層１０５で被覆したことを特徴とするものである。この例では、図４に示すように、ＬＳＩチップおよび電圧プローブチップのシリケートガラス層１０５、２０５Ｓとこの間の接着層３００とを介して誘導電圧が生起せしめられる。
【００７１】
なおこの電圧プローブチップのセンサ電極は、比誘電率４、膜厚０．２μｍのシリケートガラス層２０５Ｓを具備しており、一方ＬＳＩチップ１００の信号線１０４の表面も比誘電率４、膜厚０．２μｍのシリケートガラス層１０５で被覆されており、これらの間は膜厚０．１μｍとなるように制御された接着樹脂３００で固着されている。
【００７２】
ここではＬＳＩチップ表面もシリケートガラス層で被覆されているため、信号線が露呈している第１の実施の形態の場合に比べ信頼性が向上するが、この接着樹脂３００の膜厚を高精度に制御する必要がある。
【００７３】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
この実施の形態では、図５に示すように、センサ電極２０４に誘起する電圧のクロストークノイズ対策として、センサ電極２０４の間に断面が串状となるように、周辺の電位を接地レベルにおさえるための接地電極２０７を、挿入したことを特徴とするものである。
【００７４】
この構造では接地電極２０７は、対向信号線の間まで伸びており、誘電体層であるシリケートガラス層２０５の先端と同一面となるように形成されている。
このため、高精度に位置合わせをして、接合する必要があり、位置ずれが生じるとショートする危険が高い。このため必要に応じて接地電極２０７は表面に露呈しないようにし、表面が薄いシリケートガラス層で覆われる程度の深さに形成するようにした方が加工が容易である。
他の部分については前記第１の実施の形態と同様に形成する。
【００７５】
かかる構成によれば、前記第１の実施の形態の効果に加えて、クロストークの低減を図ることが可能となる。
なお、システムＬＳＩチップ側には、接地電極を設けていないが、物理的に許諾されるレイアウトが可能な場合には、ＬＳＩチップ側のモニタ領域にも信号線間を接地層で区切ることによりクロストークノイズの更なる低減をはかることが可能となる。
【００７６】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。この例では、図６に示すようにセンサ電極がＬＳＩチップのモニタ領域の信号線に狭ピッチで容量接合するように形成された複数のセンサ電極２１４を具備したことを特徴とする。
すなわち、センサ電極２１４を信号線のパターン数よりも多く設け、複数のセンサ電極群の中から、もっとも静電結合が強力なセンサ電極だけを選択的に使い分けるセレクタ回路を搭載することにより、機械的なアライメントをラフにすることが出来るようにしたものである。
すなわち、わずかな位置ずれが生じても、信号処理回路において、出力信号の大きなもののみを取り出すように調整すればよく、機械的なアライメントとしては、信号線の傾きだけに着目し信号線とセンサ電極とが平行となるように配置すればよいことになる。
また、この電圧プローブチップは、測定すべきＬＳＩチップのモニタ領域の信号線のピッチと必ずしも同一でなくてもよいため、汎用型電圧プローブとしても有効である。
【００７７】
（第５の実施の形態）
次に本発明の第５の実施の形態について説明する。
この実施の形態では、図７に示すように、３本の小センサ電極２２４Ｓからなるセンサ電極ユニット２２４が各信号線に対応して配列されており、各信号線を通過する信号による誘起電圧を３本の小センサ電極２２４Ｓで検出し、ノイズ除去のための信号処理を行うようにしたものである。
すなわち、この例では、誘起する電圧のクロストークを抑える為、３本の小センサ電極２２４Ｓを用いることにより中央のみならず、両隣の信号レベルもトレースした上で、演算処理により、ノイズを軽減する。
【００７８】
例えば図７に示すように第１乃至第４の信号配線が存在したとし、第２の信号配線上のモニタ信号線１０４Ａ乃至１０４Ｃのうち、第２のモニタ信号線１０３Ａ上のセンサ電極ユニット２２４による検出信号を得る場合、３本の各小センサ電極２２４Sの出力は隣接するモニタ信号線１０４Bおよび１０４Cの信号をも読み取ることになる。そこでこの例では隣接する信号線の出力に起因するセンサ信号を３個の小センサ電極を用いてセンスするようにしたものである。
まず、相互の電極距離を求め、相応する減衰量を決めた後、両隣のセンサ電極からの信号の逆相を加算している。演算のアルゴリズムは、隣り合う電極の信号に距離を考慮したゲインを乗じて、元の信号に減算しノイズの相殺をはかるようにしている。
【００７９】
（第６の実施の形態）
次に本発明の第６の実施の形態について説明する。
この実施の形態では電圧プローブチップについて説明する。図８（ａ）および（ｂ）は、センサ電極を備えた電圧プローブチップ２００の詳細構造であり、センサ電極線の直下に、ゲート長Ｌの長いゲートが構築され、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器が形成されている。また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
【００８０】
ここでセンサ電極２０４の長さは、ゲート容量に比べ、図２に示したようなモニタすべきＬＳＩチップ１００のバス信号線１０４とセンサ電極線の静電結合容量が１０倍以上大きくなるように設計されている。
【００８１】
センサ電極の長さは、静電結合時の距離すなわち信号線とセンサ電極との間の誘電体層の厚さを小さくすることによって低減可能であるが、これは製造の限界にも関係する重要な課題である。
【００８２】
ここで信号処理回路２０２はシリコン基板２０１表面に形成されたソース・ドレイン領域２２０、２２１と、このソース・ドレイン領域２２０、２２１間にゲート絶縁膜２２５を介して形成されたゲート電極２２６とからなる増幅用のトランジスタがアレイ状に配列されてなり、このゲート電極２２６がそれぞれ対応するセンサ電極と層間絶縁膜としてのシリケートガラス膜２０５に形成されたコンタクトを介して形成されている。尚ここで図８（ｂ）ではセンサ電極表面を覆う誘電体膜としてのシリケートガラス膜は省略した。
【００８３】
なお、本発明の実施の形態の変形例として、システムＬＳＩチップと電圧プローブチップとの間は電気的なコンタクトをとり、システムＬＳＩチップ内部に、静電結合部分を設けるようにしたものも有効である。
【００８４】
かかる構成によれば、システムＬＳＩチップと電圧プローブチップとの間のコンタクトをとることができれば、システムＬＳＩチップ内部に、誘電体膜を形成しこの誘電体膜を介して静電結合を行なうようにすればよいため、誘電体膜の膜厚は均一となるようにコントロールすることができ、高精度の信号モニタを行なうことが可能となる。
【００８５】
（第７の実施の形態）
次に、本発明の第７の実施の形態について説明する。
図９は、信号取り出し部の構造例について示すもので、この例では、シリコン基板２０１に集積回路を形成してなるチップ２００のセンサ電極２０４と増幅回路を含む信号処理回路２０２からの信号を電極パッド１５上に形成されたバンプ１０を介してシステムＬＳＩチップ１００のパッド１２に接続し、さらにシステムＬＳＩチップ１００の端部に形成されたボンディングパッド１３を介してボンディングワイヤ１４に取り出すようにしたものである。ここでは検出された信号は、システムＬＳＩチップ１００からボンディングパッド１３，ワイヤー１４を介して、測定器（図示せず）に出力される。
【００８６】
（第８の実施の形態）
次に、本発明の第８の実施の形態について説明する。
図１０は、本発明の第８の実施の形態であり、センサ電極を搭載している電圧プローブチップ２００の素子面から、パッド１５を経由して、ＴＡＢケーブル（Tape automated bonding Cable）１６にバンプ接続し、測定器に出力される。
【００８７】
（第９の実施の形態）
次に、本発明の第９の実施の形態について説明する。
図１１は、第９の実施例であり、センサ電極を搭載している電圧プローブチップ２００の素子面とは反対側の面に、スルーホール１７などを介して信号を取り出し、ボンディングパッド１５を経由して、ＴＡＢケーブル１６にバンプ接続することにより測定器に接続している。
【００８８】
（第１０の実施の形態）
次に、本発明の第１０の実施の形態について説明する。この例では、図１２に示すように、システムＬＳＩチップ１００と電圧プローブチップ２００との間は電気的なコンタクトをとり、電圧プローブチップ２００内部に、静電結合部分を設けるようにしたものである。
【００８９】
すなわち、前記第１の実施の形態で説明した基本構成に、補助電極２０８を挟んだ構造であり、補助電極２０８は、電圧プローブチップ２００のセンサ電極２０４上に誘電体膜２０９を介して、センサ電極２０４とは静電結合し、かつ電気的に絶縁されている。信号線１０４は、この補助電極２０８に電気的に接続されている。この接触する配線パターン部分は、ニッケル・金メッキが施されており、接触安定化を図っている。
【００９０】
なお、この実施例では、補助電極２０８をセンサ電極を搭載しているチップ２００に実装しているが、前述したようなシステムＬＳＩ側に補助電極を実装した方が、システムＬＳＩのバスに対する負荷容量が少ないために、高速デバイスの場合には、好ましい。反面、システムＬＳＩの製造プロセスが複雑になるためで、コスト的にはデメリットになる。従って、製造の容易さとコストを考慮するとこの実施の形態の例がより好ましい。
【００９１】
（第１１の実施の形態）
次に、本発明の第１１の実施の形態について説明する。この例では、図１３に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、マトリックス状になるように配列したことを特徴とするものである。
また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、機能ブロックをアレイ上に配置する場合の観測に適している。
【００９２】
（第１２の実施の形態）
次に、本発明の第１２の実施の形態について説明する。この例では、図１４に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、扇状になるように配列したことを特徴とするものである。
【００９３】
また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、等長配線を施して機能ブロックを配置する必要がある程度に高速の回路に適している。
【００９４】
（第１３の実施の形態）
次に、本発明の第１３の実施の形態について説明する。
図１５は、第１３の実施例であり、センサ電極を搭載している電圧プローブチップ２００を５０μｍ程度まで薄く加工し、基板をまげて接続できるようにしたものである。他の部分については前記第１２の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を引き出し電極の厚さ以上に曲げることができるようにすれば、接続が容易で、使用場所を選ばず、自由度が高いという効果を奏効する。
【００９５】
またセンサ電極を搭載している電圧プローブチップを加圧接合する際、測定すべき基板側の表面の多少のうねりは吸収できるため、良好な接合を行うことが可能となる。この例でも基板を薄くしたのみで前記第８および第９の実施の形態の電圧プローブチップと同様である。
【００９６】
（第１４の実施の形態）
次に、本発明の第１４の実施の形態について説明する。
図１６は、第１４の実施例であり、センサ電極を搭載している電圧プローブチップ２００を、５０μｍ程度まで薄く加工し、基板を折り返すことができる程度に接続できるようにしたものである。他の部分については前記第９の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を折り返すことができる程度に曲げることができるようにすれば、ワイヤボンディングにより接続することが可能となりさらに、自由度が向上するという効果を奏効する。
【００９７】
【発明の効果】
開発用のＬＳＩと、量産用のＬＳＩを一つにまとめたもので、開発時には、トレース専用のＬＳＩと組み合わせて用いることにより、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが出来る電圧プローブを提供することができるものである。
【００９８】
また、本発明の方法によれば、容易にかつ作業性よく信号をモニタすることのできる半導体装置の検査方法を提供することができるものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す基本的な構成図である。
【図２】 本発明の第１の実施の形態を示す断面構成図である。
【図３】 本発明の第１の実施の形態の変形例を示す基本的な構成図である。
【図４】 本発明の第２の実施の形態を示す基本的な構成図である。
【図５】 本発明の第３の実施の形態を示す断面構成図である。
【図６】 本発明の第４の実施の形態を示す断面構成図である。
【図７】 本発明の第５の実施の形態を示す断面構成図である。
【図８】 本発明の第６の実施の形態を示す拡大断面図および上面説明図である。
【図９】 本発明の第７の実施の形態を示す断面構成図である。
【図１０】 本発明の第８の実施の形態を示す断面構成図である。
【図１１】 本発明の第９の実施の形態を示す断面構成図である。
【図１２】 本発明の第１０の実施の形態を示す断面構成図である。
【図１３】 本発明の第１１の実施の形態を示す断面構成図である。
【図１４】 本発明の第１２の実施の形態を示す断面構成図である。
【図１５】 本発明の第１３の実施の形態を示す断面構成図である。
【図１６】 本発明の第１４の実施の形態を示す断面構成図である。
【図１７】 従来例の信号モニタ方法を示す等価回路図である。
【符号の説明】
１００ システムＬＳＩチップ
２００ 電圧プローブチップ
１０４ 信号線
２０４ センサ電極（センサ部）
１０ バンプ
１２，１３，１５ パッド
１４、１６ ボンディングワイヤ
Claims (23)
- モニターしようとする信号線を、チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成してなる第１の半導体チップと、
使用時に用いる実際の電圧が印加された前記第 1 の半導体チップ上のモニターしようとする信号線に、相対向して配置可能に構成されたセンサ部を備えた電圧プローブを具備したモニタチップとしての第２の半導体チップとを備え、
前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするように構成されたモニタ機能付き半導体装置。 - 前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出された配線パターンに、容量結合するように配設されていることを特徴とする請求項１に記載のモニタ機能付き半導体装置。
- 前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出されて配列された複数の配線パターンのそれぞれに相対向して配設され、容量結合するように配設された複数のセンサ電極を具備したことを特徴とする請求項１に記載のモニタ機能付き半導体装置。
- さらに、前記複数のセンサ部はクロストーク防止手段を具備したことを特徴とする請求項３に記載のモニタ機能付き半導体装置。
- 前記センサ部は、半導体基板表面に形成され、前記第１の半導体チップ上のモニターしようとする信号線の配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むことを特徴とする請求項１乃至４のいずれかに記載のモニタ機能付き半導体装置。
- 前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜であることを特徴とする請求項５に記載のモニタ機能付き半導体装置。
- 前記誘電体層は、測定しようとする前記配線パターン表面に形成された誘電体膜であることを特徴とする請求項５に記載のモニタ機能付き半導体装置。
- 前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜であることを特徴とする請求項５に記載のモニタ機能付き半導体装置。
- 前記センサ部は、半導体基板表面に形成され、前記配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成された複数のセンサ電極と、前記センサ電極間に形成され、隣接する前記センサ電極間のクロストークを防止し得るように配設された絶縁領域からなるクロストーク防止手段とを含むことを特徴とする請求項３に記載のモニタ機能付き半導体装置。
- 前記センサ電極のそれぞれが、モニターしようとする信号線を、チップ表面に近い配線パターンに引き出している信号配線部の前記信号線に、相対向して静電結合するように配列されていることを特徴とする請求項２に記載のモニタ機能付き半導体装置。
- 前記センサ電極は、モニターしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されていることを特徴とする請求項２に記載のモニタ機能付き半導体装置。
- さらに、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、
前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すように構成したことを特徴とする請求項１１に記載のモニタ機能付き半導体装置。 - 前記センサ部は、前記第 1 の半導体チップ上のモニターしようとする信号線に、相対向するように配置可能に構成され、モニタチップとしての半導体基板表面の所定の領域に形成されたセンサ電極と、前記センサ電極の出力に基く前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路を備えたことを特徴とする請求項１乃至１２のいずれかに記載のモニタ機能付き半導体装置。
- 前記モニタチップは、前記第１の半導体チップ上のモニターしようとする信号線に、前記センサ電極が相対向して静電結合するように、チップオンチップ接続可能に構成されたことを特徴とする請求項１３に記載のモニタ機能付き半導体装置。
- 前記モニタチップは、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板であることを特徴とする請求項１４に記載のモニタ機能付き半導体装置。
- 前記モニタ信号は、前記第２の半導体チップからさらに前記第１のチップに戻され、前記第１のチップから出力されるように構成されていることを特徴とする請求項１に記載のモニタ機能付き半導体装置。
- 前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面側から出力されるように構成されていることを特徴とする請求項１に記載のモニタ機能付き半導体装置。
- 前記モニタチップは、折り返し可能な程度に薄く形成されていることを特徴とする請求項１３乃至１７のいずれかに記載のモニタ機能付き半導体装置。
- 前記モニタ信号は、前記第２の半導体チップのセンサ電極形成面の対向面側から出力されるように構成されていることを特徴とする請求項１８に記載のモニタ機能付き半導体装置。
- 前記モニタチップは、完全に折り返されていることを特徴とする請求項１９に記載のモニタ機能付き半導体装置。
- モニターしようとする信号線を、当該チップ外表面からの最近接導体層となるように、引き出した引き出し領域を形成するとともに、前記引き出し領域の信号線に相対向して静電結合せしめられるように誘電体層を介して形成されたセンサ電極とを具備してなる第１の半導体チップと、
前記センサ電極に接触する取り出し電極と、前記取り出し電極を介して、前記引き出し領域に相対向して静電結合せしめられた前記センサ電極の出力を、取り出し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を有するモニタチップとしての第２の半導体チップとが結合せしめられたことを特徴とするモニタ機能付き半導体装置。 - 使用時に用いる実際の電圧が印加された半導体チップ上のモニターしようとする信号線に、相対向するようにセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするようにしたことを特徴とする半導体チップのモニタ方法。
- 使用時に用いる実際の電圧が印加された半導体チップ上のモニターしようとする信号線に、相対向するように前記信号線よりも狭ピッチで複数のセンサ電極を配置し、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースする第１の検出工程と、
前記誘起電圧を信号処理し、最大出力となるセンサ電極を選択する選択工程と、
前記選択工程で選択されたセンサ電極のみを通電して駆動し、信号線の電圧変化を、静電誘導による誘起電圧として検出する第２の検出工程とを含み、
前記第１の検出工程は、前記第２の検出工程に比べて低周波を用いた検出工程であることを特徴とする請求項２２に記載の半導体チップのモニタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157637A JP3793945B2 (ja) | 2002-05-30 | 2002-05-30 | 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157637A JP3793945B2 (ja) | 2002-05-30 | 2002-05-30 | 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005225624A Division JP4417304B2 (ja) | 2005-08-03 | 2005-08-03 | 電圧プローブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003344448A JP2003344448A (ja) | 2003-12-03 |
| JP3793945B2 true JP3793945B2 (ja) | 2006-07-05 |
Family
ID=29773408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157637A Expired - Fee Related JP3793945B2 (ja) | 2002-05-30 | 2002-05-30 | 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3793945B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536890B2 (en) | 2008-02-05 | 2013-09-17 | Nec Corporation | Semiconductor inspecting device and semiconductor inspecting method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258416A (zh) | 2005-09-07 | 2008-09-03 | 日本电气株式会社 | 半导体器件测试装置以及供电单元 |
| JP4492544B2 (ja) * | 2006-01-17 | 2010-06-30 | ブラザー工業株式会社 | 回路基板の製造方法 |
| JP4995495B2 (ja) * | 2006-06-16 | 2012-08-08 | セイコーインスツル株式会社 | 半導体装置 |
| KR100796172B1 (ko) | 2006-07-20 | 2008-01-21 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브 구조 |
| WO2009151118A1 (ja) * | 2008-06-12 | 2009-12-17 | 日本電気株式会社 | 半導体検査装置および半導体検査方法 |
| JP2010160142A (ja) | 2008-12-09 | 2010-07-22 | Renesas Electronics Corp | 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置 |
| JP6611251B2 (ja) * | 2016-03-22 | 2019-11-27 | ヤマハファインテック株式会社 | 検査治具、検査装置及び検査方法 |
| JP6615680B2 (ja) | 2016-04-08 | 2019-12-04 | 株式会社日本マイクロニクス | プローブカード |
| US10600697B2 (en) * | 2016-12-16 | 2020-03-24 | Tesoro Scientific, Inc. | Light emitting diode (LED) test apparatus and method of manufacture |
| CN111929571B (zh) * | 2020-10-19 | 2022-11-04 | 深圳市Tcl高新技术开发有限公司 | Led芯片测试治具、测试方法及测试*** |
-
2002
- 2002-05-30 JP JP2002157637A patent/JP3793945B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536890B2 (en) | 2008-02-05 | 2013-09-17 | Nec Corporation | Semiconductor inspecting device and semiconductor inspecting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003344448A (ja) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793945B2 (ja) | 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置 | |
| KR101393682B1 (ko) | 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치 | |
| US7938014B2 (en) | Sealed capacitive sensor | |
| US8156804B2 (en) | Capacitive semiconductor sensor | |
| US20080036453A1 (en) | Vehicle having a sensor with capacitor on chip | |
| US7194923B2 (en) | Strain detector and pressure sensor | |
| NO316796B1 (no) | Sensormodul for maling av strukturer i en overflate, saerlig en fingeroverflate | |
| EP1219941B1 (en) | Pressure sensor having semiconductor sensor chip | |
| JP2002039796A (ja) | 相対変位検出ユニット及び相対変位検出装置 | |
| US20230314485A1 (en) | Current sensor | |
| US11428661B2 (en) | Method for producing a moisture sensor at the wafer level and moisture sensor | |
| JP4417304B2 (ja) | 電圧プローブ | |
| US20100167430A1 (en) | Apparatus and method for testing a transducer and/or electronic circuitry associated with a transducer | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| JP3938202B1 (ja) | センサパッケージの製造方法 | |
| KR100285404B1 (ko) | 반도체 장치 | |
| JP4706634B2 (ja) | 半導体センサおよびその製造方法 | |
| JP4157414B2 (ja) | 静電容量型外力検出装置 | |
| TWI334490B (en) | Test board | |
| KR102560070B1 (ko) | 용량 센서 및 용량 센서의 제조 방법 | |
| JPH0992846A (ja) | 集積化圧力センサ | |
| JP3873438B2 (ja) | 半導体装置 | |
| JP4428222B2 (ja) | 半導体物理量センサ装置 | |
| WO2004106943A1 (en) | Accelerometer system | |
| JPS62188244A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050824 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |