CN101076883A - 制造互连元件的结构和方法，包括互连元件的多层线路板 - Google Patents

制造互连元件的结构和方法，包括互连元件的多层线路板 Download PDF

Info

Publication number
CN101076883A
CN101076883A CNA2005800388158A CN200580038815A CN101076883A CN 101076883 A CN101076883 A CN 101076883A CN A2005800388158 A CNA2005800388158 A CN A2005800388158A CN 200580038815 A CN200580038815 A CN 200580038815A CN 101076883 A CN101076883 A CN 101076883A
Authority
CN
China
Prior art keywords
interconnection
layer
metal
interconnection element
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800388158A
Other languages
English (en)
Other versions
CN101076883B (zh
Inventor
远藤仁誉
益田宪仁
岛田智和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tessera Inc
Original Assignee
Tessera Interconnect Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Interconnect Materials Inc filed Critical Tessera Interconnect Materials Inc
Publication of CN101076883A publication Critical patent/CN101076883A/zh
Application granted granted Critical
Publication of CN101076883B publication Critical patent/CN101076883B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一种互连元件(2)，该元件包括具有第一主表面和远离第一主表面的第二主表面的介电元件(4)以及多个从所述第一主表面向内延伸的凹进。多根金属迹线(6)、(6a)包埋在所述多个凹进中，该金属迹线具有与所述第一主表面基本上共平面的外表面以及远离外表面的内表面。多个柱形体(8)从多个金属迹线(6)，(6a)的内表面伸出通过介电元件(4)，多个柱形体的顶部在第二主表面上露出。还提供了包括多个这种互连元件(2)的多层线路板(12)，以及制造这种互连元件和多层线路板的多种方法。

Description

制造互连元件的结构和方法，包括互连元件的多层线路板
相关申请的交叉参考
本申请是基于2004年10月1日提交的日本专利申请第2004-289722号，并要求享有该日本专利申请的优先权，该申请的全文参考结合于本文。
发明背景
本发明具体涉及用于微电子例如在如集成电路(“ICS”或“芯片”)的微电子单元包封中的互连结构，以及其它互连结构，如包括线路板的印刷电路板。
在某些多层线路板中，使用如环氧树脂的可热固化的树脂作为各布线层(wire level)内的绝缘体。进行固化反应后使互连件形成布线图案，同时将固化的基板牢固地保持在夹具中。按照这种方式，互连件不会因为将各布线层与绝缘体在一个多层板中相连而发生扭曲或碎裂。
不幸的是，当多层线路板的布线层用热塑性材料进行绝缘时，目前可采用的方法得到的结果不能令人满意。每一层的热塑性绝缘体在接近该热塑性树脂熔点的温度进行连接。这会使这种多层线路板中的金属互连件发生扭曲，与相邻互连件短路，碎裂等。
这种线路板中，因为金属互连层凸出在各中间绝缘层表面上，因此倾向于在构成多层线路板的线路板层的表面产生凹进和凸起。将多个这种线路板层连接在一起制造多层线路板时，层数量越多，多层线路板表面上的凹进和凸起越大。假设如此，作为线路板，互连图案开始变形，可能发生相邻互连的短路，互连可能断裂等，产生重大缺陷。此外，安装在这种多层线路板如半导体集成电路、大规模集成电路等的电子元件特别具有许多小的终端。因此，非常需要保持在互连元件或多层线路板上的各组金属互连件的平面度(planarity)。某些情况下，与安装了如芯片的电子元件的互连元件表面的平面度较大的偏差会妨碍高可靠性安装。
因此，在多层线路板表面上过多的凹进和凸起所引起的问题不容忽视，因此必须消除这种问题。
其次，假设上述的常规技术，制造单一的多层线路板可能需要层化工艺，该工艺中，一个线路板与另一个线路板相连，另一个线路板然后再与采用现有的连接工艺产生的层化单元相连。该工艺重复多次，导致多个用于多层线路板的制造步骤，使得很难降低制造成本。
发明概述
根据本发明一个方面，提供互连元件，该互连元件包括：具有第一主表面和远离所述第一主表面的第二主表面的介电元件，和多个从所述第一主表面向内延伸的凹进。多根金属迹线嵌入在所述多个凹进中，金属迹线的外表面基本上与所述第一主表面共平面，其内表面远离外表面。多个柱形体从所述多根金属迹线的内表面延伸经过所述介电元件，所述多个柱形体的顶面在第二主表面上露出。
根据本发明的一个或多个优选方面，互连元件还可以包括：与多根金属迹线的外表面接触的连接金属层(bonding metal layer)。
根据本发明的一个或多个优选方面，互连元件的多个柱形体各自的结构是，其外表面积大于各互连柱从其伸出的多根金属迹线之一的外表面的表面积。
根据本发明的一个或多个优选方面，介电元件包括热塑性材料。
根据本发明的一个或多个优选方面，多根金属迹线包含铜，多个柱形体包含铜。
根据本发明的一个或多个优选方面，多个柱形体伸出到第二主表面以外。
根据本发明的一个或多个优选方面，各柱形体包括一基本结构，该基本结构包括从多根金属迹线延伸的第一金属，各柱形体还包括在顶部覆盖第一金属的连接金属(bond metal)。
根据本发明的一个或多个优选方面，第一金属具有第一熔点，连接金属具有第二熔点，且第二熔点低于第一熔点。
根据本发明的一个方面，多层互连元件包括：多个这种互连元件，其中，多个互连元件的第一个互连元件的多个柱形体与多个互连元件的第二个互连元件的多根金属迹线的外表面相连。
根据本发明的一个或多个优选方面，连接金属设置在多个互连元件的第一互连元件的多个柱形体与多个互连元件的第二互连元件的多根金属迹线之间。
根据本发明的一个或多个优选方面，多根金属迹线包括第一金属，多个柱形体包括第二金属，互连元件还包括第三金属，该第三金属设置在多个柱形体和多根金属迹线的每一个之间，第三金属所具有的组成使其不会受到能侵蚀第二金属的蚀刻剂的侵蚀。根据本发明的特定方面，第一金属和第二金属是相同的金属。或者，第一金属和第二金属是不同的金属。
根据本发明的多个方面，提供了制造互连元件的方法，该方法中，通过位于载体层上的掩模层在载体层上选择性沉积连接金属层，并通过该掩模层在所述连接金属层上镀敷第二金属层，之后除去该掩模层，在包括多根金属迹线的金属层上制造第二掩模层，由此制造包括多根金属迹线的金属层。按照这种方法，通过将金属镀敷在第二掩模层的开口部分中来形成多个柱形体，通过制造中间层绝缘层，以及在该中间层的接触柱的露出表面上制造用于提高连通性的低熔点金属层以提供介电元件。
根据本发明的另一个方面，提供制造互连元件的方法，该方法包括制造位于载体层上的金属层，该金属层包括多根金属迹线。提供介电元件位于金属层和载体层上，使多根金属迹线的外表面和介电元件的第一主表面与载体层相邻，多根金属迹线的内表面设置在介电元件中远离外表面的凹进内，介电元件具有远离第一主表面的第二主表面。多个金属柱形体从多根金属迹线的内表面伸出至少至介电元件的第二主表面。该方法还包括除去载体层，露出介电元件的第一主表面和多根金属迹线的外表面。
根据本发明的一个或多个具体方面，多根金属迹线的外表面与介电元件的第一主表面基本上共平面。
根据本发明的一个或多个具体方面，载体层包含金属，多根金属迹线如下形成：在光刻胶层中形成布线图案开口，并在这些开口中镀敷多根金属迹线。
根据本发明的一个或多个具体方面，在开口内镀敷多根金属迹线之前在载体层上提供抗蚀刻剂层，使得在除去载体层的步骤时抗蚀刻剂层能保护多根金属迹线免于受到侵蚀。
根据本发明的一个或多个具体方面，提供多个金属柱形体的步骤包括对位于多根金属迹线内表面上的金属层进行蚀刻，提供介电元件的步骤包括在提供从多根金属迹线的内表面伸出的多个金属柱形体之后形成介电元件。
根据本发明的一个或多个具体方面，提供制造多层互连元件的方法，该方法包括上述制造互连元件的方法。在这种方法中，多个互连元件的第一个互连元件的多个柱形体同时与多个互连元件的第二个互连元件的多根金属迹线的外表面相连。此外，第一个互连元件的介电元件的第一主表面同时与第二个互连元件的介电元件的第二主表面相连。
根据本发明的一个或多个具体方面，同时连接的步骤还将多个互连元件的第二个互连元件的多个柱形体与多个互连元件的第三个互连元件的多根金属迹线的外表面相连。
根据本发明的一个或多个具体方面，同时连接的步骤包括同时融合位于多个互连元件的第一个互连元件的多个柱形体与多个互连元件的第二个互连元件的多根金属迹线之间的连接金属以及融合位于多个互连元件的第二个互连元件的多个柱形体与多个互连元件的第三个互连元件的多根金属迹线之间的连接金属。
根据本发明的特定方面，提供制造多层线路板的方法，该方法中，在中间层绝缘层的一个主表面上制造具有金属构成的埋置状态的多个互连层的多个线路板，使互连层的主表面与中间层绝缘层的所述主表面共平面；在多个互连层的另一个主表面上的至少一部分互连层上用金属制造中间层接触柱，以穿过中间层绝缘层，到达中间层绝缘层的另一个主表面并在该主表面上露出；并在中间层接触柱的露出表面上制造低熔点金属层以改善连通性。将多个制成的线路板以堆叠形式相连，使相邻线路板的中间层绝缘层通过改善连通性的低熔点金属层融合并整合在一起，一个线路板的互连层与另一个线路板的中间层接触柱连接，或者一个线路板的中间层接触柱层与另一个线路板的中间层接触柱连接，连接时，通过改善连通性的低熔点金属层进行，当制成的多个线路板处于一个线路板的互连层与另一个线路板的中间层接触柱接触或者一个线路板的中间层接触柱与另一个线路板的中间层接触柱接触的对齐状态时，通过经由中间层接触柱施加热量和压力来进行。
附图简述
图1(A)至(C)所示是本发明一个实施方式的截面图，其中图1(A)是示出多个线路板层或面连接之前的状态(在此情况，8个线路板)的截面图，图1(B)是示出连接多个线路板层或面后制成的多层线路板的截面图，图1(c)是示出多层线路板的单一互连元件或线路板层的截面图。
图2(A)至(L)所示是制造图1(C)所示互连元件或线路板层的方法的一个例子的截面图，其中，图2(L)是该制造方法的另一个例子的截面图。
图3(A)至(C)所示是制造图1所示互连元件或线路板层的方法的另一个例子的截面图。
图4(A)至(D)所示是制造图1所示互连元件或线路板层的方法的又一个例子的截面图。
图5(A)和(B)是示出图1(C)所示实施方式的一个变体的截面图，其中提供螺杆突出(stud bump)或焊料突出(solder bump)作为柱形体或中间层接触柱。
图6(A)至(H)是示出制造本发明的互连元件或线路板层的另一种方法的截面图。
图7(A)和(B)所示是说明在通过蚀刻除去由铜制成的载体层之前保护连接金属层的方法的截面图。
图8(A)至(C)所示是根据另一个实施方式的制造方法的截面图，该制造方法中，互连元件具有无边(landless)结构。
图9(A)至(D)所示是根据另一个实施方式的制造方法的截面图，该制造方法中，互连元件具有形成在互连层6、6a中的迹线外表面上的连接金属。
图10(A)至(D)所示是制造本发明的互连元件或线路板层的一种方法的另一个实施方式的截面图。
图11(A)至(F)所示是制造本发明的互连元件或线路板层的一种方法的另一个实施方式的截面图。
发明详述
根据本发明的一些实施方式，提供了多层线路板，其中，内层的图案不会发生扭曲，不会与相连互连件发生短路，并且即使有较高数量的层时也不会发生断裂。在这些实施方式中，在多层线路板中的各互连元件的表面都有基本为平面的主表面。这样，互连特征物不会以影响电子元件安装的方式凸出。可以在构成多层线路板的各线路板之间提高电器连接的可靠性。此外，有可能简化制造这种互连元件所需的制造工艺。
根据本发明一个实施方式的互连元件示于图1C，该互连元件中，介电层4优选包含热塑性树脂，合适的树脂的具体例子有，例如，PEEK(聚醚醚酮)树脂、PES树脂、PPS(聚苯硫)树脂、PEN(聚萘二甲酸乙二酯)树脂、PEEK-PES树脂聚合物掺混物和液晶聚合物。介电层的厚度优选数十至数百微米。
包含金属迹线的金属布线层用作互连层6，多个柱形体从该布线层延伸，柱形体用作与其它微电子元件如电路板、芯片、包封元件等接触的接触柱8。柱形体可以用作多层线路板中将一个互连元件与另一个互连元件相连的中间层接触柱8。柱形体最优选包含铜或者基本上由铜组成。所述柱形体优选包含高纯度铜。互连层厚度优选为10微米至数十微米，柱形体从互连层伸出的长度或高度优选为例如数十微米至约150微米，但可以或更短或更长。连接金属层优选是低熔点金属层，用来提高连通性，该连接金属层位于柱形体表面，如其顶部露出中间层绝缘层的第二主表面的中间层接触柱8的表面。连接金属层的熔点优选为150-350℃，厚度为2-10微米。具有诸如锡、锌、锂、铋、铅、锑、银、铜、金、铝等的组分的低熔点合金是合适的，并被优选用作连接金属层10。
在一个具体实施方式中，芯片通过互连元件相连或接触。这种互连元件还可以在与芯片相反的一面上与电路板、第二芯片，或者封装芯片的封装元件接触。在另一个实施方式中，互连元件2可以和经封装芯片接触，并在中等压力下保持与经封装芯片的导电连接，这种情况下，由于在互连元件和经封装芯片之间的压力，介电层4可能发生某些挠曲。
在制造多层线路板的实施方式中，合适的加热温度例如为150-350℃，压力优选为20-100kg/cm2。此外，优选在互连元件的正面和背面都提供连接金属，尤其是要在互连元件上安装电子元件(如具有大量微小节距的终端的集成电路(IC或芯片))时。金最适合用作连接金属层10。
图1(A)至(C)示出本发明的第一实施方式，其中图1(A)示出连接多个互连元件之前的状态，特别是线路板层将以叠加排列方式(此例子中为八个线路板)连接在一起之前的状态的截面图；图1(B)所示是将线路板连接之后形成的多层线路板的截面图；图1(C)是单一互连元件或线路板的截面图，该单一互连元件或线路板可以与其它这种线路板层相连形成多层线路板。
首先，互连元件2或线路板层可参照图1(C)进行说明。介电层如中间层绝缘层4包括例如热塑性树脂，所述热塑性树脂由例如以下树脂构成：PEEK树脂、PES树脂、PPS树脂、PEN树脂、PEEK-PES树脂聚合物掺混物，或液晶聚合物。标号6和6a是包埋在上述中间层绝缘层4的第一主表面(如外表面)的凹进内的一个或多个互连层的金属迹线。互连层6和6a的外表面与上述中间层绝缘层4的外表面即第一主表面共平面。互连层6是具有柱形体如下述中间层接触柱(8)的互连层，接触柱从互连层伸出通过介电层4至第二主表面之外。互连层6a是没有从其表面伸出通过介电层4的柱形体或接触柱(8)的互连层。这些互连层6和6a是由例如铜构成，厚度约为10微米至几十微米。
柱形体8如中间层接触柱设置在中间层绝缘层4内，以从互连层6的内侧(覆盖有介电层)自表面伸出，以使柱形体露出介电层4的第二主表面。在特定的实施方式中，柱形体露出的表面可以与中间层绝缘层4的第二主表面共平面，柱形体和互连层6都主要包含铜。
连接金属层10优选是低熔点金属层，以提高连通性，该连接金属层作为位于从上述介电层4的第二主表面上露出的上述中间层接触柱8表面上的层。连接金属层10的熔点优选例如为150-350℃，其厚度为2-10微米。对这种连接金属，优选的具有以下组分的低熔点材料或合金：锡、锌、锂、铋、铅、锑、银、铜、金、铝等。
接下来，参照图1(A)和(B)，说明由多个线路板2制造多层线路板的方法。
制造多个图1(C)所示的线路板层2(此例子中有八个线路板2)，并将这些线路板如图1(A)所示对齐和叠加。应注意到相邻线路板2和2之间示出的间隙，以此说明线路板2只是对齐和叠加的状态。
注意到，八个线路板2，2，...，上部的四个线路板-2，2，2，2定向为使互连层6和6a面向上，而在中间层绝缘层4背侧的表面上露出中间层接触柱8的表面(具有低熔点金属层10用于提高在所述露出表面上形成的连通性)向下。下部的四个线路板2，2，2，2按与下述表面相反的方向进行定向，在向上的表面上露出中间层接触柱8，互连层6和6a的外表面向下。单虚线示出中间高度，高于该线一侧定义为A，而低于该线侧定义为(B)。
这样，A和B的取向是不同的，能够使电子元件如IC安装在多层线路板12的两侧的互连层6，6a的向外的主表面上。
结果，在A和B的界面上，线路板2和2的中间层接触柱8和8通过各线路板2上的连接金属层或低熔点金属层10和10相互连通。此外，虽然在A侧和B侧具有相同数量的线路板2，但这种情况并不是必需的。各种构形都是可能的，如在A侧有单块线路板2，而其余线路板2都在B侧的情况，或者相反，在B侧有单块线路板2，而其余线路板2都在A侧等。
然而，多个图1(C)所示的线路板2可以堆叠并层合在双面线路板(未示出)上，这种线路板在其两个表面都有互连层6和6a。但是，在这种情况，必需制造如图1(C)所示的线路板2，这种线路板只在其一侧具有互连层6和6a，还必需制造在其两个表面上具有不同结构互连层6和6a的线路板。从制造效率的前景考虑，优选由只有图1所示的相同结构的线路板2来构造多层线路板。
如图1(A)所示，对处于对齐和叠加状态的线路板2施加热量和压力，将一个线路板的互连层6与另一个线路板上的中间层接触柱8通过上述连接金属层如低熔点金属层10相连。此外，柱形体或者中间层接触柱8和8通过该连接金属层10相互连接。同时，施加的热量和压力还能将相连的线路板2和2的中间层绝缘层4和4融合并整合在一起。加热温度例如150-350℃，根据树脂的类型选择适当的温度。施加的压力应为例如20-100kg/cm2。
这样的话，相邻线路板2和2的树脂层叠并整合在一起，形成有八个层的多层线路板12，其中多个线路板2，2，...(在此例子使为八个线路板2)如图1(B)所示层叠。
在构成图1(B)所示的多层线路板12的各线路板2中，在中间层绝缘层4正面表面的互连层6和6a的位置应使金属互连层6和6a的外表面与中间层绝缘层4的主表面即正面共平面(即，这些表面位于同一平面)。此外，中间层绝缘层4的另一个主表面(背面)露出的柱形体8或中间层接触柱8的表面是与中间层绝缘层4的背面表面共平面的。因此，多层线路板12的两个主表面都基本是平面或平坦的。但是，连接金属层10可以从该平面略微凸出。当处于压力下时，连接金属层在线路板2连接在一起时挤压到该面上。由于柱形体和连接金属层的表面积与整体线路板层2的表面积相比很小，它们对线路板的平面度以及互连件的形变的影响可以忽略。
结果，因为多层线路板12的结构是连接了多个这种平坦的线路板2和2，所以，多层线路板12的主(顶和底)表面可以成为平面，即使在增加了线路板2的数量的情况。以这种方式，提供具有平面度的多层线路板12，从而几乎不存在妨碍安装电子元件的风险。
此外，相邻叠加的线路板2和2之间的电连接是通过向低熔点连接金属层10施加热量和压力由金属与互连层连接而形成。因为连接金属层位于互连层6与柱形体8或中间层接触柱8之间或者位于两个柱形体或中间层接触柱8和8之间，所以提高连通的可靠性。这样能够提供多层线路板12稳定和高可靠的电性质和低缺陷率。
此外，因为多层线路板12是通过一个批次对齐和堆叠多个线路板层2并只施加一次热量或压力来连接这些线路板层制造的，因此与常规制造方法即多次重复堆叠和连接多个层为部分完成的线路板层叠加体的步骤相比，减少了制造多层线路板12所需要的工作量。这样，有可能降低制造成本，从而进一步降低多层线路板12的成本。
图2(A)至(K)所示是图1(C)所示的线路板2制造方法的一个例子的截面图，图2(L)是这种制造方法的另一个例子的截面图。
首先，参见图2(A)至(K)来说明制造线路板2的方法的一个例子。
如图2(A)所示，抗蚀剂层22形成在载体层20(厚度例如为数十微米至数百微米)的两个主表面(即正面表面和在反面即背面表面)上。载体层优选包含或者基本上由铜组成。但是，可以使用树脂替代铜作为载体层20。
接下来，如图2(B)所示，对在一面的表面上的抗蚀剂层22通过曝光和显影形成图形，成为制造互连层6和6a的掩模。
接下来，参见图2(B)，使用上述蚀刻剂层22作为掩模，首先镀敷包含例如镍的蚀刻阻挡层24(至一定厚度，例如0.5-5微米)，然后，通过镀敷形成包含例如铜的互连层6和6a。图2(C)示出制成这些互连层6和6a后的状态。蚀刻阻挡层24实现了在该方法后期通过蚀刻除去载体层(如下面参见图2(K)所述)时防止互连层6和6a被蚀刻的作用。
接下来，如图2(D)所示，除去上述的抗蚀剂层22。
接下来，如图2(E)所示，沉积抗蚀剂层26并通过光刻形成图案，作为制造一组柱形体或中间层接触柱8的掩模。
接下来，如图2(F)所示，上述抗蚀剂层26在通过镀敷铜制造中间层接触柱8中用作掩模。注意到，这些中间层接触柱8是通过过量镀敷(overplating)进行制造的。过量镀敷指镀敷至大于特定厚度的厚度，或者说镀敷至大于抗蚀剂层26的厚度。之后，进行蚀刻或抛光，降低中间层接触柱8的高度至特定值。
接下来，如图2(G)所示，除去抗蚀剂层26。
接下来，如图2(H)所示，在压力下通过涂敷或粘合一层树脂膜制造中间层绝缘层4。这种中间层绝缘层4的厚度大于上述中间层接触柱8的厚度。
接下来，如图2(I)所示，抛光上述中间层绝缘层4，以露出上述柱形体或中间层接触柱8的表面，使柱形体的顶部与中间层绝缘层4的表面共平面。
接下来，如图2(J)所示，通过例如在上述中间层接触柱8的外露表面上镀敷，制造用于提高连通性的低熔点金属层10。
接下来，如图2(K)所示，通过蚀刻除去载体层20。当载体层20包含或基本上由铜组成时，上述蚀刻阻挡层24实现了防止互连层6和6a被蚀刻流体腐蚀的作用，互连层也包含或者基本上由铜组成。
然后进行额外的处理，完成除去蚀刻阻挡层24。但是，在这种除去工艺后可能残留某些残留物。
注意到，例如通过步骤(I)所示的抛光，使中间层接触柱8与中间层绝缘层4的表面共平面后，然后如图2(L)所示，中间层接触柱8在互连层上面的高度，通过使用中间层绝缘层4作为掩模条件下轻微蚀刻中间层接触柱8的表面来降低。之后，在随后的步骤(J)中，形成包含低熔点金属的连接金属层10，形成该层时应使连接金属层10与中间层绝缘层4的表面共平面。或者，可以使形成的连接金属层10凸出到中间层绝缘层4的主表面之外。
在上述实施方式的变体中，不进行除去蚀刻剂层26并用中间层绝缘层4代替该抗蚀剂层的步骤，而是可以将具有恰当组成的抗蚀剂层26留在原位，并原样用作中间层绝缘层4或其一部分。
图3(A)至(C)所示是制造如图2(A)所示线路板的另一个实施方式的截面图。如图3(A)所示，金属板30具有三层结构。载体层20包含铜。蚀刻阻挡层24包含镍或者其它不会被侵蚀载体层的蚀刻剂侵蚀的金属。可形成互连层(6和6a)的另一个铜层32是通过轧制形成的层状结构的一部分。
将抗蚀剂层34涂敷在金属层30的两面上，将抗蚀剂层34覆盖有铜层32的部分通过曝光和显影形成图形，成为通过蚀刻制造互连层6和6a用的掩模。图3(B)示出该抗蚀剂层形成图形后的状态。
接下来，如图3(C)所示，互连层6和6a通过用上述抗蚀剂层34作为掩模对上述铜层32蚀刻形成布线图形。
然后，部分完成的互连元件通过一系列步骤进行处理，这些步骤始于上面根据图2(D)至2(K)或2(L)所述的步骤，形成完成了的互连元件或线路板层。
图4(A)至(D)所示是制造如图2所示线路板的另一个实施方式的截面图。
如上所述，完成图2(A)至(D)的步骤后，由例如镍构成的蚀刻阻挡层36形成在已有互连层6和6a一面的表面上。然后，形成铜层，例如形成中间层接触柱8的层38，该层优选通过镀敷或者其它沉积方法形成。图4(A)示出形成了铜层38后的状态。
接下来，如图4(B)所示，在上述铜层38的表面上沉积抗蚀剂层40并光刻形成图案。
接下来，如图4(C)所示，上述抗蚀剂层40用作掩模，以通过对上述铜层38蚀刻形成中间层接触柱8。进行蚀刻时，例如由镍构成的蚀刻阻挡层36如上所述发挥了防止蚀刻溶液腐蚀互连层6和6a的作用。
然后，如图4(D)所示，除去上述抗蚀剂层40，之后，中间层接触柱8用作掩模，并除去上述阻挡层36。
完成图4(D)所示的步骤后，线路板通过自图2(H)所示的步骤开始的一系列步骤进行处理。
图5(A)和(B)是由例如金制造螺杆突出44，或者通过应用图2(A)至(L)的部分步骤制造焊料突出46的方法的示例图。
完成图2(D)所示的步骤后，如图5(A)，将例如金构成的螺杆突出44制造在互连层6的表面，或者如图5(B)制造焊料突出46。
然后，在图2(A)至(L)制造线路板的方法的一种变体中，在制造中间层绝缘层4之后，使用由金等形成的螺杆突出42或者焊料突出44作为连接柱替代上述镀敷的柱。
图6(A)至(H)所示是制造互连元件或者线路板层的方法的另一个例子的截面图。
首先，如图6(A)所示，制造五层结构的金属板60。金属板60的最下层是优选包含或基本上由铜组成的载体层20，接上来的层是由镍组成的蚀刻阻挡层62，再上一层是形成互连层6和6a的铜层64，还上一层是由镍构成的蚀刻阻挡层66，最上层是将成为中间层接触柱8的铜层68。
接下来，如图6(B)所示，抗蚀剂层70选择形成在将成为中间层接触柱8的铜层68的表面上。
接下来，如图6(C)所示，上述抗蚀剂层70用作掩模，以通过选择性蚀刻上述铜层68来制造中间层接触柱8。同时，蚀刻阻挡层66发挥了防止将成为互连层6和6a的铜层64受到蚀刻流体腐蚀的作用。
接下来，如图6(D)所示，除去上述抗蚀剂层70。
接下来，如图6(E)所示，上述中间层接触柱8用作掩模，并除去蚀刻阻挡层66，除了在中间层接触柱8下面的区域。
接下来，如图6(F)所示，在整个表面上形成抗蚀剂层72。
接下来，上述抗蚀剂层72通过光刻曝光和显影形成图案。
接下来，使用形成了图案的抗蚀剂层72作为掩模，以通过蚀刻上述铜层64制造互连层6和6a，然后除去该抗蚀剂层72。图6(H)示出除去了抗蚀剂层72后的状态。
之后，对线路板进行自上述图2(H)所示步骤开始的一系列步骤的处理。
图7(A)和(B)所示是通过蚀刻除去包含或基本上由铜组成的载体层20时的优选状态的截面图。
图7(A)和(B)说明了当通过蚀刻除去含铜(或含其它金属)的载体层20时保护连接金属层10免受腐蚀的方法。因此，在图7(A)和(B)所示的实施方式中，载体层20在以下状态下进行蚀刻，即中间层接触柱8表面上的连接金属层10受到保护膜11的保护(虚线所示)。
图8(A)至(C)所示是在图2(A)至2(K)示出的上述实施方式的变体的截面图。该实施方式中，其上制成中间层接触柱8的互连层6的部分具有无边结构。该无边结构能有助于提高整合水平，如通过提高互连元件的布线密度。因此，通过减小互连层6与中间层接触柱8直接接触的部分的表面积可以实现提高布线密度，如图8(C)所示。
如图8(A)所示，在包含金属，优选铜的载体层20上制造互连层6。62是位于互连层6和载体层20之间的蚀刻阻挡层，包括例如镍层。这种情况下，使用无边结构要求互连层6上形成有中间层接触柱8的部分的尺寸应小于完成的中间层接触柱8的尺寸。
接下来，如图8(B)所示，沉积抗蚀剂层26并光刻形成图案，之后该抗蚀剂层26在通过镀敷由例如镍制造蚀刻阻挡层37时用作掩模。
接下来，上述抗蚀剂层26在通过例如镀敷铜制造中间层接触柱8时用作掩模，之后，除去抗蚀剂层26。图8(C)示出除去抗蚀剂层26后的状态。
然后，除去载体层20。当载体层20包含铜时，蚀刻阻挡层62保护含铜的其它结构如互连层6不被侵蚀，蚀刻阻挡层37在该步骤中发挥了保护中间层接触柱8的作用。
图9(A)至(D)所示是制造可以是线路板层的互连元件的方法的另一个例子的截面图。在此例子中，提供线路板层2，其中在互连层6和6a的各自表面上的金属层82用来改进连接如布线连接的特性，并包括金、银、镍等。
在铜构成的载体层20上，制造互连层6和6a为三层的下层结构，例如通过选择性镀敷由镍、金和镍构成。图9(A)示出制成互连层6和6a后的状态。
下层结构包括蚀刻阻挡层如镍层80、金层82和第二蚀刻阻挡层如另一个镍层84。制造包括这些下层80、82和84的互连层6和6a可以如下进行：首先沉积抗蚀剂层并形成图案，然后使用形成了图案的抗蚀剂层作为掩模，用于顺序镀敷镍层80、金层82、镍层84，然后是铜。
然后，如图9(B)所示，在上述互连层6上制造中间层接触柱8。制造中间层接触柱8也可以通过使用选择制成的抗蚀剂层作为掩模并进行铜镀敷来制造。
接下来，如图9(C)所示，在形成有互连层6和6a以及中间层接触柱8等的一面上制造中间层绝缘层4。通过镀敷或其它沉积方法，在露出中间层绝缘层4表面的中间层接触柱8表面上形成包含低熔点金属的连接金属层10。
接下来，如图9(D)所示，除去载体层20，如通过选择性蚀刻，以保留蚀刻阻挡层84如镍层84。在这种蚀刻方法中，镍层84可以被轻微蚀刻，露出金层82。镍层84发挥了保护金层82的作用。
采用这种方法的话，可以通过电解镀敷在各互连层6和6a上容易地制造金层82。这是因为载体层20在电解镀敷过程中用作了各互连层6和6a的导电路径。
采用图9所示的方法，可以进行电解镀敷，在互连层6和6a上形成金层，而不需要繁复的操作，在制造了图1(C)所示的各线路板层后来镀敷该金层。
图10(A)至(C)所示是制造线路板的方法的另一个例子的截面图。该例子采用了制造树脂掩模图形的方法，这种掩模用作制造中间层接触柱时的掩模，并采用激光束选择性照射的方法。
如图10(A)所示，使用激光束使树脂膜90形成图案，该树脂膜在铜构成的载体层20上对齐，在该载体层上制造互连层6和6a。92是通过激光束形成的孔，而中间层接触柱将形成在该孔92中。
接下来，如图10(B)所示，将树脂膜放置在上述载体层20上。
接下来，在上述互连层6上通过镀敷，使用上述树脂膜作为掩模，制造中间层接触柱8，之后，通过镀敷制造低熔点金属层10以提高连通性。图10(C)示出制造了用来提高连通性的低熔点层10后的状态。
注意到，此后，可以除去树脂膜90并制造中间层绝缘层，或者可以使用树脂膜90本身作为中间层绝缘层。注意到，如图10(D)所示，涂敷液体树脂94并充分干燥后，这种树脂94通过激光束形成图案，采取图10(B)所示形式，之后，采用图10(C)所示的步骤对互连元件进行加工。可以采用这种方法。
图11(A)至(F)所示是制造线路板方法的另一个例子的截面图。该例子中，使用施加了铜箔的树脂膜作为载体。
如图11(A)所示，层叠了铜箔的树脂膜80包括含树脂的膜部分82，用粘合剂84将铜层86粘合在树脂膜的一个表面上。
接下来，如图11(B)所示，互连层6和6a通过选择性蚀刻铜层86形成布线图案来制造。
接下来，如图11(C)所示，沉积抗蚀剂层88并形成图案，该抗蚀剂层将在制造中间层接触柱8时用作掩模。
接下来，如图11(D)所示，通过镀敷铜，使用上述抗蚀剂层88作为掩模来制造中间层接触柱8。
接下来，除去上述抗蚀剂层88，制造中间层绝缘层89，然后，通过镀敷如铜镀敷制造中间层接触柱8，之后，通过镀敷制造包含低熔点金属的连接金属层10。图11(E)示出形成了连接金属层10后的状态。
按照这种方法，如图11(F)所示剥离上述树脂膜82，如通过图11(F)所示或其它方法进行剥离。这样就完成了互连元件或线路板层。
因为可以采用上面提出的这些变体和其它变体以及特征的组合，因此，上面对优选实施方式的描述应被认为是说明而不构成对本发明的限制。
工业应用
本发明可以用于互连元件，如线路板等，其中互连层的多根金属迹线在介电元件的一个表面上露出，介电元件例如是由例如热塑性塑料的树脂构成的中间层绝缘层。由例如铜的金属构成的柱形体或中间层接触柱经过这种介电元件伸出。这些柱形体或柱可以提供对应于多层线路板的各层上互连层的至少一部分的中间层连通。此外，本发明发现了在制造互连元件的方法以及制造多层线路板方法中的用途。

Claims (22)

1.一种互连元件，该元件包括：
具有第一主表面和远离所述第一主表面的第二主表面的介电元件，和多个从所述第一主表面向内延伸的凹进；
多根埋置在所述多个凹进中的金属迹线，所述金属迹线具有与所述第一主表面基本上共平面的外表面，以及远离所述外表面的内表面；
多个从所述多根金属迹线的所述内表面伸出通过所述介电元件的柱形体，所述多个柱形体的顶部露出在所述第二主表面上。
2.如权利要求1所述的互连元件，其特征在于，所述元件还包括与所述多根金属迹线的所述外表面接触的连接金属层。
3.如权利要求1所述的互连元件，其特征在于，所述多个柱形体各自的外表面积大于从其延伸出各所述互连柱的所述多根金属迹线之一的所述外表面的表面积。
4.如权利要求1所述的互连元件，其特征在于，所述介电元件包括热塑性塑料。
5.如权利要求1所述的互连元件，其特征在于，所述多根金属迹线包含铜，所述多个柱形体包含铜。
6.如权利要求1所述的互连元件，其特征在于，所述多个柱形体凸出到所述第二主表面之外。
7.如权利要求6所述的互连元件，其特征在于，各所述柱形体包括一基础结构，该结构包括从所述多根金属迹线延伸的第一金属，所述各柱形体还包括在所述顶部覆盖所述第一金属的连接金属。
8.如权利要求7所述的互连元件，其特征在于，所述第一金属具有第一熔点，所述连接金属具有低于所述第一熔点的第二熔点。
9.一种多层互连元件，它包括多个互连元件，各个互连元件如权利要求1所述，其中，所述多个互连元件的第一互连元件的所述多个柱形体与所述多个互连元件的第二互连元件的所述多根金属迹线的所述外表面相连。
10.如权利要求9所述的多层互连元件，其特征在于，该多层互连元件还包括位于所述多个互连元件的所述第一互连元件的所述多个柱形体与所述多个互连元件的第二互连元件的所述多根金属迹线之间的连接金属。
11.如权利要求1所述的互连元件，其特征在于，所述多根金属迹线包括第一金属，所述多个柱形体包括第二金属，所述互连元件还包括位于所述多个柱形体和所述多根金属迹线的每一个之间的第三金属，所述第三金属具有的组成使得该金属不会受到对第二金属进行侵蚀的蚀刻剂的侵蚀。
12.如权利要求11所述的互连元件，其特征在于，所述第一金属和所述第二金属是相同的金属。
13.一种制造如权利要求2所述的互连元件的方法，其特征在于：
通过以下方式制造所述包含所述多根金属迹线的金属层：通过位于所述载体层上面的掩模层将连接金属层选择性沉积在载体层上，通过所述掩模层将第二金属层镀敷在所述连接金属层上，然后除去所述掩模层，在所述金属层上制造第二掩模层，所述金属层包含多根金属迹线，
通过将金属镀敷在所述第二掩模层的开口中形成所述多个柱形体，
通过以下方式提供所述介电元件：制造中间层绝缘层，和在所述中间层接触柱的露出的表面上制造用来提高连通性的低熔点金属层。
14.一种制造互连元件的方法，该方法包括：
制造在载体层上的金属层，该金属层包括多根金属迹线；
提供介电元件位于所述金属层和所述载体层上，使所述多根金属迹线的外表面和所述介电元件的第一主表面与所述载体层相邻，所述多根金属迹线的内表面位于所述介电元件远离所述外表面的凹进内，所述介电元件具有远离所述第一主表面的第二主表面；
提供多个金属柱形体，所述柱形体从所述多根金属迹线的所述内表面伸出，至少至所述介电元件的所述第二主表面；
除去所述载体层，露出所述介电元件的所述第一主表面和所述多根金属迹线的所述外表面。
15.如权利要求14所述的方法，其特征在于，所述多根金属迹线的所述外表面与所述介电元件的所述第一主表面基本上共平面。
16.如权利要求14所述的方法，其特征在于，所述载体层包括金属，所述多根金属迹线是通过在光刻胶层上形成布线图案开口并在所述开口内镀敷所述多根金属迹线形成的。
17.如权利要求16所述的方法，其特征在于，该方法还包括在所述开口内镀敷所述多根金属迹线之前在所述载体层上提供抗蚀剂层，使得在除去所述载体层的步骤期间，所述抗蚀剂层保护所述多根金属迹线免于在所述除去载体层步骤期间受到侵蚀。
18.如权利要求14所述的方法，其特征在于，所述提供多个金属柱形体的步骤包括对位于所述多根金属迹线的所述内表面上的金属层进行蚀刻，所述提供介电元件的步骤包括在提供多个金属柱形体从所述多根金属迹线的所述内表面伸出之后形成所述介电元件。
19.一种制造多层互连元件的方法，该方法包括如权利要求14所述的制造互连元件的方法，所述方法还包括：
同时将所述多个互连元件的第一互连元件的所述多个柱形体连接到所述多个互连元件的第二互连元件的所述多根金属迹线的所述外表面上，并将所述互连元件的第一互连元件的介电元件的第一主表面连接到所述互连元件的第二互连元件的介电元件的第二主表面上。
20.如权利要求19所述的方法，其特征在于，所述同时连接的步骤还将所述多个互连元件的第二互连元件的所述多个柱形体连接到所述多个互连元件的第三互连元件的所述多根金属迹线的所述外表面上。
21.如权利要求20所述的制造多层互连元件的方法，其特征在于，所述同时连接的步骤包括同时融合位于所述多个互连元件的所述第一互连元件的所述多个柱形体与所述多个互连元件的所述第二互连元件的所述多根金属迹线之间的连接金属并融合位于所述多个互连元件的所述第二互连元件的所述多个柱形体与所述多个互连元件的所述第三互连元件的所述多根金属迹线之间的连接金属。
22.一种制造包括多个线路板的多层线路板的方法，其特征在于，在中间层绝缘层的一个主表面上以埋置状态制造多个金属构成的互连层，使所述互连层的一个主表面与所述中间层绝缘层的所述一个主表面共平面；在所述多个互连层的另一个主表面上的互连层的至少一部分上由金属形成中间层接触柱，以使其穿过所述中间层绝缘层以到达所述中间层绝缘层的另一个主表面并从该主表面露出；在所述中间层接触柱露出的表面上形成用来提高连通性的低熔点金属层；
将所述多个制成的线路板堆叠连接，使相邻线路板的中间层绝缘层通过改善连通性的低熔点金属层融合并整合在一起，一个线路板的互连层与另一个线路板的中间层接触柱连接，或者一个线路板的中间层接触柱与另一个线路板的中间层接触柱连接，连接时，通过提高连通性的所述低熔点金属层进行，当制成的多个线路板处于一个线路板上的互连层与另一个线路板的中间层接触柱接触或者一个线路板的中间层接触柱与另一个线路板的中间层接触柱接触的对齐状态时，通过经由中间层接触柱施加热量和压力来进行。
CN2005800388158A 2004-10-01 2005-09-30 制造互连元件的结构和方法，包括互连元件的多层线路板 Expired - Fee Related CN101076883B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004289722A JP2006108211A (ja) 2004-10-01 2004-10-01 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP289722/2004 2004-10-01
PCT/US2005/035459 WO2006039633A2 (en) 2004-10-01 2005-09-30 Structure and method of making interconnect element, and multilayer wiring board including the interconnect element

Publications (2)

Publication Number Publication Date
CN101076883A true CN101076883A (zh) 2007-11-21
CN101076883B CN101076883B (zh) 2011-01-19

Family

ID=35840405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800388158A Expired - Fee Related CN101076883B (zh) 2004-10-01 2005-09-30 制造互连元件的结构和方法，包括互连元件的多层线路板

Country Status (5)

Country Link
US (2) US7923828B2 (zh)
JP (2) JP2006108211A (zh)
KR (1) KR20070059186A (zh)
CN (1) CN101076883B (zh)
WO (1) WO2006039633A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244614A (zh) * 2013-06-21 2014-12-24 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN109729639A (zh) * 2018-12-24 2019-05-07 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子（淮安）有限公司 多层树脂基板及其制作方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
JP2007311642A (ja) * 2006-05-19 2007-11-29 Sharp Corp 多層プリント配線板の製造方法
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
JP5289880B2 (ja) * 2007-10-12 2013-09-11 新光電気工業株式会社 配線基板
KR101230564B1 (ko) * 2008-12-22 2013-02-07 후지쯔 가부시끼가이샤 전자 부품과 그 제조 방법
TW201032687A (en) * 2009-02-27 2010-09-01 Hon Hai Prec Ind Co Ltd Method for leveling surface of LGA substrate
KR101776299B1 (ko) * 2010-07-02 2017-09-07 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5677179B2 (ja) * 2011-04-20 2015-02-25 株式会社フジクラ 多層回路基板およびその製造方法
JP6065359B2 (ja) * 2011-11-24 2017-01-25 凸版印刷株式会社 貫通電極付き配線基板の製造方法
CN109920774A (zh) 2012-03-26 2019-06-21 先进封装技术私人有限公司 用于半导体封装的多层基底
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
NL2010077C2 (en) 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.
WO2014121300A2 (en) * 2013-02-04 2014-08-07 American Semiconductor, Inc. Photonic data transfer assembly
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
JP6150587B2 (ja) * 2013-03-29 2017-06-21 東京応化工業株式会社 パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP6932475B2 (ja) * 2015-03-26 2021-09-08 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
KR101947052B1 (ko) * 2015-06-29 2019-02-12 삼성전기주식회사 다층기판 및 다층기판 제조방법
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
KR102473406B1 (ko) * 2015-10-23 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
CN205807211U (zh) * 2016-06-20 2016-12-14 冯霞 用于容器的发光装置
WO2018079198A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 樹脂回路基板
US10593563B2 (en) * 2017-04-13 2020-03-17 Invensas Corporation Fan-out wafer level package with resist vias
KR102442386B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판
KR102483613B1 (ko) * 2017-10-20 2023-01-02 삼성전기주식회사 인쇄회로기판
KR20190065748A (ko) * 2017-12-04 2019-06-12 삼성전기주식회사 인쇄회로기판
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
US10905007B1 (en) * 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods
JP2019204974A (ja) * 2019-08-21 2019-11-28 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
JP7424218B2 (ja) * 2020-06-12 2024-01-30 トヨタ自動車株式会社 配線基板の製造方法
WO2022186037A1 (ja) * 2021-03-04 2022-09-09 Tdk株式会社 多層配線基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02265243A (ja) 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5011580A (en) 1989-10-24 1991-04-30 Microelectronics And Computer Technology Corporation Method of reworking an electrical multilayer interconnect
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
EP1981317A3 (en) * 1996-01-11 2008-10-29 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method thereof
US6262478B1 (en) 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US6534855B1 (en) * 1997-08-22 2003-03-18 Micron Technology, Inc. Wireless communications system and method of making
US6261941B1 (en) 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
TW585813B (en) * 1998-07-23 2004-05-01 Toyo Kohan Co Ltd Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method
IL128200A (en) 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
CN1176567C (zh) * 1999-03-03 2004-11-17 株式会社大和工业 制造多层布线板的方法
JP4794714B2 (ja) 2000-02-08 2011-10-19 ソニー株式会社 半導体集積回路装置とその製造方法
JP2002033580A (ja) * 2000-05-11 2002-01-31 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法
JP4756802B2 (ja) * 2000-09-28 2011-08-24 住友ベークライト株式会社 多層配線板およびその製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US7052932B2 (en) * 2004-02-24 2006-05-30 Chartered Semiconductor Manufacturing Ltd. Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
US7251884B2 (en) 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244614A (zh) * 2013-06-21 2014-12-24 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN109729639A (zh) * 2018-12-24 2019-05-07 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US11553599B2 (en) 2018-12-24 2023-01-10 AT&S(Chongqing) Company Limited Component carrier comprising pillars on a coreless substrate
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子（淮安）有限公司 多层树脂基板及其制作方法

Also Published As

Publication number Publication date
WO2006039633A2 (en) 2006-04-13
JP2008515241A (ja) 2008-05-08
US7923828B2 (en) 2011-04-12
CN101076883B (zh) 2011-01-19
KR20070059186A (ko) 2007-06-11
US20060079127A1 (en) 2006-04-13
JP2006108211A (ja) 2006-04-20
US20110252637A1 (en) 2011-10-20
US8859420B2 (en) 2014-10-14
JP5084509B2 (ja) 2012-11-28
WO2006039633A3 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1197136C (zh) 引线框架和引线框架的制造方法
CN1148795C (zh) 半导体器件的制造方法
CN101843181B (zh) 内置元件电路板
CN1929123A (zh) 多层配线基板及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1275307C (zh) 具有位置信息的布线基板
CN1577813A (zh) 电路模块及其制造方法
CN1645604A (zh) 半导体装置及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1832152A (zh) 半导体封装及制造方法
CN1921108A (zh) 半导体封装及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1320846C (zh) 电路基板及其制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1701429A (zh) 布线板及其制造方法
CN1620224A (zh) 安装电子元件的印刷线路板、其制作方法和半导体设备
JP2020181949A (ja) 配線基板及び配線基板の製造方法
CN101032191A (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
CN2559098Y (zh) 不具防焊膜的集成电路构装结构
CN1476289A (zh) 印刷电路板的焊垫结构
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: EVEN SAS LTD.

Free format text: FORMER OWNER: NORTH KK;SOCKETSTRATE INC.

Effective date: 20120607

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120607

Address after: American California

Patentee after: Tessera Inc.

Address before: American California

Patentee before: Tessera Interconnect Materials, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20140930

EXPY Termination of patent right or utility model