CN100578816C - 用于形成触点的方法及封装的集成电路组件 - Google Patents

用于形成触点的方法及封装的集成电路组件 Download PDF

Info

Publication number
CN100578816C
CN100578816C CN02816578A CN02816578A CN100578816C CN 100578816 C CN100578816 C CN 100578816C CN 02816578 A CN02816578 A CN 02816578A CN 02816578 A CN02816578 A CN 02816578A CN 100578816 C CN100578816 C CN 100578816C
Authority
CN
China
Prior art keywords
chip
contact
wafer
cover layer
perforate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02816578A
Other languages
English (en)
Other versions
CN1547778A (zh
Inventor
弗罗瑞恩·比克
竹金·雷比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott Glaswerke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2001141571 external-priority patent/DE10141571B8/de
Priority claimed from DE10225373A external-priority patent/DE10225373A1/de
Application filed by Schott Glaswerke AG filed Critical Schott Glaswerke AG
Publication of CN1547778A publication Critical patent/CN1547778A/zh
Application granted granted Critical
Publication of CN100578816C publication Critical patent/CN100578816C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明涉及一种用于为集成在基质材料中的至少一个元件形成电触点连接的方法，所述基质材料包括一个第一表面区域，以及至少一个连接触点，至少部分地设置在用于每个元件的所述第一表面区域中。该方法的特征在于在第一表面区域上敷设一个覆盖层，并且至少一个接触通道垂直于第一表面区域在基质材料中延伸。为了在所要提供的第二表面区域内形成至少一个触点，通过相应的接触通道在该触点与至少一个连接触点之间形成至少一个电触点连接。

Description

用于形成触点的方法及封装的集成电路组件
技术领域
本发明涉及一种产生用于集成在基质材料中的至少一个元件的电触点连接的方法，还涉及一种将至少一个元件安装到外壳中的方法，还涉及一种带有触点连接的装置，所述装置包括集成在基质材料中的至少一个元件，还涉及一种生产具有三维结构的集成电路的方法和集成电路配置。
背景技术
在已知的方法中，半导电材料芯片上或者与半导电材料晶片相连接的元件或集成电路设置有一个外壳以及电连接触点。如果开始安装芯片或集成电路，并且芯片的接触区域与伸向外部的外壳触点相连接，而该设置仍连接到晶片，则这种类型的安装方法通常被称为“晶片级封装工艺”。
现有技术中有许多这样的方法。这些方法的基础通常在于，与芯片上或集成电路中的接触区域的连接可以直接形成，例如在存储器片的情况下这是没有问题的。
然而，这些方法没有考虑到在安装状态下，例如在带有集成传感器或光学元件的芯片的情况下，例如在印刷电路板上的光学活性表面必须保持清洁。
为此，WO99/40624公开了一种方法，试图解决上述问题，其中将位于活性元件处的连接触点从具有活性的一侧引向晶片或芯片的相反的下侧。被向下引导的连接触点的其他连接可以通过已知的方法来实现。此外，在“Wafer Level Chip Scale Packaging：Benefits forIntegrated Passive Devices”，Clearfield，H.M.；Young，J.L.；Wijeyesekera，S.D.；Logan，E.A.；IEEE Transactions on AdvancedPackaging，第23卷，第2期，第247-251页中描述了一种类似的方法。
上述方法的特征在于，在晶片具有光学活性的上侧面敷设了玻璃保护层之后，沿着晶片的下侧面形成了沟道，这些沟道将晶片划分成独立的芯片区域。在形成沟道的过程中，晶片具有活性的侧面上的、分别位于两个芯片之间的过渡区域中的连接触点位置被分开，从而被暴露在沟道中。在沟道形成之后，为了对晶片或芯片进行完全的封装，将一块玻璃板粘合到沟道上方，并且以适当的方法来切割玻璃板，使得晶片内的沟道和连接触点位置可以再次自由地接触到。然后，在已经形成的沟道内沉积出接触轨道，从而可以实现连接触点位置的接触，并且可以在封装后的芯片的背面上设置触点。
尽管所建议的方法实现了从芯片或晶片的具有活性的前表面至非活性的背面的连接触点的所谓贯穿接触(through-contact)，然而其中出现了很多明显的缺点，使得按照所要求保护的方法生产的芯片非常昂贵。此外，用已知方法产生的沟道比标准划分或切割晶片时得到的正常沟道要宽得多。其结果是，芯片或集成电路之间的间距必须相当大，这样为较少的芯片留出了晶片空间。由于这个原因，用已知的方法从晶片或半导电材料片得到芯片的产量相当低。此外，所建议的生产工艺还相当费时。一方面，这是因为沟道必须按照顺序磨刻出来，另一方面，这是由于在形成沟道时切割刀具只能在相当慢的进给速度下工作。除此之外，必需的切割刀具非常昂贵。WO99/40624中所述方法的另外一个主要问题在于，当沟道被刻开时，通过分割将连接触点暴露出来。这种对连接触点的分割所需的尺寸精度水平很高，否则至少一部分触点可能会被破坏。然而，即使实现了连接触点的精确切割，要用这种方式暴露出来的连接触点形成触点连接也是很困难的。其原因尤其在于，根据现有技术形成的接触是通过将接触轨道沉积到沟道内壁上来实现的，所述沟道内壁在晶片中是倾斜的，均匀的、面向目标的沉积只能垂直于沉积方向进行。与芯片形成贯穿接触的其他方法还在“Future Systems-on-Silicon LSI Chips”，Koyanagi，M；Kurino，H；Lee，K.W.；Sakuma，K，IEEE Micro，1998年七月至八月刊，第17-22页，WO98/52225和DE 19746641中进行了描述。但是这些方法并不适用于光学芯片的封装。
发明内容
考虑到所述背景技术，本发明所基于的目标是避免现有技术中的上述缺点，以通过这种方法提供一种尤其在对光学芯片进行封装的过程中用于形成电触点连接的更廉价和更简单的方法。
非常令人惊讶地，该目标通过一种用于形成电触点连接的方法实现。
此外，本发明还要求保护一种用于将至少一种元件安装到外壳中的方法，以及一种特别使用本发明所述方法制造的装置。
本发明具有优点地提出了一种用于为集成在基质材料中的至少一种元件形成电触点连接的方法，所述基质材料具有第一表面区域，，对于每个元件，至少一个连接触点至少部分地设置在所述第一表面区域中，其中将一个涂层涂敷到第一表面区域上，并且形成至少一个接触通道，所述接触通道在基质材料中相对于第一表面区域横向延伸，或者在基本垂直于该区域的方向上延伸，在这种方法中，为了在相应接触通道上方在将要设置的基质材料的第二表面区域中形成至少一个触点位置，形成了从该触点位置到至少一个连接触点的至少一个电触点连接。
非常具有优点的是，用这种方法可以使触点位置在基质材料面向连接触点的一侧上形成，并由此使得一个与该连接触点电气连接的触点位置在基质材料背对着具有活性的表面的一侧上形成。其中可以省去现有技术中沿着基质材料延伸的沟道，还可以省去围绕着元件走向的侧面接触。
根据该方法具有优点的改进方案，集成有元件的基质材料被划分成芯片区域，这些芯片区域将根据元件的排列来限定。根据本发明，用于触点连接的接触通道可以通过多种不同的方式引入到基质材料中。首先，这样来规定将要设置在基质材料中的接触通道，使得它们基本与连接触点相邻地引入到基质材料中。其次，本发明这样来规定将要引入到基质材料中的接触通道，使得它们特别地从第二表面区域出发，基本上与连接触点直接连接。后一种方案所提供的特别优点在于，不需要在第一表面区域内再次敷设连接触点。这里所说的再次敷设是指在连接触点与接触通道之间形成电连接的接触轨道在第一表面区域上形成。如果集成到基质材料中的元件的具有活性的区域部分例如位于连接触点下方，则在引入连接触点之后引入接触通道是特别具有优点的。
根据本发明的另外一种具有优点的实施例，接触通道或至少其一部分在这样的位置被引入基质材料中，即在接下来的处理步骤中，在这些位置处基质材料被切割为不同的芯片区域。根据本发明，由于可以使用一个接触通道生成多于一个的电触点连接，因此可以通过一种简单的方式，通过相应的连接通道，例如在不同的芯片区域上或者对于不感到元件，构造至多个连接触点的触点连接。
根据本发明，特别具有优点的是可以通过不同的方法来生成接触通道。举例来说，根据本发明的一个实施例，通过对基质材料进行掺杂来形成接触通道。在这种情况下，最好使用元素周期表中第三和第五主族中的化学元素，最好利用离子注入或热扩散作为掺杂工艺，将元素掺入基质材料中，以形成接触通道。
根据本发明的另一个优选实施例，接触通道的形成特别包括提供开孔。开孔所具有的特别优点在于，不只一个触点连接可以通过这些开孔，而且多个接触轨道可以设置在开孔中，当然这取决于开孔的大小。在生产过程中，以及通常在生产接触通道的过程中，对于特别在侧向方向上与基质材料电绝缘的开孔或接触通道来说，这是具有优点的。
在本发明的范围内，可以具有优点地使用不同的工艺来形成接触通道或开孔。例如，用于使触点穿过半导电材料或基质材料的通道最好可以借助于干腐蚀工艺或湿腐蚀工艺来制造。
根据本发明，干腐蚀工艺通过包括以光刻方法在要处理的表面上形成图案，并且进行各相异性的干腐蚀。最好采用基于SF6自由基的“ASE(高级硅蚀刻)工艺”或者采用“Bosch工艺”。一种合适的湿腐蚀工艺是利用KOH溶液进行蚀刻。后一种工艺特别具有价格上的优势。
正如已经说明的，在本发明的范围内，要形成从基质材料或晶片的一个表面区域到另一个表面区域的贯穿接触啮合的接触通道可以设置在基质材料或芯片或晶片中的不同位置处。因此根据本发明，为了形成电触点连接或多个触点连接，位于表面区域内的连接触点可能需要在相应的接触通道上再次敷设。在这种情况下，当进行标准的光刻构图和相应的腐蚀以及沉积导电材料时，这种续接可能会受到影响。根据本发明，具有优点的是可以使用多种已知的沉积或涂层工艺。例如最好用铝、铜或镍进行喷镀、CVD沉积、或PVD沉积或非电镀沉积。
如果例如通过开孔形成了根据本发明的接触通道，这些开孔也可以使用上述的工艺用导电材料来进行填充，例如填充铝或铜或镍或类似的金属，通过这种方法来形成从第一表面区域到第二表面区域的触点连接。同时，形成接触通道的结果是在第二表面区域中形成了触点位置，可以将至少一个焊珠敷设到触点位置上，以特别形成外部的、即指向外部的触点连接。这样，可以通过一种简单的方法，例如为印刷电路板形成连接触点。
根据所述印刷电路板或类似物的连接位置，具有优点的是还可以在第二表面区域上再次敷设已形成的触点位置。
特别地，如果多个导体轨道仅穿过一个接触通道，则根据本发明的方法，可以用绝缘材料填充其余的接触通道或者带有导体轨道的开孔，以使触点之间相互绝缘。如果用这种方法填充的开孔在此之后被划分到各个芯片中，作为晶片分割的一部分，则用这种方法可以确保各个芯片的侧向绝缘。
在根据本发明的方法的一个具有优点的改进方案中，最好用玻璃或类似的塑料作为覆盖层。如果要覆盖光学活性元件时，特别推荐采用玻璃或塑料。根据本发明的一种实施例，覆盖层与第一和第二表面区域之间的连接借助于一种增附剂而形成。在覆盖层与第一或第二表面区域之间的连接也借助于一种增附剂而形成。然而，特殊的机械特性和光学特性也可以通过例如由玻璃-塑料复合材料或分层材料构成的覆盖层来实现。
根据本发明，表面区域这一概念应理解为基质材料上基本上为平面的表面或区域，它包含有连接触点，这些连接触点设置在基质材料的半导电材料上，或者凸出到该材料之外，另外，这些连接触点中的至少一部分可以位于一个钝化层上，这个钝化层连接到基质材料的基质或半导电材料上。
具有优点地，可以使用环氧树脂或石蜡或可溶凝胶作为增附剂。使用石蜡提供了特别的优点，即以这种方法形成的连接可以被再次去除，而不会对基质材料造成破坏。在最好由玻璃制成的覆盖层和基于可溶凝胶的基质材料之间形成连接被证明是特别具有优点的，因为凝胶具有相当高的透明度，另外，利用玻璃特别形成了具有很高温度稳定性的连接。由于可溶凝胶本身是呈玻璃状的，即它本身就可以被称为玻璃，因此它相对于玻璃具有特别好的匹配特性或过渡特性。
在这里具有优点的另外一种实施例是用一种已知的、被称为粘合(bonding)的工艺来代替用于将覆盖层连接到基质材料的增附剂。最好使用阳极粘合。一般来讲，粘合需要基质材料具有基本上为平面的表面或平坦的表面区域。因此，当基质材料或晶片上的形状差别过大的时候，建议首先具有优点地将一个氧化层沉积到基质材料的晶片表面或表面区域上。为此可以使用的工艺例如为“LTO(低温氧化物)”和“TEOS(四乙基原硅酸盐)”工艺。另外，作为将覆盖层粘合到基质材料上的过程的一部分，所沉积的氧化层借助于化学-机械抛光工艺来平整化处理，通过这种方法提供了粘合所需的微观平整性和宏观平整性。
根据连接通道是从所要提供的第一表面区域开始形成还是从第二表面区域开始形成，根据本发明的“敷设覆盖层”和“形成至少一个连接通道”的处理步骤的顺序可以是不同的。
在根据本发明的方法的一个具有优点的改进方案中，在将连接通道引入到基质材料中之前，首先将覆盖层敷设到基质材料的第一表面区域上，具有活性的模块最好设置到第一表面区域中。敷设覆盖层所提供的优点是，位于基质材料中的元件得到了保护，并且该设置获得了附带的稳定性。然后基质材料或半导电材料晶片可以在后表面上削薄，例如通过研磨工艺用机械方法削薄，而不会丧失其机械稳定性，因为通过覆盖层确保了其机械稳定性。然后，贯穿接触的形成，即在削薄后的基质材料中形成至少一个连接通道，按照上述的任一种可能的方案，在形成掺杂通道的基础上，或者借助于用导电材料所提供的开孔来实现。请注意，特别是在上面所述的过程中，位于具有活性的上面一侧的连接触点可以被设计为贯穿接触，这些触点直接从通过相应连接通道所提供的第二表面区域出发，即从下面一侧出发。
在根据本发明的用于形成连接通道或触点接触的方法的另外一种改进方案中，在敷设覆盖层以及将基质材料或晶片在后表面削薄之前，在基质材料中形成盲通道，这些盲通道从前面表面或第一表面区域开始出发。选择盲通道这一术语是因为这些通道通常没有延伸到第二表面区域。如果这些盲通道以盲孔的形式形成，即形成为深度小于基质材料厚度的开孔的形式，用于使开孔与基质材料电绝缘的绝缘体通常被敷设到盲孔的内壁上，并且设置或沉积在在这些连接轨道上，然后，用导电材料来填充这些盲孔。在此之后，将一个覆盖层敷设到晶片或基质材料的第一表面区域上。特别地，由于覆盖层对于基质材料的稳定作用，现在可以从基质材料非活性的一侧出发，并且最好借助于机械研磨工艺来削薄基质材料。削薄过程至少在盲孔区域处持续进行，直到引入到盲孔中的导体轨道或导电材料被暴露出来，这样在基质材料或晶片或芯片或基质中形成了贯穿接触。
如果接触通道在掺杂通道的基础上形成的话，也可以采用相应的方法，这些掺杂通道原本没有完全穿透基质材料。
正如开始处已经说明的，将至少一种元件安装到外壳中的方法也落入本发明的保护范围中。在这种方法中，首先在一种基质材料中形成或设置至少一种半导电材料元件，它包括与一个第二表面区域相对设置的第一表面区域，至少一个连接触点为每个集成电路至少部分地设置在第一表面区域中。此外，利用上面所述的方法，形成了在第一表面区域上设置有第一覆盖层的基质材料，它具有在第二表面区域中形成的至少一个触点位置，然后将一个第二覆盖层敷设到第二表面区域上。借助于这个第二覆盖层，可以具有优点地对半导电材料元件进行保护，使其免受外界的损伤。另外，当已经将第一覆盖层敷设到第一表面区域上时，通过这个第二覆盖层例如可以用石蜡再次去除第一覆盖层，用于进一步的处理步骤，而不会使可能被削薄了的芯片或晶片丧失稳定性。
在本发明所述主题的一个具有优点的改进方案中，在第二覆盖层中引入了开孔，这些开孔特别设置在这样的位置：即已经设置在第二表面区域上的半导电材料元件的连接触点所处的位置。当然，可以在实际敷设之前将穿透覆盖层的开孔引入到覆盖层中。在将开孔引入基质材料中的一种类似方法中，覆盖层中的开孔可以用导电材料来填充，例如用铝、铜或镍来填充，以在向外设置的连接触点之间形成连接。
根据本发明，当然还可以具有优点地通过适当的措施来设置位于第二表面区域上的触点位置，使得这些触点位置与穿过第二覆盖层的开孔的位置相匹配。在一种相应的方法中，穿过覆盖层开孔的触点位置还可以设置在覆盖层未被覆盖的一侧上。
此外，如果基质材料或半导电材料晶片包含多个元件或集成电路，根据本发明的方法另一种改进方案中涉及到所述元件或集成电路之间的绝缘沟道的形成。这些沟道最好用于使不同芯片区域上的各个元件电气隔离或绝缘。为此目的，已经创建的沟道还可以用绝缘材料来填充。一种可能采用的绝缘材料例如为环氧树脂或BCB(苯环乙烯)。在此方法中，绝缘沟道以这样的方式排列在半导电材料晶片上：即绝缘沟道的分布基本对称，晶片被划分为基本上具有相同大小的不同芯片区域。通过这种方式，非常具有优点的是位于芯片上的元件也可以在侧面被密封，或者相对于外界被隔绝。
如上面的说明中已描述的，根据本发明，连接触点的设置和元件在外壳内的安装是晶片组装过程的一部分。
此外，在本发明的范围内还提出了一种用于生产集成电路的方法，它还特别适用于生产具有多层结构的集成电路。该方法还特别适用于生产多层集成电路，或者用于将根据本发明所生产的电路安装到合适的基底上。
在很多情况下，集成半导电材料电路单独地、或者与其他电路元件或其他电路一起设置到专用的半导电材料基质和半导电材料晶片上，用于使电子元件微型化。这种类型的半导电材料基质具有一个电子元件或者最好具有至少一个电子电路组件，为了简便起见，本文中提到这种半导电材料基质时将其称为芯片。特别是在光电子领域或者微光机电***(“MOEMS”)中，这种类型的电路设置有着多种可能的应用。例如，这种类型的光学元件或传感器元件以及非光学元件可以堆叠到另一个元件的上面。特别地，通过CMOS和CCD芯片的组合可以得到多种可能性。
此外，通常使用CMOS技术用于逻辑应用和处理器应用。然而，利用这种类型的CMOS芯片很难得到光学元件或传感器元件。通过将光学CCD芯片与CMOS芯片相结合，例如可以将大规模集成存储电路具有优点地集成到图像单元中。也可以将CCD芯片与用于数据压缩的处理器模块相结合，这样在设备的其他电子元件中只需处理压缩后的数据。
用于将电子模块安装到相应的基底上的一系列方法是现有技术中已知的，例如在US6171887中所描述的。在这些方法中，芯片具有活性的一侧被面向基底安装。在US6171887所公开的方法中，将焊珠设置在芯片的接触表面上。然后芯片的这个侧面被覆盖了一个绝缘的保护层，保护层的厚度使得焊珠也能够被完全覆盖。这个保护层在另一个步骤中被打磨和抛光，直到触点的一部分被暴露出来。然后，以这种方式被处理过的芯片通过电极和保护膜的部分熔化连接到基底上，电极与基底的相应接触表面形成连接。这种方法通常不能用于生产带有光电元件的堆叠元件，由于这类堆叠元件能够被独立地处理，在下文中也将这类元件称为电子模块，因为具有光活性或传感器活性的一侧已经被基底所覆盖，或者被连接到光学元件的单元所覆盖。
因此，本发明提出了一种用于生产集成电路的方法，其中使用了具有一个基质、至少一个连接触点以及在第一侧面上具有一个活性层的晶片，活性层包含有芯片的电路。该方法包括以下步骤：
1.将一个透明的覆盖层固定到晶片的第一个侧面，
2.将晶片上与包含活性层的侧面相反的一侧削薄，
3.将至少一个导电通道引入到晶片中，所述导电通道从晶片的第二个侧面出发基本上垂直于第一个侧面的表面延伸，这里第二个侧面是与包含活性层的侧面相反的一侧，并且在晶片电路的至少一个连接端与导电通道之间形成一个电气触点。
通过这种方式，该方法还可以具有优点地进一步改进为用于生产具有至少两个芯片的多层结构的集成电路，其中的每个芯片具有至少一个连接触点，并且在第一个侧面上具有包含芯片电路的活性层。为此目的，该方法建议将一个覆盖层固定到至少两个芯片中的第一个芯片的一个侧面上。为了形成从芯片一侧到另一侧的连接，在基本垂直于芯片表面或者垂直于芯片第一个侧面的方向上延伸的一个导电通道被引入到基质中。在芯片的另一个侧面上形成了一个接触表面，它与导电通道电气连接。类似地，第一个芯片的电路的至少一个连接端在第一个侧面上连接到导电通道。然后，第一个芯片和至少一个另外的芯片以这样的方式相互固定：使得在第一个芯片的导电通道与另一个芯片的至少一个相应的连接表面之间形成一个电气触点。
参照名为“形成连接并安装集成电路的方法”的德国专利申请，该申请的主题包含在本发明中。这一个参考文件特别用于形成穿过一个晶片或芯片的导电通道。
可以通过多种方法形成至少一条导电通道。根据本方法的一个实施例，通过引入一个开孔来形成通道，这个开孔用导电材料来填充，例如用金属或导电的环氧树脂来填充。
也可以采用适当的掺杂来形成通道。例如可以采用离子注入或热扩散来实现掺杂。
根据本方法一个具有优点的改进方案，第一个芯片的第二个侧面被削薄，所述的第二个侧面是与包含活性层的第一个侧面相反的一侧。如果开孔形成的深度小于基质的厚度，则形成了盲孔。类似地，在特定的环境下，掺杂的渗透深度可能不足以形成从基质的一向延伸到另一侧的导电通道。根据这一改进方案，通过削薄步骤，至少在开孔或掺杂的区域内，使得基质的厚度小于开孔的深度或者小于掺杂微粒的渗透深度，从而形成了穿透基质的贯穿接触。在这种情况下，最好通过腐蚀方法形成开孔，从而在基质上形成蚀刻疤痕。
根据本发明的这一方法的其他具有优点的实施例的特征还将在从属权利要求中给出。
根据本发明的方法允许芯片以下列方式连接到基质，特别是连接到另外一个芯片，使基质面向芯片的后表面，另外，在芯片的上侧面或具有活性的一侧与基质之间形成电气连接。为此目的，为芯片设置了从上侧面延伸到下侧面的导电通道。该通道设置有导电层或者用导电材料来填充，以形成贯穿接触。
可选地，可以这样来对芯片的表面区域进行掺杂，使得通过掺杂形成了能够延伸到相反一侧的导电区域，从而形成了导电通道。借助于导电通道引导穿过芯片的触点可以设置有焊珠，芯片通过这些焊珠连接到基质。芯片的连接例如可以通过与US 6171887中所述类似的方法来实现。可选地，触点当然也可以敷设到另外一个芯片上，或者敷设在这两个芯片上。
另外，用于引导触点穿过半导电材料的通道可以通过干腐蚀工艺来形成。特别是采用各向异性的干腐蚀工艺，例如基于SF6自由基的“ASE工艺”，尤其适用于该目的。在这里一种廉价的替代方案是使用KOH溶液的各向异性腐蚀，该方案建议用于具有(100)晶向的硅晶片。当然，也可以采用上述工艺的组合来形成通道。此外，这些工艺也可以用于形成绝缘沟道，在这种情况下绝缘沟道例如可以在一个步骤中与通道一起被蚀刻出来。但是，也可以在每种情况下采用上述工艺中的一种不同的工艺或者采用这些工艺的不同组合分别来腐蚀出绝缘沟道以及腐蚀出通道。
要连接到光学芯片或传感器芯片的模块本身需要具有连接到电路板或其他芯片的贯穿接触。因此，这种芯片以与上述的光学芯片或传感器芯片类似的方法来提供，该模块具有两组接触表面。其中一组接触表面在方向和位置上与光学芯片的相应贯穿接触相适配，而第二组接触表面用于形成连接到电路板或下一个后续模块的贯穿接触。
在根据本发明的方法步骤中，这些模块最好仍连接到晶片，即在生产过程中不会与晶片分离。
根据本发明的一个优选实施例，晶片在光学侧面粘合到一个透明覆盖层上，例如一个薄玻璃板。通过这种方法，晶片上的模块受到保护，并且***获得了附加的稳定性。所使用的粘合剂可以是合适的环氧树脂。然后可以通过研磨工艺以机械方式削薄晶片的后表面，通过透明覆盖层始终确保了机械稳定性。在这种情况下贯穿接触可以通过两种不同的方式来形成。在该方法的第一种变型中，光学芯片的上侧面通过光刻方法形成图案，并形成蚀刻疤痕。在这种变型中，导电通道位于芯片上的接触表面或者用于连接的粘合衬垫旁边。然后用导电材料来填充蚀刻疤痕，并敷设一条从蚀刻疤痕到粘合衬垫的导体轨道。然后可以敷设透明覆盖层，在此之后晶片的后表面被削薄，直到蚀刻疤痕中的导电填充材料在后表面上显露出来。
根据另一种可选替代方案，覆盖层被预先敷设，并且晶片被削薄。用光刻来形成图案以及蚀刻在这种情况下从芯片的下侧面开始，蚀刻疤痕位于粘合衬垫的下面，粘合衬垫位于上侧面上，并且对蚀刻疤痕进行腐蚀直到粘合衬垫暴露出来。
以类似的方法来提供非光学芯片；在这种情况下，当芯片仍然构成晶片组件的一部分时，来实施该方法。光学芯片要被敷设到非光学芯片上，这种非光学芯片如上所述具有两组接触表面或粘合衬垫，用于贯穿接触或用于连接光学芯片或位于其上方的芯片。带有非光学芯片的晶片以类似的方式被削薄，而不会影响到稳定性。削薄后的晶片然后通过光刻方法来形成图案，并且在将要形成贯穿接触的位置进行腐蚀。如在光学芯片的情况下，这些形成图案以及进行蚀刻的方法步骤既可以从上侧面或具有活性的侧面开始进行，也可以从下侧面开始进行。然后，这些通过蚀刻疤痕形成的、穿过晶片的通道被金属化处理，或者用导电材料来填充。当通道与相应的接触表面相邻时，接触表面通过导体轨道连接到填充后的通道。接触表面在两面上都设置有焊珠。如果适当的话，也可以省去用于连接光学芯片或其上方的芯片的触点的敷设步骤，建议令这类可熔的触点已经位于上方芯片的相应触点上。
然后，以这种方法提供的芯片可以相互连接。如果芯片以这种方法设置在晶片上，使得当一个晶片位于另一个晶片上方时，相应的触点彼此相叠，当芯片仍然连接到晶片时，这些芯片可以被连接。否则，带有较小芯片的晶片通过切割刀具被锯断，然后芯片被设置到另一个晶片上。然后，通过焊珠焊剂的熔化和重熔使两个晶片或芯片连接到这个晶片，以形成芯片间的接触。为了使晶片或芯片相互连接，最好使用熔点比用于连接电路板的焊剂高的高熔点焊剂。这避免了芯片堆中的芯片之间的连接在连接到电路板时被再此中断。举例来说，可以使用纯锡来使芯片彼此连接。在最后一个步骤中，使用切割刀具来将芯片切断。
在晶片上设置芯片的过程中，在敷设了透明覆盖层之后，可以使用多种不同的晶片层封装工艺来封装芯片。
根据本发明的方法也允许连接多于两层的组件或芯片，在这种情况下，分别提供的部件同时或者先后彼此连接。
如果根据一个示例性的实施例，多层集成的半导体***的单元彼此间先后固定，最后通过附带的组件赋予给晶片或芯片机械稳定性，使其可以被进一步削薄。因此该实施例的基础是晶片或芯片被先后地彼此固定，然后被削薄。这样做的结果是芯片中的开孔或蚀刻疤痕必须被蚀刻得穿过较薄的基质，因此它们的直径保持得很小。
另外，应注意到，使用该方法得到的芯片堆的上层芯片不一定是光学芯片。相反，本发明可以用于将任意所希望的半导体模块相互连接，以形成紧凑的三维芯片堆。举例来说，该方法尤其适用于堆叠的存储模块，这类存储模块可以相互连接，而在芯片之间没有绝缘的夹层。不同基质，如Ge、Si和GaAs上的集成电路也可以具有优点地以节省空间的方式相互结合。同样利用该方法，不同的传感器芯片可以与其他组件相互结合。传感器芯片例如可以包括放射性传感器、压力传感器、温度传感器或湿度传感器。也可以使用对某些气体或液体成分产生响应的化学敏感的传感器。
透明覆盖层也可以具有优点地形成图案。通过这种方法，举例来说，光学元件，如棱镜、光栅或滤光镜，可以集成在覆盖层中。
如果透明覆盖层不是应当或者必须设置在最上层的芯片上，例如如果最上层的芯片不是光学芯片，该芯片也可以通过可去除的石蜡固定到基质上，在生产过程中，尤其是在削薄的过程中，所述的石蜡提供了附加的强度。可选地，覆盖层例如也可以通过环氧树脂在生产过程中被固定，这种环氧树脂可以在紫外线的作用下被再次去除。
根据本发明的方法，本发明还涉及了一种多层集成电路配置，它包括至少两个相互重叠设置的芯片，所述芯片分别具有一个基质、至少一个连接触点以及在一个侧面上具有一个包含芯片电路的活性层。电路配置中所述芯片中的至少一个芯片具有优点地具有一个导电通道，一方面在具有通道的芯片电路的至少一个连接端与导电通道之间、另一方面在其与由导电材料构成的其他芯片的连接表面之间设置有电触点。
完全组装好的多层集成半导体配置可以附带地设置有一个保护外壳。根据本发明的方法得到的、并且在生产过程中具有优点地设置有保护外壳的这种类型的多层集成电路配置构成封装在外壳内的(housed)多重密封组件(multipackage)。因此封装在外壳内的多重密封组件同样具有至少两个芯片，其中这些芯片相互重叠设置，并且分别在一个侧面上具有至少一个连接触点和一个包含有芯片电路的活性层。以这种方式设置的芯片具有优点地至少部分地由一个外壳来封装。特别具有优点的是至少一个芯片具有一个导电通道，其中一方面在具有通道的芯片电路的至少一个连接端与导电通道之间、另一方面在其与带有导电通道的其他芯片的连接表面之间同样具有电触点。
根据本发明的方法，本发明还涉及一种装置，它最好包括一个具有传感器或者具有光学活性或相应外部活性的元件，通过在该元件的第一个和第二表面上设置的两个覆盖层以及一个侧面的隔离层，该元件相对于外界受到保护或者隔离。
附图说明
下面参照各个示例性的实施例详细描述本发明。这里参考了附图，在各个附图中，用相同的附图标记来标识相同的元件，在图中：
图1A至1B，根据穿过半导体芯片或半导体晶片的不同截面图示出了根据本发明的用于生成电触点连接的方法的第一种变型的顺序。
图2A至2C，与图1所示相对应，示出了图1中所述与本发明的方法相关的其他可能的方法步骤。
图3A至3D，示出了根据本发明所述方法的另外一种实施例的方法步骤。
图4A至4D，示出了参照图3A至3D所示的方法的一种变型，其中重新分配了连接端。
图5A至5C，示出了根据本发明的触点连接方法的另外一种变型的对应于上面所示的截面图。
图6A至6B，示出了本发明的另外一种示例性的实施例，其中从不具有活性的侧面开始，在晶片上的芯片区域之间设置了绝缘沟道。
图7A至7B，示出了根据本发明的一种实施例，其中用于至少两个粘合衬垫的贯穿接触位置沿着晶片上芯片之间的分隔线形成。
图8A至8C，示出了用于芯片堆的芯片的不同实施例的截面图，在三维的多层电子模块中，这些芯片位于最上面的芯片之下。
图9A至9D，在截面图的基础上示出了一个示例性实施例的步骤，其中特别地，最上面的芯片可以与它下面的芯片相组合，形成一个芯片堆。
图10A至10E，在简略的截面图的基础上示出了根据本发明的方法的另外一个示例性的实施例。
图11A至11C，示出了完全组装好的多层电子模块的实施例的截面图。
图12，示出了另外一个实施例的截面图。
具体实施方式
下面详细描述优选实施例，首先参考图1A至1E所示的示例性实施例。图1A至1E在半导体晶片10或半导体芯片10的不同截面图的基础上，示出了根据本发明的用于形成电触点连接方法的第一种变型的方法步骤。其中，上述半导体芯片最好是传感器芯片，例如光学芯片或压敏芯片或对湿度敏感的芯片等，其中特别重要的是，在触点已经形成之后，或者例如在将芯片固定到或者触点连接到一个电路板或者其他设备或装置上之后，具有活性的传感器一侧可以或者应当被暴露出来。图1A至1E中所示的方法步骤还利用截面图示出了适用于提供芯片的方法步骤，用于进行连接以形成一个三维的芯片堆。
图1A中所示的光学芯片或传感器芯片被排列在晶片组件10中，并且与半导体晶片10一样，包括基质1，在基质最顶上的一侧14上是一个光学活性层11，例如CCD芯片的传感器层。该芯片最顶上的一侧4上还另外覆盖有一层钝化层13。此外，在该表面上具有形成触点的表面或粘合衬垫12，它们用于芯片的连接，并通过导体轨道连接到光学敏感层11。
在准备好晶片之后，首先，在该方法的一个后续步骤中，如图1B所示，在钝化层中希望用来提供贯穿接触的位置处形成或者引入开孔16，并且在所述的位置处使基质暴露出来。该步骤例如可以通过先刻图案方法以及后续的离子束腐蚀来实现。
在随后的腐蚀步骤过程中，蚀刻疤痕或盲孔17被腐蚀到基质中，钝化层13保护基质免于在开孔16以外受到腐蚀。为了进行进一步处理，假设整个基质厚度约为500微米，盲孔的深度大约在50至200微米的范围内就足够了，一种适合用于形成蚀刻疤痕的方法是使用KOH在Si(100)基质上进行各向异性的腐蚀，在该过程中形成了孔径角约为70°的蚀刻疤痕，在具有活性的表面上的疤痕的直径或横截面取决于腐蚀的深度或孔径角。
然后，在蚀刻疤痕和粘合衬垫之间形成触点。图1C示出了上述生产步骤之后的芯片截面图。为了形成触点，蚀刻疤痕17和蚀刻疤痕之间最顶上的一侧14的区域用金属来涂层。结果是形成了金属层18，该层位于蚀刻疤痕的内壁上，并且位于蚀刻疤痕之间导体形式的区域上，该层至少部分地覆盖了粘合衬垫，以形成可靠的触点。适合的形成触点的金属例如为铝、铜或镍。接下来，用金属涂层的蚀刻疤痕用一种金属来填充，使得疤痕以一种固体导电结构19来填充。
作为图1C所示的一种替代方案，还可以先用一种导体材料来填充疤痕，然后设置一条从接触表面25到填充物19的导体轨道，以形成电触点。
在下一个步骤中，芯片1最顶上的一侧14设置有一个透光的覆盖层20，用于保护光学敏感层11。这一生产阶段的结果在图1D中示出。除了保护芯片最顶上的一侧14上的半导体电路之外，这个覆盖层还具有增强整体结构机械稳定性的功能，这对于后面的处理步骤是很重要的，特别是对于从非活性一侧开始削薄晶片的步骤是很重要的，该步骤还将进一步说明。覆盖层20最好通过环氧树脂层21以粘着方式粘合到芯片上。适当的覆盖层例如为玻璃板或类似的透明塑料。为了形成穿过芯片的贯穿接触，芯片的下侧或非活性侧22被磨削，直至到达蚀刻疤痕17的导电填充物19，结果是在芯片的下侧22上形成了触点位置或触点表面23。在这种情况下，根据多种可能的实施例之一，触点位置的宽度例如可以约为50微米。假设在这种情况下，晶片的整体厚度例如约为500微米，盲孔的穿透深度略为超过200微米，则在基质被削薄之后，盲孔的末端所暴露出来的宽度达到50微米。这一生产状态在图1E中示出。
在这里应注意，将晶片磨削得尽可能薄是具有优点的，尤其是磨削得比上面的例子中还要薄，因为这样的话特别是开孔的横截面和孔深可以保持得非常小，晶片的稳定性通过覆盖层或玻璃20来保证。
现在晶片的形状是：粘合衬垫位于晶片具有活性一侧的上面。然后可以通过相同的方法进一步将晶片处理为非传感器芯片，例如使用众所周知的晶片级封装(WLP)工艺来处理。
因此，该方法允许对非传感器芯片的WLP范围进行很大的扩展。以这种方式提供的、设置有触点位置23的芯片可以在封装或开放状态下，通过常规的SMT(表面安装技术)在电路板或印刷电路板上形成触点。
在这一方面，图2A至2E示出了其他可能的方法步骤，这些方法步骤可在图1E所示的方法步骤之后进行。
特别地，在穿过芯片的截面图的基础上，图2A至2E还示出了其他可能的处理步骤之后，图1E中所示芯片的多种实施例，这些处理步骤适用于在根据本发明所形成的芯片进行连接以形成芯片堆之前作为准备步骤。
为了可以将芯片连接到其下面的其他模块上，有利的是，例如敷设连接到触点表面的焊珠。在如图1A所示的最简单的情况下，焊珠24直接敷设到触点表面22上。如果希望的话，芯片下侧上的连接位置也可以重新分配。例如当其他模块(芯片需要在该模块上进行堆叠，或者芯片需要连接到该模块)的触点表面位置与芯片的触点表面不匹配的时候，上述的重新分配可能是必要的。在图2B中示出了一种在芯片的活性侧上设置重新分配的触点的可行的方法。在这一实施例中，首先在所希望的位置处将所有粘合衬垫25都设置到芯片的后表面上。然后，敷设从粘合衬垫25到触点表面23的导体轨道，所述的触点表面23已通过在填充物19处对后表面进行磨削或腐蚀而得到，并且将焊珠24敷设到粘合衬垫25上。
为了更接近将芯片封装到或者安装到仍然与芯片相连接的外壳中的步骤，在芯片的下侧22敷设了另外一层覆盖层27。如图2C所示，这种类型的芯片在两个覆盖层20和27之间形成了“三明治”的形式。由于覆盖层玻璃20与例如芯片或基质1的半导体材料的热膨胀系数可能是不同的，当芯片被加热或冷却时可能会发生双金属效应，其结果是芯片发生轻微的弯曲。在这种情况下，下侧的材料27(BCB，塑料，玻璃等)必须与上侧材料在机械上相匹配，尽可能使材料的硬度，包括厚度、弹性系数及热膨胀系数能够相互补偿。因此，完全不需要使上层的材料20与下层的材料27相同。
如果需要组装到一起的芯片的基质具有不同的热膨胀系数，或者在不同的温度下工作，还建议在芯片之间使用夹层，考虑到夹层的柔韧性，可以减少基质间产生的温度应力。图2C中所示的实施例还可设置有一个这种类型的弹性夹层，用于对芯片进行堆叠。在该方法的这种实施例中，首先在芯片的下侧或者非活性侧22设置一个夹层27。
通过举例，在图2C所示的弹性覆盖层的情况下，在图1E所示方法步骤完成之后，首先夹层27可以通过粘接的方式粘合到芯片的下侧或非活性侧25，该层25具有通道28，在覆盖层中通道的设置与触点表面23相匹配。与蚀刻疤痕17相类似，通道也可以用导体29来填充。适合的方法例如包括电解沉积铜或镍。可选地，也可以将导电的环氧树脂压入到蚀刻疤痕中。由此出发，使用焊珠24所形成的触点可以通过与上述实施例中相同的方法来形成。
根据下面所描述的实施例，如图1A所示准备好的芯片1的最顶上的一侧14首先通过粘接层21，以粘接方式粘合到透明的覆盖层20。
图3A至3E同样利用半导体晶片的芯片区域的截面图示出了本发明所述方法的另一个实施例所涉及的方法步骤。图3A至3E中所示的本发明的另外这个实施例的方法步骤同样适用于提供芯片连接，以形成多层集成电路***。
相应地，图1A中已提出的芯片1的最顶上的一侧14最初通过一层粘合剂21以粘接方式粘合到一个薄的透明覆盖层20。该方法的这个中间步骤在图3A中示出。通过这种方式提供的芯片或晶片然后可以被削薄，而不会损害到它的下侧22，如参照图3B所示的，由于与覆盖层之间的连接，这种结构获得了足够的稳定性。
如上所述，在腐蚀或磨削之后，晶片的厚度应尽可能的低。
然后，如图3C所示，将蚀刻疤痕30引入到芯片中，但是与前面的实施例不同，现在是从下侧22开始进行腐蚀，直到蚀刻疤痕与位于芯片最顶上的一侧14上的粘合衬垫相接触。在这种情况下粘合衬垫12的金属层起到的作用是使腐蚀过程停止。腐蚀过程或深度腐蚀最好利用光刻构图工艺和各向异性干腐蚀工艺(例如使用SF6的“ASE工艺”)共同进行。通过这种方式形成的开孔通常向内逐渐变细，或者向外变宽。此外，以这种方式形成的盲孔在盲孔的末端、或者在这种情况下在粘合衬垫处是圆形的。
然后，蚀刻疤痕或开孔30的边缘或内壁通过等角的等离子体氧化物沉积与基质1相绝缘。这种绝缘的隔离层32在理论上是可选的。但是在很多情况下，当基质被高掺杂时上述绝缘层是必需的，以避免短路。在这个方面上，适用的工艺是基于SiH4的LTO(低温氧化物)工艺或基于TEOS氧化物(TEOS，四乙基正硅酸盐)的工艺。此外，在等离子体氧化物沉积之后通常执行一个背面腐蚀(etch-back)步骤，以使粘合衬垫12的后表面再次暴露出来。然后，如图3D所示，用一种导电材料来填充蚀刻疤痕或开孔30。填充物31也可以通过在蚀刻疤痕中电解沉积金属来实现，或者利用丝网印刷/焊补技术通过用导电的粘合剂(导电的环氧树脂)来填充开孔来实现。
通过以这种方式形成填充物31，随后该方法可以通过与上述实施例中类似的方式继续进行。因此，如图2A中所示，焊珠24可以直接敷设到填充物31上，并且通过与图2B所示相类似的重新分配来移位。此外，根据图2C，可以将另外一个覆盖层涂敷到后表面22上，并且可以穿过覆盖层与通过填充物31所提供的触点位置形成外部连接。图4A至4D示出了参照图3A至3D所示方法的一种变型，以与图2C所示实施例相类似的方式对连接点进行了重新分配，敷设有焊珠24的粘合衬垫25相对于贯穿接触设置得纵向偏移，并通过所敷设的导体轨道26与贯穿接触相连接。如图3C和3D所示，为了清楚起见，省略了绝缘层32的敷设。由于进行了各向异性腐蚀，蚀刻疤痕30的形状朝着第一个表面14的方向呈圆锥状逐渐变细。
作为填充后的蚀刻疤痕的替代方案，图中的区域31也可以表示导电的掺杂区域，它同样形成了穿过基质的贯穿接触。
通过晶片组件1中的芯片1a和1b的整个外壳的图示，图5A至5C示出了可能的其他方法步骤。为此目的，一方面，执行上面已经说明的、用于形成贯穿接触并形成触点表面23的方法步骤。另外，通过适当的腐蚀工艺沿着晶片上的相邻芯片之间的隔离线附带地形成了沟道。这样在芯片之间形成沟道的结果是，例如可以用环氧树脂从侧向密封芯片，使得不再有裸露的硅。晶片1或芯片1a、1b的具有活性的前表面和非活性的后表面用前面所述的覆盖层来涂敷。前表面最好敷设一层玻璃20，后表面最好也敷设一层玻璃，或者敷设一个可以进行光刻的层(例如BCB或苯环丁烯)，后者也可以流入到沟道35中。这里也通过举例方式参考图6A和6B。根据该实施例，以与开孔一致的方式，通过磨削或腐蚀，将沟道35从晶片1的后表面引入到基质1中(图6A)。如果如图6B中所讨论和描述的，随后将一个BCB层敷设到后表面上，则也用BCB以绝缘的方式来填充沟道，并形成侧向的密封。然后在沟道35处进行切割，即将晶片分隔成单个的芯片。
类似地，为了形成导电通道，以与形成蚀刻疤痕相同的方式，沟道35也可以使用各向异性的干腐蚀工艺来形成，例如通过ASE工艺或使用KOH溶液的各向异性腐蚀。一般来说，对蚀刻疤痕和绝缘沟道35的腐蚀也可以通过将各种腐蚀工艺结合起来进行。例如，蚀刻疤痕或绝缘沟道例如可以在第一个步骤中通过湿腐蚀来形成，然后进一步通过各向异性的干腐蚀来形成。通常来说，既可以使用相同的腐蚀工艺也可以使用不同的腐蚀工艺，或者将各种腐蚀工艺结合使用，以形成沟道和蚀刻疤痕。例如，一种可行实施例建议用湿化学方法对绝缘沟道进行预腐蚀，然后通过各向异性的干腐蚀方法对用于形成绝缘沟道和导电通道的表面区域进行共同腐蚀。因此，结合不同的腐蚀工艺可以对腐蚀出的结构的形状(例如内壁的陡峭程度)、大小和深度进行有利的控制。图7A和7B示出了根据本发明的贯穿接触的另外一种可能的实施例。在这个方面，图7B示出了在方向A上的截面图。在这种情况下贯穿接触通道17和19沿着晶片上的芯片分隔线36设置。以这种方式，通过将触点位置相对于贯穿接触位置19进行适当的重新分配，可以很容易地通过蚀刻疤痕17形成与两个或更多的粘合衬垫12a、12b的接触。为此目的，在对盲孔的内壁进行电绝缘之后，将触点轨道18设置到这个开孔中。然而，与图1A至1E中所示的方法不同，没有附带地用导电材料来填充盲孔，而是用绝缘材料37来填充。这样做的积极作用在于，在晶片沿着分隔线或沿着贯穿接触位置被分隔之后，各个芯片在侧向上与外界隔离。所述晶片也可以沿着分隔线并沿着贯穿接触位置被分隔。
以与上述上层的芯片相类似的方式来提供下面的模块。在图8A至8C中以截面图的方式示出了可能的实施例。在顶层模块下面的芯片堆中的芯片需要两组或两种类型的粘合衬垫，其中的一组用于形成与其上方的芯片的接触，另一组用于形成与下方芯片的连接，或者，如果该芯片是芯片堆中最底层的芯片的话，则这组粘合衬垫用于形成与电路板或基座的连接。
为此目的，该芯片在非活性一侧被削薄到生产过程中稳定性约束条件所允许的最大程度。如果该芯片仍连接到晶片，则无支撑的晶片可以被削薄到大约200微米到300微米。图8A示出了这种类型的芯片2的第一种可能的实施例，它例如可以是一个存储模块。与上面所述的芯片1一样，芯片2具有一个活性层11，它位于钝化层13下面，其中设置了集成电路的元件。焊珠24敷设到第一组粘合衬垫12上，随后用于连接到上面的芯片，例如最顶层的芯片1。
根据图8A中所示的实施例，蚀刻疤痕30被腐蚀到下侧22中，并延伸到第二组触点表面的粘合衬垫42。与最顶层的芯片1相类似地，以这种方式形成的通道用导电材料31来填充。为了与芯片堆的下一层形成接触，焊珠33再一次被焊接到触点表面上，所述的触点表面在进行填充之后在芯片的下侧22上形成。
如果芯片堆中没有其他的层，即芯片2是芯片堆中的最底层芯片，则用于焊珠33的焊剂可以有利地比用于其他焊珠24的材料具有更低的熔点。其结果是，通过使焊珠33熔化，组装而成的芯片堆可以固定到电路板或其他的基座上，而不会使其他焊珠24熔化。
图8B示出了另一个实施例，其中，与图3E所示配置类似地，包括带有焊珠33的粘合衬垫25的连接触点被重新分配，并通过导体轨道26连接到填充物31的触点表面34。
图8C示出了芯片2的另外一种实施例，其中以与图2C所示相类似的方式，敷设了一层较低的覆盖层27，并可起到保护封装或弹性夹层的作用，以吸收芯片之间的热应力。如先前的例子以及图2C所示，该芯片被表示为重新分配的触点，包含带有焊珠33的粘合衬垫25。
在这种情况下，通道28也是用一种导电的填充物29来填充，以向下完全穿过位于覆盖层27内的通道28，与覆盖层的下侧进行接触，在这种配置中，有利的是可以这样来重新分配触点：使得位于芯片下侧和顶侧的触点相互匹配。通过这种方法，可以使多个芯片2以与芯片堆的顺序和数目相关的任何所希望的方式彼此组合在一起。例如当这种类型的芯片堆包含多个存储模块时，这样做是具有优点的。此外，通过这种方式，仅仅在堆叠的存储模块的数目方面有所不同的多个不同变型可以由相同的单个模块形成，而不会造成不必要的很高的开销。图9A至9C在截面图的基础上示出了一种示例性的实施例步骤，允许最顶层的芯片连接到其下面的芯片，以形成芯片堆。
从例如在图3D中所示的光学芯片开始，所述光学芯片通过一层粘合剂21连接到覆盖层20，并在下侧上形成的触点处具有焊珠24，模块在其下侧22上覆盖了一层粘合剂45，如图9A所示。可以使用一种热塑性材料来构成该层。如此选择该层的厚度：使得焊珠24被完全地覆盖。
然后，该层45被磨削，直到焊珠24突出出来并与该层一起被磨平，这样，如图9B所示，形成了平面状的触点表面36。反之焊珠37被设置在这些表面上。
图9C示出了连接到另外一个芯片2的光学芯片1。为了进行连接，焊珠的焊剂通过加热在两个芯片的粘合衬垫25上熔化，并且在两个芯片1、2的触点表面上的焊珠结合起来形成了一个焊点39。加热的结果是热塑性材料层48也被软化，并以粘接方式将两个模块粘合。此外，当芯片一个叠一个地放置时，由熔化的焊剂的表面张力产生了自排列效应。由于这种表面张力，芯片被拉到一个方向上，使得通过焊剂彼此连接的触点表面25在芯片之间的侧向间距最小。
下面参照图10A至10E所示的截面图来解释根据本发明的方法的另外一个实施例。这个示例性的实施例是基于晶片或芯片的连续固定，并随后将其削薄，这个组件已经设置到一起，为先前已设置的模块或晶片提供了附带的稳定性，使得后者能够被进一步削薄。
根据图10A，首先再次将一个覆盖层20设置到第一个或最顶层的芯片1上。芯片1的基质100然后被削薄(图6B)，并且根据参照图3A至3E已经描述的方法来形成贯穿接触(这些步骤这里没有示出)。然后，如图6C中所示，在贯穿接触之后将下一个芯片2适配并固定到第一个芯片上，第一个芯片1与另一个芯片2上相应的连接端相连接。此时，已经安装好的第二个芯片还不具有任何用于贯穿接触的蚀刻疤痕、开孔或掺杂区域。但是，由于已经安装好的晶片或芯片现在固定连接到第一个芯片，并由于第一个芯片1和覆盖层20所构成的组件，已经安装好的芯片2具有一个机械稳定的基座，并可以被削薄到与芯片堆中第一个芯片1相同的程度，而不会发生危险。
然后，在另外一个步骤中，在已经安装好的芯片2中形成贯穿接触，如参照图3A至3D、图4A至4D或者图8A或8C所描述的，并且可以安装另一个芯片3或晶片。这一生产状态在图10D中示出。
根据单独的或者连接到晶片的元件的任意所希望的数目，这些步骤可以重复进行，形成了如图10E中所示的芯片堆，其中三个芯片1、2和3相互适配。这些芯片可以直接地或者通过绝缘的或具有弹性的夹层相互连接。
目前所描述的所有这些步骤都可以实现，同时芯片仍然构成晶片的组成部分。因此，还可以至少部分地或者在各个步骤中，将各种不同的晶片级封装工艺集成到根据本发明的方法中。
此外，将芯片进行粘合或粘合到一起或者进行连接以形成芯片堆也可以实现，同时它们仍然连接到晶片。其实现的前提是芯片以相同的方式在侧向方向上设置到不同的晶片上，使得当晶片一个叠一个地设置时，一个芯片堆中的芯片也一个叠一个地排列。
然后，连接到晶片上的一个叠一个设置的芯片可以用切割刀具来分隔。
图11A至11C示出了通过上述方法得到的具有三层的芯片堆6的实施例。
具体来说，图11A示出了芯片堆的一个实施例，其中最顶层的芯片1不是光学模块，而是由一种不同的集成电路组成，承载着活性层11的一侧面对着其下面的模块2。因此在该实施例中，不要求最顶层芯片的贯穿接触。
相反，它下面的芯片2和3具有使用根据本发明的方法形成的贯穿接触。芯片2和3的贯穿接触的导电填充物31通过焊点39连接到分别位于其上的芯片1或2的相应粘合衬垫25。在芯片之间是夹层45，它将芯片彼此相连，并可作为具有弹性的补偿层，以减少芯片间产生的热应力。
另一方面，在该实施例中，芯片堆6最底层的芯片3的下侧没有被密封。因此，芯片堆6可以被进一步应用在已知的触发器技术中，并可以通过使焊珠24熔化而连接到例如为电路板所提供的基质的触点表面。在芯片已经组装好之后，芯片仍然连接到从晶片堆分隔出来的晶片，以这种方式形成的多层集成模块或芯片堆6可以用一个环氧树脂覆盖层40来密封。
图11B示出了使用一个光学芯片作为最顶层单元的芯片堆6的一种可行实施例。
在这种情况下，根据图1A至1E所示的方法步骤来提供光学芯片1，其中，穿过基质的腐蚀从最上面的一侧，即具有活性的一侧开始进行，然后通过一个光学环氧树脂层21将一个透明的覆盖层20敷设到晶片上。然后将该芯片与所说明的方式提供的较低的芯片2和3粘合到一起。这种粘合方式参照图9A至9D的说明进行。
在这种示例性的实施例中，芯片堆的下侧也提供了一个覆盖层，它一方面用作芯片堆最底层的芯片与基座之间的弹性夹层或补偿层，或者另一方面用作保护封装。
图11C示出了图11B中所示的芯片堆的一种变型。图11C中所示的这种变型描述了一种特别优选的实施例。该实施例与图11B中所示实施例之间的区别在于，在这种情况下，导电通道31没有从具有活性层11的一侧引入，而是对于所有已提供贯穿接触的芯片堆的芯片来说，都从相反的一侧引入。在这种情况下，为了清楚起见，图3C和3D中所示的绝缘层32被省略掉了。
参照图11A至11C所示的、并且还至少部分地提供有保护层的、或者由一个外壳所包围的多层集成电路***表示封装在外壳内的多重封装。外壳由覆盖芯片的多重封装的所有部分构成，例如透明覆盖层20、环氧树脂覆盖层40或较低的粘合剂层45。
图12示出了一个示例性实施例的截面图，其中多个芯片结合到一起作为晶片的一部分，并划分出一个贯穿接触。芯片堆中最顶上位置的芯片已经在晶片110上形成，并仍然作为晶片的组成部分，这些芯片根据参照图1A至1E所解释的方法来提供。但是还敷设了一个金属层18，它将触点表面连接到蚀刻疤痕17，触点表面连接到两个不同模块的活性层11A、11B，这两个模块仍然连接到晶片。
如图2B或2C所示，在下侧22上触点被重新分配。在连接晶片110、120的过程中，重新分配的触点分别连接到位于下面的晶片的模块的触点表面25。在连接完成之后，晶片可以沿着分隔线41从晶片组件被分隔开，分隔线41从中央穿过整个贯穿接触。在芯片堆被分隔之后，并非得到一个贯穿接触，而是得到一个围绕芯片堆中芯片基质的边缘的触点。
完成之后，使用上述任一项实施例所形成的芯片堆可以使用已知的工艺来进一步处理。例如，芯片堆或多层半导体配制可以利用SMD技术方法直接连接到电路板，或者可以利用SMD工艺或贯穿孔技术浇铸到适当的外壳中。

Claims (76)

1.用于为集成在基质材料(1，10)中的至少一个元件形成电触点连接的方法，基质材料(1，10)具有第一表面区域(13)，并且
a)对于每个元件，至少一个连接触点(12)至少部分地设置在所述第一表面区域中，其中
b)一个透光的覆盖层(20)被敷设到第一表面区域上，并且
c)形成至少一个接触通道(31)，它在基质材料中垂直于第一表面区域延伸，在该方法中，为了
d)在将要提供的基质材料的第二表面区域中形成至少一个触点位置(24)，
e)通过相应的接触通道(31)形成至少一个从所述触点位置(24)到至少一个连接触点(12)的电触点连接，
其中，在形成至少一个接触通道(30)或至少一个触点位置(24)之前敷设覆盖层(20)，其中提供第二表面区域的过程包括削薄基质材料的步骤，其中接触通道(31)从第二表面区域开始，直接与连接触点相邻。
2.如权利要求1所述的方法，其中，基质材料(1，10)相对于各个元件被划分为所要限定的芯片区域(1a，1b)，并且接触通道(31)在连接触点(12)旁边被引入基质材料相应的芯片区域中。
3.如权利要求1或2所述的方法，其中，这样将接触通道引入到基质材料(1，10)中：使得它们与连接触点相邻接。
4.如权利要求2所述的方法，其中，至少一些接触通道(31)位于芯片区域(1a，1b)的将要被限定的分隔线(36)上。
5.如权利要求1所述的方法，其中，形成接触通道(31)的过程包括使接触通道与基质材料(1，10)侧向隔离(32)。
6.如权利要求1所述的方法，其中，形成接触通道(31)的过程包括用元素周期表中的第三或第五主族中的化学元素来对基质进行掺杂。
7.如权利要求1所述的方法，其中，形成接触通道(31)的过程中通过离子注入来掺杂元素。
8.如权利要求1所述的方法，其中，形成接触通道(31)的过程通过热扩散来掺杂元素。
9.如权利要求2所述的方法，其中，形成至少一个接触通道(31)的过程包括提供一个开孔(17，30)。
10.如权利要求1所述的方法，其中，借助于干腐蚀工艺或湿腐蚀工艺、或者借助于干腐蚀和湿腐蚀的结合来形成接触通道(19，31)。
11.如权利要求10所述的方法，其中，开孔(17，30)的干腐蚀使用光刻构图工艺或各向异性的干腐蚀，或者使用光刻构图和干腐蚀的结合。
12.如权利要求10所述的方法，其中，开孔(17，30)的湿腐蚀使用光刻构图工艺或各向异性的湿腐蚀，或者使用光刻构图和湿腐蚀的结合。
13.如权利要求1所述的方法，其中，形成电触点连接(19，31)的过程包括在第一表面区域上再次敷设(18)连接触点(12)。
14.如权利要求1所述的方法，其中，形成电触点连接(19，31)的过程通过蒸发镀层或喷镀或CVD或PVD来沉积，随后通过构图来实现。
15.如权利要求1所述的方法，其中，形成电触点连接(19，31)的过程利用非电解沉积来实现。
16.如权利要求9所述的方法，其中，形成电触点连接(19，31)的过程包括填充接触通道或开孔(17，30)。
17.如权利要求9所述的方法，其中，连接至不同连接触点的多个电触点连接穿过相应的接触通道(19，31)或开孔(17，30)。
18.如权利要求9所述的方法，其中，用绝缘材料来填充接触通道(19，30)或开孔(17，30)的过程发生在电触点连接已经形成之后。
19.如权利要求17所述的方法，其中，穿过相应的接触通道(19，31)或开孔(17，30)的电触点连接被引至不同芯片区域(1a，1b)内的连接触点。
20.如权利要求1所述的方法，其中，形成电触点连接的过程中将焊珠(24)敷设到第二表面区域上的接触通道(19，31)的区域中。
21.如权利要求1所述的方法，其中，形成电触点连接的过程包括在第二表面区域上再次敷设(26)电触点连接。
22.如权利要求1所述的方法，其中，覆盖层(20)是由玻璃或塑料或玻璃-塑料复合材料构成的。
23.如权利要求1所述的方法，其中，使用增附剂(21)来敷设覆盖层。
24.如权利要求23所述的方法，其中，增附剂(21)由环氧树脂或石蜡或可溶凝胶构成，或者由环氧树脂、石蜡和可溶凝胶的混合物构成。
25.如权利要求1所述的方法，其中，借助于热粘合或阳极粘合来敷设覆盖层(20)。
26.如权利要求25所述的方法，其中，敷设覆盖层和粘合覆盖层(20)包括在基质材料(1，10)上沉积一个氧化层。
27.如权利要求1所述的方法，其中，敷设覆盖层和粘合覆盖层(20)包括借助于化学-机械抛光工艺来进行平整。
28.如权利要求1所述的方法，其中，削薄过程包括从基质材料上进行腐蚀或磨削，或者进行腐蚀和磨削的结合。
29.用于将至少一个元件安装到外壳中的方法，包括下列步骤：
a)在包含第一表面区域的基质材料(1，10)中制造至少一个半导体元件，第一表面区域与第二表面区域相对设置，至少一个连接触点(12)被至少部分地设置在每个集成电路(11)的第一表面区域中，
b)执行上述权利要求中任一项所述的方法，以形成在第一表面区域上带有第一个覆盖层、而在第二表面区域内具有至少一个触点位置(23，24)的基质材料，
c)在第二表面区域上敷设第二个覆盖层(27)。
30.如权利要求29所述的方法，其中，敷设覆盖层(27)的过程包括引入开孔(28)，这些开孔完全穿过该覆盖层。
31.如权利要求30所述的方法，其中，敷设步骤包括填充贯穿开孔(28)。
32.如权利要求29所述的方法，包括设置至少一个穿过覆盖层内的开孔、连接至触点位置或再次敷设的触点位置的电气连接，并且通过在第二个覆盖层背对基质材料的一侧上进行敷设，形成了至少一个外壳触点位置(38)。
33.如权利要求29所述的方法，包括在第二表面区域上再次敷设触点位置(23)。
34.如权利要求29所述的方法，其中，敷设步骤包括在第二个覆盖层背对基质材料的一侧上再次敷设外壳触点位置(38)。
35.如权利要求29所述的方法，其中，基质材料包括至少两个元件或集成电路(1a，1b)，在所述元件或集成电路之间形成了至少一个绝缘沟道(35)。
36.如权利要求35所述的方法，其中，以这样的方式来形成绝缘沟道(35)：在与绝缘沟道相邻接的基质材料区域之间进行电气绝缘。
37.如权利要求35所述的方法，包括用绝缘材料来填充绝缘沟道(35)。
38.如权利要求29所述的方法，其中，在其上安装有元件(11)或集成电路的半导体晶片作为基质材料(1，10)来提供。
39.如权利要求35所述的方法，其中，以这样的方式将绝缘沟道(35)设置在基质材料中：使得基质材料可以沿着绝缘沟道被划分成包括至少一个元件的芯片区域。
40.用晶片(1)制造集成电路(6)的方法，所述晶片具有一个基质，至少一个连接触点(25)，以及在第一个侧面(14)上具有一个活性层(11)，活性层包含了芯片(1，2，3)的电路，该方法包括下列步骤：
1.将一个透明的覆盖层(20)固定到晶片(1)的第一个侧面(14)上，
2.在与包含活性层(11)的侧面(14)相反的一侧(22)上削薄晶片(1)，
3.引入至少一个导电通道，它垂直于第一个侧面(14)的表面，从晶片(1)的第二个侧面(22)延伸到晶片(1)中，所述的第二个侧面(22)是与包含活性层(11)的侧面(14)相反的一侧，并且在晶片(1)的电路的至少一个连接端与导电通道(31)之间形成一个电触点。
41.如权利要求40所述的方法，其中通过对基质(101)进行掺杂来形成导电通道。
42.如权利要求40所述的方法，其中通过引入至少一个开孔(17)，并用导电材料(19，31)来填充这个开孔(17)来形成导电通道。
43.如权利要求42所述的方法，其中通过腐蚀到芯片的基质中来形成至少一个开孔。
44.如权利要求42所述的方法，其中通过干腐蚀来引入至少一个开孔(17)。
45.如权利要求42所述的方法，其中通过利用KOH的腐蚀来引入至少一个开孔(17)。
46.如权利要求42所述的方法，其中导电材料(31)由导电的环氧树脂构成。
47.如权利要求42所述的方法，其中导电材料(31)由一种金属构成，这种金属通过电解沉积方法沉积到至少一个开孔中。
48.如权利要求40所述的方法，其中电气连接到导电通道的至少一个触点表面(25)被敷设到晶片(1)的第二个侧面上，所述的第二个侧面与包含活性层(11)的侧面(14)相反。
49.如权利要求40所述的方法，其中在晶片的第二个侧面上敷设另外一个覆盖层(27)。
50.如权利要求49所述的方法，其中另外一个覆盖层(27)包括至少一个开孔(28)，其中的一个开孔碰到导电通道。
51.如权利要求50所述的方法，其中至少一个开孔(28)提供有导电的填充物(29)，并且在导电通道和导电填充物(29)之间的覆盖层(27)内形成一个电触点。
52.如权利要求50所述的方法，其中在至少一个开孔(28)内电气连接到导电填充物(29)的至少一个触点表面(25)被敷设到另一个覆盖层(27)上与面对着晶片(1)的覆盖层的侧面相反的一侧。
53.如权利要求40所述的方法，其中包括将晶片(1)与至少一个其他的晶片(2，3)相互固定或者一个叠一个地设置的步骤，使得在晶片(1)的导电通道(31)与其他晶片(2)的至少一个相应的触点表面(25)之间形成一个电触点。
54.如权利要求53所述的方法，其中将晶片(1，2，3)一个叠一个地设置的步骤包括将焊珠(24)在晶片(1，2，3)的触点表面(25，26)上熔接的步骤。
55.如权利要求53所述的方法，其中一个垂直于晶片(2)的第一个侧面(14)延伸的导电通道被引入到至少一个其他的晶片(2)中。
56.如权利要求55所述的方法，其中至少一个其他的晶片(2，3)在与包含活性层(11)的侧面相反的一侧上被削薄。
57.如权利要求55所述的方法，其中通过形成开孔(17)，并用导电材料(31)来填充开孔(17)，在至少一个其他的晶片(2，3)中形成了至少一个导电通道。
58.如权利要求55所述的方法，其中通过掺杂在至少一个其他的晶片(2，3)中形成了至少一个导电通道。
59.如权利要求55所述的方法，其中从至少一个其他的晶片(2，3)的电路到至少一个导电通道形成了一个电气连接。
60.如权利要求55所述的方法，其中具有多层结构的集成电路(6)的晶片(1，2，3)通过绝缘的夹层(45)相互连接。
61.如权利要求60所述的方法，其中将晶片(1，2，3)一个叠一个设置的步骤包括下列步骤：
a)将焊珠敷设到晶片(1，2，3)的触点表面(23，25)上，
b)将绝缘层(45)敷设到包括触点表面(23，25)并覆盖了焊珠的表面(14，22)上，
c)对所述的层(45)进行磨削，直到焊珠(24)暴露出来并具有触点表面(36)，
d)将焊珠(24)敷设到触点表面(36)上，
e)通过使焊珠(24)部分熔化来连接芯片。
62.如权利要求40所述的方法，其中使用切割刀具来分割芯片(1，2，3)。
63.如权利要求40所述的方法，其中集成电路(6)被浇铸到一个贯穿开孔或SMT外壳中。
64.一种包括至少一个集成到基质材料中的元件的装置，基质材料(1)包括一个第一表面区域(13)，它与一个第二表面区域相对设置，并且至少一个连接触点(12)被至少部分地设置在每个集成电路的第一表面区域中，其中该装置包括在第二表面区域内的至少一个另外的触点位置，通过至少一个电触点连接使该触点位置与连接触点相连接，通过从所述第二表面区域被引入到基质中、相对于第一表面区域横向设置的接触通道形成触点连接。
65.如权利要求64所述的装置，包括一个在第一表面区域内具有传感器或者具有光活性的元件。
66.如权利要求64所述的装置，在第一或第二表面区域上包括覆盖层(20，27)。
67.如权利要求64所述的装置，在元件之间具有绝缘沟道(35)，绝缘沟道用绝缘材料来填充。
68.一种集成电路配置，包括芯片(1，2，3)，所述芯片包括一个基质，至少一个连接触点(25)，并且在一个侧面(14)上具有一个包含芯片(1，2，3)的电路的活性层(11)，其中将由玻璃或透明塑料构成的覆盖层(20)设置到芯片(1)的一个侧面(14，22)上，并在相反的一侧将基质削薄，芯片具有一个导电通道(19)，所述的导电通道从第一个芯片(1)的、与包含活性层的一侧相反的第二个侧面被引入，覆盖层在削薄过程及引入通道之前被设置好，在芯片(1)的电路的至少一个连接端与导电通道之间形成一个电触点。
69.如权利要求68所述的集成电路配置，其中该配置的芯片(1)是一个光学模块，它对光敏感的侧面(14)覆盖了一层透明的覆盖层(20，21)。
70.如权利要求68所述的集成电路配置，其中覆盖层包括棱镜、光栅或滤光镜。
71.如权利要求68所述的集成电路配置，其中芯片(1)包括对气体或液体成分做出反应的辐射、压力、温度、湿度和/或化学传感器。
72.如权利要求68所述的集成电路配置，包括至少两个芯片(1，2，3)，这些芯片一个叠一个地设置，并且分别包括一个基质、至少一个连接触点(25)，在一个侧面(14)上还具有包含芯片(1，2，3)的电路的活性层(11)。
73.如权利要求72所述的集成电路配置，其中在该配置的芯片(1，2，3)之间设置了绝缘夹层(45)。
74.如权利要求68所述的集成电路配置，其中该配置用环氧树脂(40)来封装。
75.如权利要求70所述的集成电路配置，其中覆盖层(20)通过透明的环氧树脂(21)连接到芯片(1)。
76.封装在外壳中的多重密封组件(6)，其使用权利要求1所述的方法形成，包括：
一个叠一个设置的至少两个芯片(1，2，3)，分别在一个侧面(14)上具有至少一个连接触点(25)和一个包含芯片(1，2，3)的电路的活性层(11)，并且这些芯片至少部分地由一个外壳(20，27，45，40)所包围，其中一个覆盖层(20)被设置到芯片(1，2)中的第一个芯片的一个侧面(14，22)上，该芯片(1)的基质在与包含活性层(11)的侧面(14)相反的一侧(22)上被削薄，该芯片还具有一个从第一个芯片(1)的这个侧面(22)引入的导电通道(19)，这个侧面(22)是与包含活性层的侧面相反的一侧，并且覆盖层在削薄过程及引入通道之前已经设置好，一方面在芯片电路的至少一个包含通道(1)的连接端与导电通道之间、另一方面在其与其他芯片(2，3)的带有具有导电通道的触点表面(25)之间具有一个电触点。
CN02816578A 2001-08-24 2002-08-26 用于形成触点的方法及封装的集成电路组件 Expired - Fee Related CN100578816C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE10141558.3 2001-08-24
DE2001141571 DE10141571B8 (de) 2001-08-24 2001-08-24 Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10141558 2001-08-24
DE10141571.0 2001-08-24
DE10225373.0 2002-06-06
DE10225373A DE10225373A1 (de) 2001-08-24 2002-06-06 Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910225232A Division CN101714516A (zh) 2001-08-24 2002-08-26 用于形成触点的方法及封装的集成电路组件

Publications (2)

Publication Number Publication Date
CN1547778A CN1547778A (zh) 2004-11-17
CN100578816C true CN100578816C (zh) 2010-01-06

Family

ID=27214577

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910225232A Pending CN101714516A (zh) 2001-08-24 2002-08-26 用于形成触点的方法及封装的集成电路组件
CN02816578A Expired - Fee Related CN100578816C (zh) 2001-08-24 2002-08-26 用于形成触点的方法及封装的集成电路组件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910225232A Pending CN101714516A (zh) 2001-08-24 2002-08-26 用于形成触点的方法及封装的集成电路组件

Country Status (8)

Country Link
US (6) US6911392B2 (zh)
EP (2) EP1419534A2 (zh)
JP (2) JP4499412B2 (zh)
KR (1) KR100638379B1 (zh)
CN (2) CN101714516A (zh)
AU (1) AU2002356147A1 (zh)
IL (2) IL160189A0 (zh)
WO (1) WO2003019653A2 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정
US7074638B2 (en) 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
EP2178112A3 (en) * 2002-07-29 2011-08-24 FUJIFILM Corporation Solid-state imaging device and method of manufacturing the same
JP4071615B2 (ja) * 2002-12-20 2008-04-02 株式会社フジクラ 貫通電極の形成方法及び貫通電極付き基板
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
US20040199052A1 (en) 2003-04-01 2004-10-07 Scimed Life Systems, Inc. Endoscopic imaging system
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine
JP4130158B2 (ja) 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
EP1482553A3 (en) * 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE10356885B4 (de) 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
JP3875240B2 (ja) * 2004-03-31 2007-01-31 株式会社東芝 電子部品の製造方法
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
TWI244186B (en) * 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI264807B (en) * 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7285434B2 (en) * 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
EP1713126A1 (en) * 2005-04-14 2006-10-18 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
EP1734583A1 (en) * 2005-06-14 2006-12-20 Photonis-DEP B.V. Electron bombarded image sensor array device and its manufactoring method
DE102005036824A1 (de) * 2005-08-04 2007-03-29 Siemens Ag Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls
US20070090156A1 (en) * 2005-10-25 2007-04-26 Ramanathan Lakshmi N Method for forming solder contacts on mounted substrates
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
TW200737506A (en) 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP5555400B2 (ja) * 2006-08-04 2014-07-23 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US7723224B2 (en) * 2006-06-14 2010-05-25 Freescale Semiconductor, Inc. Microelectronic assembly with back side metallization and method for forming the same
EP1885019A1 (en) * 2006-07-24 2008-02-06 Schott Advanced Packaging Singapore Te. Ltd. A method of fabricating a 3D RFID antenna and device manufactured therewith
US8238678B2 (en) * 2006-08-30 2012-08-07 Siemens Medical Solutions Usa, Inc. Providing representative image information
US7271485B1 (en) 2006-09-11 2007-09-18 Agere Systems Inc. Systems and methods for distributing I/O in a semiconductor device
KR100832845B1 (ko) * 2006-10-03 2008-05-28 삼성전자주식회사 반도체 패키지 구조체 및 그 제조 방법
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4958273B2 (ja) * 2007-01-23 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 発光装置及びその製造方法
US7576425B2 (en) * 2007-01-25 2009-08-18 Xintec, Inc. Conducting layer in chip package module
US10266392B2 (en) 2007-06-07 2019-04-23 E-Pack, Inc. Environment-resistant module, micropackage and methods of manufacturing same
US8049326B2 (en) 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
JP2009016623A (ja) * 2007-07-05 2009-01-22 Olympus Corp 半導体パッケージ
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US8772919B2 (en) 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
KR101348748B1 (ko) * 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
DE102008025756B4 (de) * 2008-05-29 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung
US7932180B2 (en) * 2008-07-07 2011-04-26 Infineon Technologies Ag Manufacturing a semiconductor device via etching a semiconductor chip to a first layer
DE102008039360B4 (de) * 2008-08-22 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US8097525B2 (en) * 2008-08-29 2012-01-17 International Business Machines Corporation Vertical through-silicon via for a semiconductor structure
US7923350B2 (en) * 2008-09-09 2011-04-12 Infineon Technologies Ag Method of manufacturing a semiconductor device including etching to etch stop regions
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
JP2010245292A (ja) * 2009-04-06 2010-10-28 Panasonic Corp 光学デバイス、電子機器、及びその製造方法
WO2010124216A2 (en) 2009-04-23 2010-10-28 Sroka John S Ratchet wrench
US8367454B2 (en) * 2009-04-28 2013-02-05 Stmicroelectronics (Crolles 2) Sas Image capture unit
EP2429376B1 (en) 2009-05-08 2016-10-19 Boston Scientific Scimed, Inc. Endoscope with distal tip having encased optical components and display orientation capabilities
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
CN101716744B (zh) * 2009-11-12 2012-01-18 博敏电子股份有限公司 无环盲孔高密度互连印制线路板板面整平的方法
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
JP5218455B2 (ja) * 2010-03-17 2013-06-26 株式会社デンソー 半導体力学量センサおよびその製造方法
US8564141B2 (en) * 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
CN102244047B (zh) * 2010-05-11 2015-09-23 精材科技股份有限公司 晶片封装体及其形成方法
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
CN102041531B (zh) * 2010-12-30 2012-05-23 东莞铭励电器制品有限公司 一种局部喷镀银接触钉之喷镀装置及一种局部喷镀银接触钉
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
FR2987892B1 (fr) * 2012-03-06 2014-04-18 Auxitrol Sa Procede de fabrication d'un capteur de pression et capteur correspondant
KR101874839B1 (ko) 2012-04-25 2018-07-05 이플러스이엘렉트로닉 게엠베하 습도 센서 장치
US9165792B2 (en) * 2012-09-25 2015-10-20 Infineon Technologies Ag Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US9520378B2 (en) * 2012-12-21 2016-12-13 Intel Corporation Thermal matched composite die
US20150221523A1 (en) 2013-10-01 2015-08-06 Infineon Technologies Ag Arrangement and method for manufacturing the same
US9196568B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same
FR3014242A1 (fr) * 2013-11-29 2015-06-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant une puce de circuits integres et une plaque optique empilees
SG10201408698SA (en) * 2013-12-26 2015-07-30 Agency Science Tech & Res Chemical Sensor Package For Highly Pressured Environment
CN104465564B (zh) * 2014-01-06 2017-09-15 昆山西钛微电子科技有限公司 晶圆级芯片tsv封装结构及其封装方法
NO2777050T3 (zh) * 2014-02-25 2018-06-16
DE102014111945A1 (de) * 2014-05-19 2015-11-19 Zentrum Mikroelektronik Dresden Ag Funktionseinheit mit strahlungsundurchlässigen Mitteln
GB2534191A (en) * 2015-01-16 2016-07-20 Mahle Int Gmbh Sliding bearing
US20170147857A1 (en) * 2015-11-23 2017-05-25 Xintec Inc. Chip package and method for forming the same
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN107946335B (zh) * 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
JP7246136B2 (ja) * 2018-02-14 2023-03-27 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法
JP7158179B2 (ja) * 2018-05-30 2022-10-21 シャープ株式会社 半導体チップ積層体および半導体チップ積層体の製造方法
CN111508926B (zh) * 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
DE102019210747B4 (de) * 2019-07-19 2023-11-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optisches system und verfahren zum herstellen eines optischen systems
DE102019211002B4 (de) * 2019-07-19 2024-01-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optisches system und verfahren zum herstellen eines optischen systems
KR20220021238A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5254868A (en) * 1990-07-25 1993-10-19 Seiko Instruments Inc. Solidstate image sensor device
EP0810659A2 (en) * 1996-05-28 1997-12-03 Harris Corporation Semiconductor packaging apparatus and method
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
JPS63193545A (ja) * 1987-02-06 1988-08-10 Toshiba Corp 半導体集積回路の製造方法
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
JPH0321859A (ja) 1989-06-20 1991-01-30 Nippondenso Co Ltd 酸素センサー
JPH085566Y2 (ja) * 1989-07-12 1996-02-14 オリンパス光学工業株式会社 固体撮像装置
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JPH04279035A (ja) * 1991-03-07 1992-10-05 Nikko Kyodo Co Ltd 電界効果トランジスタの製造方法
JPH05304190A (ja) * 1992-04-28 1993-11-16 Rohm Co Ltd 半導体装置
US5330918A (en) * 1992-08-31 1994-07-19 The United States Of America As Represented By The Secretary Of The Navy Method of forming a high voltage silicon-on-sapphire photocell array
JPH06113214A (ja) * 1992-09-28 1994-04-22 Olympus Optical Co Ltd 固体撮像装置
JPH07506937A (ja) * 1993-01-19 1995-07-27 ヒューズ・エアクラフト・カンパニー 熱的に整合された読取り／検出器構造とその製造方法
JPH06244437A (ja) * 1993-02-17 1994-09-02 Oki Electric Ind Co Ltd 半導体ウエハ
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5695933A (en) 1993-05-28 1997-12-09 Massachusetts Institute Of Technology Direct detection of expanded nucleotide repeats in the human genome
JP2713113B2 (ja) * 1993-08-17 1998-02-16 日本電気株式会社 半導体装置の製造方法
KR100389754B1 (ko) 1994-11-22 2003-10-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체장치
JP3186941B2 (ja) * 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US5682065A (en) 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
DE19621614C1 (de) 1996-05-30 1997-12-18 Itt Cannon Gmbh Steckverbinder
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US5766979A (en) 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JP3648585B2 (ja) * 1997-05-27 2005-05-18 カシオ計算機株式会社 半導体装置及びその製造方法
DE19746641B4 (de) 1997-09-19 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation und Verwendung des Halbleiter-Bauelements in einer Chipkarte
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
JPH11150113A (ja) * 1997-11-17 1999-06-02 Nec Corp 半導体装置の製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP4063944B2 (ja) * 1998-03-13 2008-03-19 独立行政法人科学技術振興機構 ３次元半導体集積回路装置の製造方法
GB9813778D0 (en) * 1998-06-25 1998-08-26 Univ Cambridge Tech Assay methods and means
US6393183B1 (en) * 1998-08-13 2002-05-21 Eugene Robert Worley Opto-coupler device for packaging optically coupled integrated circuits
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
DE19846232A1 (de) 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
US6338284B1 (en) 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
DE19916572A1 (de) * 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
DE19918671B4 (de) 1999-04-23 2006-03-02 Giesecke & Devrient Gmbh Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
DE19958486A1 (de) 1999-05-27 2000-12-07 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt
US6541987B1 (en) * 1999-08-30 2003-04-01 Advanced Micro Devices, Inc. Laser-excited detection of defective semiconductor device
JP2001177081A (ja) * 1999-12-15 2001-06-29 Toshiba Corp 半導体装置
JP3858545B2 (ja) * 1999-12-27 2006-12-13 セイコーエプソン株式会社 半導体モジュール及び電子機器
US6384353B1 (en) 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
US6780661B1 (en) * 2000-04-12 2004-08-24 Finisar Corporation Integration of top-emitting and top-illuminated optoelectronic devices with micro-optic and electronic integrated circuits
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002026012A (ja) * 2000-07-05 2002-01-25 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20020135069A1 (en) 2000-11-03 2002-09-26 Wood Robert L. Electroplating methods for fabricating microelectronic interconnects
US6580858B2 (en) 2001-04-30 2003-06-17 Xerox Corporation Micro-opto-electro-mechanical system (MOEMS)
US6660614B2 (en) * 2001-05-04 2003-12-09 New Mexico Tech Research Foundation Method for anodically bonding glass and semiconducting material together
US6461888B1 (en) 2001-06-14 2002-10-08 Institute Of Microelectronics Lateral polysilicon beam process
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
US6503793B1 (en) * 2001-08-10 2003-01-07 Agere Systems Inc. Method for concurrently forming an ESD protection device and a shallow trench isolation region
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254868A (en) * 1990-07-25 1993-10-19 Seiko Instruments Inc. Solidstate image sensor device
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
EP0810659A2 (en) * 1996-05-28 1997-12-03 Harris Corporation Semiconductor packaging apparatus and method

Also Published As

Publication number Publication date
IL160189A0 (en) 2004-07-25
WO2003019653A2 (de) 2003-03-06
AU2002356147A8 (en) 2003-03-10
US6911392B2 (en) 2005-06-28
US20110021002A1 (en) 2011-01-27
AU2002356147A1 (en) 2003-03-10
US20100065883A1 (en) 2010-03-18
US8349707B2 (en) 2013-01-08
IL160189A (en) 2007-12-03
CN1547778A (zh) 2004-11-17
US7700957B2 (en) 2010-04-20
JP4499412B2 (ja) 2010-07-07
EP2287916A3 (de) 2012-01-25
JP2009094540A (ja) 2009-04-30
US7880179B2 (en) 2011-02-01
EP2287916A2 (de) 2011-02-23
US20080150063A1 (en) 2008-06-26
US20130137259A1 (en) 2013-05-30
US7821106B2 (en) 2010-10-26
JP2005501414A (ja) 2005-01-13
US20050042786A1 (en) 2005-02-24
JP5329996B2 (ja) 2013-10-30
WO2003019653A3 (de) 2003-11-20
CN101714516A (zh) 2010-05-26
KR20040036735A (ko) 2004-04-30
US20030113979A1 (en) 2003-06-19
KR100638379B1 (ko) 2006-10-26
EP1419534A2 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
CN100578816C (zh) 用于形成触点的方法及封装的集成电路组件
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN101241903B (zh) 有布线基板的半导体装置
CN103579136B (zh) 用于表面安装模块的扩散阻挡层
CN100466244C (zh) 半导体封装的制造方法
CN1625926B (zh) 用于将元件置入于基座中的方法
CN100566511C (zh) 用于将元件置入于基座中并且形成接触的方法
CN101536181B (zh) 半导体装置及其制造方法
CA1226966A (en) Integrated circuit chip package
CN104810320B (zh) 半导体组件及其制作方法
CN108695274A (zh) 三维整合的散热增益型半导体组件及其制作方法
CN100358133C (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN102956594A (zh) 带有引线框连接的功率覆盖结构
CN106711105A (zh) 覆盖金属层填充孔或槽的封装结构及制作方法
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
JP2005501414A5 (zh)
CN103579137A (zh) 可靠的表面安装整体功率模块
CN206558490U (zh) 覆盖金属层填充孔或槽的封装结构
CN100365798C (zh) 电子器件、组件及制造电子器件的方法
CN108933113A (zh) 设有电隔离件及基底板的线路板、其半导体组体及其制法
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
CN1957465B (zh) 半导体器件及配线基板
CN100397645C (zh) 具有增强钝化层之集成电路
CN101159261A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050819

Address after: Germany Mainz

Applicant after: Schott Glas

Address before: Germany Mainz

Applicant before: Schott Glas

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106

Termination date: 20130826