JPH085566Y2 - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH085566Y2
JPH085566Y2 JP1989082588U JP8258889U JPH085566Y2 JP H085566 Y2 JPH085566 Y2 JP H085566Y2 JP 1989082588 U JP1989082588 U JP 1989082588U JP 8258889 U JP8258889 U JP 8258889U JP H085566 Y2 JPH085566 Y2 JP H085566Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
photoelectric conversion
circuit pattern
hole
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989082588U
Other languages
English (en)
Other versions
JPH0321859U (ja
Inventor
久雄 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP1989082588U priority Critical patent/JPH085566Y2/ja
Publication of JPH0321859U publication Critical patent/JPH0321859U/ja
Application granted granted Critical
Publication of JPH085566Y2 publication Critical patent/JPH085566Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は光電変換回路を設けた半導体チップを実装部
材にフェイスボンディングした固体撮像装置に関する。
[従来技術] 近年、電荷結合素子(以下、CCDと略記)等の固体撮
像素子(又は装置)(以下、SIDと略記)が各種の撮像
手段に広く用いられるようになった。
例えば実開昭63−49512号では、内視鏡の先端部にSID
を収納して撮像手段を構成している。この場合、入射光
は、SIDの前面(表面)側に入射され撮像面に結像され
る。このSIDにより画像信号に変換され、裏面又は側面
に設けた入出力端子から出力する。
この従来例のように、SIDを内視鏡先端部に組み込む
場合、内視鏡先端部を細くするためには、光軸と直交方
向のSIDの断面形状を最小限にする必要がある。
上記内視鏡先端部等に組み込まれるSIDの従来例とし
て、例えば実開昭64−21580のように、セラミック基板
とかリードフレーム等の実装基板に半導体チップをダイ
ボンディングし、半導体チップの表面に設けたボンディ
ングパッドと実装基板とをワイヤボンディングにより電
気的な接続を行うようにしていた。
[考案が解決しようとする問題点] 実開昭64−21580のような構造のSIDでは、ワイヤボン
ディングで電気的な接続を行うためにボンディングパッ
ドの周囲に実装基板を延出させる構造になるため、少く
ともワイヤボンディングのためのワイヤの長さ分がSID
の面積形状を大きくしてしまう欠点があった。
このためこのSIDが組み込まれる内視鏡先端部も太く
なってしまう。
本考案は上述した点にかんがみてなされたもので、内
視鏡先端部等を太くすることなく撮像手段を小型化する
ことのできる固体撮像装置を提供することを目的とす
る。
[問題点を解決する手段及び作用] 本考案では表面に光電変換回路を設け、裏面に回路パ
ターンを設けた半導体チップを、表面にバンプを設けた
基板等の実装部材にフェイスボンディングして実装する
ことにより、ワイヤボンディングを必要としないで半導
体チップを実装可能にして、小型化できるようにしてい
る。
[実施例] 以下、図面を参照して本考案を具体的に説明する。
第1図ないし第7図は本考案の第1実施例に係り、第
1図は第1実施例の固体撮像装置の構造を示す断面図、
第2図は半導体チップの製造プロセスを示す説明図、第
3図は半導体チップの平面図、第4図は半導体チップの
底面図、第5図は実装基板の断面図、第6図は実装基板
の平面図、第7図は実装基板の底面図である。
第1図に示す第1実施例のSID(固体撮像装置)1
は、表面に光電変換回路2が設けられ、裏面に実装用の
回路パターン3が設けられた半導体チップ4(第2図
(e)に示す。)と、この半導体チップ4の前記回路パ
ターン3とバンプ5によって、電気的に接続する印刷回
路6を表面に形成した実装基板7と、この実装基板7に
実装された前記半導体チップ4の周囲を封止する透明性
封止樹脂8とから構成される。
上記半導体チップ4は、その表面に形成した光電変換
回路2は、配線材9によりスルーホール10と導通し、こ
のスルーホール10を介して裏面の回路パターン3と導通
している。この回路パターン3は、バンプ5により実装
基板7の表面の印刷回路6と電気的に接続されている。
この印刷回路6は、実装基板7のスルーホール11を介し
てその裏面の印刷回路12と導通している。この印刷回路
12には外部リード13が固着され、該外部リード13の数本
にドライブ信号を印加することにより、出力端となる外
部リード13から光電変換した画像信号を出力できるよう
にしている。
ところで、上記半導体チップ4は、例えば第2図に示
すような製造工程によって製造できる。
第2図(a)に示すように単結晶のシリコンウェハ14
の裏面に厚膜技術によって、回路パターン3を形成す
る。この場合、厚膜の回路パターン3でなくても薄膜の
ものであっても良い。又、金とか銅等の金属板を裏面に
貼り付け、エッチングによって回路パターン3を形成し
ても良い。又、回路パターン3と表現しているが、単な
るパターンでも良い。要は、スルーホール10及びバンプ
5とを接続できれば良い。
次に第2図(b)に示すように、シリコンウェハ14の
表面に薄膜技術によりCCD等の光電変換回路(撮像回
路)2を形成する。
次に第2図(c)に示すように上記シリコンウェハ14
における裏面の回路パターン3に対応する表面部分をエ
ッチングをくり返して、表面から裏面に貫通するスルー
ホール10を形成する。この場合、回路パターン3はシリ
コンウェハ14のエッチング処理の際そのエッチング剤に
侵されない材質にしておく。従って、スルーホール10の
裏面側開口に回路パターン3が露出している状態にな
る。尚、図示のようにスルーホール10を概略テーパ状に
すると、エッチングし易い。
このエッチングを行う表面側の位置は、従来のワイヤ
ボンディング用のボンディングパッドの位置に相当する
ものであり、適切な位置に設ける。上記光電変換回路2
を作るのと前後して、半導体プロセスで作ることができ
るので作り易い。
次に第2図(d)に示すようにAl配線等で表面側の配
線材9及びスルーホール10の配線材により、光電変換回
路2と裏面の回路パターン3とを電気的に接続する。こ
の場合、スルーホール10をテーパ状にしておくと、この
スルーホール10の奥の方までAlを入り易くでき、接続の
信頼性を高くできる。
上記Al配線は、Al蒸着で行うことができるが、この蒸
着法に限定されるものでない。要するに、スルーホール
10を経て光電変換回路2と裏面側の回路パターン3とを
電気的に接続すれば良い。
次に所定形状にカットするスクライブを行うことによ
り、第2図(e)に示す半導体チップ4を製造できる。
第2図(e)の半導体チップ4を表面上方から見る
と、第3図のようになり、また裏面下方から見ると第4
図のようになる。
尚、第3図では表面側の配線材9部分を示さないで、
点線によりスルーホール10の表面側開口の形状を示して
いる。又、第4図では点線によって回路パターン3の中
央部分に位置するスルーホール10の裏面側開口の形状を
示している。又、第4図では光電変換回路2に基準電位
を与えるために回路パターン3の一つのパターンをベタ
アースにしている(ベタアースにしなくとも良い。) 次に第5図を参照して実装基板7について説明する。
この実装基板7は、例えば普通のセラミックベース15
でその基板本体が作られている。このセラミックベース
15の表面に印刷回路6が印刷配線で形成され、この印刷
回路6はスルーホール11を介して裏面側の印刷回路12と
導通させてある。この印刷回路12には外部リード13がろ
う付けして固着してある。
上記表面の印刷回路6には金とか半田等により、バン
プ5が設けてある。このバンプ5を半導体チップ4でな
く、実装基板7側に設けたので半導体チップ4の裏面を
フラットにでき、この半導体チップ4の製造が容易にな
る。
尚、上記印刷回路6,12は例えば厚膜印刷で形成でき
る。
上記実装基板7は表面側から見ると第6図のようにな
り、裏面側から見ると第7図のようになる。
第6図に示すように、印刷回路6のパターン形状を変
えることにより、該印刷回路6とスルーホール11を介し
て、裏面側で接続される外部リード13との順番を入れ換
えたりすることもできる。勿論、外部リード13側の位置
も適切な位置に設けることができる。
従って、このSID1に接続する回路基板のアートワーク
の自由度が増し、SID1を小型化することができるように
なる。
この実装基板7に半導体チップ4をフェイスボンディ
ング、つまり実装基板7の表面のバンプ5と、半導体チ
ップ4の裏面の回路パターン3を接続し、透明性封止樹
脂8で封止することにより、第1図に示す構造のSID1が
組み上がることになる。
この第1実施例によれば、ボンディングワイヤを用い
ることなく、半導体チップ4の裏面側と電気的に接続で
き、且つ裏面側の回路パターン3をバンプ5とフェイス
ボンディングして実装基板7の印刷回路6と電気的に接
続し、該印刷回路6はスルーホール11を介して裏面側の
印刷回路12に固着した外部リード13と電気的に接続する
構造にしてあるので、このSID1を小型化できる。
スルーホール10を設ける場合、裏面側に回路パターン
3がないと、光電変換回路2を設けたシリコンウェハ14
をひっくり返して、この回路パターン3を設けなければ
ならなくなり、この際光電変換回路2に傷がつき易くな
るが、この第1実施例では光電変換回路2を設ける前に
予め回路パターン3を設けるようにしているので、それ
を防止できる。
この回路パターン3のパターン幅は、光電変換回路2
のパターン幅にくらべて、はるかにラフで良いので、回
路パターン3を設けてから、シリコンウェハ14をひっく
り返しても実際上スルーホール10と回路パターン3がず
れてしまうことは生じない。
又、第2図(b)以降は通常の半導体をつくるのと殆
ど同じ製造工程と技術を用いて半導体チップ−4を製造
できる。但し、スルーホール10を作る場合、長時間エッ
チングを行う点が異る。
又、第2図(d)に示すようにAl蒸着を行う場合、Al
が良く付くようにスルーホール10を比較的大きくした
り、テーパ状にすると良い。それでもワイヤボンディン
グする構造にくらべれば、はるかに小型化できる。
又、シリコンウェハ14は薄い程良く、スルーホール10
とか配線材9を設けるのが容易になる。
第8図は本考案の第2実施例のSID21を示す。この第
2実施例では半導体チップ4′の表面に透光性接着剤22
を介してカラーフィルタ23を固着してある。ワイヤボン
ディング方式の構造では光電変換回路2とボンディング
パッドの間を広くとらないと、カラーフィルタ23の接着
ができなくなるのに対し、この第2実施例ではその必要
性がない。つまり光電変換回路2は配線材9により裏面
側の回路パターン3と電気的に接続され、且つこの配線
材9の高さは無視でき、この配線材9を覆うようにカラ
ーフィルタ23を接着固定できる。従って、カラーフィル
タ23を高さ(厚さ)方向及び面積共に小型化できる。
この実施例では半導体チップ4′のスルーホール10′
はテーパ状でない形状にしている。
又、この実施例では、実装基板24は基板本体の表面側
に外部リード13を固定し、この外部リード13上にバンプ
5を設けている。しかして、このバンプ5を半導体チッ
プ4′の裏面の回路パターン3とフェイスボンディング
で接続し、遮光性封止樹脂25で封止している。
尚、この封止樹脂25による封止は、半導体チップ4′
に透光性接着剤22でカラーフィルタ23を接着後に行う。
尚、スルーホール10′はテーパ状のスルーホール10で
も良い。
この第2実施例は上記第1実施例と同様の効果を有す
ると共に、実装基板24の製造がより簡単にできる。
第9図は本考案の第3実施例のSID31を示す。この実
施例は、第2実施例のように半導体チップ4′に透光性
封止樹脂22でカラーフィルタ23を接着している。
一方、リードフレームにバンプ5を形成したものに対
し、上記半導体チップ4′の裏面をフェイス(ダウン)
ボンディングし、遮光性封止樹脂25でモールディング
し、その後リードフレームの外部リード13部を切断して
それぞれが分離された外部リード13にし、折り曲げるこ
とにより第9図に示す構造のSID31を製造できる。折り
曲げないで側方に突出させても良い。
この第3実施例は、第1実施例と同様の作用効果を有
すると共に、実装基板を必要としないため、より低コス
ト化できる。
尚、上述の各実施例ではリード付きの外部リード13を
有する構造にしてあるが、リードレスの入出力端子にし
ても良い。
又、この他のパッケージ構造にすることもできるし、
異る組立手順にすることもできる。
尚、例えば第1実施例において、テーパ形状のスルー
ホール10を裏面側の開口が大きくなるような構造にする
こともできる。この場合には、例えば回路パターン3に
開口を有する形状にすれば良い。
又、例えば第1実施例において、第2図(c)に示す
ようなスルーホール10を設けた後、第2図(d)に示す
ようにスルーホール10を配線材で完全に充填するのでは
なく、光電変換回路2側の部分のみ形成し、各スルーホ
ール10の中央部分を結ぶ直線状にカットしても良い。こ
のようにするとよりサイズを小型化できる。尚、この場
合、表面の配線材9をこのカットする部分より外にでな
い様に形成する方が望ましい。又、裏面の回路パターン
3もカットする面より外に出ないように形成した方が望
ましい(カットした際、配線材9とか回路パターン3の
一部等が剥離することを防止するため)。
尚、シリコンウェハの代りにガリウムヒ素ウェハを用
いたものでも良い。
又、光電変換回路2の上に、レンズを一体化した構造
にしても良い。
[考案の効果] 以上述べたように本考案によれば、表面に光電変換回
路を設け、裏面に回路パターンを設けた半導体チップを
表面にバンプを設けた実装基板等の実装部材にフェイス
ボンディングして実装した構造にしてあるので、ワイヤ
ボンディングするよりも小型の固体撮像装置を実現でき
る。
【図面の簡単な説明】
第1図ないし第7図は本考案の第1実施例に係り、第1
図は第1実施例の固体撮像装置の構造を示す断面図、第
2図は半導体チップの製造プロセスを示す説明図、第3
図は半導体チップの平面図、第4図は半導体チップの底
面図、第5図は実装基板の断面図、第6図は実装基板の
平面図、第7図は実装基板の底面図、第8図は本考案の
第2実施例の構造を示す断面図、第9図は本考案の第3
実施例の構造を示す断面図である。 1……固体撮像装置、2……光電変換回路 3……回路パターン、4……半導体チップ 5……バンプ、6,12……印刷回路 7……実装基板 10,11……スルーホール 13……外部リード

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】表面に光電変換回路手段が設けられ、裏面
    に側壁から離間して実装用手段が設けられた半導体基板
    と、 前記光電変換回路手段と前記半導体基板の側壁との間に
    前記側壁から離間して設けられ、前記光電変換回路手段
    と前記実装用手段を厚み方向に接続する接続手段と、 表面に半導体実装面、裏面又は側面側に入出力端子を備
    えた実装手段と、 からなり、前記実装手段の前記半導体実装面に、前記半
    導体基板の前記実装手段をフェイスボンディングして実
    装したことを特徴とする固体撮像装置。
JP1989082588U 1989-07-12 1989-07-12 固体撮像装置 Expired - Lifetime JPH085566Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989082588U JPH085566Y2 (ja) 1989-07-12 1989-07-12 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989082588U JPH085566Y2 (ja) 1989-07-12 1989-07-12 固体撮像装置

Publications (2)

Publication Number Publication Date
JPH0321859U JPH0321859U (ja) 1991-03-05
JPH085566Y2 true JPH085566Y2 (ja) 1996-02-14

Family

ID=31629541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989082588U Expired - Lifetime JPH085566Y2 (ja) 1989-07-12 1989-07-12 固体撮像装置

Country Status (1)

Country Link
JP (1) JPH085566Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158948A (ja) * 2003-11-25 2005-06-16 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
KR100932824B1 (ko) * 2001-10-04 2009-12-21 소니 가부시끼 가이샤 고체 촬상 장치 및 그의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정
WO2003083944A1 (en) * 2002-03-03 2003-10-09 Interon As Pixel sensor array and method of manufacture thereof
US6946661B2 (en) * 2002-12-23 2005-09-20 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for X-ray image detector assemblies
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005322851A (ja) * 2004-05-11 2005-11-17 Fuji Photo Film Co Ltd 固体撮像装置
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
JP6081170B2 (ja) * 2012-12-03 2017-02-15 オリンパス株式会社 撮像装置、内視鏡及び撮像装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291129A (ja) * 1986-06-11 1987-12-17 Nec Corp 半導体装置
JPH089305B2 (ja) * 1986-07-24 1996-01-31 マツダ株式会社 自動車のスリツプ制御装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932824B1 (ko) * 2001-10-04 2009-12-21 소니 가부시끼 가이샤 고체 촬상 장치 및 그의 제조 방법
KR100982606B1 (ko) * 2001-10-04 2010-09-15 소니 주식회사 고체 촬상 장치 및 그의 제조 방법
KR100982621B1 (ko) * 2001-10-04 2010-09-15 소니 주식회사 고체 촬상 장치 및 그의 제조 방법
KR101016498B1 (ko) * 2001-10-04 2011-02-24 소니 주식회사 고체 촬상 장치의 제조 방법
KR101026282B1 (ko) * 2001-10-04 2011-03-31 소니 주식회사 고체 촬상 장치 및 그의 제조 방법
JP2005158948A (ja) * 2003-11-25 2005-06-16 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
US7259438B2 (en) 2003-11-25 2007-08-21 Fujifilm Corporation Solid state imaging device and producing method thereof
US7527990B2 (en) 2003-11-25 2009-05-05 Fujifilm Corporation Solid state imaging device and producing method thereof
JP4542768B2 (ja) * 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JPH0321859U (ja) 1991-03-05

Similar Documents

Publication Publication Date Title
JP3880278B2 (ja) 固体撮像装置及びその製造方法
KR100494044B1 (ko) 촬상장치 및 그의 제조방법
US7367120B2 (en) Method for producing a solid-state imaging device
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
JP4846910B2 (ja) 固体撮像装置
JP5259912B2 (ja) 配線基板及びこれを利用した固体撮像用半導体装置
JP2002231918A (ja) 固体撮像装置及びその製造方法
JPH085566Y2 (ja) 固体撮像装置
KR100795922B1 (ko) 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법
JP2001185657A (ja) 半導体パッケージ及びその製造方法
JP2000269472A (ja) 撮像装置
JP2002231920A (ja) 固体撮像装置及びその製造方法
JPH05261065A (ja) 固体撮像装置
JPS62264659A (ja) 固体撮像装置
JPH09199701A (ja) 固体撮像装置
JP3317010B2 (ja) 電子装置
JPH04317280A (ja) 固体撮像装置
JPS62195Y2 (ja)
JP2004063764A (ja) 光結合半導体装置、およびその製造方法
JPH065717B2 (ja) 固 体 撮 像 装 置
JPH08307777A (ja) 電子内視鏡用固体撮像装置
KR100388290B1 (ko) 반도체패키지 및 그 제조방법
KR100692779B1 (ko) 회로기판 일체형 이미지 센서 패키지
JP2510198B2 (ja) 半導体装置
JPH04235476A (ja) 固体撮像装置