JP7246136B2 - 半導体装置、カメラおよび半導体装置の製造方法 - Google Patents

半導体装置、カメラおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP7246136B2
JP7246136B2 JP2018024335A JP2018024335A JP7246136B2 JP 7246136 B2 JP7246136 B2 JP 7246136B2 JP 2018024335 A JP2018024335 A JP 2018024335A JP 2018024335 A JP2018024335 A JP 2018024335A JP 7246136 B2 JP7246136 B2 JP 7246136B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
substrate
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018024335A
Other languages
English (en)
Other versions
JP2019140323A (ja
Inventor
高弘 蜂巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018024335A priority Critical patent/JP7246136B2/ja
Priority to US16/265,044 priority patent/US10916578B2/en
Publication of JP2019140323A publication Critical patent/JP2019140323A/ja
Application granted granted Critical
Publication of JP7246136B2 publication Critical patent/JP7246136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体装置、カメラおよび半導体装置の製造方法に関する。
半導体素子が形成された半導体基板と支持基板とを貼り合わる半導体パッケージ技術において、半導体基板の反りを制御することが知られている。特許文献１の第４実施形態には、弾性率が互いに異なる２種類の樹脂を用いて半導体基板を封止することによって、温度などの環境が変化した場合でも、プリント基板の上に配された半導体基板および透光性部材が平らな状態を維持することが示されている。また、特許文献２には、凹部を備えるステージ上で半導体基板と回路基板とを結合させることで、パッケージング後の半導体基板が湾曲するように制御し、半導体基板と回路基板との間の距離を確保することが示されている。
特開２０１３－１１８２３０号公報 国際公開第２００９／１１９４２７号
パッケージング技術において、パッケージングされた半導体装置を搭載された半導体基板と同程度の大きさに小型化できるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が知られている。特許文献１、２に示されるように、支持基板が半導体基板よりも大きい場合だけでなく、ＣＳＰのように半導体基板と支持基板とが同程度の大きさの場合であっても、半導体基板の反りを制御する必要がある。
本発明は、半導体装置において、半導体基板の反りを制御するのに有利な技術を提供することを目的とする。
本発明の１つの側面は、半導体素子が配された半導体基板と、支持基板と、が貼り合わされた半導体装置に係り、前記半導体装置において、前記半導体基板のうち前記支持基板の側の表面と前記支持基板との間には、前記半導体基板と前記支持基板とを結合するための結合層が配され、前記結合層は、前記表面に対する正射影において前記半導体基板の外縁よりも内側の第１の領域に配された熱硬化性の第１の樹脂部材と、前記表面に対する正射影において前記半導体基板のうち前記第１の領域と前記半導体基板の外縁との間の第２の領域に配された熱硬化性の第２の樹脂部材と、を含み、熱硬化後の前記第１の樹脂部材の線膨張係数が、熱硬化後の前記第２の樹脂部材の線膨張係数よりも小さく、前記半導体基板が、前記支持基板から離れる方向に凸形状を有する。
本発明によれば、半導体装置において、半導体基板の反りを制御するのに有利な技術を提供することができる。
本発明の実施形態に係る半導体装置の構造例を示す図。 本発明の実施形態に係る半導体装置の構造例を示す図。 図１の半導体装置の製造方法を示す図。 図２の半導体装置の製造方法を示す図。
以下、本発明に係る半導体装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図１～４を参照して、本発明の実施形態による半導体装置の構造および製造方法について説明する。図１（ａ）は、本発明の実施形態における半導体装置１の構造を示す上面図、図１（ｂ）は、図１（ａ）の一点鎖線Ａ－Ａ’間の断面図である。
本実施形態における半導体装置１は、半導体基板１０および支持基板２０を含む。半導体基板１０は、互いに対向する２つの主面を有する。本明細書において、図１（ｂ）の上側の主面を表面３９、表面３９とは反対側の下側の主面を裏面４０と呼ぶ。本実施形態において、半導体基板１０の表面３９の側には、半導体素子１１が配されている。また、半導体素子１１の上部にはカラーフィルタＣＦやマイクロレンズＭＬが配されている。例えば、半導体素子１１は、半導体基板１０に形成されたフォトダイオードなどの光電変換素子であってもよい。さらに、半導体基板１０のうち光電変換素子である半導体素子１１よりも裏面４０の側に、光電変換素子で光から変換された信号を取り出すためのトランジスタなどの半導体素子が配されていてもよい。つまり、半導体素子１１を含む半導体基板１０は、所謂、裏面照射型の撮像素子であってもよい。このように、本実施形態において、半導体素子１１を含む半導体基板１０が、複数の光電変換素子やカラーフィルタＣＦ、マイクロレンズＭＬを含む撮像素子である場合、換言すると半導体装置１が撮像装置である場合を例に説明する。しかしながら、半導体装置１は、撮像装置に限られることはなく、半導体素子１１は光電変換素子を含まなくてもよい。例えば、半導体素子１１が、半導体基板１０の表面３９の側に形成されたトランジスタなどを含むメモリやプロセッサであってもよい。
半導体基板１０の裏面４０には、半導体装置１を実装するための実装基板（不図示）との電気的な接続を行うための配線層１４が配される。配線層１４は、パッケージング技術において、再配線層とも呼ばれうる。この配線層１４は、半導体基板１０の表面３９側から裏面４０側へ半導体基板１０を貫通する、半導体素子１１と電気的に接続された貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）１２と、電気的に接続される。配線層１４と半導体基板１０との間には、配線層１４と半導体基板１０とを電気的に絶縁するために、絶縁部材１３が配される。支持基板２０は、本実施形態において、半導体素子１１の光電変換素子に光を透過させるため、光透過性をもつガラスや樹脂など透明な基板が用いられる。しかしながら、支持基板２０は、これに限られることなく、半導体素子１１の構成によって、適宜適当な材料を選択すればよい。例えば、支持基板２０に光を透過することが要求されない場合、金属や着色された樹脂など、光を透過しない、または、光を透過し難い基板が用いられてもよい。
半導体素子１１が配された半導体基板１０のうち支持基板２０の側の表面３９と支持基板２０とは、互いを結合するための樹脂などの結合層３０によって貼り合わされている。結合層３０は、半導体基板１０と支持基板２０とを貼り合わせるだけでなく、半導体素子１１を外部の環境から封止するための封止部材としても機能しうる。結合層３０は、半導体基板１０の表面３９に対する正射影において、半導体基板１０の外縁よりも内側の領域３５に配された樹脂部材３１を含む。また、結合層３０は、半導体基板１０の表面３９に対する正射影において、半導体基板１０のうち領域３５と半導体基板１０の外縁との間の領域３６に配された樹脂部材３２を含む。ここで、半導体基板１０の表面３９に対する正射影において、半導体素子１１のうち樹脂部材３１が配される領域３５と重なる領域は、複数の光電変換素子が２次元アレイ状に配される領域であり、撮像領域３７とも呼ばれうる。撮像領域３７において、複数の光電変換素子のそれぞれに対応するように、図１（ｂ）に示されるように、カラーフィルタＣＦおよびマイクロレンズＭＬが配されうる。また、半導体基板１０の表面３９に対する正射影において、半導体素子１１のうち樹脂部材３２が配される領域３６と重なる領域は、領域３５に配された光電変換素子を動作させるための周辺回路などが配される領域であり、周辺領域３８とも呼ばれうる。
本実施形態において、樹脂部材３１の線膨張係数が、樹脂部材３２の線膨張係数よりも小さくなっている。半導体基板１０と支持基板２０とが、樹脂部材３１、３２によって貼り合わされる際、加熱などの処理を施すことで結合（密着）強度が上がるとともに、樹脂部材３１、３２に収縮変形が起こる。領域３６に形成される樹脂部材３２の方が、領域３５に形成される樹脂材料３１よりも収縮量が大きいため、熱硬化後、図１（ｂ）に示されるように、半導体基板１０が、支持基板２０から離れる方向に凸形状の湾曲を有するようになる。つまり、半導体基板１０の湾曲形状、反りを制御することができる。例えば、半導体基板１０のうち領域３５と重なる領域、換言すると、半導体基板１０のうち半導体素子１１の撮像領域３７が配される領域が、支持基板２０に対して、支持基板２０から離れる方向に凸形状を有するように湾曲させてもよい。
平面状の撮像領域を有する半導体装置（撮像装置）において、撮像領域の中心部と周辺部とで焦点位置のズレが発生してしまう。焦点位置のズレである収差を抑えるため、通常は複数枚のレンズを組み合わせて収差の補正を行っている。これに対して、半導体装置における焦点位置のズレである収差を抑える方法として、チップ化した半導体基板を円筒状や球面状に湾曲させた半導体装置が提案されている。半導体基板は、個々の半導体基板を支持基板に押し付ける、支持基板を介して半導体基板と支持基板との間を減圧させる、ストレス膜を用いて半導体基板そのものを変形させるなどの方法で湾曲形状に形成される。このため、治具などを使って半導体基板を固定する必要があり、チップサイズが大きくなってしまうという課題があった。また、例えば特許文献２に示されるような半導体基板と支持基板との張り合わせを行った場合、半導体基板と支持基板とを結合する樹脂の線膨張係数は、半導体基板の両端に形成された接続端子（一般的には半田材料）に比べ大きい。このため、半導体基板の表面に対する応力の影響が大きくなってしまう。特許文献２に示される構成・材料を撮像装置などの半導体装置の撮像面に用いた場合、光を集光するためのマイクロレンズは、有機材料などを用いて作製されている。このため、結合層を構成する樹脂の線膨張係数が大きく、収縮変化が大きい場合、結合層を構成する樹脂が硬化する際の変形でマイクロレンズ形状も変形してしまい、得られる画像の画質が低下する可能性がある。
一方、本実施形態において、結合層３０は、半導体基板１０と支持基板２０との間にだけ配され、結合層３０を半導体基板１０の外縁よりも外側に配する必要がない。したがって、本実施形態において、半導体基板１０の表面３９に対する正射影において、半導体基板１０の外縁と支持基板２０の外縁とが互いに重なるように配され、小型のＣＳＰが実現できる。また、結合層３０のうち半導体素子１１の光電変換素子、カラーフィルタＣＦやマイクロレンズＭＬが配される撮像領域３７と重なる領域３５は、領域３６に配される樹脂部材３２よりも線膨張係数が小さい樹脂部材３１が用いられる。このため、結合層３０を形成するための熱硬化の際、樹脂部材３１の変形量は大きくなく、マイクロレンズＭＬの変形を抑制できる。結果として、半導体装置１で得られる画像の画質が向上しうる。このように、半導体基板１０と支持基板２０とが貼り合わされた半導体装置１において、互いに線膨張係数が異なる２種類の樹脂部材３１、３２を配することによって、半導体装置１を大型化することなく半導体基板１０の反りを制御することができる。
樹脂部材３１、３２のそれぞれの線膨張係数は、例えば、１×１０－６／℃以上かつ１×１０－２／℃未満であってもよい。換言すると、樹脂部材３１、３２のそれぞれの線膨張係数は、１０－６／℃のオーダーから１０－３／℃のオーダーの間の値を有していてもよい。また、樹脂部材３１の線膨張係数が、樹脂部材３２の線膨張係数の１／１０以下であってもよい。例えば、樹脂部材３１の線膨張係数が、１０－５／℃のオーダーであり、樹脂部材３２の線膨張係数が１０－４／℃のオーダーであってもよい。半導体装置１の半導体基板１０のサイズや撮像領域３７（領域３５）のサイズに合わせて、適当な線膨張係数を有する材料を樹脂部材３１、３２の材料として選択し、半導体基板１０の反りの程度を制御すればよい。
また、例えば、半導体基板１０の厚さが、支持基板２０の厚さよりも薄くてもよい。また、例えば、半導体基板１０の剛性（例えば、ヤング率）が、支持基板の剛性よりも小さくてもよい。このようにすることによって、半導体素子１１のうち光電変換素子を含む撮像領域３７が配された半導体基板１０が変形しやすくなる。
本実施形態では、半導体素子１１が撮像素子であり、半導体装置１が撮像装置である場合を例に説明を行った。しかしながら、例えば、半導体素子１１に対して引張または圧縮応力を与えるために、半導体基板１０を湾曲させるなど、他の半導体装置にも本実施形態を応用することが可能である。例えば、半導体基板１０と半導体素子１１との間で発生する応力によって反ってしまう半導体基板１０に対して、線膨張係数の異なる２種類の樹脂部材３１、３２を用いることによって、半導体基板１０の反りを抑制し、平坦になるように制御してもよい。
次に、図１（ａ）、（ｂ）に示した半導体装置１の変形例を、図２（ａ）、（ｂ）を用いて説明する。図２（ａ）は、本発明の実施形態における半導体装置１’の構造を示す上面図、図２（ｂ）は、図２（ａ）の一点鎖線Ｂ－Ｂ’間の断面図である。
半導体装置１’は、半導体装置１と比較して、半導体素子１１の撮像領域３７と重なる領域３５に結合層３０の樹脂部材３１が形成されておらず、周辺領域３８と重なる領域３６にのみ樹脂部材３２が配されている。つまり、半導体基板１０に配された半導体素子１１の撮像領域３７と重なる領域３５に結合層３０が配されず、領域３５が中空となっている。
上述のような構造を形成するために、まず、樹脂部材３２となる材料が形成された半導体基板１０と、支持基板２０とが、真空チャンバ内の貼り合せ位置にセッティングされる。次いで、樹脂部材３２の材料に支持基板２０が軽く接し、撮像領域３７と重なる領域３５が減圧下となる中空状態を形成したのち、真空チャンバ内を大気圧に戻すことで、半導体基板１０および支持基板２０が大気圧の力で押し付けられ樹脂部材３２の材料が変形する。これによって、半導体基板１０と支持基板２０とが貼り合わされる。半導体基板１０と支持基板とを貼り合わせる際、真空チャンバ内の到達真空度を、大気圧に対して概略半分程度の真空度にすると、貼り合せ後の樹脂部材３２の厚みは、大気開放後に半分程度の厚みに変形する。これによって、領域３５の内部圧力は、大気圧とほぼ同程度の圧力となる。
この時点では、樹脂部材３２は、まだ完全に硬化していないため、貼り合わせたあと、加熱などの処理を施すことで、密着性が上がるとともに収縮変形も起きる。このとき、樹脂部材３２の線膨張係数の値がより大きい場合、樹脂部材３２の収縮量が大きくなる。
樹脂部材３２の収縮量が大きくなると、樹脂変形量も大きくなる。このため、例えば、支持基板２０の厚みに比べて半導体基板１０の厚みが薄い場合、中空の領域３５の内部圧力を維持しようと半導体基板１０が、支持基板２０から離れる方向に凸形状となるように湾曲することになる。
この、半導体基板１０の反り、湾曲形状の程度、大きさは、半導体装置１’の半導体基板１０のサイズや半導体素子１１の撮像領域３７のサイズなどに合わせて変化させてもよい。その可変量は、樹脂部材３２の線膨張係数の値を調整することで制御することができる。
このように、半導体基板１０のうち半導体素子１１の光電変換素子が配される撮像領域３７と重なる領域が、支持基板２０から離れる方向に凸形状に湾曲する。これによって、上述の半導体装置１と同様に、半導体装置１’においても、撮像領域３７の中心部と周辺部とで焦点位置のずれが抑えられる。また、支持基板２０の上方に配されるレンズの枚数や組み合わせを低減することも可能となる。
また、図１（ａ）、（ｂ）、２（ａ）、（ｂ）に示した湾曲型形状をもつ半導体装置１、１’は、半導体基板１０および支持基板２０がウェーハ状態のままでも形成することが可能である。このため、結合層３０を熱硬化させたのち、フォトリソグラフィ、成膜、エッチングなど半導体分野で一般的に用いられるプロセスを用いて、ＴＳＶ１２や配線層１４などを形成し、それぞれの半導体装置１、１’ごとにダイシングして切り出すことができる。これによって、多くのチップ（半導体装置１、１’）を一度に作製することができる。ダイシングによって切り出された半導体装置１、１’は、半導体基板１０の表面３９に対する正射影において、半導体基板１０の外縁と支持基板２０の外縁とが互いに重なるように配され、小型のＣＳＰが実現できる。このように、本実施形態において、半導体装置ごとに他の治具など用いて湾曲形状を作る必要がなく、より簡便な方法で半導体基板１０の反り（湾曲形状）が制御された複数の半導体装置を作製することが可能となる。
以下、より具体的な例としていくつかの実施例を述べる。
第１の実施例
図３（ａ）～（ｅ）は、上述の半導体装置１の製造方法の各工程を説明するための模式図である。半導体装置１の製造には、公知の半導体製造プロセスが用いられればよい。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理などが必要に応じてなされうる。
図３（ａ）に示される工程では、まず、半導体であるシリコンの半導体基板１０を準備し、半導体素子１１を、半導体基板１０の表面３９の側に形成した。半導体基板１０の表面３９には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離部が形成されていてもよく、半導体素子１１の各素子は、素子分離部によって他の素子から電気的に分離されうる。その後、必要に応じてウェル形成や光電変換素子を構成するフォトダイオード形成するためのイオン注入や熱処理を行い、半導体素子１１の形成を行った。本実施例において、半導体素子１１として撮像素子が形成された。
半導体素子１１が形成された半導体基板１０の表面３９上に、層間絶縁層、層間絶縁層の中に位置する配線層および電極、配線層と半導体素子１１とを電気的に接続するためのコンタクトホールなどの導電部材を形成した。層間絶縁層としては、酸化シリコン、窒化シリコン、酸窒化シリコンなどが用いられうる。本実施例においては層間絶縁層として、まず準常圧ＣＶＤ法によりＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成した。層間絶縁層の内部には、タングステンなどの導電材料が埋め込まれたコンタクトプラグが形成される。本実施例では、層間絶縁層中の電極は、例えばＡｌなどの導電材料を、スパッタリング法を用いて成膜し、成膜された導電材料をフォトリソグラフィ工程およびドライエッチング工程を用いてパターニングすることで形成した。配線層および電極の上には、再度、層間絶縁層としてプラズマＣＶＤ法で酸化シリコンを形成した。
以上の構成は、半導体素子１１として図３（ａ）に簡略化して記載しているが、層間絶縁層の内部または最上層に形成された電極は、電極ＰＡＤとして別途図示している。光電変換素子の上に、カラーフィルタＣＦやマイクロレンズＭＬを形成することで、撮像素子である半導体素子１１が完成した。マイクロレンズＭＬは、感光性を有する有機樹脂膜やシリコン窒化膜などの無機膜のどちらを選択しても構わない。
半導体基板１０の表面３９上において、半導体素子１１の主に光電変換素子が配された領域を撮像領域３７、その周辺の主に駆動回路が形成されている領域を周辺領域３８とする。説明の簡単化ため、周辺領域３８にはカラーフィルタＣＦやマイクロレンズＭＬを図示していないが、パターン精度を有する場合など必要に応じて設けても構わない。
次いで、図３（ｂ）の工程では、半導体基板１０の表面３９上に上述の結合層３０を構成する樹脂部材３１、３２となる樹脂材料３１’、３２’を形成した。半導体基板１０の表面３９に対する正射影において、樹脂材料３１’は半導体素子１１のうち光電変換素子が配されている撮像領域３７と重なる領域３５に、樹脂材料３２’は駆動回路などが形成されている周辺領域３８と重なる領域３６に、それぞれ形成した。
樹脂材料３１’、３２’は、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂などから選択すればよい。重要なことは、上述のように、樹脂材料３１’（樹脂部材３１）よりも樹脂材料３２’（樹脂部材３２）の線膨張係数の値が大きいことである。線膨張係数の値は、１×１０－６／℃以上かつ１×１０－２／℃未満の範囲から選択した。また、樹脂材料３１’（樹脂部材３１）と樹脂材料３２’（樹脂部材３２）との間で、線膨張係数は、一桁以上の差があってもよい。本実施例において、樹脂材料３１’として線膨張係数の値が、１×１０－５／℃オーダーの材料を、樹脂材料３２’として線膨張係数の値が１×１０－４／℃オーダーの材料をそれぞれ選択した。
また、樹脂材料３１’が形成される領域３５において、半導体素子１１が光学系の撮像素子である場合、樹脂材料３１’（樹脂部材３１）は光を透過する透明な材料（部材）である必要がある。光透過性を有する樹脂材料の中で、一般的に樹脂材料の線膨張係数が大きいほど、屈折率が低くなる傾向がある。本実施例において支持基板２０に用いるガラス基板との屈折率との差を小さくするために、樹脂材料３１’として線膨張係数の値が５．５×１０－５／℃の材料を選択した。
樹脂材料３２’（樹脂部材３２）は、半導体基板１０の周辺領域３８と重なる領域３６に配されるため、特に透明である必要はなく、着色された材料（部材）を選択しても構わない。また、半導体素子１１の領域３６と重なる領域には、マイクロレンズＭＬやカラーフィルタＣＦは形成されていない（形成されていた場合であってもダミーパターンである。）ため、熱収縮による樹脂材料３２’の収縮変化が起きても、その収縮変形応力による半導体素子１１に対する影響は非常に小さい。
樹脂材料３１’、３２’の形成方法は、スピナーを用いて形成してもよく、インクジェット方式やディスペンス方式を用いて吐出形成してもよく、さらにスクリーン印刷で形成してもよい。また、ラミネートフィルム状の材料であれば、半導体基板１０の表面３９に貼りつけ、露光処理・現像処理などのフォトリソグラフィ工程を経て、パターニング処理を行ってもよい。２種類の樹脂材料３１’、３２’は、それぞれの同じ方法で形成されてもよいし、互いに異なる方法を用いて形成されてもよい。本実施例において、まずスクリーン印刷で樹脂材料３１’を形成し、その後、ディスペンス方式を用いて樹脂材料３２’を形成した。
本実施例において、樹脂材料３１’および樹脂材料３２’を形成した際の膜厚は、ともに３０μｍ程度とした。この図３（ｂ）に示される工程において、樹脂材料３１’および樹脂材料３２’の膜厚が、同程度の膜厚であることが必要である。例えば、樹脂材料３１’の膜厚と樹脂材料３２’の膜厚とが、同じ膜厚であってもよい。また、例えば、樹脂材料３１’の膜厚が、樹脂材料３２’の膜厚に対して±２０％の範囲であってもよいし、樹脂材料３２’の膜厚が、樹脂材料３１’の膜厚に対して±２０％の範囲であってもよい。樹脂材料３１’および樹脂材料３２’の一方が、他方よりも厚く形成された場合、薄く形成された樹脂材料が半導体基板１０と支持基板２０とを結合できなくなる可能性がある。これによって、上述した効果を達成することができなくなる可能性がある。半導体基板１０と支持基板２０とを貼り合わせる工程において、樹脂材料３１’および樹脂材料３２’の両方が半導体基板１０と支持基板２０との両方に接触するように、樹脂材料３１’の膜厚および樹脂材料３２’の膜厚が選択される。
また、図３（ｂ）に示される工程において、支持基板を準備した。本実施例において、半導体素子１１が撮像素子であるため、支持基板２０として約５００μｍの厚みの光透過性のある透明なガラス基板を、半導体基板１０が形成されたウェーハと同一サイズで準備した。
次に、図３（ｃ）に示される工程では、まず、図３（ｂ）に示される工程で準備した半導体基板１０と支持基板２０とを真空チャンバの中でアライメントを合わせたのち、真空チャンバ内の真空排気処理を行った。１０Ｐａ以下の真空度までチャンバ内を減圧し、樹脂材料３１’、３２’の樹脂成分内に含まれる気泡を排出した。その後、約１００ｋｇ重（１ｋＮ）の加重をかけながら半導体基板１０と支持基板２０とを貼り合せ処理したのちに大気に戻し取り出した。
この段階では、樹脂材料３１’、３２’は、まだ完全には硬化していないが、半導体基板１０と支持基板２０とは樹脂材料３１’、３２’を介して密着接合（結合）している。その後、半導体基板１０の裏面４０の側をバックグラインド処理によって研削し、半導体基板１０の厚みを約１００μｍまで薄化した。このとき、半導体基板１０と支持基板２０との密着強度に不安がある場合は、半導体基板１０と支持基板２０とを貼り合わせる前に、支持基板２０とは別の支持基板を用いて事前に半導体基板１０を薄化してもよい。
次いで、図３（ｄ）の工程では、加熱装置を用いて樹脂材料３１’、３２’を硬化させ、樹脂部材３１、３２によって構成される結合層３０を形成した。本実施例では、加温オーブンを用いて１２０℃で１時間の処理を行ったが、硬化前に必要に応じてＵＶ処理などを行ってもよい。
加熱処理による硬化が終了すると、樹脂部材３１、３２（樹脂材料３１’、３２’）は、線膨張係数が一桁以上異なる値を有するため、それぞれの線膨張係数に応じて冷却後に熱収縮した。このとき、樹脂部材３２の方が樹脂部材３１よりも熱収縮量が大きく、また、半導体基板１０の厚さが支持基板２０の厚さに比べて薄い。このため、半導体基板１０のうち結合層３０の樹脂材料３１が配される領域３５と重なる領域が、支持基板２０に対して、支持基板２０から離れる方向に凸形状を有する湾曲形状となった。
必要な湾曲形状の大きさは、半導体基板１０のサイズや半導体素子１１の撮像領域３７のサイズで変わる。このため、半導体基板１０の反り量は、樹脂部材３１、３２（樹脂材料３１’、３２’）の線膨張係数の値や、樹脂部材３１、３２の膜厚、樹脂部材３１、３２の配される領域の大きさを調整することで制御することができる。ここで、本実施例では、領域３５と撮像領域３７、領域３６と周辺領域３８が、それぞれ互いに重なるように説明したが、これに限られることはない。例えば、樹脂部材３１が配される領域３５が、半導体基板１０の周辺領域３８の一部まで広がっていてもよい。また、逆に、樹脂部材３２が配される領域３６が、半導体基板１０の撮像領域３７まで広がっていてもよい。必要な半導体基板１０の湾曲形状および反り量に応じて、半導体基板１０の中央部に樹脂部材３１が配され、樹脂部材３１の外縁と半導体基板１０の外縁との間に樹脂部材３２が配されればよい。
図３（ｅ）に示される工程では、まず、半導体基板１０の裏面４０側にマスクパターンを形成し、ドライエッチング処理によってＴＳＶ１２を配するための孔を形成した。本実施例では、孔は、所謂ボッシュプロセスを用いて半導体基板１０のシリコン基板を裏面４０の側から表面３９の側に向かって垂直方向にエッチング処理を行うことで形成した。孔は、孔内に形成されるＴＳＶ１２が半導体基板１０の表面３９の側に形成された電極ＰＡＤ接続するように形成した。ＴＳＶ１２は、半導体基板１０の表面３９に対する正射影において、半導体基板１０のうち樹脂部材３２が配される領域３６と重なる領域に配される。換言すると、ＴＳＶ１２は、半導体基板１０の表面３９に対する正射影において、半導体基板１０のうち半導体素子１１の電極ＰＡＤが配置される周辺領域３８と重なる領域に配される。この半導体基板１０のうち領域３６および半導体素子１１の周辺領域３８と重なる領域は、領域３５および撮像領域３７と重なる領域と比較して、図３（ｅ）にも示されるように湾曲が小さい。このため、孔およびＴＳＶ１２の形成は、半導体基板１０の湾曲形状の影響を受けにくい。
次いで、孔の側面および電極ＰＡＤの露出面を含む半導体基板１０の裏面４０の側の全面に絶縁部材１３を形成した。絶縁部材１３は、酸化シリコン、窒化シリコンなどの材料を用いて形成されうる。本実施例では、絶縁部材１３として、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、約１．５μｍの酸化シリコンを形成した。その後、エッチバックによって電極ＰＡＤ上に成膜された絶縁部材１３をドライエッチングによって除去した。ドライエッチングには、ＣＦ４、Ｃ４Ｆ８、Ｏ２、Ａｒ混合ガス系を用いた容量結合型ＲＩＥ法を使用した。
次いで、絶縁部材１３上および電極ＰＡＤ上にバリアメタル膜およびシードメタル膜をスパッタリング法などで形成し、その上にレジスト材料で形成したフォトマスクを用いてメッキ処理などによる電極材料を成膜することでＴＳＶおよび配線層１４を形成した。本実施例では、バリアメタル膜としてチタン（Ｔｉ）を１μｍ、シードメタル膜として銅（Ｃｕ）を８００ｎｍの厚みとなるよう、それぞれスパッタ法を用いて成膜した。その後、メッキ処理によって銅（Ｃｕ）を約８μｍ程度形成したのち、レジスト材料を除去し、配線に不要なバリアメタル膜とシードメタル膜をエッチング処理により除去することで、ＴＳＶ１２および配線層１４が形成された。
配線層１４は、撮像領域３７の湾曲形状の部分に形成されることになる。しかしながら、一般的な半導体における配線の線幅に比べ、配線層１４は数十μｍ程度と幅広の線幅であるため、湾曲形状の影響を受けにくい。また、配線層１４が湾曲形状の影響を仮に受けたとしても、配線抵抗の値に対する影響は小さい。
さらに必要に応じて、公知の半導体プロセスを用いて、ソルダーレジスト（不図示）の塗布やはんだボール（不図示）の設置を行った。また、ダイシング処理などの工程を経て、所望の半導体装置１が完成した。
以上のように、本実施例の半導体装置１において、半導体基板１０が支持基板２０に対して支持基板２０から離れるように凸形状を有するように湾曲する。このため、半導体素子１１の撮像領域３７の中心部と周辺部とで焦点位置のずれが抑えられ、また支持基板２０の上方に配置されるレンズの枚数や組み合わせを低減することが可能となる。さらに、半導体基板１０および支持基板２０がウェーハサイズでプロセス可能であるため、半導体装置１に対して他の治具などを用いて湾曲形状を作る必要がない。これによって、より簡便な方法で、小型化可能で、所定の湾曲形状を有する複数の半導体装置１を同時に作製することが可能となる。
第２の実施例
図４（ａ）～（ｅ）は、上述の半導体装置１’の製造方法の各工程を説明するための模式図である。半導体装置１’の製造には、公知の半導体製造プロセスが用いられればよい。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理等が必要に応じてなされうる。
図４（ａ）に示される工程は、上述の第１の実施例の図３（ａ）に示される工程と同様の工程であってもよいので、ここでは説明を省略する。次いで、図４（ｂ）に示される工程では、半導体基板１０の表面３９上に樹脂材料３２’を形成した。樹脂材料３２’が形成される領域は、第１の実施例と同様に、半導体素子１１のうち駆動回路などが形成されている周辺領域３８と重なる領域３６である。また、このとき、上述の第１の実施例と異なり、半導体素子１１のうち光電変換素子が形成される撮像領域３７と重なる領域３５には樹脂材料が配されない。
樹脂材料３２’に用いられている材料は、第１の実施例と同様の材料から選択すればよい。樹脂材料３２’の線膨張係数の値は、１×１０－６／℃以上かつ１×１０－２／℃未満の範囲から選択してもよく、線膨張係数がより大きな値を持つ材料を選択してもよい。本実施例では、線膨張係数の値が１０－４／℃オーダーの値を有するアクリル系樹脂材料を選択し、スクリーン印刷法を用いて約６０μｍの厚さの樹脂材料３２’を形成した。また、第１の実施例と同様に、支持基板２０として約５００μｍの厚みの光透過性のあるガラス基板を、半導体基板１０が形成されたウェーハと同一サイズで準備した。
図４（ｃ）に示される工程では、まず、図４（ｂ）に示される工程で準備した樹脂材料３２が形成された半導体基板１０と、支持基板２０と、を真空チャンバの中でアライメントを合わせたのち、真空チャンバ内の真空排気処理を行った。このとき、上述の第１の実施例と異なり、到達真空度は、大気圧の半分程度までとした。上述のように、半導体素子１１の撮像領域３７と重なる領域３５には樹脂材料が設けておらず中空構造とした。このため、中空の領域３５を大気圧の半分程度の減圧となるようにして貼り合せ、最終的に大気圧で押し付けることによって、中空の領域３５の容積内の圧力が、大気圧と同等の圧力になるまで変化する。これに合わせて樹脂材料３２’が半分程度まで潰れ、中空の領域３５のギャップを制御することができる。本実施例では、到達真空度を５５０００Ｐａとし、貼り合せ後に真空チャンバ内を大気開放することによって所望の構造を作製した。到達真空度は、５５０００Ｐａに限られるものではなく、例えば、１００００Ｐａ以上かつ９００００Ｐａ以下であってもよい。樹脂材料３２’の硬度や、領域３５、３６の大きさ（樹脂材料３２’（樹脂部材３２）が配される領域３６の幅）、領域３５のギャップなどに応じて、適宜設定すればよい。
また、上述の第１の実施例よりも真空度を高くする必要がない理由は、樹脂材料３２’が配される領域が、半導体基板１０の外縁に近い領域３６であるため、仮に樹脂材料３２’（樹脂部材３２）内に気泡が残った場合でも撮像領域３７への影響が小さいからである。また、本実施例において、真空チャンバ内を高真空にする必要がないため、半導体基板１０と支持基板２０との貼り合わせにかかる処理時間を短縮することができる。
この段階では、樹脂材料３２’は、まだ完全には硬化していないが、半導体基板１０と支持基板２０とは樹脂材料３２’を介して密着接合（結合）している。その後、半導体基板１０の裏面４０の側をバックグラインド処理によって研削し、シリコン基板の厚みを約１００μｍまで薄化した。このとき、密着強度に不安がある場合は、半導体基板１０と支持基板２０とを貼り合わせる前に、別の支持基板を用いて事前に半導体基板１０を薄化してもよい。
次いで、図４（ｄ）に示される工程では、加熱装置を用いて、樹脂材料３２’を硬化させ、樹脂部材３２によって構成される結合層３０を形成した。本実施例では、加温オーブンを用いて１２０℃で１時間の処理を行ったが、硬化前に必要に応じてＵＶ処理などを行ってもよい。
加熱処理による硬化が終了すると、樹脂部材３２（樹脂材料３２’）は、線膨張係数の値が一般的な樹脂に比べ大きい部材（材料）を選択しているため、冷却に従って熱収縮が起こる。このとき、樹脂部材３２は熱収縮により厚み方向で薄くなるが、中空領域では中の圧力を維持しようとするため、体積が大きくなる方向に動く。本実施例において、半導体基板１０の厚さが支持基板２０の厚さに比べ薄いため、半導体基板１０が、支持基板２０から離れる方向に凸状の湾曲形状となった。上述の各実施形態および実施例と同様に、半導体基板１０のうち領域３５および半導体素子１１の撮像領域３７と重なる領域が湾曲するように、半導体基板１０の反りを制御してもよい。
本実施例では、領域３５の内圧を大気圧と同等にした後に熱硬化を行ったが、熱硬化を行う際の領域３５の内圧は、大気圧に限られることはない。例えば、貼り合せ後の中空の領域３５の内圧が大気圧以上となるように、大気圧で半導体基板１０と支持基板２０とを押し付けるのではなく、大気圧の半分程度の真空下で、押込み型の位置制御で樹脂材料３２’の厚みが半分以下になるように貼り合せてもよい。この場合、加熱処理後の熱収縮によって中空の領域３５の中の圧力は、大気圧よりも高い圧力にシフトするため、半導体基板１０の反り量を、より大きくすることができる。
必要な半導体基板１０の反り量や湾曲形状の大きさは、半導体基板１０のサイズや撮像領域３７のサイズで変わる。半導体基板１０の反りの可変量は、樹脂材料３２’の線膨張係数の値、樹脂部材３２’の膜厚や大きさ（幅）、貼り合せ時の中空の領域３５内の圧力などを調整することで制御できる。図４（ｄ）に示される工程の後に行われる図４（ｅ）に示される工程は、上述の第１の実施例の図３（ｅ）に示される工程と同様であってもよいため、ここでは説明を省略する。
本実施例においても、上述の第１の実施例と同様の効果を得ることができる。また、第１の実施例とは異なり、領域３５に樹脂部材が配されないことによって、半導体装置１’が撮像装置である場合、樹脂部材内の異物や気泡残りなどに起因する光学的な影響を低減することができる。
以上、本発明に係る実施形態および実施例を示したが、本発明はこれらの実施形態および実施例に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態および実施例は適宜変更、組み合わせが可能である。
以下、上述の各実施形態および実施例に係る半導体装置１、１’の応用例として、半導体装置１、１’が組み込まれたカメラについて例示的に説明する。ここで、半導体装置１、１’は、上述の実施形態および実施例のように、半導体素子１１として光電変換素子が配された撮像素子を備える所謂、撮像装置でありうる。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る半導体装置１、１’と、該半導体装置１、１’から出力される信号に基づく情報を処理する信号処理部とを含む。該信号処理部は、画像データであるデジタルデータを処理するプロセッサを含みうる。該プロセッサは、半導体装置１、１’の焦点検出機能を有する画素からの信号に基づいてデフォーカス量を計算し、これに基づいて撮像レンズの焦点調節を制御するための処理を行いうる。上記画像データを生成するＡ／Ｄ変換器は、半導体装置１、１’が備えることができる他、半導体装置１、１’とは別に設けることができる。
１，１’：半導体装置、１０：半導体基板、１１：半導体素子、２０：支持基板、３０：結合層、３１，３２：樹脂部材、３９：表面

Claims (19)

  1. 半導体素子が配された半導体基板と、支持基板と、が貼り合わされた半導体装置であって、
    前記半導体基板のうち前記支持基板の側の表面と前記支持基板との間には、前記半導体基板と前記支持基板とを結合するための結合層が配され、
    前記結合層は、前記表面に対する正射影において前記半導体基板の外縁よりも内側の第１の領域に配された熱硬化性の第１の樹脂部材と、前記表面に対する正射影において前記半導体基板のうち前記第１の領域と前記半導体基板の外縁との間の第２の領域に配された熱硬化性の第２の樹脂部材と、を含み、
    熱硬化後の前記第１の樹脂部材の線膨張係数が、熱硬化後の前記第２の樹脂部材の線膨張係数よりも小さく、前記半導体基板が、前記支持基板から離れる方向に凸形状を有することを特徴とする半導体装置。
  2. 前記第１の樹脂部材は、硬化時の冷却後の収縮量が前記第２の樹脂部材より小さい材料で構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 熱硬化後の前記第１の樹脂部材および熱硬化後の前記第２の樹脂部材の線膨張係数が、
    １×１０－６／℃以上かつ１×１０－２／℃未満であることを特徴とする請求項１または２に記載の半導体装置。
  4. 熱硬化後の前記第１の樹脂部材の線膨張係数が、熱硬化後の前記第２の樹脂部材の線膨張係数の１／１０以下であることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  5. 前記第１の樹脂部材が、透明であることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
  6. 半導体素子が配された半導体基板と、支持基板と、が貼り合わされた半導体装置であって、
    前記半導体基板のうち前記支持基板の側の表面と前記支持基板との間には、前記半導体基板と前記支持基板とを結合するための結合層が配され、
    前記結合層は、前記表面に対する正射影において、前記半導体基板の外縁よりも内側の第１の領域と前記半導体基板の外縁との間の第２の領域に樹脂部材が配され、
    前記半導体基板が、前記支持基板から離れる方向に凸形状を有し、
    前記半導体基板の前記表面上には複数のマイクロレンズが配され、
    前記半導体基板のうち前記表面とは反対側の裏面に配線層が配され、
    前記配線層は、前記表面に対する正射影において前記複数のマイクロレンズの一部と重なる部分を有することを特徴とする半導体装置。
  7. 熱硬化後の前記樹脂部材の線膨張係数が、１×１０－６／℃以上かつ１×１０－２／℃未満であることを特徴とする請求項６に記載の半導体装置。
  8. 前記表面に対する正射影において、前記半導体基板のうち前記第１の領域と重なる領域が、前記支持基板から離れる方向に凸形状を有することを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
  9. 前記半導体基板の厚さが、前記支持基板の厚さよりも薄いことを特徴とする請求項１乃至８の何れか１項に記載の半導体装置。
  10. 前記表面に対する正射影において、前記半導体基板の外縁と前記支持基板の外縁とが互いに重なるように配されることを特徴とする請求項１乃至９の何れか１項に記載の半導体装置。
  11. 前記結合層が、前記半導体素子を封止することを特徴とする請求項１乃至１０の何れか１項に記載の半導体装置。
  12. 前記半導体素子が、複数の光電変換素子を含み、
    前記表面に対する正射影において、前記複数の光電変換素子が、前記半導体素子のうち前記第１の領域と重なる領域に配されることを特徴とする請求項１乃至１１の何れか１項に記載の半導体装置。
  13. 前記支持基板が、透明であることを特徴とする請求項１乃至１２の何れか１項に記載の半導体装置。
  14. 前記表面に対する正射影において、前記半導体基板のうち前記第２の領域と重なる領域に、前記半導体素子と電気的に接続され、前記半導体基板を貫通する貫通電極が配されることを特徴とする請求項１乃至１３の何れか１項に記載の半導体装置。
  15. 前記表面に対する正射影において、前記半導体基板のうち前記第２の領域と重なる領域に、前記半導体素子と電気的に接続され、前記半導体基板を貫通する貫通電極が配され、
    前記半導体基板のうち前記表面とは反対側の裏面に、前記半導体装置を実装するための実装基板との電気的な接続を行うための配線層が配され、
    前記配線層は、前記貫通電極と電気的に接続されることを特徴とする請求項１乃至５の何れか１項に記載の半導体装置。
  16. 請求項１乃至１５の何れか１項に記載の半導体装置と、
    前記半導体装置から出力された信号を処理する処理部と、
    を備えることを特徴とするカメラ。
  17. 半導体素子が形成された半導体基板と支持基板とが貼り合わされた半導体装置の製造方法であって、
    前記半導体基板の表面と前記支持基板とを結合するための結合層を形成する形成工程を含み、
    前記形成工程は、
    前記表面に対する正射影において、前記半導体基板の外縁よりも内側の第１の領域の上に熱硬化性の第１の樹脂材料を配する工程と、
    前記表面に対する正射影において、前記半導体基板のうち前記第１の領域と前記半導体基板の外縁との間の第２の領域の上に熱硬化性の第２の樹脂材料を配する工程と、
    前記第１の樹脂材料および前記第２の樹脂材料の上に前記支持基板を配する工程と、
    前記第１の樹脂材料および前記第２の樹脂材料を加熱し、硬化させることによって前記結合層を形成する工程と、を含み、
    熱硬化後の前記第１の樹脂材料の線膨張係数が、熱硬化後の前記第２の樹脂材料の線膨張係数よりも小さく、前記結合層を形成する工程において、前記半導体基板が、前記支持基板から離れる方向に凸形状となることを特徴とする製造方法。
  18. 前記第１の樹脂材料および前記第２の樹脂材料の上に前記支持基板を配する工程の前において、前記第１の樹脂材料の膜厚と前記第２の樹脂材料の膜厚とが同じ膜厚であることを特徴とする請求項１７に記載の製造方法。
  19. 半導体素子が形成された半導体基板と支持基板とが貼り合わされた半導体装置の製造方法であって、
    前記半導体基板の表面と前記支持基板とを結合するための結合層を形成する形成工程を含み、
    前記形成工程は、
    前記表面に対する正射影において、前記半導体基板の外縁に沿って樹脂材料を配する工程と、
    真空チャンバ内で大気圧より低い圧力において前記半導体基板の上に前記樹脂材料を介して前記支持基板を配し、その後、前記真空チャンバ内を大気圧に戻す工程と、
    前記樹脂材料を加熱し、硬化させることによって前記結合層を形成する工程と、を含み、
    前記結合層を形成する工程において、前記半導体基板が、前記支持基板から離れる方向に凸形状となることを特徴とする製造方法。
JP2018024335A 2018-02-14 2018-02-14 半導体装置、カメラおよび半導体装置の製造方法 Active JP7246136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018024335A JP7246136B2 (ja) 2018-02-14 2018-02-14 半導体装置、カメラおよび半導体装置の製造方法
US16/265,044 US10916578B2 (en) 2018-02-14 2019-02-01 Semiconductor apparatus and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018024335A JP7246136B2 (ja) 2018-02-14 2018-02-14 半導体装置、カメラおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019140323A JP2019140323A (ja) 2019-08-22
JP7246136B2 true JP7246136B2 (ja) 2023-03-27

Family

ID=67540230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024335A Active JP7246136B2 (ja) 2018-02-14 2018-02-14 半導体装置、カメラおよび半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10916578B2 (ja)
JP (1) JP7246136B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160847A (ja) * 2018-03-07 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像素子
CN110391200B (zh) * 2019-08-09 2021-10-01 京东方科技集团股份有限公司 显示结构及其制备方法、显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313314A (ja) 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2004146633A (ja) 2002-10-25 2004-05-20 Sony Corp 固体撮像装置及びその製造方法
JP2007141977A (ja) 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2008078598A (ja) 2006-08-21 2008-04-03 Hitachi Ltd 固体撮像装置及びその製造方法
JP2008092532A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 撮像装置とその製造方法および携帯電話装置
WO2009119427A1 (ja) 2008-03-26 2009-10-01 日本電気株式会社 半導体装置およびその製造方法
JP2012249003A (ja) 2011-05-26 2012-12-13 Toshiba Corp 固体撮像装置、固体撮像装置の製造方法およびカメラモジュール
JP2013118230A (ja) 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP2014049614A (ja) 2012-08-31 2014-03-17 Seiko Epson Corp 撮像装置、検査装置、及び電子デバイスの製造方法
JP2015041689A (ja) 2013-08-21 2015-03-02 キヤノン株式会社 光学装置及びその製造方法
WO2017169889A1 (ja) 2016-03-31 2017-10-05 ソニー株式会社 カメラモジュール、およびカメラモジュールの製造方法、撮像装置、および電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883859A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置の製造方法
US6635971B2 (en) 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
JP2003092312A (ja) 2001-01-11 2003-03-28 Hitachi Ltd 電子装置及び光伝送モジュール
JP4414608B2 (ja) 2001-03-14 2010-02-10 株式会社リコー 固体撮像装置の製造方法
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정
JP2004349545A (ja) 2003-05-23 2004-12-09 Mitsubishi Electric Corp 撮像素子の実装方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP2009246151A (ja) 2008-03-31 2009-10-22 Panasonic Corp 撮像素子パッケージの製造方法及び撮像素子パッケージ
JP2009246152A (ja) 2008-03-31 2009-10-22 Panasonic Corp 撮像素子パッケージの製造方法及び撮像素子パッケージ
JP2010205888A (ja) 2009-03-03 2010-09-16 Toppan Printing Co Ltd 半導体装置
JP5365373B2 (ja) 2009-06-29 2013-12-11 富士通株式会社 電子部品パッケージおよびその製造方法
JP5720306B2 (ja) 2011-02-28 2015-05-20 ソニー株式会社 固体撮像素子の製造方法
JP5720305B2 (ja) 2011-02-28 2015-05-20 ソニー株式会社 固体撮像素子の製造方法、固体撮像素子、および電子機器
US8878116B2 (en) 2011-02-28 2014-11-04 Sony Corporation Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
JP2014045142A (ja) * 2012-08-28 2014-03-13 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015192074A (ja) 2014-03-28 2015-11-02 ソニー株式会社 固体撮像装置、電子機器、および固体撮像装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313314A (ja) 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2004146633A (ja) 2002-10-25 2004-05-20 Sony Corp 固体撮像装置及びその製造方法
JP2007141977A (ja) 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2008078598A (ja) 2006-08-21 2008-04-03 Hitachi Ltd 固体撮像装置及びその製造方法
JP2008092532A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 撮像装置とその製造方法および携帯電話装置
WO2009119427A1 (ja) 2008-03-26 2009-10-01 日本電気株式会社 半導体装置およびその製造方法
JP2012249003A (ja) 2011-05-26 2012-12-13 Toshiba Corp 固体撮像装置、固体撮像装置の製造方法およびカメラモジュール
JP2013118230A (ja) 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP2014049614A (ja) 2012-08-31 2014-03-17 Seiko Epson Corp 撮像装置、検査装置、及び電子デバイスの製造方法
JP2015041689A (ja) 2013-08-21 2015-03-02 キヤノン株式会社 光学装置及びその製造方法
WO2017169889A1 (ja) 2016-03-31 2017-10-05 ソニー株式会社 カメラモジュール、およびカメラモジュールの製造方法、撮像装置、および電子機器

Also Published As

Publication number Publication date
US20190252327A1 (en) 2019-08-15
JP2019140323A (ja) 2019-08-22
US10916578B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
JP5324890B2 (ja) カメラモジュールおよびその製造方法
US10446504B2 (en) Chip package and method for forming the same
JP5317586B2 (ja) カメラモジュール及びその製造方法
JP5724322B2 (ja) 固体撮像装置の製造方法
US7547955B2 (en) Semiconductor imaging device and method for manufacturing the same
US10424540B2 (en) Chip package and method for forming the same
US8500344B2 (en) Compact camera module and method for fabricating the same
JP5721370B2 (ja) 光センサの製造方法、光センサ及びカメラ
US7884875B2 (en) Camera module having lower connection portions defining a chip region and engaging upper connection portions of a lens structure and method of fabricating the same
US20110169118A1 (en) Optical device, method of manufacturing the same, and electronic apparatus
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP5342838B2 (ja) カメラモジュール及びその製造方法
JP7246136B2 (ja) 半導体装置、カメラおよび半導体装置の製造方法
JP2012175078A (ja) 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5720306B2 (ja) 固体撮像素子の製造方法
WO2023097896A1 (zh) 芯片的封装结构和封装方法
JP5720305B2 (ja) 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2005064060A (ja) 固体撮像素子、固体撮像素子の製造方法及び固体撮像装置
US8158452B2 (en) Backside-illuminated imaging device and manufacturing method of the same
US11769785B2 (en) Process for collectively curving a set of electronic chips
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
WO2009137022A1 (en) Camera system including radiation shield and method of shielding radiation
JP2005203526A (ja) 固体撮像装置及びその製造方法
JP7401441B2 (ja) 撮像素子および撮像素子の製造方法
KR101003636B1 (ko) 렌즈 웨이퍼와 그 제조방법 및 이를 이용한 카메라 모듈

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230314

R151 Written notification of patent or utility model registration

Ref document number: 7246136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151