CN100452368C - 半导体器件及其制造方法和装置 - Google Patents

半导体器件及其制造方法和装置 Download PDF

Info

Publication number
CN100452368C
CN100452368C CNB2005101373575A CN200510137357A CN100452368C CN 100452368 C CN100452368 C CN 100452368C CN B2005101373575 A CNB2005101373575 A CN B2005101373575A CN 200510137357 A CN200510137357 A CN 200510137357A CN 100452368 C CN100452368 C CN 100452368C
Authority
CN
China
Prior art keywords
heating panel
film
type surface
semiconductor device
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101373575A
Other languages
English (en)
Other versions
CN1815719A (zh
Inventor
中泽秀作
尾上勉
水野裕朗
那须英久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1815719A publication Critical patent/CN1815719A/zh
Application granted granted Critical
Publication of CN100452368C publication Critical patent/CN100452368C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体器件，具有至少一个半导体元件，至少一个与所述半导体元件热连接的散热板，和一个覆盖与密封所述半导体器件和所述散热板的模制树脂，其中散热板的外主表面和邻接外主表面的至少部分侧表面从模制树脂暴露。

Description

半导体器件及其制造方法和装置
技术领域
本发明涉及一种通过用模制树脂至少密封与散热板热连接的半导体元件而形成的半导体器件，和一种该半导体器件的制造方法，及一种该半导体器件的制造装置，或者，特别是一种通过用模制树脂至少密封夹在一对散热板之间的半导体元件而形成的半导体器件，和一种该半导体器件的制造方法，及一种该半导体器件的制造装置。
背景技术
图7表示普通树脂模制的半导体器件的截面结构的示意性视图。
通常，在如图7所示的这种类型的半导体中，半导体元件10的两个表面被散热板20，30夹在其中，所合成的组件用模制树脂80进行密封以能暴露散热板20，30的散热表面20a，30a。换句话说，除了散热板20，30的散热表面20a，30a外的半导体部分用模制树脂80进行密封。
有源半导体元件10产生的热被传输给上、下散热板20，30，并从散热板20，30的散热面20a，30a散发出半导体器件。
散热板20，30的散热面20a，30a是散热板20，30的最宽表面，即，夹半导体元件10的一对散热板20，30的外主表面20a，30a。
在如图7所示的半导体器件中，半导体元件10通过散热块40和作为焊料或导电粘合剂这样材料的导电粘合材料51至53被夹在一对散热板20，30之间。
在模制树脂80中，至少一个引线框架60分布在半导体元件10的周围，半导体元件10通过导线70与每个引线框架60电连接。
这种半导体器件能够根据使用树脂密封印模的传递模塑工艺通过用散热板20，30模制半导体元件10进行制造。
图8表示使用半导体器件的印模200的常用普通模制方法的示意性截面视图。如图8a所示，模槽200a通过上印模201和下印模202相互连接形成在印模200中。
首先，半导体元件10被夹在一对散热板20，30中，并通过导线70与引线框架60相连接。然后，合成组件放置在印模200的模槽200a中，树脂注入和填充在印模200中，由此通过模制树脂80密封印模200。
在使用树脂的模制方法中，如图8a所示，工作厚度的公差通常要求一个在上印模201和散热表面30a之间形成的间隙K。
在模制时，树脂流进间隙K。结果是，如图8b所示，完成的半导体器件的上散热板30的散热表面30a覆盖有模制树脂80。
换句话说，树脂毛边能够容易地形成在散热板30的散热表面30a上。在下散热板20的散热表面20a上同样如此。一旦树脂毛边形成，散热表面20a，30a的散热效率就会受到不希望地降低。
在已经提出防止在散热板20，30上形成树脂毛边的常用方法中，耐热的柔性材料插在印模和散热表面之间以填充间隙，并防止模制树脂的浸入(日本专利No.3350444)。
而且，已经提出一种方法通过将散热板的散热表面粘合到印模上并消除间隙来防止模制树脂浸入到散热表面(日本未经审查的专利公开号No.10-223669)。
进一步地，对于至少一个半导体元件夹在一对散热板中，并且热从半导体元件的两个表面上散发出去的这样结构的半导体器件来说，一个散热板的散热表面相对于另一个散热板的散热表面来说很可能是倾斜的。因此，很难保持两个散热表面相互平行。
一种包括夹在一对散热板中并被模制树脂密封的半导体元件的半导体器件，通常具有一种冷却结构，其中冷却元件设置成接触散热板的每个散热表面以便将半导体器件加入其中。
散热表面用冷却元件进行冷却以便加速散热表面的散热。
但是，在此情况下，散热板的散热表面之间的不良平行性将会导致形成缝隙和每个散热表面和相对应的冷却元件之间的不充分接触，由此经常会恶化散热效率。
在多个半导体元件夹在一对散热板之间的许多情况下，散热表面之间平行性的恶化是显著的。这是起因于半导体元件的通常不规则的厚度，不规则的厚度使得散热表面之间保持平行性是很困难的。
本发明人试图通过切割或研磨散热表面，并由此在用模制树脂密封器件之后调节散热表面之间的平行性来努力获得散热板的散热表面之间的满意平行性。
在常规的半导体器件中，如图7所示，散热板20，30的侧表面用模制树脂进行密封，虽然散热板20，30的散热表面20a，30a从模制树脂80进行暴露。
因此，在使用如切削工具或磨石等加工元件对散热表面20a，30a进行切割或研磨时，与散热板20，30一起切割每个硬的模制树脂80的加工元件的风险会导致加工元件的极大消耗。因此，加工元件的寿命将会被极大地缩短，加工散热表面的成本会提高。
散热表面通过喷丸处理(shot blasting)而不使用如切削工具或磨石等任何加工元件进行加工处理。但是，喷丸处理是希望的，因为在加工后需要清洗和干燥工艺过程，材料如磨料的成本会更高。
上述用于切割或研磨散热表面的加工元件的极大消耗和较短寿命的问题并不局限于这种半导体器件，其中半导体元件的两个表面被一对散热板夹杂，该组件用模制树脂密封，同时暴露每个散热板的散热表面。
换句话说，上述加工元件的问题在所有半导体器件中都是共有的，在半导体器件中，半导体元件与散热板进行热连接，所合成的组件用模制树脂进行密封以能暴露散热板的散热表面。
发明内容
本发明是鉴于上述存在的问题而实现的。本发明的一个目的就是提供一种用模制树脂进行密封的半导体器件，其中散热板与半导体元件热连接，同时适当地暴露散热板的散热表面。
本发明的另一个目的就是提供一种半导体器件，其中外主表面，即，散热板的散热表面用加工工具进行加工，同时能够抑制消耗，和极大地提高加工工具的寿命。
为了实现上述目的，根据本发明的第一种方案，提供一种半导体器件，包括：至少一个半导体元件(10，11)，至少一个与半导体元件(10，11)热连接的散热板(20，30)，和覆盖与密封半导体器件和散热板的模制树脂(80)，散热板(20，30)的主表面(20a，30a)和邻接外主表面(20a，30a)的至少部分侧表面(20b，30b)从模制树脂(80)暴露。
根据第一种方案，一部分侧表面(20b，30b)及散热板(20，30)的侧表面(20b，30b)和主表面(20a，30a)之间的边界适当地从模制树脂(80)暴露，因此，在散热表面，即，散热板(20，30)的主表面(20a，30a )，例如用切削工具或磨石进行切割或研磨时，如切削工具或磨石的加工工具在加工操作过程中仅与散热板(20，30)形成接触，而不与模制树脂(80)形成接触。
因此，在根据本发明第一种方案的半导体器件中，其中散热板(20，30)与半导体元件(10，11)热连接，除了散热表面(20a，30a)外，合成的组件用模制树脂(80)进行密封以能暴露散热表面(20a，30a)，散热表面要进行适当地暴露以使用作散热板(20，30)的散热表面的外主表面(20a，30a)通过加工元件能够进行加工，同时能够减少加工元件的消耗，并因此提高其寿命。
在根据第一种方案的半导体器件中，槽(81)形成在散热板(20，30)的外主表面(20a，30a)周围的模制树脂(80)上，并使部分散热板(20，30)的侧表面(20b，30b)从模制树脂暴露。
至少一个散热板包括一对散热板(20，30)，每个散热板分别地分布在半导体元件(10，11)的两个表面上以便将半导体元件(10，11)夹入其中。
通过这样做，侧表面(20b，30b)和主表面(20a，30a)以及该对散热板(20，30)的外主表面(20a，30a)之间边界的邻域能够从模制树脂(80)暴露。
因此，提供一种用模制树脂密封以能暴露与至少一个半导体元件连接的散热板的散热表面的半导体器件，其中半导体元件夹在该对散热板中以能暴露散热板的散热表面。
在这种结构中，在散热表面，即，该对散热板(20，30)的外主表面(20a，30a)进行切割或研磨或其它加工以便于使两个主表面(20a，30a)相互平行，如切削工具或磨石的加工工具在加工操作过程中仅与散热板(20，30)形成接触，而不与模制树脂(80)形成接触，这是因为至少散热板(20，30)的侧表面(20b，30b)和主表面(20a，30a)之间边界(20c，30c)的邻域能够适当地从模制树脂(80)暴露。
结果是，根据该方案，在对作为散热板(20，30)的散热表面的散热表面(20a，30a)用加工工具进行加工时，加工工具的消耗能够减少，极大地延长了加工工具的寿命。
而且，该半导体器件可具有夹在一对散热板(20，30)之间的多个半导体元件(10，11)。
在包括多个半导体元件(10，11)的情况下，它们之间可能存在的厚度差经常需要加工主表面(20a，30a)以使散热表面相互平行。对于具有许多半导体元件的半导体器件来说，本发明的这种方案具有许多有益的效果。
根据本发明的第二种方案，提供一种半导体器件的制造方法，其中包括至少一个半导体元件(10，11)和至少一个与半导体元件(10，11)热连接的散热板(20，30)的工件被设置在印模(200)中以能被模制树脂(80)覆盖和密封，该方法包括下列步骤：将大于散热板(20，30)的外主表面(20a，30a)的耐热软片(300)设置在与主表面(20a，30a)面对的一部分印模(200)上；将主表面(20a，30a)压靠软片(300)以能用模制树脂(80)密封该工件，同时覆盖邻接散热板的主表面(20a，30a)的至少部分侧表面(20b，30b)上的软片。
这样，主表面(20a，30a)，即，散热表面被压靠大于主表面(20a，30a)的耐热软片(300)上，因此，软片(300)产生变形以使散热板(20，30)的主表面(20a，30a)沉到软片(300)中。
结果是，至少散热板(20，30)的主表面(20a，30a)的外周缘的邻域，即，侧表面(20b，30b)和主表面(20a，30a)之间的边界(20c，30c)的邻域被覆盖与变形的软片(300)形成紧密接触。
在此条件下，组件用模制树脂(80)密封，由此能够适当地制造根据第一种方案的半导体器件。换句话说，根据本发明的第二种方案，提供一种以适当的方式制造根据本发明第一种方案的半导体器件的方法。
根据第二种方案获得的半导体器件具有连接散热板(20，30)并被模制树脂(80)密封的半导体元件(10，11)，散热表面被适当地暴露。因此，外主表面(20a，30a)，即，散热板(20，30)的散热表面能够被加工，同时加工工具的消耗能够减少，并极大地延长了加工工具的寿命。
而且，至少一个散热板可包括两个散热板，该对散热板(20，30)可分布在半导体元件(10，11)的两个表面上以便将半导体元件(10，11)夹在其中。
通过这样做，根据第二种方案获得的半导体器件具有夹在一对散热板(20，30)之间并被模制树脂密封的半导体元件(10，11)，其中散热表面能被适当地暴露以使外主表面(20a，30a)，即，散热板(20，30)的散热表面能够被加工，同时加工工具的消耗能够减少，并显著地延长了加工工具的寿命。
根据第二种方案制造方法的每个软片(300)能够使用一种如含氟树脂或硅树脂的材料。
在本发明的这种方案中，整个主表面(20a，30a)能够压靠软片(300)。
作为另一种可选方案，仅有散热板(20，30)的主表面(20a，30a)的外周部分能够压靠软片(300)。
根据本发明的第三种方案，提供一种制造半导体器件的装置，包括印模(200)，其中包括至少一个半导体元件(10，11)和至少一个与半导体元件(10，11)热连接的散热板(20，30)的工件被设置成能被模制树脂(80)覆盖和密封，大于散热板(20，30)的外主表面(20a，30a)的耐热软片(300)分布在与主表面(20a，30a)面对的一部分印模(200)上；其中软片覆盖主表面(20a，30a)和邻接散热板(20，30)的主表面的至少一部分侧表面(20b，30b)，在主表面(20a，30a)压靠软片(300)时能用模制树脂(80)密封该工件。
根据本发明的第三种方案，能够适当地完成用于根据第二种方案制造方法的制造装置。
因此，使用根据第三种方案的制造装置制造的半导体器件具有与半导体元件(10，11)热连接并被模制树脂(80)密封的散热板(20，30)，其中散热板的表面被适当地暴露，因此，散热板(20，30)的外主表面(20a，30a)能够被加工，同时能够减少加工工具的消耗，并显著地延长了加工工具的寿命。
印模(200)可具有一个限制器(203)，用于限制软片(300)的外延以能形成一个覆盖部分侧表面(20b，30b)的突起。
软片(300)可由包含氟树脂或硅树脂的材料制成。
而且，软片(300)可在其中心部分设有一个开口。结果是，印模(200)能够被充分地夹紧。
支撑软片(300)的部分印模可设有凹处(205a)以便不能过度地挤压软片。
在前面的描述中，括号中的参考标号作为参考用仅表示一个例子。标号对应于下文中描述实施例的元件，但是不局限于本发明。
附图说明
图1是示意性表示根据本发明一个实施例的半导体器件的平面视图。
图2是沿图1中线II-II的剖面视图。
图3是沿图1中线III-III的剖面视图。
图4a是示意性表示形成模制树脂的一种方法的截面视图，该模制树脂使用密封树脂的印模作为制造根据该实施例的半导体器件的装置。
图4b是图4a中局部B的放大视图。
图4c是图4a中局部C的放大视图。
图4d和4e是没有过度挤压印模软片的邻域的放大视图。
图5是示意性表示一种使用穿孔软片形成根据前述实施例的变化的模制树脂的方法的截面视图。
图6是示意性表示相同实施例的另一种变化的截面视图。
图7是示意性表示常用普通半导体器件的截面视图。
图8a和8b是示意性表示使用常用普通半导体器件的印模形成模制树脂方法的截面视图。
具体实施方式
下面参考附图描述本发明的实施例。在附图中，相同的或等同的部件分别用相同的参考标号表示，以便简化解释。
图1是示意性表示根据本发明一个实施例的半导体器件100的平面视图。图2是沿图1中点划线II-II的剖面结构视图，和图3是沿图1中点划线III-III的剖面结构视图。
在图1中，模制树脂80仅表示为其轮廓，位于模制树脂80中的部件的平面分布在透视图中表示。
如图1至3所示，根据本实施例的半导体器件100包括组成半导体元件的半导体芯片10，11，和一对用设置在半导体芯片10，11的两个表面上的一对散热板形成以能将半导体芯片10，11夹在其中的散热片20，30，其中该器件100通过覆盖有模制树脂80进行密封。
以这样的方式用模制树脂80密封半导体器件100：使形成为一对散热板20，30的散热表面的外主表面20a，30a从模制树脂80暴露。
正如显示在图2，3的底部中的散热片20被称之为底散热片20，正如显示在图2，3顶部中的散热片30被称之为顶散热片30。
在图1至3所示的半导体器件100中，半导体芯片10，11通过金属板的散热块40和导电粘合材料51，52，53被夹在一对散热片20，30之间。
而且，根据本实施例，如图1，2所示的器件包括两个半导体芯片，即，相互平行水平设置的第一半导体芯片10，和第二半导体芯片11。这两个半导体芯片10，11夹在一对散热片20，30之间。
另一种可选方案是，根据该实施例的半导体器件100可包括作为半导体元件的单个、三个或多个半导体芯片，它们被夹在一对散热片20，30之间。
如图2所示，每个第一半导体芯片10和第二半导体芯片11的下表面和底散热片20的上表面通过第一导电粘合材料51进行相互粘接。
同样，每个第一半导体芯片10和第二半导体芯片11的上表面和散热块40的下表面通过第二导电粘合材料52进行相互粘接。而且，每个散热块40的上表面和上散热片30的下表面通过第三导电粘合材料53进行相互粘接。
焊料或导电粘合剂可适用为第一、第二和第三导电连接件51，52，53。具体的例子是锡(Sn)焊料，其可用于半导体器件100中的第一、第二和第三导电连接件51，52，53。
因此，第一和第二半导体芯片10，11的上表面通过第二导电连接件52，散热块40，第三导电连接件53和上散热片30进行散热，而第一和第二半导体芯片10，11的下表面通过第一导电连接件51从底散热片20进行散热。
根据该实施例，底散热片20和上散热片30与第一和第二半导体芯片10，11，即，半导体元件热连接，因此作为传输和散发半导体芯片10，11上的热的散热板工作。
在底散热片20中，图2，3中所示的下表面是散热表面20a，而在顶散热片30中，图2，3中所示的上表面是散热表面30a。如图1所示，散热表面20a，30a从模制树脂80暴露。
散热片20，30的散热表面20a，30a是作为散热板的散热片20，30的最大表面，分别表示一对散热片20，30的外主表面20a，30a，通过夹在其中的半导体芯片10，11彼此相对设置。
在图2，3中，示出了扁平散热板20，30的侧表面20b，30b和侧表面20b，30b与主表面20a，30a之间的边界20c，30c。
如图2，3所示，边界20c，30c在一方面分别是主表面20a，30a的边缘20c，30c，同时又是包围散热片20，30的主表面20a，30a的端角20c，30c。
在此情况下，虽然没有特别的限制，第一半导体芯片10和第二半导体芯片11可以是通过使用硅半导体衬底的标准半导体制造技术进行制造的元件。
更具体地说，根据本实施例，用作半导体元件的第一半导体芯片10可由功率半导体元件如IGBT(绝缘栅极双极晶体管)或半导体晶闸管构成。
此外，在本实施例中用作半导体元件的第二半导体芯片11，例如，是由FWD(续流二极管)形成。更具体地说，第一和第二半导体芯片10，11可具有矩形薄板的形状。
第一和第二半导体芯片10，11的正面(图2中的上表面)是由如晶体管的元件形成的，而第一和第二半导体芯片10，11的反面(图2中的下表面)没有用任何元件形成。
根据该实施例，第一和第二半导体芯片10，11的正面和反面具有电极(未显示)。由铝等形成的电极的每个表面与导电连接件51，52电连接。
如上所述，根据该实施例，第一和第二半导体芯片10，11的反面上的电极通过第一导电连接件51与底散热片20电连接，而第一和第二半导体芯片10，11的正面上的电极通过第二导电连接件52与散热块40电连接。
而且，顶散热片30和散热块40通过第三导电连接件53相互电连接，该第三导电连接件是在没有与半导体芯片10，11正对的每个散热块40的另一个表面上。更具体地说，第一和第二半导体芯片10，11的正面上的电极与顶散热片30电连接。
底散热片20，顶散热片30和散热块40分别由具有高导热性和高导电性的金属，如铜合金或铝合金制成。另一方面，散热块40可由普通的铁合金制成。
在该例子中，底散热片20整体上来说大致是一个矩形板。但是，如图3所示，端子21从底散热片20的侧表面20b突出。端子21例如可作为集电极的引线电极而构成，该引线电极是半导体芯片10的主反面上的主电极。
每个散热块40具有对应于每个半导体芯片10，11的合适尺寸。但是，散热块40可由稍微小于半导体芯片10，11的矩形板形成。
该散热块40插在半导体芯片10，11和顶散热片30之间，以使半导体芯片10，11和顶散热片30相互能够热和电连接。在此时，散热块40保持半导体芯片10，11和顶散热片30之间的高度，因此，粘接导线70的高度从第一半导体芯片10引出。
而且，如图3所示，端子31从大致为矩形板的顶散热片30的侧表面30b突出。端子31形成为发射电极的引线电极，例如，该引线电极是半导体芯片10的主正面上的主电极。
如上所述，底散热片20的端子21和顶散热片30的端子31分别构成半导体芯片10，11的引线电极，并被设置成连接半导体器件100的外导线元件。在图3中，底散热片20的端子21和顶散热片30的端子31通过相互叠加而被示出。
底散热片20和顶散热片30分别作为同时用作电极和散热板的金属板而构成，它们能够散发半导体芯片10，11上的热，另一方面，连接半导体器件100的半导体芯片10，11的电极。
如图1，3所示，信号端子60被设置在模制树脂80中的第一半导体芯片10周围。信号端子60是由如铜42或合金的导电材料形成，例如，正如在此情况下，用作引线框架。
根据该实施例，信号端子60是复数个，如图1所示，与信号电极(如栅电极)电连接的端子和参考端子被设置在第一半导体芯片11的主表面上。
如图1所示，每个信号端子60在模制树脂80中物理和电学连接导线70，和第一半导体芯片10的外周缘上的衬垫(未图示)。由金或铝制成的每个导线70通过导线粘接形成。
因此，每个信号端子60，一方面通过位于模制树脂80中的内引线电连接半导体芯片10，而另一方面通过从模制树脂80突出的外部引线电连接外部电路。
半导体器件100形成为平坦的平行六面体，具有两个平坦的主表面，散热板20，30的散热表面20a，30a暴露于这两个主表面。而且，多个电源外部引线和多个控制外部引线从半导体器件100的窄侧面延伸。在根据本实施例的半导体器件100中，多个电源外部引线从两个相对的窄侧面中的一个侧面延伸，多个控制外部引线从另一个侧面延伸。
而且，对于本实施例的半导体器件100来说，基本上其整体结构100是用模制树脂80密封的。除了散热表面20a，30a外，器件100用模制树脂进行覆盖和密封以使作为一对散热片20，30的散热表面的外主表面20a，30a从模制树脂80暴露。
更具体地说，如图1至3所示，模制树脂80被密封地填充在散热片对20，30之间的缝隙中，并围绕半导体芯片10，11和散热块40填充。
如上所述，散热片对20，30的外主表面，即，底散热片20的散热表面20a和顶散热片30的散热表面30a从模制树脂80暴露。
模制树脂80是由标准的模制材料例如环氧树脂形成。而且，散热片20，30等根据传递模塑工艺能够使用具有上和下印模的印模(图4)用模制树脂80进行方便地密封。
如上所述所构成的本实施例的半导体器件100还具有下面所述的独特结构。
如上所述，根据本实施例的半导体器件100被构成为使作为散热片对20，30的外主表面的散热表面20a，30a从模制树脂80暴露。而且，主表面和侧表面之间的边界邻域被暴露。根据本实施例，如图1，2，3所示，每一个散热片20，30的侧表面20b，30b的一部分和侧表面20b，30b的一部分与主表面20a，30a之间的边界，即，边缘20c，30c(它们是围绕主表面20a，30a的端角)也要从模制树脂80暴露。
更具体地说，如图2，3所示，槽81围绕一对散热片20，30的每个散热表面20a，30a形成在模制树脂80中。在此情况下，每个槽81是环形形状。
散热片20，30的侧表面20b，30b和作为上述边界的主表面20a，30a的边缘20c，30c通过槽81被暴露。
如上所述，根据本实施例的半导体器件100用模制树脂80以暴露散热板20，30的散热表面20a，30a的方式进行密封和覆盖。
而且，除了散热表面20a，30a外，围绕散热板20，30的散热表面20a，30a的端角20c，30c和侧表面20b，30b的端角20c，30c的邻域中的窄区域也要被暴露。换句话说，除了包括散热表面20a，30a、端角20c，30c、侧表面20b，30b的窄区域和引线框架60的暴露部分之外的部件用模制树脂80进行覆盖和密封。
下面，将解释具有上述结构的半导体器件100的制造方法。首先，半导体芯片10，11和散热块40焊接在底散热片20的上表面上。
更具体地说，第一和第二半导体芯片10，11通过例如锡的焊接箔层叠在底散热片20的上表面上，而散热块40分别通过相同的焊接箔层叠在半导体芯片10，11上。
此后，焊料通过加热器(回流设备)加热至高于熔点的温度以使焊料箔熔化，然后再硬化。
接着，第一半导体芯片10和信号端子60通过引线接合相互连接。结果是，第一半导体芯片10和信号端子60通过导线70物理和电学地相互连接。
作为下一步，顶散热片30焊接在散热块40上。更具体地说，顶散热片30通过焊料箔设置在散热块40上。焊料箔在通过加热器被熔化后进行硬化。
一旦熔化后的焊料箔进行硬化，硬化后的焊料箔就形成第一导电连接件51，第二导电连接件52和第三导电连接件53。
通过导电连接件51至53，在底散热片20、半导体芯片10，11、散热块40和顶散热片30之间建立了物理、电学和热连接。
如果焊料用导电粘合剂代替，而且该导电粘合剂被涂覆和硬化，那么导电粘合剂就能够用作第一、第二和第三导电连接件51，52，53。这样，底散热片20、半导体芯片10，11、散热块40和顶散热片30通过导电粘合剂相互进行物理、电学和热连接。
此后，模制树脂80根据传递模塑工艺使用模制印模填充在散热片20，30的缝隙和外周缘上。结果是，如图1至3所示，散热片20，30的缝隙和外周缘用模制树脂80进行填充和密封。
在硬化以这样的方式填充的模制树脂80之后，就释放印模(模压件)，从印模中取出半导体器件100。因此，就完成了半导体器件100的制造。
根据该实施例，使用模制树脂80的密封工艺运用如下所述的特定方法。参考图4解释形成模制树脂80的方法。
图4a是示意性表示形成模制树脂的一种方法的截面视图，根据该实施例，模制树脂使用了制造半导体器件100的树脂密封印模200。图4b是图4a中局部B的放大视图，图4c是图4a中局部C的放大视图，图4d和4e是防止对印模200的每个软片300产生过度挤压的凹槽205a的邻域放大视图。图4表示模制树脂80填充在印模200的模槽200a中的状态。
除了印模200外，制造根据本实施例的半导体器件100的装置的构成与通过模制树脂制造普通半导体器件的制造装置相同。
印模200是由碳钢或类似的铁金属制成，它包括上印模201、下印模202和多个嵌套印模203，204，205，206，207，208。上、下印模和嵌套印模201至208相互组合以形成内模槽200a。
准备一种工件，其中半导体芯片10，11夹在散热片20，30之间，并通过导线70连接信号端子60。该工件设置在印模200的模槽200a中，树脂注入和填充在该模槽200a中。通过这样做，组件用模制树脂80进行密封。
在图4a所示的印模200中，印模200的底部202，206，207，208被固定，而印模200的顶部201，203，204，205是可移动的。
更具体地说，顶部的上印模201和嵌套印模203，204能够通过第一驱动单元210将所需的负载作用于该工件上，而嵌套印模205能够通过第二驱动单元211将所需的负载作用于该工件上，而与包括上印模201和嵌套印模203，204的三个模无关。
第一驱动单元210和第二驱动单元211可以是能够控制所实施的负载的气缸、液压缸或伺服电动机。
而且，在根据本实施例的印模200中，一对稍微大于散热表面20a，30a的耐热软片300分别设置成与散热表面20a，30a，即散热片20，30的外主表面相对。
软片300是由包含氟树脂或硅树脂的材料形成。更具体的说，软片300可以是氟树脂橡胶片或硅橡胶片。
通过组合嵌套印模203，204，205保持的顶软片300安装在上印模201上，而通过组合嵌套印模206，207，208保持的底软片300安装在下印模202上。
如图4a所示，顶软片300的外周缘夹在嵌套印模203和嵌套印模204之间，如图4b所示，嵌套印模203的前端提供一种限制器，用于限制顶软片300的径向向外延伸。
如图4a所示，底软片300的外周缘同样夹在嵌套印模206和207之间，如图4c所示，嵌套印模206的前端提供一种限制器，用于限制底软片300的径向向外延伸。
工件被设置在上面安装有底软片300的下印模202上，顶软片300安装在其上面的上印模201设置在下印模202上。然后，上、下印模201，202通过第一驱动单元210被夹紧。
在该工艺过程中，通过第二驱动单元211作用于上嵌套印模205上的负载将上、下软片300分别紧密压靠散热片20，30的散热表面20a，30a。在此条件下，稍微大于散热表面20a，30a的软片300的周缘部延伸超过散热表面20a，30a的端部。
每个软片300是一个柔性片，具有足够的可塑性和能够在外界压力下通过轻微延伸形成突起的体积。
印模200限定了一个在散热表面20a，30a之间的模槽。软片300被保持在该模槽中。该模槽具有足够的容积以在闭合印模200时填满软片300。印模200沿着每个散热表面20a，30a的整个周缘限定了一个薄缝口。
模槽中的每个软片300通过相对应的缝口向印模200的模槽内暴露。该软片300具有足够扩展的柔软性，并通过缝口突入模槽中。
只要印模200闭合，软片300就保持紧密接触散热表面20a，30a，软片300的径向外流通过限制器被限制。结果是，软片300通过缝口扩展和突出，并且覆盖从散热表面20a，30a延伸到侧表面20b，30b的区域。产生的突起被形成为包绕散热表面20a，30a的整个周缘。
这些突起分别在注入到模槽200a的模制树脂80中形成槽81。因此，在形成突起后，模制树脂能被注入。
另一种可选方案是，突起可以在模制树脂注入之后和被硬化之前形成。软片300是柔软和耐热至一定程度以便能对抗模制树脂80的注入压力而维持突起的扩展形式。
如图4a，4d，4e所示，通过软片300接触的印模200面对顶散热片30的主表面30a的部分，即嵌套印模205的内表面用凹槽205a形成以防止过度挤压软片300。
在负载作用于嵌套印模205之前，如图4d所示，软片300没有产生变形，对应于凹槽205a的上软片300的部分与嵌套印模205间隔。
在印模夹紧后，负载通过第二驱动单元211作用在嵌套印模205上，位于顶散热片30的主表面30a上的上软片300的部分易于产生变形。
但是，如图4e所示，嵌套印模205中的凹槽205a防止上软片300破碎，以使软片300产生变形，但是该变形部分侵入凹槽205a中。
因此，通过上软片300的破碎而另外施加到顶散热片30上的过度应力能够被顶散热片30的相对侧上的凹槽205a所吸收。
而且，嵌套印模205用与凹槽205a的空气相通的排气孔205b形成。因此，即使在软片300紧密接触嵌套印模205的情况下，凹槽205a的内部也没有形成气密空间，并希望有助于软片300朝向凹槽205a变形。
这样，散热表面20a，30a压靠软片300，因此，如图4所示，软片300覆盖散热表面20a，30a，和散热片20，30的部分侧表面20b，30b。在此条件下，树脂被注入和填充以用模制树脂80密封组件。
在注入和填充树脂的过程中，上嵌套印模205被不动地锁定，并通过第二驱动单元211固定。
在此过程中，散热片20，30的散热表面20a，30a压靠稍微大于散热表面20a，30a的耐热软片300，因此，软片300变形以使散热表面20a，30a沉到软片300中。因此，散热片20，30的散热表面20a，30a被软片300紧密覆盖。
与此同时，从散热片20，30的散热表面20a，30a延伸的软片300的每个部分变形为突起，如图4所示。突起紧密接触和覆盖侧表面20b，30b的一部分和形成在主表面20a，30a和侧表面20b，30b之间边界的边缘20c，30c。
换句话说，从主表面20a，30a的边缘20c，30c延伸到侧表面20b，30b的每个散热片20，30的部分，除了是散热片20，30的主表面的散热表面20a，30a之外，被变形的软片300所覆盖。
一部分散热件20，30被软片300覆盖的工件用模制树脂80进行密封。然后，树脂不侵入被软片300覆盖的这部分散热片20，30中，该部分就免于模制树脂80密封。
在将树脂填充和硬化在印模2000的模槽200a中后，印模200就被释放。然后，用模制树脂80密封的工件从印模200中去除，以此完成半导体器件100的制造。
如上所述，在由此完成的半导体器件100中，散热片20，30的散热表面20a，30a被暴露，槽81形成在包围每个散热表面20a，30a的模制树脂80的部分中。散热片20，30的一部分侧表面20b，30b和边缘20c，30c通过槽81被暴露。
更具体地说，半导体器件100被构成为除了用作散热板的散热片20，30的散热表面20a，30a外，围绕散热表面20a，30a的端角20c，30c和侧表面20b，30b的端角的邻域中的较小区域还被暴露。因此，除了散热表面20a，30a、端角20c，30c、侧表面20b，30b的窄区域和引线框架60的暴露部分外，散热片20，30、半导体元件10，11和引线框架60用模制树脂80进行覆盖，并且至少半导体元件10，11要被密封。
结果是，在半导体器件100中，除了至少散热表面20a，30a之外的部件展用模制树脂80进行覆盖和密封，而至少散热片20，30的散热表面20a，30a要进行适当地暴露。
根据本实施例，提供一种半导体器件，它包括作为半导体元件的半导体芯片10，11，和与半导体芯片10，11热连接而作为散热板的散热片20，30，该器件用模制树脂80进行覆盖和密封以便从模制树脂80暴露散热片20，30的外主表面20a，30a，其中不仅散热片20，30的外主表面20a，30a，而且一部分侧表面20b，30b和将主表面20a，30a连接至散热片20，30的一部分侧表面20b，30b的边界20c，30c从模制树脂80进行暴露。
特别是，在根据本实施例的半导体器件100中，不仅散热片20，30的外主表面20a，30a，而且一部分散热片20，30的侧表面20b，30b和将主表面20a，30a连接至一部分侧表面20b，30b的边界20c，30c从模制树脂80进行暴露。
更具体地说，根据本实施例的半导体器件具有双面散热结构，其中半导体元件与散热板热连接，组件用模制树脂密封以能从模制树脂暴露作为散热板的散热表面的外主表面，其中半导体元件通过一对散热板夹在其双面之间，散热板的散热表面从模制树脂进行暴露。
根据本实施例的半导体器件100，在一对散热片20，30的散热表面，即外主表面20a，30a被加工以便获得主表面20a，30a之间的平行性，例如，如切割工具或磨石的加工工具能够仅与散热片20，30形成接触，而不与模制树脂80形成接触，因为侧表面20b，30b和主表面20a，30a之间的边界20c，30c和连接边界20c，30c的部分侧表面20b，30b也从模制树脂80进行暴露。
从模制树脂80暴露的部分散热片20，30包括，除了作为散热表面的外主表面20a，30a外，还有从边缘20c，30c延伸到侧表面20c，30c的区域。
因此，在加工用作散热表面的主表面20a，30a时，即使加工元件通过主表面20a，30a的边缘20c，30c侵入时，加工工具，如切削工具或磨石也能够仅切割散热片20，30，而不切割模制树脂80。
因此，根据本实施例，提供一种半导体器件100，包括夹在散热片对20，30之间并被模制树脂80密封的半导体芯片10，11，其中散热片20，30的散热表面被适当地暴露以使作为散热片20，30的散热表面的外主表面20a，30a能被加工，同时抑制加工工具的消耗，导致加工工件寿命显著地延长。
在根据本实施例的半导体器件100中，如图2和3所示，槽81形成在包围散热片对20，30的每一个散热片的外主表面20a，30a的模制树脂80的部分上。通过槽81，散热片20，30的侧表面20b，30b和边界20c，30c被暴露。
根据该实施例，如图1和2所示的半导体器件100包括多个夹在散热片对20，30之间的半导体芯片10，11。
如上所述，在半导体芯片10，11是复数个的情况下，相对的散热表面20a，30a之间的平行性可能难于实现，这是因为在半导体芯片10，11之间经常存在厚度差。
因此，对主表面20a，30a的特定加工工艺要求获得用作散热片20，30的散热表面的主表面20a，30a之间的平行性。换句话说，根据上述本实施例的半导体器件100的优点在多个半导体芯片10，11夹在散热片对20，30之间的情况下特别有效地呈现出来。
而且，根据本实施例，提供一种半导体器件的制造方法，其中一对散热片20，30设置在半导体芯片10，11的两个表面上以便将半导体芯片10，11夹在其中，形成的组件设置在印模200中，并通过模制树脂进行密封。下面描述该制造方法。
更具体地说，根据该制造方法，面对散热片对20，30的每个外主表面20a，30a的印模200部分具有稍微大于主表面20a，30a的耐热软片300，主表面20a，30a被压靠软片300。然后，该器件用模制树脂进行密封，而散热片20，30的主表面20a，30a和一部分侧表面20b，30b被软片200覆盖。
根据该方法，如上所述，散热片20，30的主表面20a，30a在压靠软片300时沉入软片300中，以使散热片20，30的主表面20a，30a，一部分侧表面20b，30b和边界20c，30c被变形的软片300所覆盖。
在此条件下，组件用模制树脂进行密封。因此，可以适当地制造根据上述实施例的半导体器件100。
根据该实施例，散热片20，30的散热表面被适当地暴露。因此，外主表面20a，30a，即散热片20，30的散热表面能够通过加工工具进行加工，而模制树脂不能与加工工具进行接触。结果是，能够减少加工工具的消耗，并延长了加工工具的寿命。
在根据本实施例的制造方法中，软片300可由包含氟树脂或硅树脂的材料形成。
而且，根据该实施例，提供一种制造半导体器件的制造装置，它包括印模200，其中一对散热片20，30设置在半导体芯片10，11的两个表面上以将半导体芯片10，11夹在其中的工件用模制树脂覆盖和密封，如下所述。
更具体地说，印模200被构成为使其正对一对散热片20，30的每个外主表面20a，30a的部分具有稍微大于主表面20a，30a的耐热软片300，其中软片300覆盖散热片20，30的主表面20a，30a和一部分侧表面20b，30b。
对于这样的结构，通过适当地实施根据本实施例的半导体器件100的制造方法提供一种制造装置。
而且，对于该制造装置，具有被散热片对20，30夹在其中并被模制树脂80密封的半导体芯片10，11的半导体器件100以使散热片20，30的散热表面能够被适当地暴露的方式紧张制造，而且，用作散热片20，30的散热表面的主表面20a，30a能被加工，同时抑制加工工具的消耗，以此显著地延长加工工具的寿命。
根据本实施例的印模上的软片300是由包含氟树脂或硅树脂的材料形成的。
如上所述，根据本实施例，提供一种具有双面散热结构的半导体器件的制造方法和一种用于该制造方法的印模，其中半导体元件热连接散热板，形成的组件用模制树脂密封以便从模制树脂暴露散热板的外主表面，其中半导体元件的两个表面被一对散热板夹在其中，这两个散热板的散热表面从模制树脂暴露。
在本实施例的上述制造方法和制造装置中，面对散热片对20，30的外主表面20a，30a的印模200部分具有主表面20a，30a压靠的软片300。这样，半导体器件用模制树脂80进行密封，同时将软片300覆盖在散热片20，30的主表面20a，30a和一部分侧表面20b，30b上。
在根据本实施例的制造方法和制造装置中，主表面20a，30a压靠软片300至一定程度以使至少散热片20，30的主表面20a，30a的外周缘和一部分侧表面20b，30b被软片300覆盖。
更具体地说，能够使用由稍大于散热片20，30的主表面20a，30a的任何种类的耐热柔性材料制成的软片300，通过印模200压靠散热片20，30的每个软片300的部分不必是全部，而仅仅是主表面20a，30a的外周缘。
例如，以这样的方式对印模的形状进行适当改变：即，使每个软片300仅接触和压靠散热片20，30的主表面20a，30a的外周缘，而不是中心部分。
而且，可以使用在其对应于主表面20a，30a的中心部分的中心部分出设有开口的软片300。
图5是示意性表示一种根据本实施例变化的使用印模200和使用具有开口的软片300形成模制树脂800的方法的截面视图。在图5中，假定下软片300在其中心部分设有开口。
在如图5所示的情况下，印模200的固定嵌套印模208通过下软片300的开口与低散热片20的主表面20a保持直接接触。
因此，在密封模制树脂时，如图4所示，工件通过不使用软片300的印模200进行支撑，但是嵌套印模208具有更强的刚性。结果是，印模200被更加充分地夹紧。
此外，在图5所示的情况下，主表面20a的外周缘和低散热片20的侧表面20b与软片300紧密接触。因此，能够防止树脂浸入低散热片20的主表面20a，并且几乎不能形成树脂毛边。
图6是示意性表示本实施例的另一种变化的截面视图。如图6所示，散热片20，30的主表面20a，30a的边缘20c，30c可设有台阶。
根据该实施例，如图6所示，印模200中的工件通过树脂进行模制。由于台阶的边缘20c，30c和软片300能够相互保持更加紧密的接触，因此不会形成树脂毛边。
(其它实施例)
散热片20，30，即散热板不必是上述的基本矩形板，三角形、圆形或其它合适的设计形式也可以使用。
半导体元件不必局限于上述的IGBI(绝缘栅极双极晶体管)、晶闸管等功率半导体元件或FWD(续流二极管)。
虽然根据上述实施例的半导体器件100的散热片20，30的侧表面20b，30b在主表面20a，30a的边缘20c，30c的预定范围内部分地从模制树脂80暴露，但是另一种可选方案是，可以暴露侧表面20b，30b的全部区域。
尽管上述结构中是散热块40插在半导体芯片10，11和顶散热片30之间以获得第一半导体芯片10和顶散热片30的之间高度，但是，如果需要，在上述的实施例可以去掉散热块40。
例如，替换散热块40，可从散热片20朝向半导体芯片10，11形成突起以用作散热块40。而且，另一方面，在半导体芯片和顶散热片之间不需要获得高度的情况下，可以没有散热块40。
散热板并不局限于上述的散热片，还可以是引线框架岛等。
而且，根据上述的实施例，双面散热板用于将半导体芯片10，11夹在其中，散热板20，30的散热表面20a，30a从模制树脂80进行暴露。
但是，本发明并不局限于双面板，散热板可仅与半导体元件的其中一个表面热连接，主表面，即单个散热板的散热表面可以从模制树脂暴露。
在半导体元件的两个表面夹在一对散热板之间的结构中，替换两个散热板的其中一个散热表面可从模制树脂进行暴露。
更具体地说，半导体器件至少具有一个散热表面。除了散热表面之外的部分可用模制树脂覆盖和密封以便至少暴露散热板的散热表面。
简而言之，本发明不仅适用于至少一个半导体元件的两个表面夹在一对散热板之间和用模制树脂密封以便暴露散热板的散热表面的半导体器件，而且包括一种至少由一个半导体元件和与该半导体元件热连接并用模制树脂密封以便从模制树脂暴露散热板的外主表面的散热板组成的半导体器件。本发明的特征在于包括散热表面的散热板部分和从边缘延伸到侧表面的区域可从模制树脂暴露或者从具有用于实现暴露结构的上述软片的印模暴露。其它部件能够适当地进行重新设计。

Claims (14)

1.一种半导体器件，包括：
至少一个半导体元件，
至少一个与半导体元件热连接的散热板，和
覆盖与密封半导体器件和散热板的模制树脂；
其中散热板的外主表面和邻接外主表面的至少部分侧表面从模制树脂暴露。
2.根据权利要求1所述的半导体器件，其中：
槽形成在散热板的外主表面周围的模制树脂上，并使散热板的部分侧表面从模制树脂暴露。
3.根据权利要求1所述的半导体器件，其中：
至少一个散热板包括一对散热板，每个散热板分别地设置在半导体元件的两个表面上以便将半导体元件夹在其中。
4.根据权利要求3所述的半导体器件，其中：
多个半导体元件夹在一对散热板之间。
5.一种半导体器件的制造方法，其中包括至少一个半导体元件和至少一个与半导体元件热连接的散热板的工件被设置在印模中以便被模制树脂覆盖和密封，该方法包括下列步骤：
将大于散热板的外主表面的耐热软片设置在与主表面面对的一部分印模上；
将主表面压靠软片以便用模制树脂密封该工件，同时将软片覆盖在邻接散热板的主表面的至少部分侧表面上。
6.根据权利要求5所述的半导体器件的制造方法，其中：
至少一个散热板包括一对散热板，每个散热板设置在所述半导体元件的两个表面上以便将所述半导体元件夹在其中。
7.根据权利要求5所述的半导体器件的制造方法，其中：
软片由一种包含从氟树脂和硅树脂中选择其中之一的材料形成。
8.根据权利要求5所述的半导体器件的制造方法，其中：
将主表面压靠软片的步骤包括将整个主表面压靠软片。
9.根据权利要求5所述的半导体器件的制造方法，其中：
将主表面压靠软片的步骤包括仅将主表面的外周部分压靠软片。
10.一种制造半导体器件的制造装置，包括：
印模，其中包括至少一个半导体元件和至少一个与半导体元件热连接的散热板的工件被设置成被模制树脂覆盖和密封，和
耐热软片，其大于散热板的主表面并且被设置在与外主表面面对的一部分印模上；
其中软片覆盖外主表面和至少是邻接散热板的主表面的部分侧表面，在主表面压靠软片时要能用模制树脂密封该工件。
11.根据权利要求10所述的的制造装置，其中：印模具有一个限制器，用于限制软片的向外延伸以形成一个覆盖部分侧表面的突起。
12.根据权利要求10所述的的制造装置，其中：软片由一种包含从氟树脂和硅树脂中选择其中之一的材料形成的。
13.根据权利要求10所述的的制造装置，其中；软片在其中心部分设有一个开口。
14.根据权利要求10所述的的制造装置，其中：支撑所述软片的所述部分印模设有凹槽以便不能过度地挤压软片。
CNB2005101373575A 2004-11-19 2005-11-18 半导体器件及其制造方法和装置 Expired - Fee Related CN100452368C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004335920A JP4407489B2 (ja) 2004-11-19 2004-11-19 半導体装置の製造方法ならびに半導体装置の製造装置
JP2004335920 2004-11-19

Publications (2)

Publication Number Publication Date
CN1815719A CN1815719A (zh) 2006-08-09
CN100452368C true CN100452368C (zh) 2009-01-14

Family

ID=36460202

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101373575A Expired - Fee Related CN100452368C (zh) 2004-11-19 2005-11-18 半导体器件及其制造方法和装置

Country Status (3)

Country Link
US (1) US7405107B2 (zh)
JP (1) JP4407489B2 (zh)
CN (1) CN100452368C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849894A (zh) * 2013-12-26 2016-08-10 丰田自动车株式会社 半导体装置及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
US7880317B2 (en) * 2005-11-22 2011-02-01 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2007300059A (ja) * 2006-04-03 2007-11-15 Denso Corp 半導体装置およびその製造方法
CN101536182B (zh) * 2006-11-02 2011-07-06 日本电气株式会社 半导体器件
JP2008218669A (ja) 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
JP4748173B2 (ja) 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP2012004282A (ja) * 2010-06-16 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP5477260B2 (ja) * 2010-11-09 2014-04-23 株式会社デンソー 電子装置およびその製造方法
JP5445695B2 (ja) * 2010-12-27 2014-03-19 日産自動車株式会社 半導体モジュール、モールド装置及びモールド成形方法
JP6057498B2 (ja) * 2011-03-09 2017-01-11 株式会社三社電機製作所 半導体装置
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013089607A (ja) * 2011-10-13 2013-05-13 Nissan Motor Co Ltd モールド装置およびモールド方法
ITMI20112300A1 (it) 2011-12-19 2013-06-20 St Microelectronics Srl Realizzazione di dispositivi elettronici di tipo dsc tramite inserto distanziatore
JP5857755B2 (ja) * 2012-01-24 2016-02-10 トヨタ自動車株式会社 半導体装置の製造方法
JP2014154688A (ja) * 2013-02-07 2014-08-25 Denso Corp 半導体装置およびその製造方法
US8963303B2 (en) 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
JP6065771B2 (ja) 2013-07-03 2017-01-25 株式会社デンソー 半導体装置
JP2015138843A (ja) * 2014-01-21 2015-07-30 株式会社デンソー 半導体装置及びその製造方法
JP6136978B2 (ja) * 2014-02-25 2017-05-31 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5971270B2 (ja) 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
JP6943051B2 (ja) * 2017-07-19 2021-09-29 株式会社デンソー 半導体装置の製造方法
JP2019110278A (ja) * 2017-12-20 2019-07-04 株式会社デンソー 半導体装置
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP7180490B2 (ja) * 2019-03-26 2022-11-30 株式会社デンソー 半導体装置およびその製造方法
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US11631626B2 (en) * 2020-10-05 2023-04-18 Unimicron Technology Corp. Package structure
JP2022094390A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 電子回路モジュール及びその製造方法
JP2022141152A (ja) * 2021-03-15 2022-09-29 株式会社デンソー 半導体装置
US11955347B2 (en) * 2021-12-02 2024-04-09 Asmpt Singapore Pte. Ltd. Encapsulation process for double-sided cooled packages

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223669A (ja) * 1997-02-12 1998-08-21 Oki Electric Ind Co Ltd 半導体装置の樹脂封止装置及びその樹脂封止方法
JPH11307559A (ja) * 1998-04-23 1999-11-05 Sharp Corp 半導体装置の製造方法
US6224360B1 (en) * 1996-07-23 2001-05-01 Apic Yamada Corporation Resin sealing device for chip-size packages
CN1391273A (zh) * 2001-06-13 2003-01-15 矽品精密工业股份有限公司 具散热片的半导体封装件
CN1428830A (zh) * 2001-12-27 2003-07-09 威宇科技测试封装（上海）有限公司 一种具有散热片的半导体封装

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129660B2 (ja) 1996-07-23 2001-01-31 アピックヤマダ株式会社 Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
JP4769380B2 (ja) * 2001-05-18 2011-09-07 ルネサスエレクトロニクス株式会社 クリーニング用シートおよびそれを用いた半導体装置の製造方法
JP2003154551A (ja) 2001-11-26 2003-05-27 Sony Corp 半導体デバイス用モールド装置及び半導体デバイスの製造方法
JP2003243577A (ja) * 2002-02-18 2003-08-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004014823A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224360B1 (en) * 1996-07-23 2001-05-01 Apic Yamada Corporation Resin sealing device for chip-size packages
JPH10223669A (ja) * 1997-02-12 1998-08-21 Oki Electric Ind Co Ltd 半導体装置の樹脂封止装置及びその樹脂封止方法
JPH11307559A (ja) * 1998-04-23 1999-11-05 Sharp Corp 半導体装置の製造方法
CN1391273A (zh) * 2001-06-13 2003-01-15 矽品精密工业股份有限公司 具散热片的半导体封装件
CN1428830A (zh) * 2001-12-27 2003-07-09 威宇科技测试封装（上海）有限公司 一种具有散热片的半导体封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849894A (zh) * 2013-12-26 2016-08-10 丰田自动车株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20060108700A1 (en) 2006-05-25
CN1815719A (zh) 2006-08-09
JP2006147852A (ja) 2006-06-08
US7405107B2 (en) 2008-07-29
JP4407489B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
CN100452368C (zh) 半导体器件及其制造方法和装置
US20200161228A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN102473694B (zh) 半导体模块和散热构件
CN102047414B (zh) 电力半导体电路装置及其制造方法
US20210057372A1 (en) Double-sided cooling type power module and manufacturing method therefor
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
CN105070695A (zh) 双面散热电动汽车功率模块
JP2005117009A (ja) 半導体装置およびその製造方法
JP2005136018A (ja) 半導体装置
JP2009536458A (ja) 半導体モジュール及びその製造方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
EP1255297A2 (en) Electrically isolated power device package
JP2013030649A (ja) 半導体モジュール及びその製造方法
JP2009302281A (ja) 半導体装置の製造方法
JP2005191502A (ja) 電子部品冷却装置
US7511382B2 (en) Semiconductor chip arrangement and method
CN108493166B (zh) 一种功率半导体模块封装结构及封装方法
CN107017207A (zh) 具有受压凝胶的半导体电路布置结构及装配方法
JP7204919B2 (ja) パワーモジュールおよびその製造方法
JP2011238643A (ja) パワー半導体モジュール
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6080929B2 (ja) 半導体モジュール
CN104377174A (zh) 电子模块及制造其的方法
KR101648437B1 (ko) 탄소계 금속기지 복합체를 이용한 핀 타입 방열 기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114