JP7010167B2 - 半導体装置 - Google Patents

Description

この明細書における開示は、半導体装置に関する。

特許文献１には、上下アーム回路の１つのアームを構成する半導体装置が開示されている。この半導体装置は、第１主電極及び第２主電極を有する半導体素子と、第１主電極に接続された第１主端子と、第２主電極に接続された第２主端子を備えている。

特開２０１５－８２６１４号公報

上記した半導体装置は、第１主端子及び第２主端子をそれぞれ１つ有している。第１主端子及び第２主端子は、半導体素子の厚み方向に直交する一方向、具体的には主端子の板幅方向に並んで配置されている。第１主端子及び第２主端子は、板面同士ではなく、側面同士が対向している。このような対向配置により主回路の配線インダクタンスを低減することができるものの、側面は板面に対して小さい。インダクタンスのさらなる低減が求められている。

本開示はこのような課題に鑑みてなされたものであり、上下アーム回路の１つのアームを構成する半導体装置において、従来よりもインダクタンスを低減することを目的とする。

本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。

本開示のひとつである半導体装置は、
上下アーム回路の１つのアームを構成する半導体装置であって、
第１主電極（３２）と、第１主電極との間に主電流が流れる第２主電極（３３）と、を有する少なくとも１つの半導体素子（３０）と、
第１主電極に接続された第１主端子（６０Ｃ）及び第２主電極に接続された第２主端子（６０Ｅ）を有するとともに、第１主端子及び第２主端子の少なくとも一方を複数有し、第１主端子と第２主端子とが、半導体素子の厚み方向に直交する一方向において側面同士が対向するように隣り合って配置された主端子（６０）と、
備え、
一方向において配置が連続する３つ以上の主端子により主端子群（６１）が構成され、
主端子群を構成する主端子それぞれの少なくとも一部が、一方向において、半導体素子の両端面（３６，３７）から延長された延長線間の領域（Ａ１）内に配置されている。

この半導体装置は、第１主端子及び第２主端子の少なくとも一方を複数有しており、第１主端子と第２主端子とが一方向において隣り合って配置されている。また、隣り合う第１主端子と第２主端子の側面同士が対向している。このように、第１主端子と第２主端子との対向部分を複数有するため、インダクタンスを効果的に低減することができる。

また、主端子群を構成する主端子それぞれの少なくとも一部が、一方向において、半導体素子の両端面から延長された延長線間の領域内に配置されている。したがって、主端子と主電極との電流経路を簡素化し、これによりインダクタンスを低減することができる。

以上により、本開示の半導体装置によれば、従来よりもインダクタンスを低減することができる。

本開示の他のひとつである半導体装置は、
上下アーム回路の１つのアームを構成する半導体装置であって、
第１主電極（３２）及び第１主電極との間に主電流が流れる第２主電極（３３）をそれぞれ有し、少なくとも第１半導体素子（３０ａ）及び第２半導体素子（３０ｂ）を含む複数の半導体素子（３０）と、
第１主電極に接続された第１主端子（６０Ｃ）及び第２主電極に接続された第２主端子（６０Ｅ）を有するとともに、第１主端子及び第２主端子をそれぞれ複数有し、第１主端子と第２主端子とが、半導体素子の厚み方向に直交する一方向において側面同士が対向するように交互に配置された主端子（６０）と、備え、
第１半導体素子及び第２半導体素子は、一方向に並んで配置されるとともに、第１主端子及び第２主端子の間で互いに並列に接続されており、
一方向において配置が連続する２つ以上の主端子により構成された主端子群（６２）として第１群（６２ａ）及び第２群（６２ｂ）を有し、
第１群を構成する主端子それぞれの少なくとも一部が、一方向において、第１半導体素子の両端面（３６ａ，３７ａ）から延長された延長線間の領域（Ａ１ａ）内に配置され、第２群を構成する主端子それぞれの少なくとも一部が、一方向において、第２半導体素子の両端面（３６ｂ，３７ｂ）から延長された延長線間の領域（Ａ１ｂ）内に配置され、
リードフレームの一部として、第１主端子及び第２主端子の少なくとも一方とともに設けられた連結部（８６，８６Ｃ，８６Ｅ）をさらに備え、
連結部によって、第１主端子及び第２主端子のうちの少なくとも一方において、同じ主端子同士が連結されている。

この半導体装置は、第１主端子及び第２主端子をそれぞれ複数有しており、第１主端子と第２主端子とが一方向において交互に配置されている。また、隣り合う第１主端子と第２主端子の側面同士が対向している。このように、第１主端子と第２主端子との対向部分を複数有するため、インダクタンスを効果的に低減することができる。

また、第１群を構成する主端子それぞれの少なくとも一部が、一方向において、第１半導体素子の両端面から延長された延長線間の領域内に配置されている。したがって、主端子と主電極との電流経路を簡素化し、これによりインダクタンスを低減することができる。同じく、第２群を構成する主端子それぞれの少なくとも一部が、一方向において、第２半導体素子の両端面から延長された延長線間の領域内に配置されている。したがって、主端子と主電極との電流経路を簡素化し、これによりインダクタンスを低減することができる。

以上により、本開示の半導体装置によれば、従来よりもインダクタンスを低減することができる。

第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 半導体装置を示す斜視図である。 図２のIII-III線に沿う断面図である。 半導体装置を主端子側から見た平面図である。 図２に対して封止樹脂体を省略した図である。 リードフレームの不要部分をカットする前の斜視図である。 ＩＧＢＴと主端子の位置関係を示す平面図である。 第１変形例を示す斜視図である。 第２変形例を示す斜視図である。 第３変形例を示す斜視図である。 主端子トータルのインダクタンスの磁場解析結果を示す図である。 第４変形例を示す斜視図である。 第５変形例を示す平面図であり、図７に対応している。 第６変形例を示す平面図であり、図７に対応している。 第２実施形態の半導体装置を示す平面図であり、図７に対応している。 第３実施形態の半導体装置を示す平面図であり、図７に対応している。 第７変形例を示す断面図であり、図３に対応している。 図１７のXVIII-XVIII線に沿う断面図である。 第４実施形態の半導体装置を示す断面図である。 ＩＧＢＴと主端子の位置関係を示す平面図であり、図７に対応している。

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。

（第１実施形態）

（電力変換装置の概略構成）
図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、車両に搭載された直流電源２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。モータ３は、車両の走行駆動源として機能する。電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。このように、電力変換装置１は、双方向の電力変換が可能となっている。

電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を有している。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータ３に出力する。インバータ５は、モータ３により発電された交流電力を、直流電力に変換する。

インバータ５は、三相分の上下アーム回路を備えて構成されている。各相の上下アーム回路は、正極側の電源ラインである高電位電源ライン６と、負極側の電源ラインである低電位電源ライン７との間で、２つのアームが直列に接続されてなる。各相の上下アーム回路において、上アームと下アームの接続点は、モータ３への出力ライン８に接続されている。

本実施形態では、各アームを構成する半導体素子として、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと示す）を採用している。半導体装置１０は、ＩＧＢＴ３０を備えている。ＩＧＢＴ３０には、還流用のダイオードであるＦＷＤ３５が逆並列に接続されている。１つのアームは、１つの半導体装置１０により構成されている。ＩＧＢＴ３０は、ゲート電極３１を有している。

また、ＩＧＢＴ３０として、ｎチャネル型を採用している。上アームにおいて、ＩＧＢＴ３０のコレクタ電極３２が、高電位電源ライン６に接続されている。下アームにおいて、ＩＧＢＴ３０のエミッタ電極３３が、低電位電源ライン７に接続されている。そして、上アームにおけるＩＧＢＴ３０のエミッタ電極３３と、下アームにおけるＩＧＢＴ３０のコレクタ電極３２が相互に接続されている。

電力変換装置１は、上記した平滑コンデンサ４及びインバータ５に加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、インバータ５や昇圧コンバータを構成する半導体素子の駆動回路、駆動回路に駆動指令を出力する制御回路などを備えてもよい。

（半導体装置の概略構成）
図２～図７に示すように、半導体装置１０は、封止樹脂体２０、ＩＧＢＴ３０、導電部材４０、ターミナル５０、主端子６０、及び信号端子７０を備えている。なお、図５は、図２に対して、封止樹脂体２０を省略した図である。図６は、封止樹脂体２０の成形後であって、タイバーなど、リードフレーム９０の不要部分を除去する前の状態を示している。図７は、ＩＧＢＴ３０と主端子６０との位置関係を示す平面図であり、封止樹脂体２０の一部、導電部材４０Ｅ、及びターミナル５０を省略して図示している。

封止樹脂体２０は、たとえばエポキシ系樹脂からなる。封止樹脂体２０は、たとえばトランスファモールド法により成形されている。図２～図４に示すように、封止樹脂体２０は、Ｚ方向において、一面２１と、一面２１と反対の裏面２２を有している。一面２１及び裏面２２は、たとえば平坦面となっている。封止樹脂体２０は、一面２１と裏面２２とをつなぐ側面を有している。本実施形態では、封止樹脂体２０が、平面略矩形状をなしている。

半導体素子としてのＩＧＢＴ３０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板（半導体チップ）に構成されている。半導体装置１０は、１つのＩＧＢＴ３０を備えている。本実施形態では、ＩＧＢＴ３０にＦＷＤ３５が一体的に形成されている。すなわち、ＩＧＢＴ３０として、ＲＣ（Reverse Conducting）－ＩＧＢＴを採用している。

ＩＧＢＴ３０は、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、ＩＧＢＴ３０は、上記したゲート電極３１を有している。ゲート電極３１はトレンチ構造をなしている。図３に示すように、ＩＧＢＴ３０は、自身の厚み方向、すなわちＺ方向において、一面側にコレクタ電極３２を有し、一面と反対の裏面側にエミッタ電極３３を有している。コレクタ電極３２はＦＷＤ３５のカソード電極も兼ねており、エミッタ電極３３はＦＷＤ３５のアノード電極も兼ねている。コレクタ電極３２は、一面のほぼ全面に形成されている。エミッタ電極３３は、裏面の一部に形成されている。コレクタ電極３２及びエミッタ電極３３が主電極に相当する。また、コレクタ電極３２が第１主電極、エミッタ電極３３が第２主電極に相当する。

図３及び図７に示すように、ＩＧＢＴ３０は、エミッタ電極３３が形成された裏面に、信号用の電極であるパッド３４を有している。パッド３４は、エミッタ電極３３とは別の位置に形成されている。パッド３４は、エミッタ電極３３と電気的に分離されている。パッド３４は、Ｙ方向において、エミッタ電極３３の形成領域とは反対側の端部に形成されている。

本実施形態では、ＩＧＢＴ３０のそれぞれが、５つのパッド３４を有している。具体的には、５つのパッド３４として、ゲート電極用、エミッタ電極３３の電位を検出するケルビンエミッタ用、電流センス用、ＩＧＢＴ３０の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。５つのパッド３４は、平面略矩形状のＩＧＢＴ３０において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。

導電部材４０は、ＩＧＢＴ３０と主端子６０とを電気的に中継する。すなわち、主電極の配線としての機能を果たす。本実施形態の導電部材４０は、ＩＧＢＴ３０の熱を半導体装置１０の外部に放熱する機能も果たす。このため、導電部材４０は、ヒートシンクとも称される。導電部材４０は、電気伝導性及び熱伝導性を確保すべく、Ｃｕなどの金属材料を少なくとも用いて形成されている。

導電部材４０は、ＩＧＢＴ３０を挟むように対をなして設けられている。導電部材４０のそれぞれは、Ｚ方向からの投影視において、ＩＧＢＴ３０を内包するように設けられている。半導体装置１０は、一対の導電部材４０として、ＩＧＢＴ３０のコレクタ電極３２側に配置された導電部材４０Ｃと、エミッタ電極３３側に配置された導電部材４０Ｅを有している。導電部材４０Ｃがコレクタ電極３２と後述する主端子６０Ｃとを電気的に中継し、導電部材４０Ｅがエミッタ電極３３と後述する主端子６０Ｅとを電気的に中継する。

図３，図５，及び図７に示すように、導電部材４０Ｃは、Ｚ方向において厚肉の部分である本体部４１Ｃと、本体部４１Ｃよりも薄肉の部分である延設部４２Ｃを有している。本体部４１Ｃは、厚みがほぼ一定の平面略形状をなしている。本体部４１Ｃは、Ｚ方向において、ＩＧＢＴ３０側の実装面４３Ｃと、実装面４３Ｃと反対の放熱面４４Ｃを有している。延設部４２Ｃは、Ｙ方向において、本体部４１Ｃの端部から延設されている。延設部４２Ｃは、本体部４１ＣとＸ方向の長さ、すなわち幅を同じにしてＹ方向に延設されている。延設部４２ＣにおけるＩＧＢＴ３０側の面は、本体部４１Ｃの実装面４３Ｃと略面一となっており、ＩＧＢＴ３０と反対の面は、封止樹脂体２０によって封止されている。延設部４２Ｃは、少なくとも主端子６０の配置側の端部に設けられれば良い。本実施形態では、本体部４１Ｃの両端にそれぞれ設けられている。図７では、本体部４１Ｃと延設部４２Ｃとの境界を二点鎖線で示している。

図３及び図５に示すように、導電部材４０Ｅは、Ｚ方向において厚肉の部分である本体部４１Ｅと、本体部４１Ｅよりも薄肉の部分である延設部４２Ｅを有している。本体部４１Ｅは、厚みがほぼ一定の平面略形状をなしている。本体部４１Ｅは、Ｚ方向において、ＩＧＢＴ３０側の実装面４３Ｅと、実装面４３Ｅと反対の放熱面４４Ｅを有している。延設部４２Ｅは、Ｙ方向において、本体部４１Ｅの端部から延設されている。延設部４２Ｅは、本体部４１ＥとＸ方向の長さ、すなわち幅を同じにしてＹ方向に延設されている。延設部４２ＥにおけるＩＧＢＴ３０側の面は、本体部４１Ｅの実装面４３Ｅと略面一となっており、ＩＧＢＴ３０と反対の面は、封止樹脂体２０によって封止されている。延設部４２Ｅは、少なくとも主端子６０の配置側の端部に設けられれば良い。本実施形態では、本体部４１Ｅの両端にそれぞれ設けられている。なお、本実施形態では、導電部材４０Ｃ，４０Ｅとして共通部品を採用している。

導電部材４０Ｃの本体部４１Ｃにおける実装面４３Ｃには、ＩＧＢＴ３０のコレクタ電極３２が、はんだ８０を介して接続されている。接続方法としては、はんだ接合に限定されない。導電部材４０Ｃの大部分は封止樹脂体２０によって覆われている。導電部材４０Ｃの放熱面４４Ｃは、封止樹脂体２０から露出されている。放熱面４４Ｃは、一面２１と略面一となっている。導電部材４０Ｃの表面のうち、はんだ８０との接続部、放熱面４４Ｃ、及び主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。

ターミナル５０は、ＩＧＢＴ３０と導電部材４０Ｅとの間に介在している。ターミナル５０は略直方体をなしており、その平面形状（平面略矩形状）はエミッタ電極３３とほぼ一致している。ターミナル５０は、ＩＧＢＴ３０のエミッタ電極３３と導電部材４０Ｅとの電気伝導、熱伝導経路の途中に位置するため、電気伝導性及び熱伝導性を確保すべく、Ｃｕなどの金属材料を少なくとも用いて形成されている。ターミナル５０は、エミッタ電極３３に対向配置され、はんだ８１を介してエミッタ電極３３と接続されている。接続方法としては、はんだ接合に特に限定されない。ターミナル５０は、後述するリードフレーム９０の一部分として構成されてもよい。

導電部材４０Ｅの本体部４１Ｅにおける実装面４３Ｅには、ＩＧＢＴ３０のエミッタ電極３３が、はんだ８２を介して電気的に接続されている。具体的には、導電部材４０Ｅとターミナル５０とが、はんだ８２を介して接続されている。そして、エミッタ電極３３と導電部材４０Ｅとは、はんだ８１、ターミナル５０、及びはんだ８２を介して、電気的に接続されている。導電部材４０Ｅも、封止樹脂体２０によって大部分が覆われている。導電部材４０Ｅの放熱面４４Ｅは、封止樹脂体２０から露出されている。放熱面４４Ｅは、裏面２２と略面一となっている。導電部材４０Ｅの表面のうち、はんだ８２との接続部、放熱面４４Ｅ、及び主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。

主端子６０は、半導体装置１０と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。半導体装置１０は、複数の主端子６０を備えている。主端子６０は、対応する導電部材４０に連なっている。同一の金属部材を加工することで、主端子６０を対応する導電部材４０と一体的に設けてもよいし、別部材である主端子６０を接続によって導電部材４０に連なる構成としてもよい。本実施形態では、図６に示すように、主端子６０は、信号端子７０とともに、リードフレーム９０の一部分として構成されており、導電部材４０とは別部材とされている。図３に示すように、主端子６０は、封止樹脂体２０の内部で、対応する導電部材４０に連なっている。

図３及び図４に示すように、主端子６０のそれぞれは、対応する導電部材４０からＹ方向に延設され、封止樹脂体２０の１つの側面２３から外部に突出している。主端子６０は、封止樹脂体２０の内外にわたって延設されている。主端子６０は、ＩＧＢＴ３０の主電極と電気的に接続された端子である。半導体装置１０は、主端子６０として、コレクタ電極３２と電気的に接続された主端子６０Ｃと、エミッタ電極３３と電気的に接続された主端子６０Ｅを有している。主端子６０Ｃが第１主端子に相当し、主端子６０Ｅが第２主端子に相当する。主端子６０Ｃはコレクタ端子、主端子６０Ｅはエミッタ端子とも称される。

主端子６０Ｃは、導電部材４０Ｃに連なっている。具体的には、延設部４２Ｃの１つにおけるＩＧＢＴ３０側の面に、はんだ８３を介して接続されている。接続方法としては、はんだ接合に特に限定されない。主端子６０Ｃは、導電部材４０ＣからＹ方向に延設され、封止樹脂体２０の側面２３から外部に突出している。主端子６０Ｅは、導電部材４０Ｅに連なっている。具体的には、延設部４２Ｅの１つにおけるＩＧＢＴ３０側の面に、はんだ８４を介して接続されている。接続方法としては、はんだ接合に特に限定されない。主端子６０Ｅは、導電部材４０Ｅから主端子６０Ｃと同じ方向であるＹ方向に延設され、図３及び図４に示すように、主端子６０Ｃと同じ側面２３から外部に突出している。主端子６０Ｃ，６０Ｅの詳細については、後述する。

信号端子７０は、対応するＩＧＢＴ３０のパッド３４に接続されている。半導体装置１０は、複数の信号端子７０を有している。本実施形態では、ボンディングワイヤ８５を介して接続されている。信号端子７０は、封止樹脂体２０の内部でボンディングワイヤ８５と接続されている。各パッド３４に接続された５つの信号端子７０は、それぞれＹ方向に延設されており、封止樹脂体２０における側面２３と反対の側面２４から外部に突出している。信号端子７０は、上記したようにリードフレーム９０の一部分として構成されている。なお、同一の金属部材を加工することで、信号端子７０を、主端子６０Ｃとともに導電部材４０Ｃと一体的に設けてもよい。

なお、リードフレーム９０は、図６に示すようにカット前の状態で、外周枠部９１と、タイバー９２を有している。主端子６０及び信号端子７０のそれぞれは、タイバー９２を介して外周枠部９１に固定されている。封止樹脂体２０の成形後、外周枠部９１やタイバー９２など、リードフレーム９０の不要部分を除去することで、主端子６０及び信号端子７０が電気的に分離され、半導体装置１０が得られる。リードフレーム９０としては、厚みが一定のもの、部分的に厚みが異なる異形材のいずれも採用が可能である。

以上のように構成される半導体装置１０では、封止樹脂体２０により、ＩＧＢＴ３０、導電部材４０それぞれの一部、ターミナル５０、主端子６０それぞれの一部、及び信号端子７０それぞれの一部が、一体的に封止されている。すなわち、１つのアームを構成する要素が封止されている。このため、半導体装置１０は、１ｉｎ１パッケージとも称される。

また、導電部材４０Ｃの放熱面４４Ｃが、封止樹脂体２０の一面２１と略面一とされている。また、導電部材４０Ｅの放熱面４４Ｅが、封止樹脂体２０の裏面２２と略面一とされている。半導体装置１０は、放熱面４４Ｃ，４４Ｅがともに封止樹脂体２０から露出された両面放熱構造をなしている。このような半導体装置１０は、たとえば、導電部材４０を、封止樹脂体２０とともに切削加工することで形成することができる。また、放熱面４４Ｃ，４４Ｅが、封止樹脂体２０を成形する型のキャビティ壁面に接触するようにして、封止樹脂体２０を成形することによって形成することもできる。

（主端子詳細）
主端子６０は、主端子６０Ｃ，６０Ｅの少なくとも一方を複数有している。主端子６０Ｃと主端子６０Ｅとは、板面同士が対向するのではなく、側面同士が対向するように、主端子６０の板幅方向であるＸ方向に並んで配置されてる。半導体装置１０は、隣り合う主端子６０Ｃ，６０Ｅによる側面対向部を複数有している。板面とは、主端子６０の表面のうち、主端子６０の板厚方向の面であり、側面とは板面をつなぐ面であって主端子６０の延設方向に沿う面である。主端子６０の残りの表面は、延設方向における両端面、すなわち突出先端面と後端面である。側面対向部を構成する側面は、主端子６０の板厚方向において少なくとも一部が対向すればよい。たとえば板厚方向にずれて設けられてもよい。ただし、全面対向の方が効果的である。

板幅方向は、ＩＧＢＴ３０の板厚方向、すなわちＺ方向に直交しており、板幅方向（Ｘ方向）が、一方向に相当する。主端子６０の側面は、板面よりも面積が小さい面である。主端子６０Ｃ，６０Ｅは、互いに隣り合うように配置されている。互いに隣り合うことにより、主端子６０Ｃ，６０Ｅをそれぞれ複数有する構成では、主端子６０Ｃと主端子６０Ｅとが交互に配置されることとなる。主端子６０Ｃ，６０Ｅは、順に配置されている。

図７に示すように、Ｘ方向において配置が連続する３つ以上の主端子６０により主端子群６１が構成されている。上記したように主端子６０Ｃ，６０Ｅは隣り合って配置されており、主端子群６１は主端子６０Ｃ，６０Ｅを両方含み、且つ、主端子６０Ｃ，６０Ｅの少なくとも一方を複数含んで構成されている。主端子群６１を構成する主端子６０は、それぞれの少なくとも一部が所定の領域Ａ１内に配置されている。領域Ａ１は、Ｘ方向において、ＩＧＢＴ３０の一方の端面３６から仮想的に延長された延長線Ｌ１と、端面３６とは反対の端面３７から仮想的に延長された延長線Ｌ２との間の領域である。Ｘ方向において、延長線Ｌ１，Ｌ２間の長さは、ＩＧＢＴ３０の幅、すなわち素子幅に一致する。

本実施形態では、主端子６０Ｃ，６０Ｅが、その全長において同じ方向（Ｙ方向）に延設されている。主端子６０は、平面一直線状をなし、Ｘ方向への延設部分を有してない。主端子６０Ｃの厚みは、本体部４１Ｃよりも薄くされており、たとえば延設部４２Ｃとほぼ同じとされている。主端子６０Ｅの厚みは、本体部４１Ｅよりも薄くされており、たとえば延設部４２Ｅとほぼ同じとされている。主端子６０の厚みは全長でほぼ一定とされており、主端子６０Ｃ，６０Ｅでほぼ同じ厚みとされている。主端子６０の幅Ｗ１は全長でほぼ一定とされており、主端子６０Ｃ，６０Ｅで同じ幅とされている。また、Ｘ方向において隣り合う主端子６０の間隔Ｐ１も、すべての主端子６０で同じとされている。間隔Ｐ１は、端子間ピッチとも称される。

主端子６０のそれぞれは、封止樹脂体２０内に屈曲部を２箇所有している。これにより、主端子６０はＺＹ平面において略クランク状をなしている。主端子６０において、上記した屈曲部よりも先端の部分は平板状をなしており、この平板状部分の一部が、封止樹脂体２０から突出している。封止樹脂体２０からの突出部分、すなわち上記した平板状部分において、主端子６０Ｃ，６０Ｅは、図３及び図４に示すように、Ｚ方向においてほぼ同じ位置に配置されている。また、平板状部分において、主端子６０Ｃ，６０Ｅの板厚方向は、Ｚ方向に略一致している。これにより、主端子６０Ｃの側面と主端子６０Ｅの側面が、Ｚ方向のほぼ全域で対向している。さらに、主端子６０Ｃ，６０Ｅの平板状部分の延設長さがほぼ同じであり、Ｙ方向においてほぼ同じ位置に配置されている。これにより、主端子６０Ｃ，６０Ｅの側面は、平板状部分においてほぼ全面で対向している。

図２，図５～図７に示すように、半導体装置１０は、奇数本の主端子６０、具体的には９本の主端子６０を備えている。うち４本が主端子６０Ｃ、残りの５本が主端子６０Ｅとなっている。主端子６０Ｃ，６０ＥはＸ方向において交互に配置されており、これにより半導体装置１０は、側面対向部を８つ有している。Ｘ方向両端には主端子６０Ｅが配置されており、両端の主端子６０Ｅを除く７本の主端子６０により、主端子群６１が構成されている。主端子群６１は、奇数本（７本）の主端子６０、具体的には４本の主端子６０Ｃと３本の主端子６０Ｅによって構成されている。主端子群６１を構成しない２本の主端子６０Ｅは、それぞれの全体がＸ方向において領域Ａの外に配置されている。主端子群６１を構成する主端子６０のほうが、主端子群６１を構成しない主端子６０よりも多い構成となっている。

主端子群６１を構成する７本の主端子６０のうち、両端に位置する２本の主端子６０Ｃは、Ｘ方向においてそれぞれの一部が領域Ａ１内に配置されている。残りの５本の主端子６０は、Ｘ方向においてそれぞれの全体が領域Ａ１内に配置されている。このように、主端子群６１を構成する一部の主端子６０は、それぞれの全体が領域Ａ１内に配置され、残りの主端子６０は、それぞれの一部が領域Ａ１内に配置されている。特に本実施形態では、主端子群６１を構成する複数（５本）の主端子６０それぞれの全体が領域Ａ１内に配置されている。

上記したように、主端子６０Ｃ，６０Ｅは同じ幅Ｗ１とされており、主端子６０Ｃ，６０Ｅの間隔Ｐ１も、すべての主端子６０で同じとされている。そして、奇数本の主端子６０のうち、Ｘ方向において真ん中（中央）に配置された主端子６０Ｅにおける幅の中心が、ＩＧＢＴ３０の中心を通る中心線ＣＬ上に位置している。このように、主端子６０Ｃ、６０Ｅは、Ｘ方向において、ＩＧＢＴ３０の中心を通る中心線ＣＬに対して線対称配置とされている。なお、複数の主端子６０Ｃは中心線ＣＬに対して線対称配置とされ、複数の主端子６０Ｅは中心線ＣＬに対して線対称配置とされている。また、主端子群６１を構成する奇数本の主端子６０も、中心線ＣＬに対して線対称配置とされている。中心線ＣＬの延設方向は、Ｚ方向及びＸ方向に直交している。

（半導体装置の効果）
上記したように、本実施形態の半導体装置１０は、主端子６０Ｃ，６０Ｅの少なくとも一方を複数有しており、主端子６０Ｃ，６０ＥがＸ方向において隣り合って配置されている。そして、隣り合う主端子６０Ｃ，６０Ｅの側面同士が対向している。主端子６０Ｃ，６０Ｅで主電流の向きは逆向きとなる。このように、主端子６０Ｃ，６０Ｅは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置されている。したがって、インダクタンスを低減することができる。特に本実施形態では、主端子６０Ｃ，６０Ｅの側面対向部を複数有するため、インダクタンスを効果的に低減することができる。同じ種類の主端子６０を複数にして並列化するため、インダクタンスを低減することができる。

また、連続して配置された少なくとも３本の主端子６０によって主端子群６１が構成されている。主端子群６１を構成する主端子６０は、それぞれの少なくとも一部が、Ｘ方向において、ＩＧＢＴ３０の両端面３６，３７から延長された延長線Ｌ１，Ｌ２間の領域Ａ１内に配置されている。すなわち、複数の側面対向部が領域Ａ１内に配置されている。これにより、主端子群６１を構成する主端子６０とＩＧＢＴ３０の主電極との電流経路を簡素化、具体的には電流経路を短くすることができる。したがって、インダクタンスを低減することができる。

以上により、本実施形態の半導体装置１０によれば、従来よりも主回路配線のインダクタンスを低減することができる。なお、側面同士が対向するように複数の主端子６０がＸ方向に並んで配置され、主端子６０Ｃ，６０Ｅの少なくとも一方を複数有し、少なくとも３本の主端子６０により主端子群６１が構成され、一部分において同じ種類の主端子６０が連続して配置されるようにしてもよい。これによれば、主端子６０Ｃ，６０Ｅの少なくとも一方を複数にして並列化するため、インダクタンスを低減することができる。また、主端子群６１を有することで、主端子群６１を構成する主端子６０とＩＧＢＴ３０の主電極との電流経路を簡素化することができる。これにより、インダクタンスを低減することができる。したがって、本実施形態に準ずる効果を奏することができる。しかしながら、本実施形態に示したように、主端子６０Ｃ，６０Ｅを隣り合うように配置したほうが、磁束打消しの効果によってインダクタンスをさらに低減することができる。

主端子群６１において、Ｘ方向において全体が領域Ａ１内に配置される主端子６０のほうが、一部のみが領域Ａ１に配置される主端子６０よりも、電流経路の簡素化の点ではより好ましい。本実施形態では、主端子群６１を構成する主端子６０の一部についてそれぞれの全体が領域Ａ１内に配置され、残りの主端子６０についてそれぞれの一部が領域Ａ１内に配置されている。主端子群６１が、電流経路の簡素化についてより効果的な主端子６０を含むため、インダクタンスを効果的に低減することができる。特に本実施形態では、全体が領域内に配置される主端子６０を複数含んでいる。電流経路の簡素化についてより効果的な主端子６０を複数含むため、インダクタンスをより効果的に低減することができる。

本実施形態では、主端子６０の本数が奇数とされている。奇数の場合、Ｘ方向において対称性を取りやすく、主端子６０とのＩＧＢＴ３０との電流経路の偏りを抑制することができる。また、Ｘ方向における主端子６０の並び順が、一面２１側から見ても、裏面２２側から見ても同じである。したがって、半導体装置１０の配置の自由度を向上することができる。

特に本実施形態では、主端子６０Ｃ，６０Ｅは、Ｘ方向において、ＩＧＢＴ３０の中心線ＣＬに対して線対称配置とされている。これにより、ＩＧＢＴ３０の主電流は、中心線ＣＬに対して線対称となるように流れる。主電流は、中心線ＣＬの左右でほぼ均等に流れる。したがって、インダクタンスをさらに低減することができる。また局所的な発熱を抑制することができる。

本実施形態では、奇数本の主端子６０として９本の例を示したが、これに限定されない。たとえば図８～図１０に示す変形例のように構成してもよい。図８～図１０では、便宜上、封止樹脂体２０及び信号端子７０を省略して図示している。図８～図１０では、便宜上、領域Ａ１の図示を省略し、領域Ａ１を規定する延長線Ｌ１，Ｌ２を示している。

図８に示す第１変形例では、半導体装置１０が３本の主端子６０、具体的には、１本の主端子６０Ｃと２本の主端子６０Ｅを備えている。すなわち、２つの側面対向部を有している。そして、すべての主端子６０によって主端子群６１が構成されている。真ん中に配置された主端子６０Ｃは、Ｘ方向において全体が上記した領域Ａ１に配置され、両端の主端子６０Ｅは、それぞれの一部が領域Ａ１に配置されている。

図９に示す第２変形例では、半導体装置１０が５本の主端子６０、具体的には、２本の主端子６０Ｃと３本の主端子６０Ｅを備えている。すなわち、４つの側面対向部を有している。そして、すべての主端子６０によって主端子群６１が構成されている。両端の主端子６０Ｅは、それぞれの一部が領域Ａ１に配置され、残り３本の主端子６０はそれぞれの全体が領域Ａ１に配置されている。

図１０に示す第３変形例では、半導体装置１０が７本の主端子６０、具体的には、３本の主端子６０Ｃと４本の主端子６０Ｅを備えている。すなわち、６つの側面対向部を有している。そして、すべての主端子６０によって主端子群６１が構成されている。両端の主端子６０Ｅは、それぞれの一部が領域Ａ１に配置され、残り５本の主端子６０はそれぞれの全体が領域Ａ１に配置されている。

図１１は、半導体装置１０が備える主端子トータルのインダクタンスについて磁場解析を行った結果を示している。この磁場解析（シミュレーション）では、導電部材４０のＸ方向の長さ（幅）を１７ｍｍ、主端子６０の間隔Ｐ１を１．０ｍｍとした。また、同じ半導体装置１０を構成する主端子６０において、幅Ｗ１を互いに等しいものとした。たとえば主端子６０を３本有する構成の場合、図１１では３端子と示している。図１１では、比較例として主端子を２本のみ有する構成（２端子）を示している。９端子は、本実施形態に示した構成（図７参照）と同じ配置の結果を示している。同様に、３端子、５端子、７端子は、それぞれ第１変形例（図８参照）、第２変形例（図９参照）、第３変形例（図１０参照）に示した構成と同じ配置の結果である。

端子数が増えるほど、１本当たりの幅は狭くなり、インダクタンス（自己インダクタンス）は増加する。しかしながら、側面対向部が増加し、主端子群６１を構成する主端子６０の本数も、所定の端子数までは端子数が増えるほど増加するため、インダクタンスを低減できる。３端子、５端子、及び７端子は、図８～図１０に示したように、すべての主端子６０によって主端子群６１が構成されている。すなわち、すべての主端子６０が領域Ａ１内に配置されている。また、９端子は、図７に示したように、７本の主端子６０によって主端子群６１が構成されている。

図１１の結果から、３本以上の主端子６０により構成される主端子群６１を備えることで、体格の増大を抑制しつつ、比較例に較べて主端子トータルのインダクタンスを低減できることが明らかである。３端子以上では、上記したインダクタンス低減の効果が幅減少によるインダクタンス増加を上回り、インダクタンスが低減するためであると考えられる。特に５本以上の主端子６０による主端子群６１を備える構成とすると、比較例に較べてインダクタンスを半減以下にできる、すなわちインダクタンス低減に効果的であることが明らかである。

なお、９端子は、上記したように主端子群６１を構成する７本の主端子６０と、領域Ａ１の外に配置された２本の主端子６０を備えている。このように２本の主端子６０が領域Ａ１外とされてはいるものの、主端子群６１を構成しない主端子６０よりも多い主端子６０、すなわち大部分の主端子６０が領域Ａ１に配置されている。また、側面対向部の数も７端子に較べて側面対向部が２つ多い。よって、７端子よりも低いインダクタンスを示している。

上記した実施形態及び変形例では、主端子６０Ｅが両端に配置される構成、すなわち主端子６０Ｅのほうが主端子６０Ｃよりも多い構成の例を示したがこれに限定されない。奇数本の主端子６０において、主端子６０Ｃを主端子６０Ｅよりも多い構成としてもよい。

すべての主端子６０において、封止樹脂体２０からの突出部分の長さが等しい例を示したが、これに限定されない。バスバーなどとの接続性を考慮し、隣り合う主端子６０Ｃ，６０Ｅで突出部分の長さを異ならせてもよい。たとえば図１２に示す第４変形例では、主端子６０Ｃを主端子６０Ｅよりも長くしている。

図１３に示す第５変形例では、本数が少ない主端子６０Ｃの断面積を、本数が多い主端子６０Ｅの断面積よりも大きくし、これにより、主端子６０Ｃトータルと主端子６０Ｅトータルのインピーダンスをほぼ一致させている。したがって、本数が少ない主端子６０Ｃの発熱を抑制することができる。図１３では、幅を広くすることにより主端子６０Ｃの断面積を主端子６０Ｅの断面積よりも大きくしているが、主端子６０Ｃの厚みを主端子６０Ｅよりも厚くしてもよい。また、幅と厚みの両方を調整してもよい。図１３では、本数が少ない主端子６０Ｃの延設方向の長さを、主端子６０Ｅの延設方向の長さよりも長くしている。長いほうが断面積が大きいため、主端子６０の剛性を確保することができる。図１２及び図１３では７端子の例を示しているが、これに限定されるものではない。

封止樹脂体２０からの突出部分において、延設方向の全長で隣り合う主端子６０Ｃ，６０Ｅが対向する例を示したが、これに限定されない。突出部分の一部で、側面同士が対向しない構成としてもよい。たとえば主端子６０Ｃ，６０Ｅの少なくとも一方において、突出先端部分が屈曲しており、これにより突出先端部分で対向しない構成としてもよい。延設長さが等しくても、バスバーなどとの接続性を高めることができる。しかしながら、インダクタンス低減の効果は減少する。

主端子６０の本数が奇数において、主端子群６１を構成する主端子６０の本数も奇数の例を示したが、これに限定されない。主端子群６１を、偶数本（４本以上）の主端子６０により構成してもよい。

半導体装置１０は、少なくとも１つのＩＧＢＴ３０を備えればよい。たとえば複数のＩＧＢＴ３０を備え、これらＩＧＢＴ３０が主端子６０Ｃ，６０Ｅの間で互いに並列接続される構成において、各ＩＧＢＴ３０に対して上記した主端子６０の配置を適用してもよい。

図１４に示す第６変形例のように、主端子群６１を構成するすべての主端子６０それぞれの全体が領域Ａ１内に配置されてもよい。ＩＧＢＴ３０の主電極との間の電流経路をより簡素化できる。図１４では、７本の主端子６０のうち、５本の主端子６０によって主端子群６１が構成されている。そして、主端子群６１を構成する５本の主端子６０は、それぞれの全体が領域Ａ１内に配置されている。

（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。

先行実施形態では、半導体装置１０が奇数本（３本以上）の主端子６０を備える例を示した。これに対し、本実施形態の半導体装置１０は、偶数本（４本以上）の主端子６０を備えている。それ以外の構成は、先行実施形態と同じである。

図１５に示す例では、半導体装置１０が４本の主端子６０、具体的には主端子６０Ｃ，６０Ｅを２本ずつ備えている。主端子６０Ｃと主端子６０Ｅは交互に配置されている。４本の主端子６０は、幅Ｗ１及び厚みのそれぞれが互いに等しくされている。すなわち、延設方向に直交する断面積が互いに等しくされている。また、Ｙ方向の延設長さも、４本の主端子６０で互いに等しくされている。

また、すべての主端子６０により主端子群６１が構成されている。両端に配置された２本の主端子６０Ｃ，６０Ｅは、Ｘ方向においてそれぞれの一部が領域Ａ１内に配置されている。真ん中の２本の主端子６０Ｃ，６０Ｅは、Ｘ方向においてそれぞれの全体が領域Ａ１内に配置されている。

このように構成される半導体装置１０によっても、先行実施形態に準ずる効果を奏することができる。具体的には、主端子６０Ｃ，６０Ｅの側面対向部を複数有するため、インダクタンスを効果的に低減することができる。また、主端子群６１を有するため、主端子群６１を構成する主端子６０とＩＧＢＴ３０の主電極との電流経路を簡素化し、インダクタンスを低減することができる。以上により、従来よりも主回路配線のインダクタンスを低減することができる。図１１には、４端子の結果も示している。図１１の結果から、４端子の場合でも、体格の増大を抑制しつつ、比較例に較べて主端子トータルのインダクタンスを低減できることが明らかである。

本実施形態では、すべての主端子６０によって主端子群６１が構成されているため、インダクタンスを効果的に低減することができる。なお、主端子６０の本数が偶数の場合にも、連続して配置された３本以上の主端子６０によって主端子群６１が構成されればよい。したがって、４本の主端子６０を備える構成において、３本により主端子群６１が構成され、残りの１本が領域Ａ１の外に配置された構成としてもよい。このように、主端子６０の本数が偶数において、主端子群６１を、奇数本（３本以上）の主端子６０により構成してもよい。

本実施形態では、主端子６０の本数が偶数であり、主端子６０Ｃと主端子６０Ｅとが同じ本数であるため、主端子６０Ｃと主端子６０Ｅとで流れる主電流が均等となり、これにより発熱のばらつきを抑制することができる。特に本実施形態では、主端子６０Ｃ，６０Ｅの延設長さが等しく、且つ、断面積も等しくされており、これにより、主端子６０Ｃと主端子６０Ｅのインピーダンスがほぼ等しくなっている。したがって、発熱ばらつきを効果的に抑制することができる。

主端子６０の本数として４本の例を示したが、これに限定されない。４本以上の偶数であればよい。たとえば６本の主端子６０を備える構成、８本の主端子６０を備える構成としてもよい。

先行実施形態の第４変形例、第５変形例で示したように、隣り合う主端子６０Ｃ，６０Ｅで突出部分の長さを異ならせてもよい。また、主端子６０Ｃ，６０Ｅのうち、突出部分の長さが長いほうの断面積を、短いほうの断面積よりも大きくしてもよい。これにより剛性を確保することができる。また、主端子６０Ｃと主端子６０Ｅとでインピーダンスを揃えることができる。先行実施形態に記載のように、突出部分の一部で、側面同士が対向しない構成としてもよい。

（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。

本実施形態では、リードフレームの一部として、主端子６０Ｃ，６０Ｅの少なくとも一方とともに設けられた連結部をさらに備え、連結部によって、主端子６０Ｃ，６０Ｅの少なくとも一方において、同じ主端子同士が連結されている。

図１６に示す例では、半導体装置１０が５本の主端子６０、具体的には２本の主端子６０Ｃと３本の主端子６０Ｅを備えている。また、上記したリードフレーム９０が、主端子６０Ｅ同士を連結する連結部８６を有している。封止樹脂体２０からの突出長さは、主端子６０Ｅのほうが主端子６０Ｃよりも長くされており、連結部８６は主端子６０Ｅの突出先端部分を連結している。連結部８６はＸ方向に延設されており、Ｙ方向において主端子６０Ｃとは離れて設けられている。連結部８６は、Ｚ方向において主端子６０Ｃ，６０Ｅの突出部分と同じ位置に配置されている。

このように、連結部８６によって同電位の主端子６０（主端子６０Ｅ）を連結すると、バスバーなどとの接続点を減らすことができる。すなわち、接続性を向上することができる。特に図１６では、本数の多い主端子６０Ｅを連結している。これによれば、同一のリードフレーム９０に主端子６０Ｃ，６０Ｅ及び連結部８６を備える構成において、接続点をより少なくすることができる。

なお、主端子６０Ｅに代えて、主端子６０Ｃを連結部８６にて連結してもよい。主端子６０Ｃ，６０Ｅのうち、本数の少ないほうを連結してもよい。主端子６０の本数及び配置は図１６に示す例に限定されない。主端子６０Ｃ，６０Ｅの一方のみに連結部８６を設ける場合、連結部８６を上記したように主端子６０Ｃ，６０Ｅの突出分と同一平面に設けることもできる。偶数本の主端子６０を備える構成と組み合わせてもよい。

また、主端子６０Ｃ，６０Ｅのそれぞれを連結部にて連結してもよい。図１７及び図１８に示す第７変形例では、導電部材４０Ｃ，４０Ｅが本体部４１Ｃ，４１Ｅを有し、延設部４２Ｃ，４２Ｅを有していない。そして、同一のリードフレームに、導電部材４０Ｃ、主端子６０Ｃ、及び信号端子７０が構成されている。また、主端子６０Ｃを含むリードフレームとは別のリードフレームに、導電部材４０Ｅ及び主端子６０Ｅが構成されている。主端子６０Ｃ，６０Ｅは対応する導電部材４０Ｃ，４０Ｅから延設されている。図１８は、図１７のXVIII-XVIIIに沿う半導体装置１０の断面図である。

第７変形例では、主端子６０Ｃ側のリードフレームに連結部８６Ｃが設けられ、主端子６０Ｅ側のリードフレームに連結部８６Ｅが設けられている。そして、連結部８６Ｃにより、突出先端部にて主端子６０Ｃ同士が連結されている。また、連結部８６Ｅにより、突出先端部にて主端子６０Ｅ同士が連結されている。主端子６０Ｃ，６０Ｅは突出部分に屈曲部を有しており、これにより連結部８６Ｃ，８６ＥがＺ方向において離反している。すなわち、連結部８６Ｃ，８６Ｅは、Ｚ方向において互いに異なる位置に配置されている。したがって、延設長さが同じでも、主端子６０Ｃ，６０Ｅのそれぞれを連結部８６Ｃ，８６Ｅにて連結することができる。そして、接続点数をさらに少なくすることができる。

（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。

本実施形態の半導体装置１０は、複数のＩＧＢＴ３０を備え、これらＩＧＢＴ３０は主端子６０Ｃ，６０Ｅの間で互いに並列接続されている。すなわち、１つのアームが並列接続された複数のＩＧＢＴ３０によって構成されている。図１９及び図２０に示す例では、半導体装置１０が、ＩＧＢＴ３０として、第１半導体素子に相当するＩＧＢＴ３０ａと、第２半導体素子に相当するＩＧＢＴ３０ｂを備えている。なお、図１９は、図２０に示すXIX-XIX線に対応する半導体装置１０の断面図である。

ＩＧＢＴ３０ａ，３０ｂのコレクタ電極３２は、同じ導電部材４０Ｃの実装面４３Ｃに接続されている。また、ＩＧＢＴ３０ａ，３０ｂのエミッタ電極３３は、個別に配置されたターミナル５０を介して、同じ導電部材４０Ｅの実装面４３Ｅに接続されている。本実施形態では、２つのＩＧＢＴ３０ａ，３０ｂが、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。ＩＧＢＴ３０ａ，３０ｂは、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向において横並びで配置されている。

本実施形態では、Ｘ方向において配置が連続する２本以上の主端子６０によって主端子群６２が構成されている。半導体装置１０は、主端子群６２として、ＩＧＢＴ３０ａに対応する主端子群６２ａと、ＩＧＢＴ３０ｂに対応する主端子群６２ｂを有している。主端子群６２ａが第１群に相当し、主端子群６２ｂが第２群に相当する。

主端子群６２ａを構成する主端子６０それぞれの少なくとも一部が、Ｘ方向において、ＩＧＢＴ３０ａの両端面３６ａ，３７ａから延長された延長線Ｌ１ａ，Ｌ２ａ間の領域Ａ１ａ内に配置されている。また、主端子群６２ｂを構成する主端子６０それぞれの少なくとも一部が、Ｘ方向において、ＩＧＢＴ３０ｂの両端面３６ｂ，３７ｂから延長された延長線Ｌ１ｂ，Ｌ２ｂ間の領域Ａ１ｂ内に配置されている。

図１９及び図２０に示す例では、半導体装置１０が５本の主端子６０を備えている。具体的には、２本の主端子６０Ｃと３本の主端子６０Ｅを備えている。主端子６０の幅Ｗ１及び厚みは互いに等しく、間隔Ｐ１もすべて等しくされている。そして、真ん中の主端子６０Ｅが領域Ａ１ａ，Ａ１ｂの外に配置されている。Ｘ方向において真ん中の主端子６０ＥよりもＩＧＢＴ３０ａ側に配置された２本の主端子６０Ｃ，６０Ｅにより主端子群６２ａが構成され、真ん中の主端子６０ＥよりもＩＧＢＴ３０ｂ側に配置された２本の主端子６０Ｃ，６０Ｅにより主端子群６２ｂが構成されている。

さらに、主端子群６２ａを構成する主端子６０Ｃ，６０Ｅはそれぞれの全体が領域Ａ１ａに配置されている。同じく、主端子群６２ｂを構成する主端子６０Ｃ，６０Ｅはそれぞれの全体が領域Ａ１ｂに配置されている。そして、２つのＩＧＢＴ３０の素子的中心を通る中心線ＣＬｍに対して、５本の主端子６０が線対称配置とされている。素子的中心とは、ＩＧＢＴ３０ａ，３０ｂの並び方向において中心間の中央位置であり、中心線ＣＬｍは、並び方向に直交し、素子的中心を通る仮想線である。

本実施形態では、複数のＩＧＢＴ３０が並列接続された半導体装置１０において、主端子６０Ｃと主端子６０Ｅとが交互に配置されている。そして、隣り合う主端子６０Ｃ，６０Ｅの側面同士が対向している。このように、主端子６０Ｃと主端子６０Ｅとの側面対向部を複数、具体的には４つ有するため、インダクタンスを効果的に低減することができる。

また、主端子群６２ａを構成する主端子６０Ｃ，６０Ｅそれぞれの少なくとも一部が、領域Ａ１ａ内に配置されている。したがって、主端子群６２ａを構成する主端子６０Ｃ，６０ＥとＩＧＢＴ３０ａの主電極との電流経路を簡素化し、これによりインダクタンスを低減することができる。同じく、主端子群６２ｂを構成する主端子６０Ｃ，６０Ｅそれぞれの少なくとも一部が領域Ａ１ｂ内に配置されている。したがって、主端子群６２ｂを構成する主端子６０Ｃ，６０ＥとＩＧＢＴ３０ｂの主電極との電流経路を簡素化し、これによりインダクタンスを低減することができる。

以上により、本実施形態の半導体装置１０によれば、従来よりも主回路配線のインダクタンスを低減することができる。

特に本実施形態では奇数本の主端子６０が、２つのＩＧＢＴ３０の中心線ＣＬｍに対して線対称配置とされている。換言すれば、側面対向部が線対称配置とされている。したがって、ＩＧＢＴ３０ａ，３０ｂの主電流は、中心線ＣＬｍに対して線対称となるように流れる。すなわち、ＩＧＢＴ３０ａ側のインダクタンスと、ＩＧＢＴ３０ｂ側のインダクタンスがほぼ等しくなっている。このように、インダクタンスを揃えることで、電流アンバランスを抑制することができる。

なお、２つのＩＧＢＴ３０が並列接続される例を示したが、これに限定されない。３つ以上のＩＧＢＴ３０が並列接続される構成にも適用できる。

主端子６０の本数は上記例に限定されない。主端子群６２のそれぞれが、主端子６０Ｃ，６０Ｅを含む２本以上の主端子６０により構成されればよい。たとえば、７本の主端子６０を備え、３本ずつの主端子６０によって主端子群６２ａ，６２ｂが構成されてもよい。

第３実施形態に示した連結部８６（８６Ｃ，８６Ｅ）を本実施形態に示した構成に組み合わせてもよい。

この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。

半導体装置１０をインバータ５に適用する例を示したが、これに限定されない。たとえば昇圧コンバータに適用することもできる。また、インバータ５及び昇圧コンバータの両方に適用することもできる。

ＩＧＢＴ３０と一体的にＦＷＤ３５が形成される例を示したが、これに限定されない。ＦＷＤ３５を別チップとしてもよい。

半導体素子としてＩＧＢＴ３０の例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。

両面放熱構造の半導体装置１０として、ターミナル５０を備える例を示したが、これに限定されない。ターミナル５０を備えない構成としてもよい。たとえば、ターミナル５０の代わりに、導電部材４０Ｅに、エミッタ電極３３に向けて突出する凸部を設けてもよい。

放熱面４４Ｃ，４４Ｅが、封止樹脂体２０から露出される例を示したが、封止樹脂体２０から露出されない構成としてもよい。たとえば図示しない絶縁部材によって放熱面４４Ｃ，４４Ｅを覆ってもよい。絶縁部材を放熱面４４Ｃ，４４Ｅに貼り合わせた状態で、封止樹脂体２０を成形してもよい。

１…電力変換装置、２…直流電源、３…モータ、４…平滑コンデンサ、５…インバータ、６…高電位電源ライン、７…低電位電源ライン、８…出力ライン、１０…半導体装置、２０…封止樹脂体、２１…一面、２２…裏面、２３，２４…側面、３０，３０ａ，３０ｂ…ＩＧＢＴ、３１…ゲート電極、３２…コレクタ電極、３３…エミッタ電極、３４…パッド、３５…ＦＷＤ、３６，３７…端面、４０，４０Ｃ，４０Ｅ…導電部材、４１Ｃ，４１Ｅ…本体部、４２Ｃ，４２Ｅ…延設部、４３Ｃ，４３Ｅ…実装面、４４Ｃ，４４Ｅ…放熱面、５０…ターミナル、６０，６０Ｃ，６０Ｅ…主端子、６１，６２，６２ａ，６２ｂ…主端子群、７０…信号端子、８０～８４…はんだ、８５…ボンディングワイヤ、８６，８６Ｃ，８６Ｅ…連結部、９０…リードフレーム、９１…外周枠部、９２…タイバー

Claims (14)

1. 上下アーム回路の１つのアームを構成する半導体装置であって、
   第１主電極（３２）と、前記第１主電極との間に主電流が流れる第２主電極（３３）と、を有する少なくとも１つの半導体素子（３０）と、
   前記第１主電極に接続された第１主端子（６０Ｃ）及び前記第２主電極に接続された第２主端子（６０Ｅ）を有するとともに、前記第１主端子及び前記第２主端子の少なくとも一方を複数有し、前記第１主端子と前記第２主端子とが、前記半導体素子の厚み方向に直交する一方向において側面同士が対向するように隣り合って配置された主端子（６０）と、
   備え、
   前記一方向において配置が連続する３つ以上の前記主端子により主端子群（６１）が構成され、
   前記主端子群を構成する前記主端子それぞれの少なくとも一部が、前記一方向において、前記半導体素子の両端面（３６，３７）から延長された延長線間の領域（Ａ１）内に配置されている半導体装置。
2. 前記主端子群を構成する一部の前記主端子は、それぞれの全体が前記領域内に配置され、残りの前記主端子はそれぞれの一部が前記領域内に配置されている請求項１に記載の半導体装置。
3. 前記主端子群を構成する前記主端子は、それぞれの全体が前記領域内に配置されている前記主端子を複数含む請求項２に記載の半導体装置。
4. 前記主端子群を構成する複数の前記主端子について、それぞれの全体が前記領域内に配置されている請求項１に記載の半導体装置。
5. 前記主端子の数が奇数とされている請求項１～４いずれか１項に記載の半導体装置。
6. 前記第１主端子及び前記第２主端子は、前記一方向において、前記半導体素子の中心を通る中心線に対して線対称配置とされている請求項５に記載の半導体装置。
7. 前記第１主端子及び前記第２主端子のうち、数が少ない前記主端子のほうが数が多い前記主端子よりも断面積が大きくされている請求項５又は請求項６に記載の半導体装置。
8. 数が少ない前記主端子の延設長さが、数が多い前記主端子よりも長くされている請求項７に記載の半導体装置。
9. 前記主端子の数が偶数とされている請求項１～４いずれか１項に記載の半導体装置。
10. 前記第１主端子及び前記第２主端子の延設長さが等しく、且つ、断面積も等しくされている請求項９に記載の半導体装置。
11. 前記主端子群を構成する前記主端子の数が５以上とされている請求項１～１０いずれか１項に記載の半導体装置。
12. すべての前記主端子によって前記主端子群が構成されている請求項１～１１いずれか１項に記載の半導体装置。
13. リードフレームの一部として、前記第１主端子及び前記第２主端子の少なくとも一方とともに設けられた連結部（８６，８６Ｃ，８６Ｅ）をさらに備え、
    前記連結部によって、前記第１主端子及び前記第２主端子のうちの少なくとも一方において、同じ前記主端子同士が連結されている請求項１～１２いずれか１項に記載の半導体装置。
14. 上下アーム回路の１つのアームを構成する半導体装置であって、
    第１主電極（３２）及び前記第１主電極との間に主電流が流れる第２主電極（３３）をそれぞれ有し、少なくとも第１半導体素子（３０ａ）及び第２半導体素子（３０ｂ）を含む複数の半導体素子（３０）と、
    前記第１主電極に接続された第１主端子（６０Ｃ）及び前記第２主電極に接続された第２主端子（６０Ｅ）を有するとともに、前記第１主端子及び前記第２主端子をそれぞれ複数有し、前記第１主端子と前記第２主端子とが、前記半導体素子の厚み方向に直交する一方向において側面同士が対向するように交互に配置された主端子（６０）と、備え、
    前記第１半導体素子及び前記第２半導体素子は、前記一方向に並んで配置されるとともに、前記第１主端子及び前記第２主端子の間で互いに並列に接続されており、
    前記一方向において配置が連続する２つ以上の前記主端子により構成された主端子群（６２）として第１群（６２ａ）及び第２群（６２ｂ）を有し、
    前記第１群を構成する前記主端子それぞれの少なくとも一部が、前記一方向において、前記第１半導体素子の両端面（３６ａ，３７ａ）から延長された延長線間の領域（Ａ１ａ）内に配置され、前記第２群を構成する前記主端子それぞれの少なくとも一部が、前記一方向において、前記第２半導体素子の両端面（３６ｂ，３７ｂ）から延長された延長線間の領域（Ａ１ｂ）内に配置され、
    リードフレームの一部として、前記第１主端子及び前記第２主端子の少なくとも一方とともに設けられた連結部（８６，８６Ｃ，８６Ｅ）をさらに備え、
    前記連結部によって、前記第１主端子及び前記第２主端子のうちの少なくとも一方において、同じ前記主端子同士が連結されている半導体装置。

Images