JP2022141152A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022141152A
JP2022141152A JP2021041332A JP2021041332A JP2022141152A JP 2022141152 A JP2022141152 A JP 2022141152A JP 2021041332 A JP2021041332 A JP 2021041332A JP 2021041332 A JP2021041332 A JP 2021041332A JP 2022141152 A JP2022141152 A JP 2022141152A
Authority
JP
Japan
Prior art keywords
heat sink
cooling plate
transfer material
resin package
heat transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021041332A
Other languages
English (en)
Inventor
彰平 長井
Shohei Nagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021041332A priority Critical patent/JP2022141152A/ja
Priority to US17/684,550 priority patent/US20220293485A1/en
Priority to DE102022105382.2A priority patent/DE102022105382A1/de
Priority to CN202210235592.XA priority patent/CN115084052A/zh
Publication of JP2022141152A publication Critical patent/JP2022141152A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】本明細書は、半導体チップが樹脂パッケージに収容されており、樹脂パッケージの表面のヒートシンクと冷却板の間に流動性を有する伝熱材が充填されている半導体装置に関し、シンプルな構造でヒートシンクと冷却板を正確に平行に保つ技術を提供する。【解決手段】本明細書が開示する半導体装置は、半導体チップを収容している樹脂パッケージと、冷却板と、流動性を有する伝熱材と、複数のスペーサを備える。樹脂パッケージの表面にはヒートシンクが配置されている。冷却器はヒートシンクに対向している。伝熱材はヒートシンクと冷却器の間に充填されている。複数のスペーサは、伝熱材の中に分散配置されているとともに、ヒートシンクと冷却器に接している。複数のスペーサが、ヒートシンクと冷却板を正確に平行に保持する。【選択図】図３

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体チップとヒートシンクの間に伝熱材が充填されている半導体装置が開示されている。伝熱材には流動性を有する材料が用いられている。流動性を有する伝熱材が外界へ漏れることを防止するため、半導体チップを囲むようにシール部材が配置されている。半導体チップはヒートシンクと基板の間に配置されており、シール部材はヒートシンクと基板に接している。
国際公開第２０２０／１６２４１７号
伝熱材が流動性を有するため、半導体チップとヒートシンクの平行を保持することが難しい。特許文献１の半導体装置の場合、シール部材が半導体チップとヒートシンクを平行に保持することに寄与する。しかしながら、シール部材は半導体チップから離れているため、シール部材では半導体チップとヒートシンクを正確に平行に保持することは難しい。一方、半導体チップを収容した樹脂パッケージと、樹脂パッケージの表面に配置されているヒートシンクと、ヒートシンクに対向している冷却板を備えた半導体装置が知られている。本明細書は、半導体チップが樹脂パッケージに収容されており、樹脂パッケージの表面のヒートシンクと冷却板の間に流動性を有する伝熱材が充填されている半導体装置に関し、シンプルな構造でヒートシンクと冷却板を正確に平行に保つ技術を提供する。
本明細書が開示する半導体装置は、半導体チップを収容している樹脂パッケージと、冷却板と、流動性を有する伝熱材と、複数のスペーサを備える。樹脂パッケージの表面には、半導体チップの熱を吸収するヒートシンクが配置されている。冷却器は、ヒートシンクに対向している。伝熱材は、ヒートシンクと冷却器の間に充填されている。複数のスペーサは、伝熱材の中に分散配置されているとともに、ヒートシンクと冷却器に接している。複数のスペーサが、ヒートシンクと冷却板を正確に平行に保持する。本明細書が開示する技術は、複数のスペーサを分散配置するというシンプルな構造でヒートシンクと冷却板を正確に平行に保持することができる。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
第１実施例の半導体装置の斜視図である。 半導体装置の平面図である。 図２のIII－III線に沿った半導体装置の断面図である。 第２実施例の半導体装置の断面図である。 第３実施例の半導体装置の断面図である。
（第１実施例）図１－図３を参照して第１実施例の半導体装置２を説明する。図１に、半導体装置２の斜視図を示す。ただし、図１は、樹脂パッケージ１０から一方の冷却板３０ａを外した図を示している。冷却板３０ａは、樹脂パッケージ１０の幅広面に取り付けられる。図１では、直線ＭＬの左右で座標系の向きが異なる点に留意されたい。
半導体装置２は、樹脂パッケージ１０の中に２個の半導体チップ１１ａ、１１ｂを収容したパワーモジュールである。２個の半導体チップ１１ａ、１１ｂは、パワートランジスタであり。樹脂パッケージ１０の中で直列に接続されている。半導体装置２は、例えば、パワートランジスタの直列接続を３セット備えるインバータに用いられる。
樹脂パッケージ１０は扁平であり、その一つの幅狭面に３個のパワー端子１３ａ、１３ｂ、１３ｃが備えられており、反対側の幅狭面に制御端子１４ａ、１４ｂが設けられている。３個のパワー端子１３ａ、１３ｂ、１３ｃは、それぞれ、２個の半導体チップ１１ａ、１１ｂの直列接続の正極、負極、中点に接続されている。制御端子１４ａは、半導体チップ１１ａの制御電極に接続されており、制御端子１４ｂは半導体チップ１１ｂの制御電極に接続されている。制御電極は、半導体チップ（パワートランジスタ）のゲート、半導体チップが備えている温度センサ、電流センサなどに導通している。
樹脂パッケージ１０は扁平形状であり、その一方の幅広面にヒートシンク１２ａが配置されている。図１では見えないが、他方の幅広面にはヒートシンク１２ｂが配置されている。ヒートシンク１２ａ、１２ｂは、半導体チップ１１ａ、１１ｂと熱的に接続されており、半導体チップ１１ａ、１１ｂの熱を吸収する。ヒートシンク１２ａには冷却板３０ａが対向しており、ヒートシンク１２ｂには冷却板３０ｂが対向している。図１では図示を省略しているが、ヒートシンク１２ａと冷却板３０ａの間には、伝熱材とスペーサが挟まれている。ヒートシンク１２ａが半導体チップ１１ａ、１１ｂから吸収した熱は、伝熱材を介して冷却板３０ａに吸収される。すなわち、冷却板３０ａによって半導体チップ１１ａ、１１ｂが冷却される。同様に、ヒートシンク１２ｂと冷却板３０ｂの間にも伝熱材とスペーサが挟まれている。半導体チップ１１ａ、１１ｂは、冷却板３０ｂによっても冷却される。
樹脂パッケージ１０には、ヒートシンク１２ａを囲むように、溝１５が設けられており、ヒートシンク１２ａに対向する冷却板３０ａには、凸条３１が設けられている。冷却板３０ａが樹脂パッケージ１０に取り付けられると、凸条３１が溝１５に嵌合し、溝１５とともに凸条３１がヒートシンク１２ａを囲む。ヒートシンク１２ａと冷却板３０ａの間に充填される伝熱材は流動性を有しており、溝１５と凸条３１は、伝熱材が外へ漏れることを防止する。樹脂パッケージ１０の反対側の冷却板３０ｂと放熱板も同様の構造を有している。
図２に、半導体装置２の平面図を示す。図２では、冷却板３０ａを仮想線で描いてある。また、樹脂パッケージ１０に収容されている半導体チップ１１ａ、１１ｂは破線で描いてある。
図２のIII－III線に沿った半導体装置２の断面を図３に示す。図３は、パワー端子１３ａ、半導体チップ１１ａ、制御端子１４ａを横断する平面で半導体装置２をカットした断面を示している。図３では、理解を助けるために、樹脂パッケージ１０の断面に付すべきハッチングは省略してある。また、半導体チップ１１ａは扁平形状を有しており、説明の便宜上、その幅広面を主面と称する。
樹脂パッケージ１０の内部構造について説明する。ヒートシンク１２ａの裏面にハンダ層２２を介して半導体チップ１１ａの一方の主面が接合されている。一方の主面にはコレクタ電極が配置されており、ヒートシンク１２ａとコレクタ電極は、ハンダ層２２を介して導通する。図３に示されているように、ヒートシンク１２ａにはパワー端子１３ａがつながっている。ヒートシンク１２ａとパワー端子１３ａは一枚の金属板から作られている。半導体チップ１１ａのコレクタ電極は、ハンダ層２２とヒートシンク１２ａを介してパワー端子１３ａと導通する。
半導体チップ１１ａの他方の主面には、エミッタ電極と制御電極が配置されている。エミッタ電極はハンダ層２３を介して銅ブロック２１に接合されており、銅ブロック２１はハンダ層２４を介してヒートシンク１２ｂに接合されている。図２には表れていないが、ヒートシンク１２ｂには半導体チップ１１ｂのコレクタ電極が導通している。すなわち、ヒートシンク１２ｂを介して２個の半導体チップ１１ａ、１１ｂが直列に接続される。半導体チップ１１ａの他方の主面には、制御電極も配置されており、制御電極は、ボンディングワイヤ２５で制御端子１４ａに接続されている。
先に述べたように、樹脂パッケージ１０の表面（ヒートシンク１２ａが配置されている表面）には溝１５が設けられており、冷却板３０ａには凸条３１が設けられている。冷却板３０ａが樹脂パッケージ１０に取り付けられると、凸条３１は、溝１５に嵌合するとともに、ヒートシンク１２ａを囲む。後述するように、ヒートシンク１２ａと冷却板３０ａの間には、流動性を有する伝熱材４０が充填されている。溝１５と凸条３１は、伝熱材４０がヒートシンク１２ａと冷却板３０ａの間から漏れることを防止する。ヒートシンク１２ｂと冷却板３０ｂも同様の構造を有している。
ヒートシンク１２ａと冷却板３０ａの間には、伝熱材４０が充填されている。伝熱材４０は、半導体チップ１１ａ、１１ｂの作動温度範囲で流動性を有する。伝熱材４０には、例えば、常温で流動性を有するガリウムＧａ（融点：２９．８度）を主原料とする。ほかに、伝熱材４０には、インジウムＩｎ（融点：１５６．４度）や、スズＳｎ（融点：２３２．０度）が含有されていてもよい。ＩｎやＳｎは常温では固体であるが、半導体チップ１１ａ、１１ｂの動作温度範囲では液状化することがある。これらの金属は熱伝導率が高く、伝熱材として用いられることがある。流動性を有する伝熱材として、グリスが採用されてもよい。
伝熱材４０には、複数のスペーサ４１が分散配置されている。複数のスペーサ４１は、同じ直径を有している金属球であり、伝熱材４０が流動性を有するとき、伝熱材４０の中を自在に移動可能である。複数のスペーサ４１はヒートシンク１２ａと冷却板３０ａに接している。伝熱材４０の中に分散配置されている複数のスペーサ４１は、ヒートシンク１２ａと冷却板３０ａを平行に保つ。直径の同じ金属球（スペーサ４１）をヒートシンク１２ａと冷却板３０ａの間の空間に分散配置するので、ヒートシンク１２ａと冷却板３０ａを精確に平行に保つことができる。ヒートシンク１２ａと冷却板３０ａが平行であれば、ヒートシンク１２ａから冷却板３０ａへ熱が均一に拡散する。すなわち、半導体チップ１１ａ、１１ｂに対する冷却効率が良くなる。なお、スペーサ４１には、その融点が伝熱材４０の融点よりも高い材料が用いられる。
半導体装置２は、扁平な樹脂パッケージ１０の両方の幅広面にヒートシンク１２ａ、１２ｂを備えており、ヒートシンク１２ａ、１２ｂのそれぞれに対向する冷却板３０ａ、３０ｂを備えている。ヒートシンク１２ｂと冷却板３０ｂの間にも、伝熱材４０が挟まれているとともに、伝熱材４０に、複数のスペーサ４１が分散配置されている。半導体チップ１１ａ、１１ｂは、両面の冷却板３０ａ、３０ｂにより冷却される。
（第２実施例）図４に、第２実施例の半導体装置１０２の断面図を示す。第２実施例の半導体装置１０２は、扁平な樹脂パッケージ１１０の一方の幅広面にのみヒートシンク１１２を備えている。半導体装置１０２は、ヒートシンク１１２に対向する冷却板１３０も備えている。図４でも、樹脂パッケージ１１０の断面に付すべきハッチングは省略した。樹脂パッケージ１１０には、半導体チップ１１が収容されており、ハンダ層２２によりヒートシンク１１２に接合されている。ハンダ層２２により、半導体チップ１１とヒートシンク１１２は、電気的にも熱的にも接続される。ヒートシンク１１２は、半導体チップ１１の熱を吸収する。ヒートシンク１１２には冷却板１３０が対向しており、ヒートシンク１１２と冷却板１３０の間には、流動性を有する伝熱材４０が充填されている。ヒートシンク１１２の熱は、伝熱材４０を介して冷却板１３０に吸収される。
伝熱材４０の中に、複数のスペーサ１４１が分散配置されている。複数のスペーサ１４１は、冷却板１３０の表面に設けられた突起群であり、その高さは等しい。複数のスペーサ１４１は、冷却板１３０の表面に固定されている。冷却板１３０に設けられた高さの等しい複数のスペーサ１４１も、ヒートシンク１１２と冷却板１３０を平行に保つ。
（第３実施例）図５に、第３実施例の半導体装置２０２の断面図を示す。図５でも、樹脂パッケージ２１０の断面に付すべきハッチングは省略した。樹脂パッケージ２１０の中に半導体チップ１１ａが収容されている。樹脂パッケージ２１０の一方の幅広面には、ヒートシンク２１２が配置されており、半導体チップ１１とヒートシンク２１２は、内面が銅メッキされたビアホール２２２で電気的にも熱的にも接続されている。ヒートシンク２１２は、ビアホール２２２の内面の銅メッキを介して半導体チップ１１の熱を吸収する。
第３実施例の半導体装置２０２では、扁平な樹脂パッケージ２１０が、回路基板を兼ねている。樹脂パッケージ２１０の上面には、いくつかの電子デバイス２０３が実装されている。電子デバイス２０３と半導体チップ１１は、不図示の配線パターンで電気的に接続されている。
ヒートシンク２１２には冷却板２３０が対向しており、ヒートシンク２１２と冷却板２３０の間には、流動性を有する伝熱材４０が充填されている。伝熱材４０の中に、複数のスペーサ２４１が分散配置されている。複数のスペーサ１４１は、ヒートシンク２１２の表面（冷却板２３０に対向する面）に設けられた突起群であり、その高さは等しい。複数のスペーサ１４１は、ヒートシンク２１２の表面に固定されている。ヒートシンク２１２に設けられた高さの等しい複数のスペーサ２４１も、ヒートシンク２１２と冷却板２３０を平行に保つ。
実施例の技術に関する留意点を述べる。半導体装置２（１０２、２０２）は、複数のスペーサ４１（１４１、２４１）を伝熱材４０の中に分散配置するというシンプルな構造によってヒートシンク１２ａ（１２ｂ、１１２、２１２）と冷却板３０ａ（３０ｂ、１３０、２３０）の正確な平行が保持される。別言すれば、ヒートシンク１２ａ（１２ｂ、１１２、２１２）と冷却板３０ａ（３０ｂ、１３０、２３０）の間に充填される伝熱材４０の厚みが均一に保持される。伝熱材４０の厚みが均一に保持されることで、ヒートシンク１２ａ（１２ｂ、１１２、２１２）から冷却板３０ａ（３０ｂ、１３０、２３０）への伝熱効率が高くなる。
実施例の特徴の幾つかを以下に列記する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
スペーサ１４１、２４１は、ヒートシンク１１２、２１２と冷却板１３０、２３０の一方に固定されている。スペーサ１４１、２４１は、例えば、ハンダバンプであってもよい。スペーサ１４１。２４１がヒートシンク１１２、２１２と冷却板１３０、２３０の一方に固定されていることで、スペーサ１４１、２４１が動かなくなる。また、樹脂パッケージ１１０（２１０）に冷却板１３０（２３０）を組み付ける作業がシンプルになる。
樹脂パッケージ１０（１１０、２１０）に、ヒートシンク１２ａ（１２ｂ、１１２、２１２）、を囲む溝１５が備えられており、冷却板３０ａ（３０ｂ、１３０、２３０）に、ヒートシンク１２ａ（１２ｂ、１１２、２１２）を囲むとともに溝１５に嵌合する凸条３１が備えられている。溝１５と凸条３１が、伝熱材４０が外界へ漏れることを防止する。本明細書が開示する技術の一つは、流動性を有する伝熱材が外界へ漏れることを防止する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２、１０２、２０２：半導体装置 １０、１１０、２１０：樹脂パッケージ １１、１１ａ、１１ｂ：半導体チップ １２ａ、１２ｂ、１１２、２１２：ヒートシンク １３ａ、１３ｂ、１３ｃ：パワー端子 １４ａ、１４ｂ：制御端子 １５：溝 ２１：銅ブロック ２２、２３、２４：ハンダ層 ２５：ボンディングワイヤ ３０ａ、３０ｂ、１３０、２３０：冷却板 ３１：凸条 ４０：伝熱材 ４１、１４１、２４１：スペーサ ２０３ ：電子デバイス ２２２ ：ビアホール

Claims (4)

  1. 半導体チップ（１１ａ、１１ｂ、１１）を収容しているとともに、前記半導体チップの熱を吸収するヒートシンク（１２ａ、１２ｂ、１１２、２１２）が表面に配置されている樹脂パッケージ（１０、１１０、２１０）と、
    前記ヒートシンクに対向している冷却板（３０ａ、３０ｂ、１３０、２３０）と、
    流動性を有しており、前記ヒートシンクと前記冷却板の間に充填されている伝熱材（４０）と、
    前記伝熱材の中に分散配置されているとともに、前記ヒートシンクと前記冷却板に接している複数のスペーサ（４１、１４１、２４１）と、
    を備えている、半導体装置（２）。
  2. 前記樹脂パッケージに、前記ヒートシンクを囲む溝（１５）が備えられており、
    前記冷却板に、前記ヒートシンクを囲むとともに前記溝に嵌合する凸条（３１）が備えられている、請求項１に記載の半導体装置。
  3. 前記スペーサは、金属球（４１）である、請求項１または２に記載の半導体装置。
  4. 前記スペーサ（１４１、２４１）は、前記ヒートシンクと前記冷却板の一方に固定されている、請求項１から３のいずれか１項に記載の半導体装置。
JP2021041332A 2021-03-15 2021-03-15 半導体装置 Pending JP2022141152A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021041332A JP2022141152A (ja) 2021-03-15 2021-03-15 半導体装置
US17/684,550 US20220293485A1 (en) 2021-03-15 2022-03-02 Semiconductor device
DE102022105382.2A DE102022105382A1 (de) 2021-03-15 2022-03-08 Halbleitervorrichtung
CN202210235592.XA CN115084052A (zh) 2021-03-15 2022-03-11 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021041332A JP2022141152A (ja) 2021-03-15 2021-03-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2022141152A true JP2022141152A (ja) 2022-09-29

Family

ID=83005356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021041332A Pending JP2022141152A (ja) 2021-03-15 2021-03-15 半導体装置

Country Status (4)

Country Link
US (1) US20220293485A1 (ja)
JP (1) JP2022141152A (ja)
CN (1) CN115084052A (ja)
DE (1) DE102022105382A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073299A (zh) * 2024-01-29 2024-05-24 广东芯聚能半导体有限公司 一种散热结构及半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133907A1 (en) * 2003-12-23 2005-06-23 Hildner Thomas R. Mechanism for maintaining consistent thermal interface layer in an integrated circuit assembly
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置

Also Published As

Publication number Publication date
CN115084052A (zh) 2022-09-20
DE102022105382A1 (de) 2022-09-15
US20220293485A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US7834448B2 (en) Fluid cooled semiconductor power module having double-sided cooling
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US9412679B1 (en) Power semiconductor device
JP2012028520A (ja) 半導体冷却装置
KR20180079202A (ko) 칩 패키지 구조체 및 그 제조 방법
JP2016015441A (ja) 半導体装置
JP2017017217A (ja) 半導体装置
TW201728252A (zh) 致冷晶片散熱模組
JP2019033226A (ja) 半導体装置
EP2068362B1 (en) Semiconductor power module with flexible circuit leadframe
JP2022141152A (ja) 半導体装置
JP5392196B2 (ja) 半導体装置
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP2001284513A (ja) パワー半導体装置
JP2017034167A (ja) 半導体装置
JP7172847B2 (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP6528730B2 (ja) 半導体装置
JP2017017229A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
US10622280B2 (en) Semiconductor device
KR20040086133A (ko) 반도체장치
JP2021093425A (ja) 半導体モジュール
US20200312739A1 (en) Semiconductor device and method for manufacturing same
JP6468095B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240523