JP2000269276A - 欠陥解析システムおよびその方法 - Google Patents
欠陥解析システムおよびその方法Info
- Publication number
- JP2000269276A JP2000269276A JP11070909A JP7090999A JP2000269276A JP 2000269276 A JP2000269276 A JP 2000269276A JP 11070909 A JP11070909 A JP 11070909A JP 7090999 A JP7090999 A JP 7090999A JP 2000269276 A JP2000269276 A JP 2000269276A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- data
- classification data
- failure mode
- classification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 欠陥の総合的な解析を行い、歩留まりを向上
させる。 【解決手段】 半導体ウェハ上の欠陥を検出し、欠陥の
位置を示す欠陥データを生成する欠陥検査手段１４３
と、欠陥データを参照することにより、欠陥を大きさ、
色、形状等により分類し、欠陥分類データを生成する欠
陥分類データ生成手段１４４と、半導体ウェハ上のチッ
プの電気的不良を示すフェイルビットマップデータを測
定するテスタ手段１５３と、フェイルビットマップデー
タを複数のビットの集合である幾つかの不良モードに分
類することにより不良モード分類データを作成し、不良
モード分類データの座標系を不良モード単位で欠陥デー
タの座標系に座標変換するフェイルビットマップデータ
処理手段１５１と、欠陥データ、欠陥分類データおよび
座標変換された不良モード分類データとを用いて欠陥解
析を行う突き合わせ処理手段１２０とを備える。
させる。 【解決手段】 半導体ウェハ上の欠陥を検出し、欠陥の
位置を示す欠陥データを生成する欠陥検査手段１４３
と、欠陥データを参照することにより、欠陥を大きさ、
色、形状等により分類し、欠陥分類データを生成する欠
陥分類データ生成手段１４４と、半導体ウェハ上のチッ
プの電気的不良を示すフェイルビットマップデータを測
定するテスタ手段１５３と、フェイルビットマップデー
タを複数のビットの集合である幾つかの不良モードに分
類することにより不良モード分類データを作成し、不良
モード分類データの座標系を不良モード単位で欠陥デー
タの座標系に座標変換するフェイルビットマップデータ
処理手段１５１と、欠陥データ、欠陥分類データおよび
座標変換された不良モード分類データとを用いて欠陥解
析を行う突き合わせ処理手段１２０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハ上の
欠陥データと半導体ウェハ上のチップの電気的不良デー
タの突き合わせを行い両者の一致する位置を特定するこ
とにより、電気的不良となる欠陥（Killer欠陥）を特定
する欠陥解析システムおよびその方法に関し、特に、半
導体素子製造プロセスの歩留まりの向上させる技術に係
わる。
欠陥データと半導体ウェハ上のチップの電気的不良デー
タの突き合わせを行い両者の一致する位置を特定するこ
とにより、電気的不良となる欠陥（Killer欠陥）を特定
する欠陥解析システムおよびその方法に関し、特に、半
導体素子製造プロセスの歩留まりの向上させる技術に係
わる。
【０００２】
【従来の技術】近年の半導体集積回路技術の急激な進歩
に伴い、１枚の半導体ウェハ上には、数百万〜数千万に
も及ぶ半導体チップが搭載されるようになってきてい
る。このような背景から、半導体集積回路中で発生する
欠陥や電気的不良の詳細な解析は、半導体素子製造プロ
セスにおいて大変重要な作業となっており、欠陥解析技
術も急速な進化を遂げつつある。
に伴い、１枚の半導体ウェハ上には、数百万〜数千万に
も及ぶ半導体チップが搭載されるようになってきてい
る。このような背景から、半導体集積回路中で発生する
欠陥や電気的不良の詳細な解析は、半導体素子製造プロ
セスにおいて大変重要な作業となっており、欠陥解析技
術も急速な進化を遂げつつある。
【０００３】欠陥解析の手法には数多くのものが存在す
るが、欠陥検査装置等により測定される、半導体ウェハ
上の異物や欠陥等の存在位置を示す欠陥データと、テス
タ装置等の半導体メモリの電気的テスト装置により測定
される、半導体チップの電気的不良位置を示すＦＢＭ
（Fail BitMap、フェイルビットマップ）データとの突
き合わせをする突き合わせ処理を行い、真に電気的不良
となる半導体ウェハ上の欠陥（Killer欠陥）を特定する
手法が最も一般的なものであり、且つ、強力な手法であ
ることが知られている。
るが、欠陥検査装置等により測定される、半導体ウェハ
上の異物や欠陥等の存在位置を示す欠陥データと、テス
タ装置等の半導体メモリの電気的テスト装置により測定
される、半導体チップの電気的不良位置を示すＦＢＭ
（Fail BitMap、フェイルビットマップ）データとの突
き合わせをする突き合わせ処理を行い、真に電気的不良
となる半導体ウェハ上の欠陥（Killer欠陥）を特定する
手法が最も一般的なものであり、且つ、強力な手法であ
ることが知られている。
【０００４】一般的に、この突き合わせ処理を行う際に
は、欠陥データの座標系とＦＢＭデータの座標系とが同
一となるよう座標変換を行うが、通常は、ＦＢＭデータ
の座標系を欠陥データのそれに合わせこむように、ＦＢ
Ｍデータの不良アドレスをビット毎に座標変換し、その
後、突き合わせ処理を行う。
は、欠陥データの座標系とＦＢＭデータの座標系とが同
一となるよう座標変換を行うが、通常は、ＦＢＭデータ
の座標系を欠陥データのそれに合わせこむように、ＦＢ
Ｍデータの不良アドレスをビット毎に座標変換し、その
後、突き合わせ処理を行う。
【０００５】
【発明が解決しようとする課題】このように、従来の欠
陥解析においては、ＦＢＭデータの座標系を欠陥データ
のそれに合わせこむように、ＦＢＭデータの不良アドレ
スをビット毎に座標変換し、座標変換後、突き合わせ処
理を行うことによってKiller欠陥を特定している。とこ
ろが、このような従来までの欠陥解析装置およびその方
法には、以下に示すような技術的課題がある。
陥解析においては、ＦＢＭデータの座標系を欠陥データ
のそれに合わせこむように、ＦＢＭデータの不良アドレ
スをビット毎に座標変換し、座標変換後、突き合わせ処
理を行うことによってKiller欠陥を特定している。とこ
ろが、このような従来までの欠陥解析装置およびその方
法には、以下に示すような技術的課題がある。
【０００６】すなわち、従来までの欠陥解析装置および
その方法における座標変換では、ＦＢＭデータの不良ア
ドレスをビット毎に欠陥データの座標系に変換するた
め、メモリデバイスの大容量化によりビット数が増加
し、また、発生する不良の数が膨大となりつつある昨今
では、欠陥解析に要する時間が膨大なものとなってきて
いる。
その方法における座標変換では、ＦＢＭデータの不良ア
ドレスをビット毎に欠陥データの座標系に変換するた
め、メモリデバイスの大容量化によりビット数が増加
し、また、発生する不良の数が膨大となりつつある昨今
では、欠陥解析に要する時間が膨大なものとなってきて
いる。
【０００７】また、一般的に、半導体ウェハ上の１つの
欠陥が起因している電気的不良は、その欠陥が存在する
場所だけでなく、その欠陥位置のワード線方向やビット
線方向の不良にも繋がることがあるが、従来の欠陥解析
装置およびその方法では、欠陥データとＦＢＭデータと
を単純に突き合わせているだけなので、その欠陥が電気
的に何の不良を引き起こしているのかを同定することが
できない。
欠陥が起因している電気的不良は、その欠陥が存在する
場所だけでなく、その欠陥位置のワード線方向やビット
線方向の不良にも繋がることがあるが、従来の欠陥解析
装置およびその方法では、欠陥データとＦＢＭデータと
を単純に突き合わせているだけなので、その欠陥が電気
的に何の不良を引き起こしているのかを同定することが
できない。
【０００８】さらに、一般的に、半導体ウェハ上の欠陥
には様々な大きさ、色、形状があるので、その大きさ、
色、形状等で欠陥を分類することにより欠陥分類データ
を作成し、欠陥の統計的な解析を行うことは、その欠陥
の発生原因を理解する上で大変重要な作業なのである
が、従来の欠陥解析装置およびその方法では、この欠陥
分類データと電気的な不良モードとの突き合わせ処理を
行うことができない。
には様々な大きさ、色、形状があるので、その大きさ、
色、形状等で欠陥を分類することにより欠陥分類データ
を作成し、欠陥の統計的な解析を行うことは、その欠陥
の発生原因を理解する上で大変重要な作業なのである
が、従来の欠陥解析装置およびその方法では、この欠陥
分類データと電気的な不良モードとの突き合わせ処理を
行うことができない。
【０００９】さらに又、欠陥によるインラインモニタリ
ングは、欠陥数、欠陥モード単位の欠陥数や欠陥のある
チップの個数等をモニタリングして行うが、Killer欠陥
と認識された欠陥モードの欠陥が全て真に不良であるこ
とはなく、従来の欠陥解析装置およびその方法では、Ki
ller欠陥モードの個数をモニタリングすることができて
も、その中で電気的不良に繋がる欠陥をモニタリングす
ることはできない。
ングは、欠陥数、欠陥モード単位の欠陥数や欠陥のある
チップの個数等をモニタリングして行うが、Killer欠陥
と認識された欠陥モードの欠陥が全て真に不良であるこ
とはなく、従来の欠陥解析装置およびその方法では、Ki
ller欠陥モードの個数をモニタリングすることができて
も、その中で電気的不良に繋がる欠陥をモニタリングす
ることはできない。
【００１０】本発明は、上記技術的問題に鑑みてなされ
たものであり、その目的は、半導体ウェハ上の総合的な
欠陥解析を行い、半導体製造プロセスの歩留まりの向上
を実現する欠陥解析システムを提供することにある。
たものであり、その目的は、半導体ウェハ上の総合的な
欠陥解析を行い、半導体製造プロセスの歩留まりの向上
を実現する欠陥解析システムを提供することにある。
【００１１】また、本発明の他の目的は、半導体ウェハ
上の総合的な欠陥解析を行い、半導体製造プロセスの歩
留まりの向上を実現する欠陥解析方法を提供することに
ある。
上の総合的な欠陥解析を行い、半導体製造プロセスの歩
留まりの向上を実現する欠陥解析方法を提供することに
ある。
【００１２】
【課題を解決するための手段】上記の問題を解決するた
めに、発明者は、 ・ＦＢＭデータを複数のビットの集合である幾つかの不
良モードに分類し、不良モードのデータ単位で座標変換
し、欠陥データとの突き合わせ処理を行う ・欠陥データをその大きさ、色、形状等により分類し、
欠陥分類データを用いてＦＢＭデータとの突き合わせ処
理を行う ことが可能な欠陥解析システムおよびその方法を発案し
た。
めに、発明者は、 ・ＦＢＭデータを複数のビットの集合である幾つかの不
良モードに分類し、不良モードのデータ単位で座標変換
し、欠陥データとの突き合わせ処理を行う ・欠陥データをその大きさ、色、形状等により分類し、
欠陥分類データを用いてＦＢＭデータとの突き合わせ処
理を行う ことが可能な欠陥解析システムおよびその方法を発案し
た。
【００１３】本発明の第１の特徴は、半導体ウェハ上の
欠陥を検出し、欠陥の位置を示す欠陥データを生成する
欠陥検査手段と、欠陥データを参照することにより、欠
陥を大きさ、色、形状等により分類し、欠陥分類データ
を生成する欠陥分類データ生成手段と、半導体ウェハ上
のチップの電気的不良を示すフェイルビットマップデー
タを測定するテスタ手段と、フェイルビットマップデー
タを複数のビットの集合である幾つかのＦＢＭに分類す
ることにより不良モード分類データを作成し、不良モー
ド分類データの座標系を不良モード単位で欠陥データの
座標系に座標変換するフェイルビットマップデータ処理
手段と、欠陥データ、欠陥分類データおよび座標変換さ
れたＦＢＭデータとを用いて欠陥解析を行う突き合わせ
処理手段とを備える欠陥解析システムであることにあ
る。
欠陥を検出し、欠陥の位置を示す欠陥データを生成する
欠陥検査手段と、欠陥データを参照することにより、欠
陥を大きさ、色、形状等により分類し、欠陥分類データ
を生成する欠陥分類データ生成手段と、半導体ウェハ上
のチップの電気的不良を示すフェイルビットマップデー
タを測定するテスタ手段と、フェイルビットマップデー
タを複数のビットの集合である幾つかのＦＢＭに分類す
ることにより不良モード分類データを作成し、不良モー
ド分類データの座標系を不良モード単位で欠陥データの
座標系に座標変換するフェイルビットマップデータ処理
手段と、欠陥データ、欠陥分類データおよび座標変換さ
れたＦＢＭデータとを用いて欠陥解析を行う突き合わせ
処理手段とを備える欠陥解析システムであることにあ
る。
【００１４】これにより、真に電気的不良となるKiller
欠陥分類データと電気的不良モードデータの相関データ
を収集・解析することが可能となり、さらに、相関デー
タを詳細に解析することにより、欠陥の発生要因に対す
る対策を施し、半導体製造プロセスの歩留まりの向上を
実現することができる。
欠陥分類データと電気的不良モードデータの相関データ
を収集・解析することが可能となり、さらに、相関デー
タを詳細に解析することにより、欠陥の発生要因に対す
る対策を施し、半導体製造プロセスの歩留まりの向上を
実現することができる。
【００１５】本発明の第２の特徴は、半導体ウェハ上の
欠陥を検出し、欠陥の位置を示す欠陥データを生成する
欠陥検査ステップと、欠陥データを参照することによ
り、欠陥を大きさ、色、形状等により分類し、欠陥分類
データを生成する欠陥分類データ生成ステップと、半導
体ウェハ上のチップの電気的不良を示すフェイルビット
マップデータを測定するフェイルビットマップデータ測
定ステップと、フェイルビットマップデータを複数のビ
ットの集合である幾つかの不良モードに分類することに
より不良モード分類データを作成する不良モード分類ス
テップと、不良モード分類データの座標系を不良モード
単位で欠陥データの座標系に座標変換する座標変換ステ
ップと、欠陥データ、欠陥分類データおよび座標変換さ
れたＦＢＭ不良モード分類データとを用いて欠陥解析を
行う突き合わせ解析ステップとを備える欠陥解析方法で
あることにある。
欠陥を検出し、欠陥の位置を示す欠陥データを生成する
欠陥検査ステップと、欠陥データを参照することによ
り、欠陥を大きさ、色、形状等により分類し、欠陥分類
データを生成する欠陥分類データ生成ステップと、半導
体ウェハ上のチップの電気的不良を示すフェイルビット
マップデータを測定するフェイルビットマップデータ測
定ステップと、フェイルビットマップデータを複数のビ
ットの集合である幾つかの不良モードに分類することに
より不良モード分類データを作成する不良モード分類ス
テップと、不良モード分類データの座標系を不良モード
単位で欠陥データの座標系に座標変換する座標変換ステ
ップと、欠陥データ、欠陥分類データおよび座標変換さ
れたＦＢＭ不良モード分類データとを用いて欠陥解析を
行う突き合わせ解析ステップとを備える欠陥解析方法で
あることにある。
【００１６】これにより、真に電気的不良となるKiller
欠陥分類データと電気的不良モードデータの相関データ
を収集・解析することが可能となり、さらに、相関デー
タを詳細に解析することにより、欠陥の発生要因に対す
る対策を施し、半導体製造プロセスの歩留まりの向上を
実現することができる。
欠陥分類データと電気的不良モードデータの相関データ
を収集・解析することが可能となり、さらに、相関デー
タを詳細に解析することにより、欠陥の発生要因に対す
る対策を施し、半導体製造プロセスの歩留まりの向上を
実現することができる。
【００１７】ここで、管理者端末、技術者用端末および
電子メール送受信手段を具備し、欠陥分類データが得ら
れた段階で、所定の条件以上の欠陥が半導体ウェハ上に
存在するか否かの異常判定を行い、半導体ウェハが異常
であると判断された場合にはその旨を電子メール送受信
手段を用いて管理者端末と技術者端末に通知するように
しても良い。
電子メール送受信手段を具備し、欠陥分類データが得ら
れた段階で、所定の条件以上の欠陥が半導体ウェハ上に
存在するか否かの異常判定を行い、半導体ウェハが異常
であると判断された場合にはその旨を電子メール送受信
手段を用いて管理者端末と技術者端末に通知するように
しても良い。
【００１８】尚、異常判定は半導体ウェハ上の不良チッ
プ数を用いて行っても良い。
プ数を用いて行っても良い。
【００１９】
【発明の実施の形態】以下、図１乃至図９を用いて、本
発明の実施形態に係わる欠陥解析システムおよびその方
法について詳しく説明する。
発明の実施形態に係わる欠陥解析システムおよびその方
法について詳しく説明する。
【００２０】始めに、本発明の実施形態に係わる欠陥解
析システムの構成について説明する。
析システムの構成について説明する。
【００２１】本発明の実施形態に係わる欠陥解析システ
ム１００は、図１に示すように、解析処理を制御するデ
ータ解析装置１１０、欠陥データおよび欠陥分類データ
とＦＢＭ（Fail BitMap、フェイルビットマップ）不良
モード分類データとの突き合わせ処理を行う突き合わせ
処理装置１２０、欠陥データおよび欠陥分類データを収
集・格納する欠陥データ管理装置１４０、ＦＢＭデータ
およびＦＢＭ不良モード分類データを収集・格納するＦ
ＢＭデータ管理装置１５０から構成され、突き合わせ処
理装置１２０は、欠陥データとＦＢＭ不良モード分類デ
ータとの突き合わせ処理を行う突き合わせ処理サーバ１
２１および突き合わせ処理に係わる各種データを格納す
るデータベース１２２、欠陥データ管理装置１４０は、
半導体ウェハ上の欠陥データを収集する欠陥検査装置１
４３、欠陥データを参照して欠陥を大きさ、色、形状等
により分類し、欠陥分類データを収集する欠陥レビュー
＋ＡＤＣ（Auto Defect Classification）手段１４４、
欠陥データ、欠陥分類データを管理する欠陥データ管理
サーバ１４１、欠陥データ、欠陥分類データを格納する
データベース１４２、ＦＢＭデータ管理装置１５０は、
チップのＦＢＭデータを収集するテスタ装置１５３、Ｆ
ＢＭデータからＦＢＭ不良モード分類データを作成し、
座標変換を行うテストデータ管理サーバ１５１、ＦＢＭ
データおよびＦＢＭ不良モード分類データを格納するデ
ータベース１５２を備える。
ム１００は、図１に示すように、解析処理を制御するデ
ータ解析装置１１０、欠陥データおよび欠陥分類データ
とＦＢＭ（Fail BitMap、フェイルビットマップ）不良
モード分類データとの突き合わせ処理を行う突き合わせ
処理装置１２０、欠陥データおよび欠陥分類データを収
集・格納する欠陥データ管理装置１４０、ＦＢＭデータ
およびＦＢＭ不良モード分類データを収集・格納するＦ
ＢＭデータ管理装置１５０から構成され、突き合わせ処
理装置１２０は、欠陥データとＦＢＭ不良モード分類デ
ータとの突き合わせ処理を行う突き合わせ処理サーバ１
２１および突き合わせ処理に係わる各種データを格納す
るデータベース１２２、欠陥データ管理装置１４０は、
半導体ウェハ上の欠陥データを収集する欠陥検査装置１
４３、欠陥データを参照して欠陥を大きさ、色、形状等
により分類し、欠陥分類データを収集する欠陥レビュー
＋ＡＤＣ（Auto Defect Classification）手段１４４、
欠陥データ、欠陥分類データを管理する欠陥データ管理
サーバ１４１、欠陥データ、欠陥分類データを格納する
データベース１４２、ＦＢＭデータ管理装置１５０は、
チップのＦＢＭデータを収集するテスタ装置１５３、Ｆ
ＢＭデータからＦＢＭ不良モード分類データを作成し、
座標変換を行うテストデータ管理サーバ１５１、ＦＢＭ
データおよびＦＢＭ不良モード分類データを格納するデ
ータベース１５２を備える。
【００２２】次に、図２乃至図７を用いて、本発明の実
施形態に係わる欠陥解析方法を１）欠陥データ処理、
２）ＦＢＭデータ処理、３）突き合わせ処理の３段階に
分けて説明する。
施形態に係わる欠陥解析方法を１）欠陥データ処理、
２）ＦＢＭデータ処理、３）突き合わせ処理の３段階に
分けて説明する。
【００２３】１）欠陥データ処理 本発明の実施形態に係わる欠陥解析方法により欠陥デー
タを解析する際は、図２に示すフローチャート図のよう
に、１−１ （欠陥測定、ステップＳ１０１）始めに、
欠陥検査装置１４３において欠陥データを測定し、１−
２ （欠陥データ送信（Ｉ）、ステップＳ１０２）次
に、欠陥データを欠陥データ管理サーバ１４１に送信
し、１−３ （欠陥データ送信（ＩＩ）、ステップＳ１
０３）次に、欠陥の大きさ、色形状等をレビューするた
めに、欠陥データの座標情報を欠陥レビュー＋ＡＤＣ手
段１４４に送信し、１−４ （欠陥分類処理、ステップ
Ｓ１０４）続いて、欠陥レビュー＋ＡＤＣ手段１４４に
おいて、欠陥を大きさ、色、形状等により分類し、欠陥
分類データを作成し、１−５ （欠陥分類データ送信、
ステップＳ１０５）続いて、欠陥分類データを欠陥デー
タ管理サーバ１４１に送信し、１−６ （データ保存、
ステップＳ１０６）最後に、欠陥データおよび欠陥分類
データをデータベース１４２内に格納することにより、
突き合わせ処理に用いる欠陥データおよび欠陥分類デー
タを作成する。
タを解析する際は、図２に示すフローチャート図のよう
に、１−１ （欠陥測定、ステップＳ１０１）始めに、
欠陥検査装置１４３において欠陥データを測定し、１−
２ （欠陥データ送信（Ｉ）、ステップＳ１０２）次
に、欠陥データを欠陥データ管理サーバ１４１に送信
し、１−３ （欠陥データ送信（ＩＩ）、ステップＳ１
０３）次に、欠陥の大きさ、色形状等をレビューするた
めに、欠陥データの座標情報を欠陥レビュー＋ＡＤＣ手
段１４４に送信し、１−４ （欠陥分類処理、ステップ
Ｓ１０４）続いて、欠陥レビュー＋ＡＤＣ手段１４４に
おいて、欠陥を大きさ、色、形状等により分類し、欠陥
分類データを作成し、１−５ （欠陥分類データ送信、
ステップＳ１０５）続いて、欠陥分類データを欠陥デー
タ管理サーバ１４１に送信し、１−６ （データ保存、
ステップＳ１０６）最後に、欠陥データおよび欠陥分類
データをデータベース１４２内に格納することにより、
突き合わせ処理に用いる欠陥データおよび欠陥分類デー
タを作成する。
【００２４】２）ＦＢＭデータ処理 本発明の実施形態に係わる欠陥解析方法によりＦＢＭデ
ータを解析する際は、図３に示すフローチャート図のよ
うに、２−１ （ＦＢＭデータ測定、ステップＳ２０
１）始めに、テスタ装置１５３において半導体ウェハ上
のチップのＦＢＭデータを測定し、２−２ （ＦＢＭデ
ータ送信、ステップＳ２０２）次に、ＦＢＭデータをテ
ストデータ管理サーバ１５１に送信し、２−３ （不良
モード分類、ステップＳ２０３）次に、ＦＢＭデータを
複数のビットの集合である幾つかの不良モード毎に分類
し、不良モード分類データを作成し、２−４ （データ
保存、ステップＳ２０４）続いて、不良モード分類デー
タをデータベース１５２に格納し、２−５ （座標変換
処理、ステップＳ２０５）不良モード分類データ毎にそ
の座標系を欠陥データの座標系に変換し、２−６ （座
標変換データ送信、ステップＳ２０６）座標変換処理を
１ウェハ分行った後、座標変換した不良モード分類デー
タをデータベース１５２内に格納し、さらに、座標変換
された不良モード分類データを突き合わせ処理サーバ１
２１に送信することにより、突き合わせ処理に用いるＦ
ＢＭ不良モード分類データを作成する。
ータを解析する際は、図３に示すフローチャート図のよ
うに、２−１ （ＦＢＭデータ測定、ステップＳ２０
１）始めに、テスタ装置１５３において半導体ウェハ上
のチップのＦＢＭデータを測定し、２−２ （ＦＢＭデ
ータ送信、ステップＳ２０２）次に、ＦＢＭデータをテ
ストデータ管理サーバ１５１に送信し、２−３ （不良
モード分類、ステップＳ２０３）次に、ＦＢＭデータを
複数のビットの集合である幾つかの不良モード毎に分類
し、不良モード分類データを作成し、２−４ （データ
保存、ステップＳ２０４）続いて、不良モード分類デー
タをデータベース１５２に格納し、２−５ （座標変換
処理、ステップＳ２０５）不良モード分類データ毎にそ
の座標系を欠陥データの座標系に変換し、２−６ （座
標変換データ送信、ステップＳ２０６）座標変換処理を
１ウェハ分行った後、座標変換した不良モード分類デー
タをデータベース１５２内に格納し、さらに、座標変換
された不良モード分類データを突き合わせ処理サーバ１
２１に送信することにより、突き合わせ処理に用いるＦ
ＢＭ不良モード分類データを作成する。
【００２５】ここで、図４を用いて、上記の座標変換処
理について簡単に説明しよう。
理について簡単に説明しよう。
【００２６】本発明の実施形態に係わる座標変換処理
は、まず始めに、ＦＢＭデータを構成するビットのある
部分集合をＦＢＭデータの不良モードとして定義し、そ
の部分集合を矩形の範囲で表現することから始まる。す
なわち、図５（ａ）に示すビット１の集合全体を覆う矩
形の始点Ｐ１と終点Ｐ２のアドレスをある１つの不良モ
ードの範囲とするのである。そして、ＦＢＭ不良モード
データを欠陥データの座標系へ座標変換する際は、欠陥
の座標記述と合わせるように、この矩形領域のアドレス
記述を矩形領域の中心座標（ｘ，ｙ）と大きさ（Ｗ，
Ｄ）で記述する。また、この際、ＦＢＭ座標系の原点Ｂ
と欠陥座標系の原点Ａは、図５（ｂ）に示すように、一
般的に異なるので、互いの原点が一致するように補正を
施す。この処理を半導体ウェハ上の全ての不良モードに
対して行うことにより、ＦＢＭ不良モード分類データの
座標系は欠陥データの座標系に変換される。
は、まず始めに、ＦＢＭデータを構成するビットのある
部分集合をＦＢＭデータの不良モードとして定義し、そ
の部分集合を矩形の範囲で表現することから始まる。す
なわち、図５（ａ）に示すビット１の集合全体を覆う矩
形の始点Ｐ１と終点Ｐ２のアドレスをある１つの不良モ
ードの範囲とするのである。そして、ＦＢＭ不良モード
データを欠陥データの座標系へ座標変換する際は、欠陥
の座標記述と合わせるように、この矩形領域のアドレス
記述を矩形領域の中心座標（ｘ，ｙ）と大きさ（Ｗ，
Ｄ）で記述する。また、この際、ＦＢＭ座標系の原点Ｂ
と欠陥座標系の原点Ａは、図５（ｂ）に示すように、一
般的に異なるので、互いの原点が一致するように補正を
施す。この処理を半導体ウェハ上の全ての不良モードに
対して行うことにより、ＦＢＭ不良モード分類データの
座標系は欠陥データの座標系に変換される。
【００２７】３）突き合わせ処理 本発明の実施形態に係わる欠陥解析方法により突き合わ
せ処理は、図５に示すフローチャート図のように、３−
１ （不良モード分類データ受信、ステップＳ３０１）
始めに、解析を行う１ウェハ分のＦＢＭ不良モード分類
データをテストデータ管理サーバ１５１から受信し、３
−２ （欠陥分類データ検索、ステップＳ３０２）次
に、ＦＢＭ不良モード分類データに相当するウェハの欠
陥分類データをデータベース１４２中から検索し、３−
３ （突き合わせ解析、ステップＳ３０３）続いて、Ｆ
ＢＭ不良モード分類データ、欠陥データおよび欠陥分類
データを用いて、突き合わせ処理を行い欠陥解析を行
い、３−４ （データ保存、ステップＳ３０４）最後
に、欠陥解析結果をデータベース１２２内に格納するこ
とにより、行われる。
せ処理は、図５に示すフローチャート図のように、３−
１ （不良モード分類データ受信、ステップＳ３０１）
始めに、解析を行う１ウェハ分のＦＢＭ不良モード分類
データをテストデータ管理サーバ１５１から受信し、３
−２ （欠陥分類データ検索、ステップＳ３０２）次
に、ＦＢＭ不良モード分類データに相当するウェハの欠
陥分類データをデータベース１４２中から検索し、３−
３ （突き合わせ解析、ステップＳ３０３）続いて、Ｆ
ＢＭ不良モード分類データ、欠陥データおよび欠陥分類
データを用いて、突き合わせ処理を行い欠陥解析を行
い、３−４ （データ保存、ステップＳ３０４）最後
に、欠陥解析結果をデータベース１２２内に格納するこ
とにより、行われる。
【００２８】ここで、図６，７を用いて、上記の突き合
わせ処理について簡単に説明する。
わせ処理について簡単に説明する。
【００２９】本発明の実施形態に係わる突き合わせ処理
は、ビット不良４やライン不良７等のＦＢＭ不良モード
分類の形状や大きさに応じたトレランス領域６，９を設
け、欠陥データおよび欠陥分類データとＦＢＭ不良モー
ド分類データとを突き合わせることにより行い、トレラ
ンス領域６，９に入る欠陥５，８はＦＢＭ不良と関係が
あるものとみなすようにする（ここで、トレランス領域
の大きさはユーザの方で任意に設定することができるも
のとする）。そして、突き合わせ処理の結果を、例えば
図７に示すような、欠陥分類毎にＦＢＭ不良モード分類
データと突き合わせた結果を記載したKiller欠陥詳細テ
ーブルやKiller欠陥詳細テーブルをウェハ単位で集計し
たKiller欠陥ウェハ集計テーブルとしてまとめ、データ
ベース１２２内に格納する。
は、ビット不良４やライン不良７等のＦＢＭ不良モード
分類の形状や大きさに応じたトレランス領域６，９を設
け、欠陥データおよび欠陥分類データとＦＢＭ不良モー
ド分類データとを突き合わせることにより行い、トレラ
ンス領域６，９に入る欠陥５，８はＦＢＭ不良と関係が
あるものとみなすようにする（ここで、トレランス領域
の大きさはユーザの方で任意に設定することができるも
のとする）。そして、突き合わせ処理の結果を、例えば
図７に示すような、欠陥分類毎にＦＢＭ不良モード分類
データと突き合わせた結果を記載したKiller欠陥詳細テ
ーブルやKiller欠陥詳細テーブルをウェハ単位で集計し
たKiller欠陥ウェハ集計テーブルとしてまとめ、データ
ベース１２２内に格納する。
【００３０】このように、本発明の実施形態に係わる欠
陥解析システムおよびその方法によれば、欠陥データお
よび欠陥分類データとＦＢＭ不良モード分類データとの
関係を見ながら欠陥解析を実行することができるので、
真に電気的不良となるKiller欠陥分類と電気的不良モー
ドの相関データを収集・解析することが可能となり、さ
らに、相関データを詳細に解析することにより、欠陥の
発生要因に対して対策を施し、半導体製造プロセスの歩
留まりの向上を実現することができるのである。
陥解析システムおよびその方法によれば、欠陥データお
よび欠陥分類データとＦＢＭ不良モード分類データとの
関係を見ながら欠陥解析を実行することができるので、
真に電気的不良となるKiller欠陥分類と電気的不良モー
ドの相関データを収集・解析することが可能となり、さ
らに、相関データを詳細に解析することにより、欠陥の
発生要因に対して対策を施し、半導体製造プロセスの歩
留まりの向上を実現することができるのである。
【００３１】尚、本発明の実施形態に係わる欠陥解析装
置およびその方法において、各欠陥分類毎にKilling Ra
teを算出し、そのKilling Rateの値に基づいて、各欠陥
分類毎に異常判定や歩留まり予測のための重み付け係数
を設定し（図９（ａ）参照）、重み付け係数を考慮した
欠陥数をモニタリングする等の手段を付与することによ
り、半導体ウェハ上の異常を早期に発見し、歩留まりを
予測することにより不良ウェハを除去するような欠陥解
析装置およびその方法を構築することができる。
置およびその方法において、各欠陥分類毎にKilling Ra
teを算出し、そのKilling Rateの値に基づいて、各欠陥
分類毎に異常判定や歩留まり予測のための重み付け係数
を設定し（図９（ａ）参照）、重み付け係数を考慮した
欠陥数をモニタリングする等の手段を付与することによ
り、半導体ウェハ上の異常を早期に発見し、歩留まりを
予測することにより不良ウェハを除去するような欠陥解
析装置およびその方法を構築することができる。
【００３２】すなわち、本発明の実施形態に係わる欠陥
解析システムの応用例として、例えば図８に示すよう
に、データ解析装置１１０を管理者端末１１１と技術者
用端末１１２とから構成し、さらに、欠陥データ管理サ
ーバ１５１に電子メール送受信手段１４５を具備するよ
うにし、欠陥レビュー＋ＡＤＣ手段１４４から欠陥デー
タ管理サーバ１５１に欠陥分類データが送信された段階
で、所定の条件以上の欠陥が半導体ウェハ上に存在する
か否かの異常判定（モニタリング）を行い、半導体ウェ
ハが異常であると判断された際にはその旨を電子メール
送受信手段１４５を用いて管理者端末１１１と技術者端
末１１２に通知するようにする。
解析システムの応用例として、例えば図８に示すよう
に、データ解析装置１１０を管理者端末１１１と技術者
用端末１１２とから構成し、さらに、欠陥データ管理サ
ーバ１５１に電子メール送受信手段１４５を具備するよ
うにし、欠陥レビュー＋ＡＤＣ手段１４４から欠陥デー
タ管理サーバ１５１に欠陥分類データが送信された段階
で、所定の条件以上の欠陥が半導体ウェハ上に存在する
か否かの異常判定（モニタリング）を行い、半導体ウェ
ハが異常であると判断された際にはその旨を電子メール
送受信手段１４５を用いて管理者端末１１１と技術者端
末１１２に通知するようにする。
【００３３】上記の異常判定の方法としては、いくつか
の方法が考えられるが、ここでは、半導体ウェハ上の欠
陥数により判定する方法および不良チップ数により判定
する方法を例として説明するが、異常判定方法がこの２
つの方法に限られることはない。
の方法が考えられるが、ここでは、半導体ウェハ上の欠
陥数により判定する方法および不良チップ数により判定
する方法を例として説明するが、異常判定方法がこの２
つの方法に限られることはない。
【００３４】始めに、本発明の実施形態に係わる異常判
定方法の一例として、異常判定をウェハの欠陥数で行う
場合について述べる。欠陥数で異常判定を行う場合は、
始めに、例えば図９（ｂ）に示すように、各欠陥分類毎
にウェハが異常であると判定する異常判定欠陥数を設定
する。そして、収集された各欠陥分類の欠陥数に図９
（ａ）で設定したような重み付け係数を掛け、その値が
異常判定欠陥数と設定された値以上である時に、当該ウ
ェハが異常であるとの通告を行う。例えば、図９（ｂ）
に示す異常判定欠陥数を設定した場合において、ウェハ
上で欠陥分類名Ａの欠陥数が１０５０個と測定された際
は、欠陥数１０５０に欠陥分類名Ａの重み付け係数０．
１を掛けることにより、計算値１５０が得られるが、欠
陥分類名Ａの異常判定欠陥数は１００個と設定してある
ので、当該ウェハは異常であると判断され、異常警告が
管理者や技術者に通知されるようになる。
定方法の一例として、異常判定をウェハの欠陥数で行う
場合について述べる。欠陥数で異常判定を行う場合は、
始めに、例えば図９（ｂ）に示すように、各欠陥分類毎
にウェハが異常であると判定する異常判定欠陥数を設定
する。そして、収集された各欠陥分類の欠陥数に図９
（ａ）で設定したような重み付け係数を掛け、その値が
異常判定欠陥数と設定された値以上である時に、当該ウ
ェハが異常であるとの通告を行う。例えば、図９（ｂ）
に示す異常判定欠陥数を設定した場合において、ウェハ
上で欠陥分類名Ａの欠陥数が１０５０個と測定された際
は、欠陥数１０５０に欠陥分類名Ａの重み付け係数０．
１を掛けることにより、計算値１５０が得られるが、欠
陥分類名Ａの異常判定欠陥数は１００個と設定してある
ので、当該ウェハは異常であると判断され、異常警告が
管理者や技術者に通知されるようになる。
【００３５】本発明の実施形態に係わる異常判定方法の
他の例として、異常判定を不良チップ数で行う場合につ
いて述べる。不良チップ数で異常判定を行う場合は、あ
るチップが欠陥数により不良になるか否かを判定し、ウ
ェハの基準歩留まりを事前に設定することにより行う。
すなわち、始めに、図９（ｃ）に示すように、欠陥分類
毎の１チップ当たりの異常判定欠陥数を事前に設定す
る。この時、あるチップで欠陥分類名Ａの欠陥数が１２
個であったとすると、欠陥数１２個に欠陥分類名Ａの重
み付け係数０．１を掛け、計算値１．２を得る。この計
算値１．２は欠陥分類名Ａの異常判定欠陥数１よりも大
きいので、このチップは不良になる可能性があると判断
する（尚、同様の処理は他の欠陥分類についても行うこ
ととし、欠陥分類のどれか１つにおいてでも異常判定が
なされた場合には、そのチップを異常チップと判定する
ものとする）。そして、このチップの異常判定処理を、
ウェハ上の全てのチップに対して行い、１ウェハ中の不
良チップ数を抽出することにより、ウェハの歩留まりを
予測する。この際、歩留まりの値にも異常判定基準を設
けることにより、ある歩留まり以下となると警告を発す
るような欠陥解析装置およびその方法を構築することも
できる。
他の例として、異常判定を不良チップ数で行う場合につ
いて述べる。不良チップ数で異常判定を行う場合は、あ
るチップが欠陥数により不良になるか否かを判定し、ウ
ェハの基準歩留まりを事前に設定することにより行う。
すなわち、始めに、図９（ｃ）に示すように、欠陥分類
毎の１チップ当たりの異常判定欠陥数を事前に設定す
る。この時、あるチップで欠陥分類名Ａの欠陥数が１２
個であったとすると、欠陥数１２個に欠陥分類名Ａの重
み付け係数０．１を掛け、計算値１．２を得る。この計
算値１．２は欠陥分類名Ａの異常判定欠陥数１よりも大
きいので、このチップは不良になる可能性があると判断
する（尚、同様の処理は他の欠陥分類についても行うこ
ととし、欠陥分類のどれか１つにおいてでも異常判定が
なされた場合には、そのチップを異常チップと判定する
ものとする）。そして、このチップの異常判定処理を、
ウェハ上の全てのチップに対して行い、１ウェハ中の不
良チップ数を抽出することにより、ウェハの歩留まりを
予測する。この際、歩留まりの値にも異常判定基準を設
けることにより、ある歩留まり以下となると警告を発す
るような欠陥解析装置およびその方法を構築することも
できる。
【００３６】このように、本発明はここでは記載してい
ない様々な実施の形態を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。
ない様々な実施の形態を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。
【００３７】
【発明の効果】以上述べてきたように、本発明の欠陥解
析システムによれば、欠陥データおよび欠陥分類データ
とＦＢＭ不良モード分類データとの関係を見ながら欠陥
解析を実行することができるので、真に電気的不良とな
るKiller欠陥分類と電気的不良モードの相関データを収
集・解析することが可能となり、さらに、相関データを
詳細に解析することにより、欠陥の発生要因に対する対
策を施し、半導体製造プロセスの歩留まりの向上を実現
することができるのである。
析システムによれば、欠陥データおよび欠陥分類データ
とＦＢＭ不良モード分類データとの関係を見ながら欠陥
解析を実行することができるので、真に電気的不良とな
るKiller欠陥分類と電気的不良モードの相関データを収
集・解析することが可能となり、さらに、相関データを
詳細に解析することにより、欠陥の発生要因に対する対
策を施し、半導体製造プロセスの歩留まりの向上を実現
することができるのである。
【００３８】また、本発明の欠陥解析方法によれば、欠
陥データおよび欠陥分類データとＦＢＭ不良モード分類
データとの関係を見ながら欠陥解析を実行することがで
きるので、真に電気的不良となるKiller欠陥分類と電気
的不良モードの相関データを収集・解析することが可能
となり、さらに、相関データを詳細に解析することによ
り、欠陥の発生要因に対する対策を施し、半導体製造プ
ロセスの歩留まりの向上を実現することができるのであ
る。
陥データおよび欠陥分類データとＦＢＭ不良モード分類
データとの関係を見ながら欠陥解析を実行することがで
きるので、真に電気的不良となるKiller欠陥分類と電気
的不良モードの相関データを収集・解析することが可能
となり、さらに、相関データを詳細に解析することによ
り、欠陥の発生要因に対する対策を施し、半導体製造プ
ロセスの歩留まりの向上を実現することができるのであ
る。
【図１】本発明の実施形態に係わる欠陥解析システムの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の実施形態に係わる欠陥解析方法を示す
フローチャート図である。
フローチャート図である。
【図３】本発明の実施形態に係わる欠陥解析方法を示す
フローチャート図である。
フローチャート図である。
【図４】本発明の実施形態に係わる座標変換方法を示す
模式図である。
模式図である。
【図５】本発明の実施形態に係わる欠陥解析方法を示す
フローチャート図である。
フローチャート図である。
【図６】本発明の実施形態に係わる突き合わせ処理を説
明するための模式図である。
明するための模式図である。
【図７】本発明の実施形態に係わる突き合わせ処理結果
の一例を示す図である。
の一例を示す図である。
【図８】本発明の実施形態に係わる欠陥解析システムの
応用例を示すブロック図である。
応用例を示すブロック図である。
【図９】本発明の実施形態に係わる異常判定方法の一例
を説明するための図である。
を説明するための図である。
１ ビット ２ チップ領域 ３ ＦＢＭ領域 ４ ビット不良 ５、８ 欠陥 ６、９ トレランス ７ ライン不良 １００ 欠陥解析システム １１０ データ解析装置 １１１ 管理者用端末 １１２ 技術者用端末 １２０ 突き合わせ処理装置 １２１ 突き合わせ処理サーバ １２２、１３１、１４２、１５２ データベース １３０ 半導体ＣＩＭシステム １４０ 欠陥データ管理装置 １４１ 欠陥データ管理サーバ １４３ 欠陥検査装置 １４４ 欠陥レビュー＋ＡＤＣ手段 １４５ 電子メール送受信手段 １５０ ＦＢＭデータ管理装置 １５１ テストデータ管理サーバ １５３ テスタ装置 Ａ 欠陥座標系の原点 Ｂ ＦＢＭ座標系の原点
Claims (2)
- 【請求項１】 半導体ウェハ上の欠陥を検出し、当該欠
陥の位置を示す欠陥データを生成する欠陥検査手段と、 前記欠陥データを参照することにより、欠陥を大きさ、
色、形状等により分類し、欠陥分類データを生成する欠
陥分類データ生成手段と、 前記半導体ウェハ上のチップの電気的不良を示すフェイ
ルビットマップデータを測定するテスタ手段と、 前記フェイルビットマップデータを複数のビットの集合
である幾つかの不良モードに分類することにより不良モ
ード分類データを作成し、不良モード分類データの座標
系を不良モード単位で前記欠陥データの座標系に座標変
換するフェイルビットマップデータ処理手段と、 前記欠陥データ、前記欠陥分類データおよび座標変換さ
れた前記不良モード分類データとを用いて欠陥解析を行
う突き合わせ処理手段とを備えることを特徴とする欠陥
解析システム。 - 【請求項２】 半導体ウェハ上の欠陥を検出し、当該欠
陥の位置を示す欠陥データを生成する欠陥検査ステップ
と、 前記欠陥データを参照することにより、欠陥を大きさ、
色、形状等により分類し、欠陥分類データを生成する欠
陥分類データ生成ステップと、 前記半導体ウェハ上のチップの電気的不良を示すフェイ
ルビットマップデータを測定するフェイルビットマップ
データ測定ステップと、 前記フェイルビットマップデータを複数のビットの集合
である幾つかの不良モードに分類することにより不良モ
ード分類データを作成する不良モード分類ステップと、 前記不良モード分類データの座標系を前記不良モード単
位で前記欠陥データの座標系に座標変換する座標変換ス
テップと、 前記欠陥データ、前記欠陥分類データおよび座標変換さ
れた前記不良モード分類データとを用いて欠陥解析を行
う突き合わせ解析ステップとを備えることを特徴とする
欠陥解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07090999A JP3556509B2 (ja) | 1999-03-16 | 1999-03-16 | 欠陥解析システムおよびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07090999A JP3556509B2 (ja) | 1999-03-16 | 1999-03-16 | 欠陥解析システムおよびその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269276A true JP2000269276A (ja) | 2000-09-29 |
| JP3556509B2 JP3556509B2 (ja) | 2004-08-18 |
Family
ID=13445125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07090999A Expired - Fee Related JP3556509B2 (ja) | 1999-03-16 | 1999-03-16 | 欠陥解析システムおよびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556509B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429883B1 (ko) * | 2001-12-20 | 2004-05-03 | 삼성전자주식회사 | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 |
| KR100515865B1 (ko) * | 2001-03-29 | 2005-09-21 | 가부시끼가이샤 도시바 | 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 |
| JP2006284522A (ja) * | 2005-04-05 | 2006-10-19 | Tokyo Seimitsu Co Ltd | 歩留予測装置、不良率予測装置、外観検査装置、歩留予測方法、及び不良率予測方法 |
| CN1324515C (zh) * | 2002-03-21 | 2007-07-04 | 应用材料有限公司 | 处理工具优化***和方法 |
| CN100388453C (zh) * | 2005-04-18 | 2008-05-14 | 力晶半导体股份有限公司 | 半导体缺陷侦测方法与*** |
| CN100423223C (zh) * | 2005-08-10 | 2008-10-01 | 三星电子株式会社 | 检测半导体晶片上局部失效的测试方法 |
| JP2013524167A (ja) * | 2010-03-26 | 2013-06-17 | ザ・ボーイング・カンパニー | 透明部材内の光学的欠陥の検出 |
| JP2015509196A (ja) * | 2012-01-18 | 2015-03-26 | ケーエルエー−テンカー コーポレイション | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
| CN110717898A (zh) * | 2019-09-25 | 2020-01-21 | 上海众壹云计算科技有限公司 | 一种运用ai和大数据管理的半导体制造缺陷自动管理方法 |
| JP2020135203A (ja) * | 2019-02-15 | 2020-08-31 | 株式会社東芝 | 検査システム、検査方法および検査画像解析方法 |
| CN111912967A (zh) * | 2020-08-13 | 2020-11-10 | 蚌埠中光电科技有限公司 | 一种大尺寸玻璃基板的归类与标识方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101251737B1 (ko) * | 2011-04-08 | 2013-04-05 | 삼성전기주식회사 | 기판 검사 방법 |
-
1999
- 1999-03-16 JP JP07090999A patent/JP3556509B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515865B1 (ko) * | 2001-03-29 | 2005-09-21 | 가부시끼가이샤 도시바 | 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 |
| US7222026B2 (en) | 2001-03-29 | 2007-05-22 | Kabushiki Kaisha Toshiba | Equipment for and method of detecting faults in semiconductor integrated circuits |
| KR100429883B1 (ko) * | 2001-12-20 | 2004-05-03 | 삼성전자주식회사 | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 |
| CN1324515C (zh) * | 2002-03-21 | 2007-07-04 | 应用材料有限公司 | 处理工具优化***和方法 |
| JP2006284522A (ja) * | 2005-04-05 | 2006-10-19 | Tokyo Seimitsu Co Ltd | 歩留予測装置、不良率予測装置、外観検査装置、歩留予測方法、及び不良率予測方法 |
| CN100388453C (zh) * | 2005-04-18 | 2008-05-14 | 力晶半导体股份有限公司 | 半导体缺陷侦测方法与*** |
| CN100423223C (zh) * | 2005-08-10 | 2008-10-01 | 三星电子株式会社 | 检测半导体晶片上局部失效的测试方法 |
| JP2013524167A (ja) * | 2010-03-26 | 2013-06-17 | ザ・ボーイング・カンパニー | 透明部材内の光学的欠陥の検出 |
| JP2015509196A (ja) * | 2012-01-18 | 2015-03-26 | ケーエルエー−テンカー コーポレイション | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
| JP2017216466A (ja) * | 2012-01-18 | 2017-12-07 | ケーエルエー−テンカー コーポレイション | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
| US10014229B2 (en) | 2012-01-18 | 2018-07-03 | Kla-Tencor Corp. | Generating a wafer inspection process using bit failures and virtual inspection |
| JP2020135203A (ja) * | 2019-02-15 | 2020-08-31 | 株式会社東芝 | 検査システム、検査方法および検査画像解析方法 |
| JP7210315B2 (ja) | 2019-02-15 | 2023-01-23 | 株式会社東芝 | 検査システムおよび検査方法 |
| CN110717898A (zh) * | 2019-09-25 | 2020-01-21 | 上海众壹云计算科技有限公司 | 一种运用ai和大数据管理的半导体制造缺陷自动管理方法 |
| CN111912967A (zh) * | 2020-08-13 | 2020-11-10 | 蚌埠中光电科技有限公司 | 一种大尺寸玻璃基板的归类与标识方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3556509B2 (ja) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8788237B2 (en) | Methods and apparatus for hybrid outlier detection | |
| US6341241B1 (en) | Defect analysis method and process control method | |
| US8606536B2 (en) | Methods and apparatus for hybrid outlier detection | |
| WO2000014790A1 (fr) | Systeme d'inspection et procede de production d'un dispositif electronique l'utilisant | |
| JP3556509B2 (ja) | 欠陥解析システムおよびその方法 | |
| JP5907649B2 (ja) | データ解析のための方法および装置 | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| JPH113244A (ja) | 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体 | |
| US7279923B2 (en) | LSI inspection method and defect inspection data analysis apparatus | |
| JPH10214866A (ja) | 不良解析方法および装置 | |
| JP3950608B2 (ja) | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 | |
| US20230081224A1 (en) | Method and system for evaluating test data, wafer test system, and storage medium | |
| CN115879697A (zh) | 一种工业互联网的数据处理方法、***、设备及存储介质 | |
| KR20050030346A (ko) | 결함 유형 분류 방법 및 시스템 | |
| JP2000077495A (ja) | 検査システム及びそれを用いた電子デバイスの製造方法 | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| US20090137068A1 (en) | Method and Computer Program Product for Wafer Manufacturing Process Abnormalities Detection | |
| CN113625149B (zh) | 异常芯片检测方法与异常芯片检测*** | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JPH09232388A (ja) | 半導体装置の不良解析方法 | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| CN112988792B (zh) | 一种晶圆良率问题数据库的搜索方法和装置 | |
| KR100583528B1 (ko) | 결함 정보 통합 관리 시스템 및 방법 | |
| JP2003028930A (ja) | 検査解析装置及び方法並びに検査解析実行手順プログラムを記録した記録媒体 | |
| JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |