CH650114A5 - Integrierte schaltung in dynamischer mos-logik mit getrennter anordnung kombinatorischer und sequentieller logischer elemente. - Google Patents

Description

Die Erfindung betrifft eine integrierte Schaltung in dynamischer MOS-Technologie mit kombinatorisch und sequentiell arbeitenden logischen Elementen sowie mit einem Takteingang für Taktsignale mit zumindest drei aufeinanderfolgenden Phasen je Taktimpulszyklus. Sogenannte verhältnisfreie dynamische Dreiphasen- und Vierphasenlogik in MOS-Technologie bilden vorteilhafte Technologien für integrierte Schaltungen. Vierphasenlogik ist im Buch «MOS-integrated circuits» vom «Engineering taff of American microsystems», Inc. New York 1972, S. 273-288, beschrieben. Abgesehen von Erwägungen hinsichtlich der Geschwindigkeit der Schaltung sind die Transistorabmessungen nicht sehr kritisch. Dies vereinfacht den elektrischen Entwurf derartiger Schaltungen, was im Zusammenhang mit den immer wachsenden Elementenmengen, die auf einer einzigen Schaltung ihren Platz finden müssen, sehr wichtig ist. Die nicht sehr kritischen Abmessungen der Transistoren sorgen dafür, dass die Wirkung einer derartigen Schaltung von Parameterschwankungen beim Herstellungsverfahren kaum beeinflusst wird, wodurch bei der Herstellung eine verhältnismässig hohe Ausbeute erhalten wird. Kombinatorisch arbeitende logische Elemente sind die, bei denen zeitlich betrachtet keine Trennung zwischen Eingangs- und Ausgangssignalen besteht. Eine Änderung eines Eingangssignals zu einem bestimmten Zeitpunkt kann am Ausgang möglicherweise eine Signaländerung hervorrufen, jedoch unabhängig vom Zeitpunkt, zu dem die erstgenannte Änderung auftritt. Beispiele kombinatorisch arbeitender logischer Elemente sind logische Gatter, Umkehrstufen und Signalverstärker. Bei sequentiell arbeitenden logischen Elementen besteht tatsächlich die erwähnte Trennung, so dass eine Signaländerung an einem Eingang nur dann weitergeleitet werden kann (gegebenenfalls von der Art der Signaländerung abhängig), wenn diese Signaländerung vor einem bestimmten Zeitpunkt eintrifft. Tritt die Änderung später auf, bleibt das Ausgangssignal jedenfalls vorläufig ungeändert; es kann sich beispielsweise um eine Taktimpulsperiode später ändern, so dass die Zeit gleichsam quantisiert worden ist. Ein üblicher Typ eines sequentiell arbeitenden logischen Elements arbeitet als einfache Merkschaltung und wird mit Daten-Flip-Flop (DFF) bezeichnet. In der dynamischen MOS-Technologie wird eine Information durch die Ladung

2

5

10

15

20

25

30

35

40

45

50

55

60

65

auf einer Verdrahtungskapazität wiedergegeben, die auch mit «Knotenpunkt» bezeichnet wird. Ein weiterer Vorteil der erwähnten Technologie ist daher die niedrige erforderliche Leistung, weil hierdurch nur die datentragenden Kapazitäten geladen bzw. entladen zu werden brauchen. Andererseits ist durch Weglecken der Ladung der Informationswert nur für einen beschränkten Zeitraum gültig. Im allgemeinen ist dies nicht nachteilig. Es sei darauf hingewiesen, dass in der dynamischen MOS-Logik der sequentielle Charakter eines logischen Elements insbesondere durch seine Taktimpulssteuerung gegeben wird. Wenn ein logisches Element durch einige aufeinanderfolgende Phasen des Taktimpulses so gesteuert wird, dass eine Trennung zwischen Eingangssignalen und Ausgangssignalen besteht, ist es sequentiell, sonst kombinatorisch arbeitend in der folgenden Beschreibung.

Ein Nachteil entsteht dadurch, dass die erwähnte Technologie für Übersprechen zwischen sich kreuzenden logischen Signalleitungen empfindlich ist. Für Entwurfsysteme mit einer Diskriminationsspannung nahe 0 Volt ist dies insbesondere für den logischen Pegel «0» gefährlich, weil nur ein geringer Zwischenraum zwischen Nennspannung und Diskriminationsspannung vorhanden ist. Es ist möglich, die Störung durch Vergrösserung der Knotenpunktkapazität der gestörten Signalleitung mit Hilfe einer grösseren Oberfläche in der Schaltung unschädlich zu machen. In gewissen Fällen ist dafür kein Platz im Normalbaustein verfügbar, in dem die betreffende logische Funktion verwirklicht ist. In diesem Fall muss der Entwurf geändert werden, beispielsweise durch die Realisierung einer gleichen Funktion in einem grösseren Baustein. Oft muss dabei der ganze Entwurf der integrierten Schaltung geändert werden, was hohe Kosten mit sich bringt. Es ist sogar möglich, dass in der geänderten Schaltung das gleiche Problem wieder an einer anderen Stelle auftritt, so dass der Vorgang wiederholt werden muss.

Es ist die Aufgabe der Erfindung, in der eingangs genannten Technologie eine integrierte Schaltung zu schaffen, in der durch die gegenseitige Isolierung kombinatorisch arbeitender logischer Elemente durch zwischengeschaltete sequentiell arbeitende logische Elemente das Übersprechen zwischen sich kreuzenden Signalleitungen zum grössten Teil unschädlich wird, weil nur unter der Steuerung bestimmter Taktimpulsphasen logische Funktionen gebildet werden.

Die Aufgabe wird erfindungsgemäss dadurch gelöst, dass die integrierte Schaltung eine Folge sequentiell arbeitender logischer Elemente mit jeweils einer Reihenfolge aus einem Aufnahmegatter, dessen einer Dateneingang einen Eingang des sequentiell arbeitenden logischen Elements bildet, zumindest einem Ausgangsgatter, dessen einer Datenausgang einen Ausgang des sequentiell arbeitenden logischen Elements bildet, und einem zwischen dem Aufnahmegatter und dem zumindest einen Ausgangsgatter geschalteten Weiterleitungsgatter, dass die Reihenfolge des Aufnahmegatters, Weiterlei-tungsgatters und Ausgangsgatters in dieser Reihenfolge jeweils von den entsprechenden Signalen der ersten und folgender der Phasen jedes Taktimpulszyklus durchlässig gesteuert werden, wobei alle Aufnahmegatter untereinander und alle Weiterleitungsgatter untereinander vom gleichen Typ und alle Ausgangsgatter einer Folge sequentiell arbeitender logischer Elemente untereinander aus zumindest entsprechenden Typen, aber zwischen Aufnahmegattern, Weiterlei-tungsgattern und Ausgangsgattern aus verschiedenen Typen bestehen, dass eine Menge kombinatorisch arbeitender logischer Elemente vorgesehen ist, die jeweils einen Teil der Aufnahmegatter bildet, um die in der Menge gebildeten kombina-torisch-logischen Signale der Folge sequentiell arbeitender logischer Elemente zuzuführen, und dass die Dateneingänge der Menge kombinatorisch arbeitender logischer Elemente mit Ausgängen der Folge sequentiell arbeitender logischer

650 114

Elemente verbunden sind. In einem sequentiellen logischen Element werden also zumindest drei aufeinanderfolgende Taktimpulsphasen benötigt, um die erwähnte Trennung zu erreichen. Für die Bildung kombinatorisch logischer Funktionen werden so viele Phasen nicht benötigt, und grundsätzlich wird also nicht eine optimale Verarbeitungsgeschwindigkeit je Taktimpulszyklus erreicht, welches jedoch in hohem Masse dadurch ausgeglichen wird, dass die verringerte Störanfälligkeit eine höhere Taktimpulsfrequenz ermöglicht. Bei drei Phasen je Taktimpulszyklus gibt es drei Gatterarten, bei vier Phasen gibt es vier Gatterarten. Im letzten Fall kann beispielsweise das Aufnahmegatter vom Typ I, das Weiterleitungsgatter vom Typ II und die Ausgangsgatter vom Typ III oder IV oder sogar eine Mischung aus den Gattern des Typs III und Gattern des Typs IV sein. Die kombinatorischen logischen Elemente werden zusammen mit dem Aufnahmegatter aktiviert. Durch die systematische Trennung zwischen kombinatorisch und sequentiell arbeitenden logischen Elementen treten nur bestimmte Kombinationen sich kreuzender Leitungen auf, insbesondere im obigen Beispiel nur diejenigen, die Teile eines Gatters vom Typ I sind (in den sequentiell arbeitenden logischen Elementen gibt es weitere Kreuzungen, aber die sequentiell arbeitenden logischen Elemente werden als Normalbaustein entworfen, so dass dabei im Innern keine Störungen durch eine entsprechende Bemessung auftritt). Es stellt sich dabei heraus, dass die restlichen Kreuzungen von solchem Typ sind, dass die logische « 1 » etwas näher zum Diskriminationspegel kommen kann (aber dabei ist der Unterschied zwischen der Nennspannung und dem Diskriminationspegel genügend gross), und dass sich zum andern die logische «0» gerade weiter vom Diskriminierungspegel entfernt, wie weiter unten näher erläutert wird. Die Gesamtlänge eines Taktimpulszyklus kann kürzer gewählt werden,

wodurch eine hohe Verarbeitungsgeschwindigkeit verwirklicht werden kann.

Es ist vorteilhaft, wenn die Schaltung dazu eingerichtet ist, von einem Taktimpuls mit vier Phasen je Taktimpulszyklus gesteuert zu werden. Vierphasenlogik wird häufig benutzt. Nach der bekannten Technik wird zweimal je Taktimpulszyklus eine Anzahl kombinatorischer logischer Funktionen gebildet. Nach der erfindungsgemässen Technik erfolgt dies nur einmal je Taktimpulszyklus, aber dieser Nachteil wird durch die erhöhte Taktimpulsfrequenz weitgehend ausgeglichen.

Es ist vorteilhaft, wenn die sequentiell arbeitenden logischen Elemente der Folge in einer einzigen geschlossenen Reihe angeordnet sind und die Verbindungen mit der Menge an der jeweils gleichen Seite dieser Reihe liegen. So können die sequentiell arbeitenden logischen Elemente eines oder einige Elemente einer Bibliothek bilden. Derartige Bibliotheken sind beim Entwerfen grosser integrierter Schaltungen mit Hilfe eines Rechners (CAD) üblich geworden, wobei die Verwendung einer solchen Reihe das Entwerfen erleichtert.

Es ist vorteilhaft, wenn die sequentiell arbeitenden logischen Elemente der Reihe als einfache Merkschaltung geschaltet sind (DFF) und dass sie miteinander dadurch verbunden sind, dass ein Datenausgang einer vorangehenden, sequentiell arbeitenden logischen Schaltung der Reihe mit einem Dateneingang einer auffolgenden, sequentiell arbeitenden logischen Schaltung der Folge mit Hilfe eines zusätzlichen Eingangsabzweigs des Aufnahmegatters verbunden ist, und ein Steuereingang dieses zusätzlichen Eingangsabzweigs durch ein an den sequentiell arbeitenden logischen Elementen der Folge auftretendes gemeinsames Steuersignal diesen zusätzlichen Eingangsabzweig unter Ausschliessung weiterer Dateneingänge der sequentiell arbeitenden logischen Folge durchlässig macht, und dass diese Folge an einem Ende über den zusätzlichen Eingangsabzweig eine Zuleitung zum Erhal3

5

10

15

20

25

30

35

40

45

50

55

60

65

650 114

4

ten eines Prüfmusters aufweist. Die Prüfung grösserer logischer Schaltungen bildet ein Problem, weil die Erzeugung einer bestimmten Anfangsbedingung für die sequentiell arbeitenden logischen Elemente sowie für ein ausgedehntes Netz kombinatorischer logischer Elemente Schwierigkeiten aufweist: man möchte vorzugsweise die Prüfung mit einer geringen Anzahl ausgewählter Prüfmuster ausführen. Aber durch die erwähnte zusätzliche Möglichkeit können die sequentiell arbeitenden logischen Elemente seriell aufgeladen bzw. entladen werden, ohne dass viele zusätzliche Datenverbindungen für diese Elemente mit der Aussenwelt erforderlich sind. Die eigentliche Prüfung erfolgt dadurch, dass die erwähnte serielle Verbindung abgeschaltet wird. Hinsichtlich ausgedehnter Netze kombinatorisch arbeitender logischer Elemente erfolgt gleichsam eine Unterteilung in kleinere Netze, die mit Hilfe von Merkelementen verbunden werden.

Es ist vorteilhaft, wenn die Folge am anderen Ende eine Ableitung zum Abgeben eines seriellen Prüfergebnisses aufweist. Dies erleichtert die Verwertung des Prüfergebnisses.

Es ist vorteilhaft, wenn zumindest eines der sequentiell arbeitenden logischen Elemente mit zwei Ausgangsgattern versehen ist, deren jeweils einer Datenausgang nach entsprechenden Dateneingängen der Menge kombinatorisch arbeitender logischer Elemente führt, und dass das Weiterleitungsgatter des betreffenden sequentiell arbeitenden logischen Elements mit Hilfe eines invertierenden bzw. eines nicht invertierenden Ausgangs mit den Ausgangsgattern verbunden ist, um zwei zueinander inverse Informationen zusammen der Menge kombinatorisch arbeitender logischer Elemente zuzuführen. Es zeigt sich einerseits, dass sich eine nur geringe Komplizierung der sequentiell arbeitenden logischen Elemente ergibt. Zum andern ist an den Stellen, an denen es oft notwendig ist, bestimmte Informationen sowohl normal als auch invertiert zu verwenden, keine zusätzliche Inversion mehr notwendig und wird die Schaltung als Ganzes einfacher. Im allgemeinen können auch alle sequentiell arbeitenden logischen Elemente so aufgebaut sein, dass alle nur ein Signal abgeben. Dies kann sowohl dem nicht invertierten Wert des Eingangssignals als auch dem invertierten Wert desselben entsprechen.

Es ist vorteilhaft, wenn der Datenknotenpunkt des Eingangsgatters in der ersten Taktimpulsphase vorgeladen und in der zweiten abgetastet wird und dass die Datenausgänge der sequentiell arbeitenden logischen Elemente mit der jeweiligen Steuerelektrode eines entsprechenden, nicht linearen MOS-Kondensators verbunden sind, dessen andere Elektrode mit einem Steueranschluss verbunden ist, um in der ersten und zweiten Phase des Taktimpulszyklus aktiviert zu werden und dieses aktivierte Signal mit Hilfe des hohen Wertes der Kapazität weiterzuleiten bzw. mit Hilfe des niedrigen Werts der Kapazität zu sperren. Es zeigt sich, dass der von Null abweichende logische Pegel dadurch besser geeignet wird, um das nachgeschaltete sequentiell arbeitende logische Element anzusteuern, wobei sich ändernde Signalpegel in den kombinatorisch arbeitenden logischen Elemente nur wenig stören.

Kurzgefasst bietet die Erfindung folgende Vorteile. Der «Null»-Pegel in der kombinatorischen Logik ist immun für Störungen durch andere Leitungen. Der «Eins»-Pegel kann durch ein richtiges Bemessen der Schaltung ebenfalls genügend immun für diese Störungen gemacht werden. Dadurch ist es nicht länger nötig, beim Entwerfen der kombinatorischen Logik (sie unterscheidet sich von Schaltung zu Schaltung) diese Störungen zu berücksichtigen. Im Innern des sequentiell arbeitenden logischen Elements stellt diese Störung nach wie vor ein Problem dar, aber die Lösung braucht in diesem Normalbaustein nur einmal angegeben zu werden. Weiter sind im sequentiell arbeitenden logischen Element der Eingang und Ausgang durch ausreichend grossen Phasenunterschied in der Ansteuerung voneinander getrennt. Dadurch kann die Taktimpulsfrequenz ansteigen, beispielsweise auf 10 MHz. Der Eingang ist schnell bzw. es lässt sich Logik komplexer Art anwenden, weil im Gatter vom Typ 1 am Eingang nur ein Knotenpunkt mit einer verhältnismässig geringen und festen Kapazität entladen zu werden braucht. Das sequentiell arbeitende logische Element kann ein Normalbaustein sein, der für das Entwerfen mit Rechnerhilfe (CAD) geeignet ist. Schliesslich ist auch die Prüfung einer komplizierten Schaltung vereinfacht.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es zeigen Fig. 1 eine integrierte Schaltung im Blockschaltbild, Fig. 2 ein Taktimpulsdiagramm,

Fig. 3 ein sequentiell arbeitendes logisches Element, Fig. 4 eine Funktionstabelle,

Fig. 5 ein zweites, sequentiell arbeitendes logisches Element,

Fig. 6 einige Spannungskurven,

Fig. 7 eine Ergänzung zur Schaltung nach Fig. 1, Fig. 8 eine dritte, sequentiell arbeitende logische Schaltung,

Fig. 9 ein Taktimpulsdiagramm zu dieser Schaltung, Fig. 10 einen zweidimensionalen Entwurf (Layout) eines Elements nach Fig. 5.

In Fig. 1 ist innerhalb der gestrichelten Linie 1 ein Teil eines Blockschaltbilds einer integrierten Schaltung nach der Erfindung dargestellt. Die Schaltung ist aus Transistoren vom Typ n-MOS-Anreicherungstyp aufgebaut, die durch ein ausreichend positives Steuersignal an ihrer Steuerelektrode leitend werden. Im Beispiel werden Taktimpulse mit + 12 V und 0 V als Binärpegel benutzt, aber + 5 V ist auch eine ausreichende Steuerspannung, wenn auch dabei die Geschwindigkeit absinkt. Die Elemente 2,3 und 4 sind sequentiell arbeitende logische Elemente und die Elemente 14... 24 bilden zusammen kombinatorische logische Funktionen. Die Elemente 5 ... 10 bilden Umkehrstufen, wobei die damit verbundenen Taktimpulsleitungen nicht näher angegeben sind. Das Beispiel eignet sich für ein Taktimpulssystem mit vier Phasen, das in Fig. 2 dargestellt ist. Die Eingangsleitungen 11 und 12 sind mit Ausgängen weiterer sequentiell arbeitender logischer Elemente nach 2 ... 4 verbunden, die der Einfachheit halber nicht angegeben sind. Die Leitung 29 kann ein Eingangssignal für die Schaltung, die Leitung 28 ein Steuersignal und die Leitung 29A ein Ausgangssignal führen. Letztgenannte Signale können entweder mit weiteren Teilen der integrierten Schaltung oder über Verbindungsflächen (bonding pads) mit der Aussenwelt in Verbindung stehen. Die Art des Steuersignals wird näher erläutert. Auf der Leitung 13 ist das Taktsignal 30 nach Fig. 2 vorhanden. Auf der Leitung 11 befindet sich das logische Signal A2 und auf der Leitung 12 das logische Signal B2. Die Elemente 14... 24 bilden Transistoren, wobei die horizontal dargestellte Verbindung an die jeweilige Steuerelektrode angeschlossen ist und die vertikal dargestellte Linie die Stromdurchgangsverbindung darstellen. Die Transistoren selbst sind mit einer schrägen Linie angegeben. Das Element 2 erhält das Signal 12 und sorgt dafür, dass die gleiche Information um eine Taktimpulsperiode später an seinem Ausgang verfügbar ist, sowohl normal (Q2) als auch invertiert (Q2), wobei der Strich einen invertierten Wert bedeutet. So ist 12 = A2 (Q2 + B • Q0).

Hierin bedeutet ein Punkt eine logische UND-Funktion und ein Pluszeichen eine logische ODER-Funktion. Ähnlich gilt:

Il = A2-Q2 + Q1 (Q2 + Q0) 10 = Q2QT

5

10

15

20

25

30

35

40

45

50

55

60

65

5

650 114

Auf den Ausgangsleitungen 25,26 und 27 erscheinen die Signale QO, Q1 bzw. Q2. Grundsätzlich kann die Schaltung acht Stellungen haben, die durch die Kombinationen der drei Signale 12, II, 10 bestimmt sind, wobei die Signale an den Eingängen 11 und 12 den Durchgang durch diese Stellungen bestimmen. Die Ausgangssignale QO, QO, Ql, Q2 an den Leitungen 29A, 25,26 bzw. 27 können hier nicht weiter dargestellten kombinatorischen und/oder sequentiell arbeitenden logischen Elementen oder einer oder mehreren Verbindungsflächen (bonding pads) der integrierten Schaltung nach aussen zugeführt werden. Die dargestellten, sequentiell arbeitenden logischen Elemente sind stets an der Unterseite mit den kombinatorisch arbeitenden logischen Elementen verbunden. In einer grossen und komplizierten Schaltung kann man eine zweite Reihe sequentiell arbeitender logischer Elemente verwenden, bei denen alle Verbindungen an die Oberseite führen; ein Streifen kombinatorisch arbeitender logischer Elemente wird dabei zweiseitig durch eine Reihe sequentiell arbeitender logischer Elemente begrenzt. Letztere können selbst wieder in einer Doppelreihe rücklings gegeneinander angeordnet sein. In manchen Fällen kann es auch vorteilhaft sein, dass ein sequentiell arbeitendes logisches Element einen Eingang beispielsweise an einer Seite und einen Ausgang an der gegenüberliegenden Seite hat. Die Signale an den Eingängen 11 und 12 können von weiteren sequentiell arbeitenden logischen Elementen abgeleitet sein, die nicht dargestellt sind.

Die kombinatorisch logischen Funktionen in Elementen 14... 24 in Fig. 1 sind nur als Beispiel gemeint, es gibt allerhand andere Möglichkeiten. Häufig sind bei jeder anderen Schaltung, d.h. also bei einer mit einer anderen Aufgabe,

auch diese Konfigurationen kombinatorisch arbeitender logischer Schaltungen völlig anders. Im Block 2 (der entsprechend den Blöcken 3 und 4 aufgebaut ist, bilden die Elemente 5 ... 10 jeweils als Gatter arbeitende Umkehrstufen. Die Umkehrstufe 5 ist vom Typ 1, die Umkehrstufe 7 vom Typ 2, die Umkehrstufen 6 und 8 vom Typ 3, die Umkehrstufen 9 und 10 sind vom Typ 4. Diese verschiedenen Typen werden näher erläutert. An sich sind sie auch in Fig. 5 ... 27 (S. 286) des zuvor herangezogenen Buchs (wenn auch mit Steuersignalen anderer Polarität) dargestellt.

In diesem Zusammenhang ist in Fig. 2 ein Taktimpulszyklus mit vier Phasen dargestellt, der in der Anordnung nach Fig. 1 verwendbar ist. Die Kurven 30 ... 33 stellen vier auf getrennten Leitungen zugeführte Taktimpulssignale dar. In der ersten Phase (34) sind die Kurven 30 und 31 hoch. Dieses Signal hat einen Wert beispielsweise von +12 V. Der andere Pegel hat einen Wert von etwa 0 Volt. Bei der Verwendung von n-MOS-Transistoren liegt dabei der Diskriminierungsoder Schwellenpegel bei etwa 1 bis +2 Volt. In der zweiten Taktimpulsphase (35) wird die Kurve 30 gleich am Anfang wieder niedrig, während die Kurve 31 erst am Ende dieser Phase wieder niedrig wird. Am Anfang der nächsten Phase (36) gehen die Kurven 32 und 33 hoch, dies geschieht erst kurze Zeit, nachdem die Kurve 31 niedrig geworden ist. Am Anfang der letzten Phase (37) wird die Kurve 32 niedrig, während die Kurve 33 erst am Ende dieser Phase niedrig wird. Sodann fängt der Zyklus erneut an. Auch nach dem Niedrigwerden der Kurve 33 gibt es ein kurzes Intervall, bevor die Kurven 30 und 31 wieder hoch werden können. Hinsichtlich des Taktimpulszyklus kann sowohl die Phase 34 als auch die Phase 36 als «erste» gesehen werden. Die Kurven 30 ... 33 werden als die Taktimpulssignale 01... 04 bezeichnet.

Unter der Steuerung des Taktimpulses 01 wird in der ersten Phase der Eingangsknotenpunkt (also seine Verdrahtungskapazität) auf ein hohes Potential vorgeladen. Dies gilt für alle sequentiell arbeitenden Elemente 2,3 und 4. Abhängig von den Steuersignalen an den MOS-Transistoren 14 ... 24 sind sie leitend oder gesperrt. Die Leitung 13 erhält ebenfalls das Signal des Taktimpulses 01, so dass es in der ersten Phase (34) keine leitende Verbindung zwischen einem hohen und einem niedrigen Potential gibt, der Zweck davon ist die Verhinderung von möglicher Verlustleistung. In der zweiten Taktimpulsphase ist die Leitung 13 niedrig, und dabei wird (werden) der betreffende Knotenpunkt (die Knotenpunkte) durch eine Serienschaltung aus einem vom Taktimpulssignal 02 gesteuerten Transistor und den kombinatorisch arbeitenden logischen Elementen 14... 24 abgetastet. Wenn diese letzten eine leitende Verbindung zur Leitung 13 bilden, wird der betreffende Knotenpunkt nach dieser Leitung auf logisch 0 entladen, sonst bleibt dieser Knotenpunkt auf einem hohen Potential. Ein derartiger Knotenpunkt hat dabei in der dritten und vierten Phase (36,37) eine gültige Information. Unter der Steuerung der aufeinanderfolgenden Phasen dieses Taktimpulszyklus wird die gebildete Information in den sequentiell arbeitenden logischen Elementen 2,3 und 4 jeweils zu ihren Ausgängen weitergeleitet. In den folgenden ersten Phasen eines Taktimpulszyklus wiederholt sich die Bildung der kombinatorischen logischen Funktionen. Das Erzeugen der vier Phasen eines Taktimpulszyklus erfolgt auf herkömmliche Weise und wird der Kürze halber nicht näher erläutert. Die eigentlichen Taktimpulsanschlüsse sind in späteren Figuren dargestellt.

In diesem Zusammenhang ist in Fig. 3 ein detaillierteres Schema eines sequentiell arbeitenden logischen Elements (20) als Teile 2,3 und 4 in Fig. 1 dargestellt.

Die Schaltung enthält Eingänge für Taktimpulsesignale 38,39,40,41,42,49, 52,121, Eingänge für Datensignale 64 und 122, Ausgänge für Datensignale 62 und 63, n-MOS-Tran-sistoren 44... 48, 50, 51, 53 ... 61, 65, 123 und 124 und Kondensatorelemente 66 und 125A. Weiter ist der Block 43, in gestrichelten Linien angegeben, eine kombinatorisch arbeitende logische Schaltung gemäss der Beschreibung an Hand der Fig. 1. Diese Figur erzeugt ein Datensignal am Eingang 64 der sequentiell arbeitenden logischen Schaltung und gegebenenfalls an weiteren, nicht dargestellten derartiger sequentiell arbeitender logischer Schaltungen. Die Ausgänge 62 und 63 können auf nicht dargestellte Weise mit Dateneingängen sequentiell arbeitender und kombinatorisch arbeitender logischer Schaltungen verbunden sein. Die Schaltung im Block 43 kann letzteres oder andere Datensignale an nicht dargestellten Dateneingängen desselben erhalten. Weiter ist in Klammern angegeben, welche Signalformen nach Fig. 2 die verschiedenen Taktimpulseingänge erhalten. Die Serienschaltung aus den Transistoren 44 und 47 stellt das Aufnahmegatter 5 nach Fig. 1 dar, das eine invertierende Wirkung hat. Die Serienschaltung aus den Transistoren 45,46 und 50 stellt das Gatter 7 (ebenfalls invertierend) nach Fig. 1 dar. Die Serienschaltung aus den Transistoren 48,65 und 51 stellt das invertierende Gatter 6 nach Fig. 1 dar. Die Serienschaltung aus den Transistoren 55, 54 und 53 stellt das invertierende Gatter

8 nach Fig. 1 dar. Die Serienschaltung aus den Transistoren 56, 57 und 60 stellt das invertierende Gatter 9 nach Fig. 1 dar. Die Serienschaltung aus den Transistoren 58, 59 und 61 stellt das invertierende Gatter 10 nach Fig. 1 dar. So hat die Anordnung nach Fig. 1 ein Aufnahmegatter 5, zwei Ausgangsgatter

9 und 10 in Parallelschaltung und zwei Schaltungen mit dem Gatter 6 bzw. den Gattern 7 und 8, die zusammen die Funktion eines Weiterleitungsgatters erfüllen. In bestimmten Fällen braucht nur eine der Reihen 6 + 9,7 + 8+10 vorhanden sein.

In diesem Zusammenhang zeigt Fig. 4 ein Schaltbild hinsichtlich der funktionellen Zustände der Zustände der dynamischen Gatter vom Typ 1 (Element 5 in Fig. 1), vom Typ 2 (Element 7 in Fig. 1), vom Typ 3 (Element 6 und 8 in Fig. 1) bzw. vom Typ 4 (Elemente 9 und 10 in Fig. 1), die mit ihren Typennummern in der linken Spalte verzeichnet sind. Es sei

5

10

15

20

25

30

35

40

45

50

55

60

65

650 114

6

bemerkt, dass die Bezeichnung der Typen in der Literaturstelle anders ist. Die obere Zeile der Fig. 4 stellt die entsprechenden Phasen eines Taktimpulszyklus nach der Darstellung in Fig. 2 dar. Einstweilen wird angenommen, dass der Anschluss 121 ununterbrochen ein niedriges Potential führt und dass damit der Transistor 123 dauernd gesperrt ist. In der Phase 34 sind die Transistoren 44 und 47 leitend. Der Knotenpunkt 125 (d.h. die Verdrahtungskapazität dieses Punkts in der Schaltung) ist dabei in der Vorladungsphase (préchargé) bis zum Potential der Leitung 38 minus eine Schwellenspannung. Je nach den erhaltenen Signalen bildet die Schaltung 43 jetzt eine leitende Verbindung zwischen den Leitungen 64 und 126. Die Leitung 42 ist jetzt ebenfalls hoch, weil sonst eine leitende Verbindung zwischen der Leitung 38 und der Leitung 42 mit möglicherweise unerwünschter Verlustleistung entstehen könnte. Diese Situation ist in Fig. 4 mit «pr» bezeichnet. In der Phase 35 nimmt die Leitung 38 wieder ein niedriges Potential an, und der Transistor 44 sperrt also. Der Transistor 47 bleibt jedoch durchlässig, und auch die Leitung 42 kommt wieder auf ein niedriges Potential. Je nach der logischen Funktion im Block 43 und den darin erhaltenen Eingangssignalen entsteht ein leitender Zustand zwischen den Leitungen 64 und 126. Für den Knotenpunkt 125 und somit für das Gatter 1 als Ganzes tritt dabei die «Abtast»- oder «Sample»-Situation ein. Wenn im Block 43 eine leitende Verbindung aufgebaut ist, entlädt sich der Knotenpunkt 125 auf ein niedriges Potential, wenn dagegen zwischen den Leitungen 64 und 126 die Verbindung gesperrt ist, führt der Knotenpunkt 125 nach wie vor ein hohes Potential. Am Ende der Phase 35 wird der Transistor 47 dadurch gesperrt, dass das Potential am Anschluss 40 wiederum niedrig wird. In den nächsten zwei Phasen des Taktimpulszyklus schwebt der Knotenpunkt 125, und die Information wird durch die Ladung in der Verdrahtungskapazität dieses Knotenpunkts gebildet. Die Information ist dabei «gültig» was in Fig. 4 mit der Buchstabenkombination «val» bezeichnet ist.

In der Phase 34 ist der Transistor 45 ebenfalls durchlässig. Der Transistor 50 ist dabei jedoch gesperrt, weil die Steuerelektrode vom Signal der Kurve 32 erregt wird. Der Verbindungspunkt zwischen den Transistoren 45 und 46 wird dabei jedenfalls auf ein hohes Potential aufgeladen. In der Phase 35 bleibt dieser Zustand aufrechterhalten, weil dabei beide Transistoren 45 und 50 gesperrt sind. Die Phasen 34 und 35 sind für dieses Gatter vom Typ 2 daher zusammen in Fig. 4 als «Vorladungs»-Situation angegeben.

Das Element 66 ist eine Kapazität, die auf gleiche Weise wie die Transistoren der Schaltung gebildet ist. Wenn deren Steuerelektrode (Anschluss 40) zumindest um eine Schwellenspannung höher als die andere Elektrode ist, bildet sich ein Kanal und bekommt die Kapazität einen hohen Wert. Dieses Element entspricht dem Element 85 in Fig. 5 und wird näher erläutert.

In der Phase 36 ist der Transistor 45 gesperrt und leitet der Transistor 50. Wenn der Verbindungspunkt zwischen den Transistoren 44 und 47 ein niedriges Potential («0») führt, bleibt der Transistor 46 gesperrt, und der Verbindungspunkt zwischen den Transistoren 45 und 46 führt nach wie vor ein hohes Potential («1 »). Wenn der Verbindungspunkt zwischen den Transistoren 44 und 47 die Information «1» führt, wird der Transistor 46 durchlässig, und der Verbindungspunkt zwischen den Transistoren 45 und 46 wird logisch «0». Dies ist also die Abtastphase. In der Phase 37 wird der Transistor 50 unabhängig vom Zustand des Transistors 46 gesperrt, und damit ist die Gültigkeits-Phase verwirklicht. Die Transistoren 45,46 und 50 bilden somit ein invertierendes Gatter in der gleichen Weise wie die Serienschaltung aus den Transistoren 44 und 47 in bezug auf das Ausgangssignal des Blocks 43.

In der Phase 36 sind die Transistoren 51, 53, 54 und 65

durchlässig, und die Verbindungspunkte zwischen den Transistorpaaren 51/65 und 53/54 werden bei hohem Potential geladen (Vorladungsphase). In der Phase 37 sind die Transistoren 51 und 53 gesperrt und die Transistoren 54 und 65 durchlässig. Die Spannungszustände an den Verbindungspunkten zwischen den Transistorpaaren 44/47 bzw. 45/46 bestimmen jetzt, ob die Transistoren 48 bzw. 55 durchlässig werden. Werden sie tatsächlich durchlässig, werden in dieser Abfragephase die betreffenden Knotenpunkte wiederum niedrig, sonst führen sie ein hohes Potential. Dies ist also die Abtastphase. In den nächsten Phasen 34,35 (des nächsten Taktimpulszyklus) sind die Transistoren 51,53,54 und 65 gesperrt und ist die Ausgangsinformation gültig. Auch die Gatter vom Typ 3 arbeiten also als Umkehrstufen.

Die Gatter vom Typ 4 (Transistoren 56/57/60 bzw. 58/59/61) sind gemäss dem bereits beschriebenen Gatter vom Typ 2 aufgebaut, werden aber in der anderen Phase des Taktimpulszyklus gesteuert, während die Ausgangsanschlüsse 62 und 63 mit den Information führenden Knotenpunkten dieser Gatter verbunden sind. So wird eine sehr gute Isolierung zwischen dem Eingang und dem Ausgang der sequentiell arbeitenden logischen Schaltung erhalten. Die Leitung 64 führt somit das Eingangssignal I, der Anschluss 62 das invertierte Ausgangssignal Q, der Anschluss 63 das nicht invertierte Ausgangssignal Q. Letztgenannte zwei Signale stehen in der gleichen Taktimpulsphase (35) zur Verfügung.

Das Eingangsgatter (mit Hilfe des Transistors 44 in der Phase 34 vorgeladen) besitzt noch einen zusätzlichen Abzweig mit dem Transistor 123 und der Kapazität 125A. Sie entsprechen funktionell den Elementen 47 bzw. 66, haben jedoch in der integrierten Schaltung kleinere Abmessungen, weil sie nicht mit einem kombinatorischen Netz verbunden sind, das gegebenenfalls grosse Abmessungen haben kann. Weiter enthält dieser Abzweig den Transistor 124, der so auf der Leitung 42 ein Taktsignal nach der Kurve 30 in Fig. 2 erhält. Der Anschluss 122 erhält ein Dateneingangssignal und entpricht der Leitung 29 in Fig. 1. Dieser Anschluss 122 wird so dazu verwendet, die Ausgangsinformation Q des vorangehenden sequentiell arbeitenden logischen Elements in der Reihe entsprechend Fig. 1 für die Signale Q2 (von 2 nach 3), Q1 (von 3 nach 4) und Q0 (auf der Leitung 29a) zu empfangen. Die Anschlüsse 121 und 40 in Fig. 3 können damit abwechselnd erregt werden. Wenn der Anschluss 40 erregt wird, empfängt das sequentiell arbeitende logische Element das im Block 43 (also in der kombinatorisch arbeitenden logischen Schaltung) gebildete Datensignal und die beabsichtigte logische Funktion wird erfüllt. Wenn dagegen der Anschluss 121 erregt wird, sind die sequentiell arbeitenden logischen Elemente in Serie geschaltet, um als Schieberegister ein Prüfmuster (auf der Leitung 29 in Fig. 1) zu empfangen oder auch das Ergebnis der Bearbeitung eines Prüfmusters auf der Leitung 29A auszugeben. Die Verwertung des Prüfergebnisses gehört nicht zum Wesen der Erfindung und wird daher nicht weiter beschrieben. Die Doppelsteuerung des Eingangsgatters 5 in Fig. 1 wird durch die Leitung 28 in Fig. 1 symbolisiert, diese Steuerung it für die Moduln 3 und 4 der Einfachheit halber nicht dargestellt.

In Fig. 5 ist ein detailliertes Schema eines zweiten sequentiell arbeitenden, logischen Elements dargestellt, das ebenfalls unter der Steuerung eines Taktimpulszyklus mit vier Phasen nach Fig. 2 arbeitet. Die Schaltung enthält Eingänge für Datensignale 97 und 98, Eingänge für Taktsignale 70 ... 78, Ausgänge für Datensignale 79 und 80, Transitoren 83 ... 93 und zwei Streukapazitäten 94 und 95, die durch die Verdrahtung verursacht werden. Weiter gibt es eine kombinatorisch arbeitende Schaltung, die durch den in gestrichelten Linien dargestellten Block 96 angegeben wird. Für diese Zusammenarbeit zwischen kombinatorisch arbeitenden und

5

10

15

20

25

30

35

40

45

50

55

60

65

7

650114

sequentiell arbeitenden logischen Elementen gilt dasselbe wie hinsichtlich der Bemerkungen an Hand der Fig. 3. In Fig. 6 sind in diesem Zusammenhang einige Signalkurven dargestellt.

Unter Arbeitsbedingungen führt der Anschluss 73 ununterbrochen ein niedriges Potential und der Transistor 81 (entsprechend dem Transistor 123 in Fig. 3) ist ununterbrochen gesperrt. In der Phase 34 des Taktimpulszyklus sind die Transistoren 83 und 84 leitend und der Knotenpunkt 84A wird vorgeladen, wobei im Block 96 möglicherweise eine leitende Verbindung zum Anschluss 75 entsteht. Letzterer erhält das Signal 30 zur Vermeidung von Verlustleistung. Die Elemente 85 (siehe das Element 66 in Fig. 3) und 86 bilden nichtlineare Kapazitäten, wenn die Steuerelektrode um eine Schwellenspannung höher als die andere Elektrode ist, ist die Kapazität gross, sonst vernachlässigbar klein. In der Phase 35 ist der Transistor 84 gesperrt und erfolgt die Abfragephase für das Gatter vom Typ 1 (Knotenpunkt 84A) über das Netz 96. In den Phasen 36 und 37 ist die Information des Knotenpunkts 84A gültig. Die Transistoren 88 und 89 sind nicht unbedingt notwendig und werden einstweilen vernachlässigt. In der Phase 36 ist der Transistor 87 leitend, wodurch ein Weiterlei-tungsgatter realisiert wird. Auch sind in der Phase 36 die Transistoren 91 und 92 durchlässig, bis der Knotenpunkt des Anschlusses 80 bei hohem Potential vorgeladen wird. In der Phase 37 bleibt der Transistor 87 durchlässig. Wenn das durchgelassene Potential hoch ist, bleibt der Transistor 90 durchlässig, und der Verbindungspunkt zwischen den Transistoren 90 und 91 (Abfragephase) wird wiederum niedrig. Wenn das vom Transistor 87 durchgelassene Potential gleich 0 ist, wird der Transistor 90 gesperrt, und der Verbindungspunkt der Transistoren 90 und 91 behält den logischen Wert «1» bei. So bilden die Transistoren 90 und 91 ein invertierendes Ausgangsgatter: Die Ausgangsinformation ist am Anschluss 80 verfügbar.

In den Phasen 36 und 37 ist der Transistor 92 durchlässig, und der Knotenpunkt des Anschlusses 79 nimmt ein hohes Potential an. In der nächsten Phase 34 sperrt der Transistor 92, und der Anschluss 77 nimmt das Potential 0 an. Dabei wird der logische Wert am Anschluss 79 der invertierte des logischen Werts am Anschluss 80.

In Fig. 6 ist der Spannungsverlauf am Verbindungspunkt zwischen den Transistoren 83 und 84 (Knotenpunkt 84A) für verschiedene Fälle dargestellt. Die Kurve 100 stellt den Fall dar, wenn die Information 0 an diesem Verbindungspunkt erzeugt werden muss, und die Kurve 101 bezieht sich auf die Information 1. In horizontaler Richtung ist in der Figur die Zeit und in vertikaler Richtung die Spannung aufgetragen. Die untere Gerade entspricht einer Spannung von 0 Volt (logisch «0»), dem logischen Pegel « 1 » entspricht eine Spannung von ungefähr 10 V (12 V minus eine Schwellenspannung). Die horizontale gestrichelte Linie stellt den Diskrimi-nationspegel dar, der in diesem Beispiel bei + Vi Volt gewählt ist. Links von der ersten vertikalen und gestrichelten Linie ist die Vorladungsphase und das Potential des betreffenden Punkts hat etwa + 10 Volt erreicht, insbesondere etwa um eine Schwellenspannung niedriger als das Potential der Taktimpulse, das etwa +12 Volt beträgt. Wenn die Information 0 gespeichert werden muss und die Elemente 85 und 86 nicht vorhanden sind, werden die Kurven 100 und 100A durchlaufen und haben zusammen einen mehr oder weniger exponen-tiellen Verlauf. Die Phase 36 kann nicht gestartet werden, bevor die Kurve 100A die Diskriminationslinie ( + Vi Volt) passiert hat. Wenn nunmehr der Anschluss 74 ein niedriges Potential annimmt, also (siehe Fig. 2) kurz vor dem Ende der Phase 35, ist in diesem Augenblick die Kapazität des Elements 85 noch verhältnismässig hoch, und das Steuersignal wird also zum Knotenpunkt 84A gut weitergeleitet (Abschnitt

102 der Kurve). Es kann leicht ein Spannungspegel erreicht werden, der etwa einen Schwellenwert (etwa 1 Volt) negativ ist. Am Anfang der Phase 36 ist dabei die Kapazität des Elements 86 verhältnismässig niedrig und das Signal der Leitung 70 (Signal 33a) bewirkt nur einen geringen Spannungsanstieg. Die Spannung kann etwa Null erreichen oder auch wenige Zehntel Volt positiv werden. Wenn die Information am Knotenpunkt 84A logisch « 1 » werden muss, ist also im Block 96 keine leitende Verbindung vorhanden. Beim Beginn der Phase 35 tritt ein beschränkter Spannungsabfall durch kapazitives Übersprechen unter dem Einfluss des Signals 30 auf. Das Element 85 hat jetzt einen sogenannten Kanal mit einem verhältnismässig hohen Widerstand, so dass die Kapazität jedenfalls nur einen relativ geringen Einfluss hat. Der Spannungsabfall durch die negative Flanke im Signal 31 am Ende der Phase 35 ist deshalb gering. Das Element 86 hat jetzt jedoch eine grosse Kapazität. Am Anfang der Phase 36 bewirkt daher das Signal 33 auf der Leitung 70 mittels kapazitiven Übersprechens einen verhältnismässig grossen Spannungsanstieg am Knotenpunkt 84A, wie bei 103 angegeben ist. So vergrössern die Elemente 85 und 86 den Bereich zwischen den zwei Signalpegeln.

Die Transistoren 88 und 89 dienen zum Entladen des Knotenpunkts 87A in der Phase 35 mit Hilfe des leitenden Transistors 89: Wenn der Knotenpunkt 87A ein Potential führt, das höher als etwa eine Schwellenspannung liegt, wird auch der Transistor 88 leitend, und dieser Knotenpunkt wird in der Phase 35 «vorentladen». In der Phase 36 ist der Transistor 89 wiederum gesperrt. So wird gegebenenfalls der Nachteil von Ladungsresten am Knotenpunkt 87A beseitigt. Eine etwas bessere Verwirklichung wird gefunden, wenn die Steuerelektrode des Transistors 88 nicht mit dem Knotenpunkt 87A, sondern mit dem Anschluss 79 verbunden wird. Im herangezogenen Fall ist die Lösung im Zusammenhang mit zusätzlich benötigter Substratfläche nicht gewählt. Die Toleranz in der Taktimpulsamplitude wird durch Elemente 88 und 89 von etwa 0,3 auf 0,5 Volt vergrössert. Die Figur stellt weiterhin die Kapazitäten 94 und 95 dar, die die Leitungskapazitäten der ausgehenden Signalverbindungen symbolisieren und als Belastung für die Ausgangsgatter arbeiten. Auch die Schaltung nach Fig. 5 hat damit ein Aufnahmegatter (Element 83 und 84), ein Weiterleitungsgatter (Element 87) und Ausgangsgatter, die zueinander inverse Informationen abgeben (Elemente 91/90 und 92/93).

Weiter enthält die Schaltung nach Fig. 5 ein Steuerelement 122 mit einem Eingang 125 für die Taktimpulse nach der Kurve 31 in Fig. 2. Je nach der Stellung des Wählschalters 123A werden diese Taktimpulse dem Anschluss 73 oder dem Anschluss 74 zugeführt. Der Anschluss 74 steuert den Transistor 83 zum Aufnehmen der im Block 96 gebildeten kombinatorischen logischen Funktionen (siehe weiter Fig. 1 und 3). Der Anschluss 73 steuert den Transistor 81 zum Durchlassen des Signals des Anschlusses 98 und des Transistors 82. Der Anschluss 98 ist wieder mit dem Ausgangssignal eines früheren sequentiell arbeitenden logischen Elements der betreffenden Reihe verbunden (wenn nicht das betreffende Element eben das erste dieser Reihe ist: dabei kann dieser Anschluss mit einer Kontaktfläche für Datenzuführung von aussen her verbunden sein). Der Wählschalter 123 A kann auf an sich bekannte Weise von einem Signal am Anschluss 124 gesteuert sein, der wieder von aussen her gespeist wird. Auch jetzt können die sequentiell arbeitenden logischen Elemente wie ein Schieberegister zum Empfangen eines binären Prüfmusters verbunden sein. Das Element 122 kann für eine Vielzahl sequentiell arbeitender logischer Elemente gemeinsam benutzt werden.

In Fig. 7 ist eine Ergänzung zur Schaltung nach Fig. 1,3 und 5 dargestellt. Es sind nur zwei sequentiell arbeitende

5

10

15

20

25

30

35

40

45

50

55

60

65

650 114

logische Elemente mit den Bezeichnungen 110 und 111 und von den kombinatorisch arbeitenden logischen Elementen ist nur der Transistor 116 angegeben. Der Modul 110 erhält das Signal I aus einer nicht dargestellten Signalquelle auf der Leitung 112 und erzeugt die Ausgangssignale Q und Q auf den Leitungen 114 bzw. 113. Die Leitung 120 erhält den Taktimpuls 01. In diesem Beispiel kreuzt die Leitung 114 die Signalleitungen 115, die an sich beliebige logische Signale führen können, so dass durch die Verdrahtungskapazitäten zwischen den Leitungen 114 und 115 auf der Leitung 114 ein Störsignal auftreten kann. Wie bereits erwähnt wurde, wird in der vierten Taktimpulsphase (37 in Fig. 2) die Leitung 114 und somit der Knotenpunkt 117 auf eine hohe Spannung vorgeladen und in der folgenden Phase (34 in Fig. 2) mit Hilfe hier der Kürze halber nicht dargestellter Transistoren abgetastet. In der nächsten Taktimpulsphase (35 in Fig. 2) ist die Information des Knotenpunkts 117 gültig.

Beim einen gewählten logischen Aufbau sind die kombinatorisch arbeitenden logischen Elemente Teile eines «verteilten» (distributed) Gatters vom Typ 1 (Element 5 in Fig. 1), wodurch viele Kombinationen sich kreuzender (und also störender) Leitungen nicht mehr auftreten. Es bleiben jetzt die folgenden, gegebenenfalls gefährlichen Kreuzungen übrig:

al : Kreuzungen der Leitung 114 mit Leitungen, die die Ausgangssignale (Q, Q) anderer sequentiell arbeitender logischer Elemente der Folge führen.

a2: gleiches für die sequentiell arbeitenden logischen Elemente anderer Folgen, die mit gleichen Taktimpulsmustern betrieben werden.

b: Eingangsleitungen (OD-Bahnen, siehe Fig. 10), die in der Taktimpulsphase 34 in Abhängigkeit vom logischen Zustand der kombinatorisch arbeitenden logischen Elemente (Transistoren 14... 24 in Fig. 1) vollständig oder teilweise auf ein hohes Potential vorgeladen werden.

1 : Wenn an einem Ausgang das Signal Q (oder Q) den Wert «1» hat, kann es dadurch gestört werden, dass am Ende der Phase 37 viele andere Ausgänge (Gatter vom Typ 4 in Fig. 1 und 3) wieder ein niedriges Potential annehmen (Übergang von 1 nach 0). Dabei wird der logische Pegel herabgesetzt und es ist also eine Störung vom Typ al, a2.

2. In diesem Fall ist eine Störung vom Typ b ohne Einfluss, weil diese Leitungen durch die noch immer vorliegende logische Situation nach der Vorladung in der Phase 34 durch eine Abtastentladung in der Phase 35 wieder ein niedriges Potential annehmen und die ursprüngliche Störung mit entgegengesetztem Vorzeichen ausgeglichen wird. _

3. Wenn andererseits das Signal Q (oder Q) den Wert 0 hat (und also am Ende der Phase 34 ein niedriges Potential führt), ist die Störung vom Typ al, a2 unwichtig: in der Phase 34 sind die Gatter vom Typ 4 mittels leitender Transistoren mit Erde verbunden.

4. In diesem Fall hat die Störung vom Typ b folgenden Einfluss. Beim Beginn der Phase 34 wird am gestörten Knotenpunkt ein positives Störsignal erzeugt; dieser wird jedoch dadurch kurzgeschlossen, dass der betreffende Knotenpunkt mit Hilfe eines leitenden Transistors mit Erde verbunden ist. Am Ende der Phase 34 wird die gleiche Störung mit entgegengesetzten Vorzeichen abermals empfangen (und dabei nicht kurzgeschlossen), so dass die Spannung am gestörten Knotenpunkt herabgesetzt wird. Dieser letzte Effekt vergrössert sogar den Zwischenraum zwischen « 1 » und «0» auf vorteilhafte Weise.

Es zeigt sich, dass nur im obigen Fall unter « 1 » eine Gefahr vorliegt. Daher ist der nicht lineare MOS-Kondensa-tor mit vergrösserter Oberfläche 118 hinzugesetzt. Der Kondensator wird in der Phase 36 vorgeladen (Fig. 4). Der Anschluss 119 erhält den Taktimpuls 02 (Signal 31 in Fig. 2). Wenn in der Taktimpulsphase 37 das Potential am Knotenpunkt 117 niedrig ist, ist die Kapazität des Elements 118 gering, so dass sie vernachlässigt werden kann. Ist jedoch das Potential am Knotenpunkt 117 hoch, erhält dieser Knotenpunkt ein mit Hilfe der Kapazität 118 übertragenes Signal auf der vorderen Taktimpulsflanke (Phase 34): auf diese Weise wird der Signalzwischenraum am Knotenpunkt 117 zwischen logisch «0» und logisch « 1 » leicht aufrechterhalten. Insbesondere wenn die Ladung (proportional der Fläche) in der Kapazität 118 grösser als die Ladung in den verschiedenen Kapazitäten durch die Verdrahtung ist, ist dem Effekt der Störung abgeholfen. Obiges gilt insbesondere für die Fig. 1 und 3.

Auch in der Schaltung nach Fig. 5 kann das Element 118 vorteilhaft benutzt werden, auch dabei ist gegebenenfalls nur die Störung nach Punkt 1 wichtig. In diesem Fall können invertierte Ausgänge, die am Ende der Phase 37 von «1» nach «0» gehen, andere invertierte und auch nicht invertierte Ausgänge stören. Die nicht invertierten Ausgänge, die am Ende der Phase 36 von « 1 » nach «0» gehen, können andere nicht invertierte Ausgänge stören (aber nicht die invertierten Ausgänge). So ist die Anzahl der Möglichkeiten für Störungen noch weiter verringert, aber auch in diesem Fall gibt der Zusatz des Elements 118 einen Ausgleich der Störungen.

In Fig. 8 ist zur weiteren Veranschaulichung ein drittes sequentiell arbeitendes logisches Element und in Fig. 9 ein Taktimpulsdiagramm dafür dargestellt. Es gibt jetzt einen dreifachen Taktimpuls ebenfalls mit drei Phasen, die der Einfachheit halber mit A, B und C bezeichnet werden. So ist in der Phase A der Taktimpuls A ebenfalls hoch, die Taktimpulse B und C niedrig und so zyklisch abwechselnd. In der Fig. 8 sind Taktimpulseingangsanschlüsse 127 (A), 128,129 (B), 126,130 (C), 131 (Eingangsinformation I), 133 (Ausgangsinformation Q), und 132 (invertierte Ausgangsinformation Q) angegeben. Weiter gibt es die Transistoren 134... 146 und die Knotenpunkte 148 und 149. Unter der Steuerung des Taktimpulses A wird der Knotenpunkt 148 aufgeladen (préchargé). Unter der Steuerung des Taktimpulses B wird der Knotenpunkt 148 auf die Information I gebracht (mit Hilfe des Transistors 139) und der Knotenpunkt 149 vorgeladen (mit Hilfe von 134). Weiter wird der Knotenpunkt 148A mit Hilfe des durchlässigen Transistors 140 auf das gleiche Potential wie das des Knotenpunkts 148 gebracht (der Knotenpunkt 148A hat eine relativ geringe Kapazität). Unter der Steuerung des Taktimpulses C werden die Knotenpunkte der Ausgangsanschlüsse 132 und 133 vorgeladen und der Knotenpunkt 149 mit Hilfe der Serienschaltung aus den Transistoren 137 und 138 abgetastet. Unter der Steuerung des folgenden Taktimpulses A werden die Knotenpunkte der Ausgangsanschlüsse 132 und 133 mit Hilfe der Serienschaltungen der Transistorpaare 141/145 und 144/146 abgetastet. Stets ist die Information nach dem Abtasten gültig geworden. Die gestrichelten Verbindungen können mit einer Taktimpulsleitung, die die Taktimpulse B bzw. C empfängt, oder mit Erdpotential verbunden sein. Wenn mit der Taktimpulsleitung verbunden wird, ist die Schaltung für Toleranzen in den Taktimpulsen unempfindlich. Die Verbindung mit Erde gibt eine verringerte Belastung für den Taktimpulsgeber. Ein zusätzlicher Vorladetransistor 136 für den Eingangsanschluss 131 ist noch hinzugesetzt, um eine verbesserte Wirkung zu erreichen.

Fig. 10 zeigt einen zweidimensionalen Entwurf (lay out) eines sequentiell arbeitenden logischen Elements nach Fig. 5 mit Hilfe von Überlagerung der erforderlichen Masken. Zunächst wird die Maske OD benutzt, die in der Figur fett ausgezogen ist und die n+-Diffusionsgebiete und damit die Oxidgebiete definiert. Diese zweifache Funktion ist an sich in der n-MOS-Technologie sehr gebräuchlich. Die zweite benutzte Maske bestimmt die Kontaktstellen zum Silizium (CS). An den Stellen, an denen zwei Kontaktlöcher zusam8

5

10

15

20

25

30

35

40

45

50

55

60

65

9

650 114

men angebracht sind, ist das CS-Kontaktloch im allgemeinen das grössere der zwei. Die Maske CS ist gestrichelt angegeben. Die dritte Maske ist mit dünnen Linien angegeben und definiert die Gebiete mit Polysilizium (PS). Die CS-Maske definiert die Verbindungen zwischen OD und PS. Die vierte 5 Maske (CO) bestimmt die Kontaktstellen zu sogenannten Löchern, d.h. zu einem Leiter (einer Leiterbahn) ohne Halbleitereigenschaften. Auch diese Maske ist gestrichelt angegeben. An den Stellen, an denen zwei Kontaktstellen (CO, CS) zusammen angebracht sind, ist das CO-Kontaktloch im allge- 10 meinen das kleinere der beiden. Die fünfte Maske IN bestimmt die leitenden Zwischenverbindungen, die in Aluminium ausgeführt sind. Diese Maske ist in gestrichelten Linien dargestellt. Die Kontaktlöcher CO liegen in vertikalem Sinne also zwischen dem Polysilizium und/oder den n+-Diffusions- 15 gebieten einerseits und den Aluminiumleiterbahnen andererseits. Entlang der Substratfläche liegen sie stets innerhalb der Grenzen eines Aluminiumleiters.

Die Transistoren entstehen an den Stellen, an denen ein Polysiliziumgebiet ein n+-Gebiet kreuzt. Die bereits erwähn- 20 ten nicht linearen Kapazitäten entstehen an den Stellen, an denen ein n+-Gebiet zwar mit einem Polysiliziumgebiet zusammenfällt, aber an denen kein quer gerichteter Stromweg längs des Polysiliziumgebiets gebildet wird. An der linken Seite ist angegeben, mit welchen Signalen die Aluminiumlei- 25 terbahnen gespeist werden, insbesondere die Taktsignale nach den Kurven 30 ... 33 in Fig. 2, während gesondert die Eingänge 73 und 74 angegeben sind (Fig. 5). Wenn eine Anzahl dieser sequentiell arbeitenden logischen Elemente aneinander gereiht werden, müssen diese sieben Leiterbahnen 30 durch Verlängerung miteinander verbunden werden. Weiter sind in der Figur einige Knotenpunkte angegeben. Der Knotenpunkt 84A ist der Verbindungspunkt zwischen den Transistoren 83 und 84 und erstreckt sich mit Hilfe zweier Verbindungen über einen Grossteil der Figur. Der Knotenpunkt 87A ist der Verbindungspunkt zwischen den Transistoren 87 und 90. Der Zufuhrpunkt für Signale aus den kombinatorisch arbeitenden logischen Elementen ist 97, er ragt aus dem sequentiell arbeitenden logischen Element nach unten heraus und kann so leicht angeschlossen werden. Der nicht invertierte Ausgang 80 ist an der rechten Unterseite als Polysilizi-umbahn verfügbar, um gleichfalls mit den erwähnten kombinatorisch arbeitenden logischen Elementen verbunden zu werden. Gleiches ist der Fall mit dem invertierten Ausgang 79. Weiterhin ist rechts unten in der Schaltung ein sogenanner ' Stapelkontakt 200 vorgesehen, in dem n+-Schicht, Polysilizium und Aluminiumleiter alle miteinander verbunden sind. Auch in der Aluminiumschicht ist die Ausgangsinformation dort also verfügbar. Links unten ist der Eingang 98 in Aluminium verfügbar und zur n+-Diffusionsschicht weiterverbunden. Dieser Eingang ragt aus dem übrigen Gebiet der sequentiell arbeitenden logischen Schaltung heraus und kann dadurch leicht mit dem Stapelkontakt 200 des vorangehenden sequentiell arbeitenden logischen Elements der Reihe zusammenfallen. Weiter sind in der Figur zur Erläuterung die Transistoren 81, 82, 83, 84, 87, 88, 89,90,91,92 und 93 sowie die Kapazitäten 85 und 86 angegeben, die durch eine vergrösserte Oberfläche von n+ und Polysiliziumschichten verwirklicht werden. Die Abmessungen der vollständigen Schaltung betragen etwa 100 x 200 Mikrometer, und sie hat eine Oberfläche von etwa 0,02 mm2.

n

G

3 Blatt Zeichnungen

Claims (8)

650 114 _ PATENTANSPRÜCHE

1. Integrierte Schaltung in dynamischer MOS-Technolo-gie mit kombinatorisch und sequentiell arbeitenden logischen Elementen sowie mit einem Takteingang für Taktsignale mit zumindest drei aufeinanderfolgenden Phasen je Taktimpulszyklus, dadurch gekennzeichnet, dass die integrierte Schaltung eine Folge sequentiell arbeitender logischer Elemente mit jeweils einer Reihenfolge aus einem Aufnahmegatter, dessen einer Dateneingang einen Eingang des sequentiell arbeitenden logischen Elements bildet, zumindest einem Ausgangsgatter, dessen einer Datenausgang einen Ausgang des sequentiell arbeitenden logischen Elements bildet, und einem zwischen dem Aufnahmegatter und dem zumindest einen Ausgangsgatter geschalteten Weiterleitungsgatter, dass die Reihenfolge des Aufnahmegatters, Weiterleitungsgatters und Ausgangsgatters in dieser Reihenfolge jeweils von den entsprechenden Signalen der ersten und folgender der Phasen jedes Taktimpulszyklus durchlässig gesteuert werden, wobei alle Aufnahmegatter untereinander und alle Weiterleitungsgatter untereinander vom gleichen Typ und alle Ausgangsgatter einer Folge sequentiell arbeitender logischer Elemente untereinander aus zumindest entsprechenden Typen, aber zwischen Aufnahmegattern, Weiterleitungsgattern und Ausgangsgattern aus verschiedenen Typen bestehen, dass eine Menge kombinatorisch arbeitender logischer Elemente vorgesehen ist, die jeweils einen Teil der Aufnahmegatter bildet, um die in der Menge gebildeten kombinatorisch logischen Signale der Folge sequentiell arbeitender logischer Elemente zuzuführen, und dass die Dateneingänge der Menge kombinatorisch arbeitender logischer Elemente mit Ausgängen der Folge sequentiell arbeitender logischer Elemente verbunden sind.

2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Schaltung dazu eingerichtet ist, von einem Taktimpuls mit vier Phasen je Taktimpulszyklus gesteuert zu werden.

3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die sequentiell arbeitenden logischen Elemente der Folge in zumindest einer einzigen geschlossenen Reihe angeordnet sind und die Verbindungen mit der erwähnten Menge kombinatorisch arbeitender logischer Elemente an der jeweils gleichen Seite dieser Folge liegen.

4. Integriertre Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Signalausgang aller Transistoren der erwähnten Menge mit einem einzigen sequentiell arbeitenden logischen Element der erwähnten Folge verbunden ist.

5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die sequentiell arbeitenden logischen Elemente einer Folge als einfache Merkschaltung geschaltet sind und dass sie miteinander dadurch verbunden sind, dass ein Datenausgang einer vorangehenden, sequentiell arbeitenden logischen Schaltung der Folge mit einem Dateneingang einer auffolgenden, sequentiell arbeitenden logischen Schaltung der Folge mit Hilfe eines zusätzlichen Eingangsabzweigs des Aufnahmegatters verbunden ist und ein Steuereingang dieses zusätzlichen Eingangsabzweigs durch ein an den sequentiell arbeitenden logischen Elementen der Folge auftretendes gemeinsames Steuersignal diesen zusätzlichen Eingangsabzweig unter Ausschliessung weiterer Dateneingänge der sequentiell arbeitenden logischen Folge durchlässig macht, und dass diese Folge an einem Ende über den zusätzlichen Eingangsabzweigs eine Zuleitung zum Erhalten eines Prüfmusters aufweist.

6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Folge am anderen Ende eine Ableitung zum Abgeben eines seriellen Prüfergebnisses aufweist.

7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6,

dadurch gekennzeichnet, dass zumindest eins der sequentiell arbeitenden logischen Elemente mit zwei Ausgangsgattern versehen ist, deren jeweils einer Datenausgang nach entsprechenden Dateneingängen der Menge kombinatorisch arbeitender logischer Elemente führt und dass das Weiterleitungsgatter des betreffenden sequentiell arbeitenden logischen Elements mit Hilfe eines invertierenden bzw. eines nicht invertierenden Ausgangs mit den Ausgangsgattern verbunden ist, um zwei zueinander inverse Informationen zusammen der Menge kombinatorisch arbeitender logischer Elemente zusammen zuzuführen.

8. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass der Datenknotenpunkt des Eingangsgatters in der ersten Taktimpulsphase vorgeladen und in der zweiten abgetastet wird und dass die Datenausgänge der sequentiell arbeitenden logischen Elemente jeweils mit der Steuerelektrode eines entsprechenden nicht linearen MOS-Kondensators verbunden sind, dessen andere Elektrode mit einem Steueranschluss verbunden ist, um in der ersten und zweiten Phase des Taktimpulszyklus aktiviert zu werden und dieses aktivierende Signal mittels des hohen Werts der Kapazität weiterzuleiten bzw. mittels des niedrigen Werts der Kapazität zu sperren.