BR102014017885A2 - conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado - Google Patents

conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado Download PDF

Info

Publication number
BR102014017885A2
BR102014017885A2 BR102014017885A BR102014017885A BR102014017885A2 BR 102014017885 A2 BR102014017885 A2 BR 102014017885A2 BR 102014017885 A BR102014017885 A BR 102014017885A BR 102014017885 A BR102014017885 A BR 102014017885A BR 102014017885 A2 BR102014017885 A2 BR 102014017885A2
Authority
BR
Brazil
Prior art keywords
semiconductor
semiconductor region
gan
substrate
tvs
Prior art date
Application number
BR102014017885A
Other languages
English (en)
Inventor
Avinash Srikrishnan Kashyap
Peter Almern Losee
Peter Micah Sandvik
Rui Zhou
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of BR102014017885A2 publication Critical patent/BR102014017885A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado. trata-se de um conjunto semicondutor integrado de modo monolítico. o conjunto semicondutor inclui um substrato que inclui silicio (si), e o dispositivo semicondutor de nitreto de gálio (gan) é fabricado sobre o substrato. o conjunto semicondutor inclui adicionalmente pelo menos uma estrutura de supressor de voltagem transitória (tvs) fabricado dentro ou sobre o substrato, em que a estrutura de tvs está em contato elétrico com o dispositivo semicondutor de gan. a estrutura de tvs é configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de gan é maior que uma voltagem de limiar. métodos para fazer um conjunto semicondutor integrado de modo monolítico também são apresentados.

Description

“CONJUNTO SEMICONDUTOR INTEGRADO E MÉTODO PARA FAZER UM CONJUNTO SEMICONDUTOR INTEGRADO” Antecedentes da Invenção [001] A invenção refere-se em geral a uma proteção contra sobrevoltagem de dispositivos semicondutores com base em nitreto de gálio (GaN) e, mais particularmente, a uma proteção contra sobrevoltagem de transistores com base em GaN. [002] Dispositivos semicondutores de GaN, tal como transistores de efeito de campo (FETs), em particular transistores de efeito de campo de mobilidade de elétron alta (HEMTs), se aplicam em indústrias, tal como de medicina, de defesa, de aviação etc. Entretanto, dispositivos de GaN são suscetíveis a sobretensões elétricas devido a eventos transitórios no circuito e na descarga eletrostática (ESD). As tensões elétricas podem induzir avalanche no dispositivo, que pode levar à degradação do dispositivo e, consequentemente, a uma falha catastrófica. Embora interruptores de GaN tenham diversas vantagens, essa consideração de segurança (devido a uma falta de avalanche sustentável) impediu sua distribuição abrangente em comutação de alta velocidade e sistemas eletrônicos de energia. [003] Dispositivos com base em GaN, em particular transistores, foram incapazes de demonstrar avalanche sustentada devido a defeitos no cristal. Defeitos que surgem do cultivo de materiais de GaN em substratos exóticos tal como silício (Si), safira, carboneto de silício (SiC) ou outros materiais foram observados em densidades altas (maiores que 1.000 por centímetro quadrado), o que leva à incapacidade do material de GaN de manter uma condição de avalanche estável, o que leva o material de GaN a se degradar física e irreversivelmente. [004] Consequentemente, não há uma necessidade de proteção contra sobrevoltagem de dispositivos de GaN para impedir condições de avalanche. Adicionalmente, pode ser desejável fornecer proteção contra sobrevoltagem de dispositivos de GaN durante operação de temperatura alta (maior que 150 graus Celsius).
Breve Descrição da Invenção [005] Um aspecto da presente técnica é direcionado a um conjunto semicondutor integrado de modo monolítico. O conjunto semicondutor incluir um substrato que compreende Si e um dispositivo semicondutor de GaN fabricado no substrato. O conjunto semicondutor inclui adicionalmente pelo menos uma estrutura de supressor de voltagem transitória (TVS) fabricado dentro ou sobre o substrato, em que a estrutura de TVS está em contato elétrico com o dispositivo semicondutor de GaN. A estrutura de TVS é configurada para operar em um modo de atravessamento (punch-through), um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de GaN é maior que uma voltagem de limiar. [006] Outro aspecto da presente técnica é direcionado a um conjunto semicondutor integrado de modo monolítico. O conjunto semicondutor incluir um substrato que compreende Si e um dispositivo semicondutor de GaN fabricado no substrato. O conjunto semicondutor compreende adicionalmente pelo menos uma estrutura de TVS que compreende Si fabricado dentro ou sobre o substrato. A estrutura de TVS está em contato elétrico com o dispositivo semicondutor GaN e a estrutura de TVS é configurada para operar em um modo de atravessamento quando uma voltagem aplicada por todo o dispositivo semicondutor GaN é maior que uma voltagem de limiar.
[007] Outro aspecto da presente técnica é direcionado a um método para fazer um conjunto semicondutor integrado de modo monolítico. O método inclui (a) fornecer um substrato que compreende Si; (b) fabricar um dispositivo semicondutor de GaN no substrato; (c) fabricar pelo menos um TVS dentro ou sobre o substrato; e (d) acoplar eletricamente a estrutura de TVS ao dispositivo semicondutor de GaN. A estrutura de TVS é configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de GaN é maior que uma voltagem de limiar.
Figuras [008] Essas e outras características, aspectos e vantagens da presente invenção se tornarão mais bem compreendidas quando a descrição detalhada a seguir é lida com referência aos desenhos anexos, nos quais caracteres similares representam partes similares ao longo dos desenhos, em que: A Figura 1 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 2 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 3 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 4 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 5 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 6 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção. A Figura 7 é uma vista em corte transversal de um conjunto semicondutor, de acordo com certas realizações da invenção.
Descrição Detalhada das Figuras [009] Como discutido em detalhes abaixo, certas realizações da invenção incluem conjuntos semicondutores integrados de modo monolítico que incluem um dispositivo semicondutor de GaN e uma estrutura de TVS. [010] A linguagem de aproximação conforme usado no presente documento ao longo da especificação e reivindicações, pode ser aplicada para modificar qualquer representação quantitativa que poderia variar de modo permissível sem resultar em uma mudança na função básica a qual está relacionada. Consequentemente, um valor modificado por um termo ou termos, tal como “cerca de” e “substancialmente” não é limitado ao valor especificado preciso. Em algumas ocorrências, a linguagem de aproximação pode corresponder à precisão de um instrumento para mensurar o valor. Aqui e ao longo da especificação e reivindicações, limitações de faixa podem ser combinadas e/ou intercambiadas, tais faixas são identificadas e incluem todas as subfaixas contidas no mesmo a menos que o contexto ou a linguagem indiquem de maneira diferente. [011] Na especificação e reivindicações seguintes, as formas singulares “um”, “uma”, “o” e “a” incluem referentes plurais a menos que o contexto claramente dite de maneira diferente. Conforme usado no presente documento, o termo “ou” pretende ser exclusivo e se refere a pelo menos um dos componentes referenciados (por exemplo, uma região) que está presente e inclui ocorrências nas quais uma combinação dos componentes referenciados pode estar presente, a menos que o contexto claramente dite de maneira diferente. [012] Conforme usado no presente documento, o termo “camada” se refere a um material disposto em pelo menos uma porção de uma superfície subjacente de uma maneira contínua e descontínua. Adicionalmente, o termo “camada” não significa necessariamente uma espessura uniforme do material disposto e o material disposto pode ter uma espessura uniforme ou variável. Adicionalmente, o termo “a camada” conforme usado no presente documento se refere a uma única camada ou uma pluralidade de camadas, a menos que o contexto claramente dite de maneira diferente. [013] Conforme usado no presente documento, o termo “disposto em” se refere a camadas dispostas diretamente em contato umas com as outras ou indiretamente com camadas de intervenção entre as mesmas, a menos que indicado especificamente de maneira diferente. O termo “adjacente” conforme usado no presente documento significa que as duas camadas são dispostas de modo contíguo e estão em contato direto uma com a outra. [014] Na presente revelação, quando uma camada/dispositivo é descrita como “sobre” outra camada ou substrato, deve-se compreender que as camadas/dispositivos podem tanto estar diretamente em contato uma com a outra quanto ter uma (ou mais) camada ou característica entre as camadas e dispositivos. Adicionalmente, o termo “sobre” descreve a posição relativa das camadas/dispositivos uns aos outros e não significa necessariamente “em cima de” uma vez que a posição relativa acima ou abaixo depende da orientação do dispositivo para o espectador. Ademais, o uso de “topo”, “fundo", “acima”, “abaixo”, e variações desses termos é feito por conveniência e não exige qualquer orientação particular dos componentes a menos que afirmado de maneira diferente. [015] Conforme descrito em detalhes à frente, um conjunto semicondutor integrado de modo monolítico é apresentado. O termo “integrado de modo monolítico” conforme usado no presente documento se refere a um conjunto semicondutor que tem todos os componentes produzidos/fabricados em ou em cima de um único substrato. As Figuras 1 e 2 representam esquematicamente um conjunto semicondutor integrado de modo monolítico 100, de acordo com algumas realizações da invenção. Conforme ilustrado nas Figuras 1 e 2, o conjunto semicondutor 100 incluir um substrato 110 e um dispositivo semicondutor de nitreto de gálio (GaN) 120 é fabricado no substrato 110. O conjunto semicondutor inclui adicionalmente pelo menos uma estrutura de supressor de voltagem transitória (TVS) 130. A estrutura de TVS pode ser fabricada no substrato, conforme ilustrado na Figura 1, ou, alternativamente, a estrutura de TVS pode ser fabricada no substrato, conforme ilustrado na Figura 2. A estrutura de TVS 130 está em contato elétrico 140 com o dispositivo semicondutor de GaN 120, como indicado nas Figuras 1 e 2. [016] Em prol da brevidade, os termos “dispositivo semicondutor de nitreto de gálio” e “dispositivo de GaN” são usados no presente documento de modo intercambiável. Adicionalmente, os termos “estrutura de supressor de voltagem transitória” e “estrutura de TVS" são usados no presente documento de modo intercambiável. [017] De acordo com uma realização da invenção, o substrato compreende silício (Si). Beneficamente, o uso de um substrato de Si pode fornecer uma opção mais econômica e com melhor relação custo-benefício para dispositivos de GaN. [018] O conjunto semicondutor pode incluir qualquer dispositivo de GaN 120 adequado com base na aplicação de uso final do conjunto. Para configurações particulares, o dispositivo de GaN 120 inclui um transistor de GaN, um díodo de GaN, ou combinações dos mesmos. Um exemplo de um transistor de GaN adequado não limitador inclui um transistor de efeito de campo (FET), tal como, por exemplo, um transistor de alta mobilidade de elétrons (HEMT), um transistor de efeito de campo de porta de junção (JFET), um transistor de efeito de campo semicondutor de óxido de metal (MOSFET), ou combinações dos mesmos. Um ou mais dos dispositivos de GaN 120 podem ser fabricados no substrato 110 em uma configuração lateral ou uma configuração vertical. Para configurações particulares, o dispositivo de GaN 120 é um HEMT. [019] Em referência agora à Figura 3, uma vista esquemática de um dispositivo de GaN de HEMT 120 exemplificativo é ilustrado. O dispositivo de HEMT 120 exempiificativo, conforme ilustrado na Figura 3, inclui opcionalmente uma camada de tampão 121 disposta no substrato de Si 110. Para configurações particulares, uma ou mais camadas de intervenção (não mostradas) podem ser dispostas entre a camada de tampão 121 e o substrato de Si. Para a configuração mostrada na Figura 3, a camada de GaN 122 é disposta na camada de tampão 121, e uma camada de nitreto de gálio de alumínio (AlGaN) 123 é disposta na camada de GaN 122. [020] Para a arrumação ilustrada, o dispositivo de HEMT 120 inclui adicionalmente um terminal de porta 125, um terminal de fonte126, e um terminal de drenagem 127, como indicado na Figura 3. Em algumas configurações, a camada de GaN 122 e a camada de AlGaN 123 são do tipo intrínsecas (tipo i) e uma camada do tipo p AlGaN adicional (não mostrada) pode ser disposta entre a camada de AlGaN 123 e o terminal de porta 126. Uma camada de selagem 124 (opcional) poder ser interposta adicionalmente entre o terminal de fonte 125/terminal de drenagem 127 e a camada de AlGaN 123. O dispositivo de GaN de HEMT 120 pode ser fabricado no substrato de Si 110 dispondo-se ou formando-se sequencialmente uma ou mais das camadas mencionadas anteriormente. [021] Os termos “fabricado em” ou “fabricar em” conforme usado no presente documento significa que o dispositivo de GaN 120/estrutura de TVS 130 pode ser fabricado diretamente em contato com pelo menos uma porção do substrato 110, ou, alternativamente, uma ou mais camadas/características podem ser interpostas entre os dispositivos de GaN 120/estrutura de TVS 130 e o substrato 110. Para configurações particulares, o dispositivo de GaN 120 pode ser fabricado em uma ou mais camadas de intervenção ou características, que são dispostas adicionalmente em pelo menos uma porção do substrato 110. Por exemplo, em algumas configurações, o dispositivo de GaN 120 pode ser fabricado em pelo menos uma porção de uma estrutura de TVS 130 disposta no substrato, conforme ilustrado na Figura 7 (descrito em detalhes à frente). [022] C(bnforme observado anteriormente, uma estrutura de supressor de voltagerp transitória (TVS), também denominada de um protetor contra surtos de voltagem, é um componente eletrônico que é utilizado para proteger objetos eletrônicos sensíveis de danos tal como surtos de voltagem.
Uma voltagem (ou co:rrente) transitória ou excessiva é um surto momentâneo j ou efêmero na voltàgem (ou corrente) que pode fazer mal a circuitos j eletrônicos sensíveisj Daqui em diante, os termos “surto de voltagem” e j “voltagem transitória” [podem ser usados de modo intercambiável para indicar um aumento inesperado ou excessivo de voltagem em comparação a uma \ i voltagem média por tojdo o sistema. Similarmente, os termos “surto de corrente” e “corrente transitórial podem ser usados de modo intercambiável para indicar | um aumento inesperado na corrente em comparação a uma corrente média transmitida através do! sistema. Daqui em diante, o termo “transitórios” pode ser usado para se referir genericamente a voltagem transitória ou corrente j transitória. j [023] Erh geral, um dispositivo de supressor de voltagem j transitória opera comí dois princípios: atenuar corrente excessiva ou corrente j transitória que dessa [forma limita a corrente residual, ou desvia uma corrente transitória ou excessiva dos componentes eletrônicos sensíveis. A atenuação de uma corrente trarjisitória é tipicamente realizada assegurando-se que a ! corrente transitória nãò alcance ou se choque com os componentes eletrônicos í ; sensíveis, usando-sei frequentemente filtros inseridos em série com os j componentes eletrônicos. O desvio de uma corrente transitória é tipicamente realizado usando-se um dispositivo de fixação de voltagem ou um dispositivo do tipo pé de cabra. Em operação, o dispositivo de fixação de voltagem tem uma impedância variável que varia em resposta à corrente que flui através do dispositivo de fixação de voltagem. [024] Para configurações particulares, a estrutura de TVS 130 pode ser um dispositivo de fixação. Mais particularmente, a estrutura de TVS 130 pode ser configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo de GaN 120 é maior que uma voltagem de limiar. [025] O termo “modo de atravessamento” conforme usado no presente documento significa que a estrutura de TVS opera com o uso de “atravessamento”, ou também conhecido como movimento do tipo “penetração (reach-through)”, de modo que, conforme a voltagem por toda a estrutura de TVS é aumentada, uma região de esgotamento se estende por toda a estrutura e grandes quantidades de corrente são capazes de fluir através da estrutura de TVS. A estrutura de TVS é capaz, adicionalmente, de manter essa condição com mudança mínima na voltagem por toda a mesma. [026] O termo “modo de avalanche” conforme usado no presente documento se refere ao processo em que semicondutores sustentam um campo elétrico interno a uma região ou regiões do dispositivo, pelo qual o processo de ionização começa a ocorrer, o que leva a multiplicação de portador. As estruturas de TVS podem manter essa condição se for desejado, entretanto, isso tipicamente envolve um aumento não linear na corrente, acima da voltagem de acionamento do dispositivo e pode ver grandes aumentos na corrente e, portanto calor no dispositivo nessas condições. O termo voltagem de limiar conforme usado no presente documento se refere à voltagem em que o dispositivo de TVS será acionado, ou começar a conduzir corrente. [027] Conforme observado, a estrutura de TVS 130 inclui silício, tanto do material de substrato original quanto do material epitaxial cultivado novamente. A estrutura de TVS 130 pode ser configurada lateralmente, ou, alternativamente, verticalmente no conjunto semicondutor 100. As Figuras 3 a 6 ilustram configurações exemplificativas em que a estrutura de TVS 130 é configurada lateralmente. A Figura 7 ilustra uma configuração exemplificativa em que a estrutura de TVS 130 é configurada verticalmente. [028] Em referência novamente às Figuras 3 a 7, uma estrutura de TVS 130 exemplificativa inclui uma primeira região semicondutora 131 que tem um primeiro tipo de condutividade e uma segunda região semicondutora 132 que tem um segundo tipo de condutividade em contato elétrico com a primeira região semicondutora. A estrutura de TVS 130 inclui adicionalmente uma terceira região semicondutora 133 que tem um primeiro tipo de condutividade em contato elétrico com a segunda região semicondutora 132. [029] Para configurações particulares, a primeira condutividade é do tipo p e a segunda condutividade é do tipo n. Em tais ocorrências, a estrutura de TVS compreende um dispositivo p-n-p. Para outras disposições, a primeira condutividade é do tipo n e a segunda condutividade é do tipo n. Em tais ocorrências, a estrutura de TVS compreende um dispositivo n-p-n. [030] Deve-se observar no presente documento que a condutividade de um material semicondutor é indicativa dos portadores de carga majoritária e minoritária no material semicondutor. Por exemplo, um material semicondutor do tipo n inclui “portadores de carga negativa” como portadores de carga majoritária e “portadores de carga positiva” como portadores de carga minoritária. Por exemplo, um material semicondutor do tipo p inclui “portadores de carga negativa” como portadores de carga minoritária e “portadores de carga positiva” como portadores de carga majoritária. Como é compreendido por alguém de habilidade comum na técnica, um “portador de carga negativa” se refere a elétrons enquanto que um “portador de carga positiva” se refere a orifícios. [031] Para configurações particulares, o tipo da primeira condutividade é tipo n e o tipo da segunda condutividade é tipo p. Em um dispositivo do tipo n-p-n, quando o dispositivo é submetido a um potencial por todas as duas camadas do tipo n, uma camada de esgotamento é formada (sobretudo) na camada do tipo p pela razão de que sua dopagem é muito menor em comparação às duas camadas do tipo n. Por exemplo, uma a cinco ordens de magnitude inferior, ou um décimo a um décimo de milésimo da concentração de dopante das camadas do tipo n. Para um exemplo adicional, se a concentração de dopagem nas camadas do tipo n é de cerca de 1018/cm3, a concentração de dopagem nas camadas do tipo p seria de cerca de 1015/cm3. [032] Conforme a voltagem por todo o dispositivo é aumentada, a região de esgotamento se estende por toda a camada do tipo p e toca na camada do tipo n no outro lado. Isso leva ao modo conhecido como “atravessamento” como discutido anteriormente e uma grande quantidade de corrente começa a fluir no dispositivo. O dispositivo é capaz de manter essa condição com mudança mínima na voltagem por todo o mesmo. Uma explicação similar descreve o modo de operação quando a polaridade das camadas é mudada para p-n-p. A estrutura de avalanche pode ser similar à estrutura de atravessamento ilustrada nas Figuras 3 a 7. Ajustando-se a espessura e dopando-se a segunda região semicondutora 132, a estrutura de TVS 130 pode ser feita funcionar no modo de avalanche em vez do modo de atravessamento. [033] Conforme observado anteriormente, a estrutura de TVS 130 está em contato elétrico 140 com o dispositivo de GaN 120. Para configurações particulares, a estrutura de TVS 130 está em contato elétrico com o dispositivo de GaN 120 por meio de um terminal de porta-fonte, um terminal de drenagem-fonte, um terminal de porta-drenagem, ou combinações dos mesmos. A Figura 4 ilustra uma arrumação em que a primeira região semicondutora 131 está em contato elétrico 140 com um terminal de fonte 126 do dispositivo de GaN 130, e a terceira região semicondutora 133 está em contato elétrico com um terminal de porta 125 do dispositivo de GaN 120. A Figura 5 ilustra uma arrumação alternativa em que a primeira região semicondutora 131 está em contato elétrico 140 com um terminal de fonte 126 do dispositivo de GaN 130, e a terceira região semicondutora 133 está em contato elétrico com um terminal de drenagem 127 do dispositivo de GaN 120. [034] Adicionalmente, em algumas configurações, o conjunto semicondutor pode incluir múltiplas estruturas de TVS 130. A Figura 6 ilustra uma arrumação que inclui duas estruturas TVS 130. Em tais ocorrências, as duas estruturas TVS podem ser eletricamente conectadas aos mesmos terminais no dispositivo de GaN 120 ou a terminais diferentes. A Figura 6 ilustra uma configuração em que uma primeira estrutura de TVS 130 é eletricamente conectada ao terminal de fonte 126 e ao terminai de porta 125 do dispositivo de GaN 120. A segunda estrutura de TVS é eletricamente conectada ao terminal de fonte 126 e ao terminal de drenagem 127. Para configurações particulares, o dispositivo de GaN 120 pode ser envolvido por uma série de anéis, que inclui a estrutura de TVS 130, para acomodar correntes maiores. [035] Para configurações particulares, a primeira região semicondutora 131, a segunda região semicondutora 132 e a terceira região semicondutora 133 são formadas no substrato de Si 110, conforme ilustrado nas Figuras 4 a 6. Em tais ocorrências, a primeira região semicondutora 131, a segunda região semicondutora 132 e a terceira região semicondutora 133 podem ser formadas no substrato de Si 110 com o uso de qualquer técnica adequada, por exemplo, difusão de dopantes do tipo n ou dopantes do tipo p. Exemplos adequados não limitadores de dopantes do tipo p incluem boro, alumínio, gáiio, magnésio, carbono, cálcio, ou combinações dos mesmos. Exemplos adequados não limitadores de dopantes do tipo n incluem nitrogênio, fósforo, arsênico, antimônio, ou combinações dos mesmos. [036] Para configurações particulares, a primeira região semicondutora 131, a segunda região semicondutora 132 e a terceira região semicondutora 133 são cultivadas de modo epitaxial no substrato de Si 110, conforme ilustrado na Figura 7. A Figura 7 ilustra uma configuração vertical da estrutura de TVS 130. Para a arrumação mostrada na Figura 7, o conjunto semicondutor 100 incluir uma estrutura de mesa que incluir um substrato de Si (por exemplo, que tem uma condutividade do tipo n+). O conjunto semicondutor 100 inclui adicionalmente uma primeira região semicondutora 131 cultivada de modo epitaxial (por exemplo, que tem uma condutividade do tipo n+), uma segunda região semicondutora 132 cultivada de modo epitaxial (por exemplo, que tem uma condutividade do tipo p) em contato elétrico com a primeira região semicondutora 131 e uma terceira região semicondutora 133 cultivada de modo epitaxial (por exemplo, que tem uma condutividade do tipo n+) em contato elétrico com a segunda região semicondutora 132. [037] Para configurações particulares, a segunda região semicondutora 132 é relativamente levemente dopada em relação à primeira região semicondutora 131 e a terceira região semicondutora 133. Para configurações particulares, uma concentração de dopagem uniforme de substrato 110 e regiões 131, 132, e 133 melhora uma uniformidade da distribuição de campo elétrico na região de esgotamento, que dessa forma melhora a característica de voltagem ruptura. [038] Ademais, em configurações particulares, conforme ilustrado na Figura 7, a estrutura de TVS pode ter uma parede lateral chanfrada. A parede lateral chanfrada pode ser angulada cerca de cinco graus para cerca de oito graus em relação a uma interface entre camadas de contato adjacentes para reduzir o perfil de campo elétrico máximo em uma superfície do conjunto. [039] Um método para fazer um conjunto semicondutor integrado de modo monolítico também é apresentado. Em referência novamente às Figuras 1 e 2, o método inclui as etapas de (c) fornecer um substrato 110 que compreende silício (Si); (b) fabricar um dispositivo semicondutor de nitreto de gálio (GaN) 120 no substrato 110; (c) fabricar pelo menos um supressor de voltagem transitória (TVS) 130 dentro ou sobre o substrato 110; e (d) acoplar eletricamente a estrutura de TVS 130 ao dispositivo semicondutor de GaN 120. Conforme observado anteriormente, a estrutura de TVS 130 pode ser configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de GaN 120 é maior que uma voltagem de limiar. Deve-se observar que a etapa (b) pode ser efetuada antes da etapa (c) em alguns processos, ou, alternativamente, a etapa (c) pode ser desempenhada antes de (b) em alguns outros processos. [040] O dispositivo de GaN 120 pode ser fabricado no substrato de Si 110 cultivando-se de modo epitaxial uma ou mais camadas do dispositivo de GaN 120. Por exemplo, em referência novamente à Figura 3, em algumas configurações, o dispositivo de GaN 120 pode ser fabricado dispondo-se ou formando-se sequencialmente uma ou mais das camadas 121, 122, e 123 e formando-se os terminais de fonte, porta e drenagem 125, 126, e 127. [041] O método pode opcionalmente adicionalmente incluir fabricar a estrutura de TVS 130 formando-se uma primeira região semicondutora 131 de um primeiro tipo de condutividade, conforme ilustrado nas Figuras 4 a 7. O método inclui adicionalmente formar uma segunda região semicondutora 132 de um segundo tipo de condutividade em contato elétrico com a primeira região semicondutora 131; e formar uma terceira região semicondutora 133 de um primeiro tipo de condutividade em contato elétrico com a segunda região semicondutora 132, conforme ilustrado nas Figuras 4 a 7. [042] Para configurações particulares, a primeira condutividade é do tipo p e a segunda condutividade é do tipo n. Em tais ocorrências, a estrutura de TVS compreende um dispositivo p-n-p. Para outras configurações, a primeira condutividade é do tipo n e a segunda condutividade é do tipo n. Em tais ocorrências, a estrutura de TVS compreende um dispositivo n-p-n. Para configurações particulares, o tipo da primeira condutividade é tipo n e o tipo da segunda condutividade é tipo p. [043] Com referência contínua às Figuras 4-6, para processos particulares, a etapa de formar a estrutura de TVS pode incluir formação da primeira região semicondutora 131, a segunda região semicondutora 132 e a terceira região semicondutora 133 no substrato de Si 130. Em tais ocorrências, a estrutura de TVS 130 pode ser formada com o uso de qualquer técnica adequada, tal como, por exemplo, difusão. [044] Para alguns outros processos particulares, conforme ilustrado na Figura 7, a etapa de formação da estrutura de TVS 130 pode incluir cultivo de modo epitaxial da primeira região semicondutora 131, da segunda região semicondutora 132 e da terceira região semicondutora 133 no substrato de Si 110. Conforme ilustrado na Figura 7, em tais processos, o dispositivo de GaN 120 é fabricado na estrutura de TVS 130 após a etapa de fabricação de TVS no substrato de Si 110. [045] O método pode incluir adicionalmente acoplar de modo elétrico 140 a estrutura de TVS 130 a um dispositivo semicondutor de GaN 120 por meio de um terminal de porta-fonte, um terminal de drenagem-fonte, um terminal de porta-drenagem, ou combinações dos mesmos, conforme ilustrado nas Figuras 4 a 7. [046] Os conjuntos semicondutores descritos acima fornecem um meio confiável e com uma boa relação custo-benefício para proteção contra sobrevoltagem de dispositivos de GaN para impedir condições de avalanche. [047] As reivindicações anexas pretendem reivindicar a invenção o mais amplo que foi concebido e os exemplos apresentados no presente documento são ilustrativos de realizações selecionadas de uma multiplicidade de todas as realizações possíveis. Consequentemente, é a intenção do depositante que as reivindicações anexas não sejam limitadas pela escolha de exemplos utilizados para ilustrar características da presente invenção. Conforme usado nas reivindicações, a palavra “compreende” e suas variantes gramaticais logicamente também subtende e inclui frases de extensão variante e diferente tal como, por exemplo, mas não limitado às mesmas, “consiste essencialmente em" e “consiste em”. Onde necessário, faixas foram supridas, essas faixas são inclusivas de todas as subfaixas entre as mesmas. É para ser esperado que variações dessas faixas vão se insinuar para um praticante que tem habilidade comum na técnica e onde não dedicadas ao público, essas variações devem ser interpretadas onde possível para serem cobertas pelas reivindicações anexas. Também é antecipado que avanços na ciência e tecnologia tornarão equivalentes e substituições possíveis que agora não são contempladas por motivo da imprecisão de linguagem e essas variações devem também ser interpretadas onde possível para serem cobertas pelas reivindicações anexas.

Claims (19)

1. CONJUNTO SEMICONDUTOR INTEGRADO, de modo monolítico, caracterizado pelo fato de que compreende: um substrato que compreende silício (Si); um dispositivo semicondutor de nitreto de gálio (GaN) fabricado no substrato; e pelo menos uma estrutura de supressor de voltagem transitória (TVS) fabricada dentro ou sobre o substrato, em que a estrutura de TVS está em contato elétrico com o dispositivo semicondutor de GaN, e em que a estrutura de TVS é configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de GaN é maior que uma voltagem de limiar.
2. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura de TVS é configurada lateralmente.
3. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura de TVS é configurada verticalmente.
4. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura de TVS compreende: uma primeira região semicondutora que tem um primeiro tipo de condutividade; uma segunda região semicondutora que tem um segundo tipo de condutividade em contato elétrico com a primeira região semicondutora; e uma terceira região semicondutora que tem um primeiro tipo de condutividade em contato elétrico com a segunda região semicondutora.
5. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 4, caracterizado pelo fato de que o primeiro tipo de condutividade é do tipo n+eo segundo tipo de condutividade é do tipo p.
6. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 4, caracterizado pelo fato de que a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora são formadas no substrato de Si.
7. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 4, caracterizado pelo fato de que a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora são cultivadas de modo epitaxial no substrato de Si.
8. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 4, caracterizado pelo fato de que a estrutura de TVS compreende adicionalmente uma camada de GaN disposta em pelo menos uma porção do substrato de Si, e a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora são formadas na camada de GaN.
9. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura de TVS está em contato elétrico com o dispositivo semicondutor de GaN por meio de um terminal de porta-fonte, um terminal de drenagem-fonte, um terminal de porta-drenagem, ou combinações dos mesmos.
10. CONJUNTO SEMICONDUTOR, de acordo com a reivindicação 1, caracterizado pelo fato de que o dispositivo semicondutor de GaN compreende um transistor de alta mobilidade de elétrons (HEMT), um transistor de efeito de campo de porta de junção (JFET), um transistor de efeito de campo semicondutor de óxido de metal (MOSFET), um díodo, ou combinações dos mesmos.
11. CONJUNTO SEMICONDUTOR INTEGRADO, de modo monolítico caracterizado pelo fato de que compreende: um substrato que compreende silício (Si); um dispositivo semicondutor de nitreto de gálio (GaN) fabricado no substrato; e pelo menos uma estrutura de supressor de voltagem transitória (TVS) que compreende silício (Si) fabricado dentro ou sobre o substrato, em que a estrutura de TVS está em contato elétrico com o dispositivo semicondutor GaN, e em que a estrutura de TVS é configurada para operar em um modo de atravessamento quando uma voltagem aplicada por todo o dispositivo semicondutor GaN é maior que uma voltagem de limiar.
12. MÉTODO PARA FAZER UM CONJUNTO SEMICONDUTOR INTEGRADO, de modo monolítico caracterizado pelo fato de que compreende: (a) fornecer um substrato que compreende silício (Si); (b) fabricar um dispositivo semicondutor de nitreto de gálio (GaN) no substrato; (c) fabricar pelo menos um supressor de voltagem transitória (TVS) dentro ou sobre o substrato; e (d) acoplar eletricamente a estrutura de TVS ao dispositivo semicondutor de GaN, em que a estrutura de TVS está em contato elétrico com o dispositivo semicondutor de GaN, e em que a estrutura de TVS é configurada para operar em um modo de atravessamento, um modo de avalanche, ou combinações dos mesmos, quando uma voltagem aplicada por todo o dispositivo semicondutor de GaN é maior que uma voltagem de limiar.
13. MÉTODO, de acordo com a reivindicação 12, caracterizado pelo fato de que a etapa (c) compreende: formar uma primeira região semicondutora de um primeiro tipo de condutividade; formar uma segunda região semicondutora de um segundo tipo de condutividade e em contato elétrico com a primeira região semicondutora; e formar uma terceira região semicondutora de um primeiro tipo de condutividade e em contato elétrico com a segunda região semicondutora.
14. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que o primeiro tipo de condutividade é do tipo n+ e o segundo tipo de condutividade é do tipo p.
15. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que a etapa (c) compreende formar a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora no substrato de Si por difusão, dopagem, implantação de íon, ou combinações dos mesmos.
16. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que a etapa (c) compreende cultivar de modo epitaxial a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora no substrato de Si.
17. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente dispor uma camada de GaN em pelo menos uma porção do substrato de Si e formar a primeira região semicondutora, a segunda região semicondutora e a terceira região semicondutora na camada de GaN.
18. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que a etapa (d) compreende acoplar eletricamente a estrutura de TVS a um dispositivo semicondutor de GaN por meio de um terminal de porta-fonte, um terminal de drenagem-fonte, um terminal de porta-drenagem, ou combinações dos mesmos.
19. MÉTODO, de acordo com a reivindicação 13, caracterizado pelo fato de que o dispositivo semicondutor de GaN compreende um transistor de alta mobilidade de elétrons (HEMT), um transistor de efeito de campo de porta de junção (JFET), um transistor de efeito de campo semicondutor de óxido de metal (MOSFET), um díodo, ou combinações dos mesmos.
BR102014017885A 2013-07-25 2014-07-21 conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado BR102014017885A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/950,736 US9997507B2 (en) 2013-07-25 2013-07-25 Semiconductor assembly and method of manufacture

Publications (1)

Publication Number Publication Date
BR102014017885A2 true BR102014017885A2 (pt) 2015-11-17

Family

ID=51495006

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102014017885A BR102014017885A2 (pt) 2013-07-25 2014-07-21 conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado

Country Status (7)

Country Link
US (1) US9997507B2 (pt)
JP (1) JP6266457B2 (pt)
CN (1) CN104347616B (pt)
BR (1) BR102014017885A2 (pt)
CA (1) CA2856490C (pt)
FR (1) FR3009131B1 (pt)
GB (1) GB2522500A (pt)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10021695B2 (en) * 2015-04-14 2018-07-10 Qualcomm Incorporated Apparatus and method for generating and transmitting data frames
JP2016219714A (ja) * 2015-05-26 2016-12-22 住友ベークライト株式会社 半導体素子、樹脂組成物およびサージ対策部材
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
WO2018161248A1 (en) * 2017-03-07 2018-09-13 Hamlin Electronics (Suzhou) Co. Ltd Hybrid overvoltage protection device and assembly
JP7389977B2 (ja) 2018-03-29 2023-12-01 国立研究開発法人宇宙航空研究開発機構 電力制御システム
CN111627901B (zh) * 2020-06-04 2022-08-05 电子科技大学 一种jfet触发的可编程双向抗浪涌保护器件
CN114267734B (zh) * 2021-12-28 2023-03-31 东南大学 一种抗静电释放冲击的异质结半导体器件
WO2024113097A1 (en) * 2022-11-28 2024-06-06 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766405A (ja) 1993-08-25 1995-03-10 Nissan Motor Co Ltd 半導体保護装置
US5880511A (en) * 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
US6489660B1 (en) * 2001-05-22 2002-12-03 General Semiconductor, Inc. Low-voltage punch-through bi-directional transient-voltage suppression devices
US6600204B2 (en) 2001-07-11 2003-07-29 General Semiconductor, Inc. Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same
US6683334B2 (en) * 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
JP4519423B2 (ja) 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
TWI270991B (en) 2004-01-16 2007-01-11 Epistar Corp Organic adhesive light-emitting device with ohmic metal contact
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4568595B2 (ja) 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
JP4645313B2 (ja) 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2007273640A (ja) 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
US7586156B2 (en) 2006-07-26 2009-09-08 Fairchild Semiconductor Corporation Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP2009049265A (ja) 2007-08-22 2009-03-05 Toshiba Corp 半導体装置
JP2009064883A (ja) 2007-09-05 2009-03-26 Fuji Electric Device Technology Co Ltd 半導体装置
US7579632B2 (en) 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
US8124981B2 (en) 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
JP5272613B2 (ja) 2008-09-25 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TW201034186A (en) 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US8445917B2 (en) 2009-03-20 2013-05-21 Cree, Inc. Bidirectional silicon carbide transient voltage suppression devices
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8492773B2 (en) * 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP5874173B2 (ja) 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2013016627A (ja) 2011-07-04 2013-01-24 Panasonic Corp 窒化物半導体装置
JP2013026249A (ja) 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
KR20130031761A (ko) 2011-09-21 2013-03-29 한국전자통신연구원 전력소자
US8530902B2 (en) 2011-10-26 2013-09-10 General Electric Company System for transient voltage suppressors
US8730629B2 (en) 2011-12-22 2014-05-20 General Electric Company Variable breakdown transient voltage suppressor
US9042072B2 (en) 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices

Also Published As

Publication number Publication date
CA2856490A1 (en) 2015-01-25
CN104347616A (zh) 2015-02-11
CA2856490C (en) 2018-02-13
JP6266457B2 (ja) 2018-01-24
GB2522500A (en) 2015-07-29
US20150028469A1 (en) 2015-01-29
GB201413054D0 (en) 2014-09-03
FR3009131B1 (fr) 2019-11-22
JP2015026836A (ja) 2015-02-05
US9997507B2 (en) 2018-06-12
FR3009131A1 (fr) 2015-01-30
CN104347616B (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
JP5868457B2 (ja) 半導体アセンブリおよび製造方法
BR102014017885A2 (pt) conjunto semicondutor integrado e método para fazer um conjunto semicondutor integrado
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
US8169034B2 (en) Semiconductor device
JP2015041719A (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
US10128228B1 (en) Type III-V semiconductor device with integrated diode
TWI559534B (zh) Silicon carbide field effect transistor
TW201539581A (zh) 碳化矽渠溝電晶體及其製造方法
US8164100B2 (en) Semiconductor device and method of manufacturing thereof
JP6550869B2 (ja) 半導体装置
US20210313457A1 (en) IGBT And Manufacturing Method Therefor
KR102258644B1 (ko) 개선된 게이트 유전 차폐를 갖는 실리콘 카바이드(SiC) 소자
US9202874B2 (en) Gallium nitride (GaN) device with leakage current-based over-voltage protection
WO2020051285A1 (en) Lateral semiconductor device and method of manufacture
KR20200039235A (ko) 반도체 소자 및 그 제조 방법
US20230108909A1 (en) Semiconductor Device, Manufacturing Method and Electronic Equipment
KR101776319B1 (ko) 반도체 소자
GB2553849A (en) Method of reducing device contact resistance
JP2014060345A (ja) 電力用半導体装置
KR20090042598A (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
B03A Publication of an application: publication of a patent application or of a certificate of addition of invention
B06F Objections, documents and/or translations needed after an examination request according art. 34 industrial property law
B06U Preliminary requirement: requests with searches performed by other patent offices: suspension of the patent application procedure
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements