WO2019155560A1 - 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム - Google Patents

入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム Download PDF

Info

Publication number
WO2019155560A1
WO2019155560A1 PCT/JP2018/004268 JP2018004268W WO2019155560A1 WO 2019155560 A1 WO2019155560 A1 WO 2019155560A1 JP 2018004268 W JP2018004268 W JP 2018004268W WO 2019155560 A1 WO2019155560 A1 WO 2019155560A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
input
signal
output control
unit
Prior art date
Application number
PCT/JP2018/004268
Other languages
English (en)
French (fr)
Inventor
恒平 山下
智 浮穴
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201880088387.7A priority Critical patent/CN111684373A/zh
Priority to US16/959,737 priority patent/US11061839B2/en
Priority to JP2018568984A priority patent/JP6599032B1/ja
Priority to PCT/JP2018/004268 priority patent/WO2019155560A1/ja
Priority to DE112018006733.5T priority patent/DE112018006733T5/de
Priority to KR1020207022301A priority patent/KR102209021B1/ko
Priority to TW108103865A priority patent/TWI683193B/zh
Publication of WO2019155560A1 publication Critical patent/WO2019155560A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
    • G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
    • G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
    • G01D5/36—Forming the light into pulses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1157—I-O used either as input or as output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14006—Safety, monitoring in general
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer

Definitions

  • the present invention relates to an input / output control unit, a programmable logic controller, and an inspection system.
  • a programmable controller including a synchronization control signal generation unit that generates a synchronization control signal based on a pulse signal from an encoder, a counter unit, an analog input unit, and a CPU unit has been proposed (see, for example, Patent Document 1).
  • the counter unit latches the pulse count value of the pulse signal from the encoder in the internal memory at a timing synchronized with the synchronization control signal.
  • the analog input unit latches a value indicating the signal level of the analog signal output from the sensor in the internal memory at a timing synchronized with the synchronization control signal.
  • the CPU unit synchronizes the count value latched in the internal memory of the counter unit, the value indicating the signal level of the analog signal latched in the internal memory of the analog input unit, and the bus communication line in synchronization with the synchronization control signal. Read through.
  • the CPU unit reads the count value latched in each internal memory and the value indicating the signal level of the analog signal each time in each cycle of the synchronization control signal. Therefore, it is necessary to make the cycle of the synchronization control signal longer than the time for the CPU unit to read the count value and the value indicating the signal level of the analog signal. That is, the period of the synchronization control signal is restricted by the processing speed of the CPU unit. Therefore, the processing time of the programmable logic controller is inevitably long, and it is difficult to reduce the tact time in a manufacturing apparatus using the programmable logic controller.
  • the present invention has been made in view of the above reasons, and an object thereof is to provide an input / output control unit, a programmable logic controller, and an inspection system capable of improving the processing speed of the programmable logic controller.
  • an input / output control unit comprises: A storage unit; An input / output control unit; A first input interface connected to a first device and outputting a first signal input from the first device to the input / output control unit; A second input interface connected to a second device and outputting a second signal input from the second device to the input / output control unit,
  • the input / output control unit A trigger output unit for generating a trigger signal;
  • a first logger block that stores first information based on the first signal in a plurality of preset first storage areas in the storage unit in synchronization with the trigger signal;
  • a second logger block that stores second information based on the second signal in association with the first information in a plurality of preset second storage areas in the storage unit in synchronization with the trigger signal; Have.
  • the input / output control unit is synchronized with the trigger signal and the first logger block that stores the first information based on the first signal in the plurality of first storage areas in synchronization with the trigger signal. And a second logger block that stores second information based on the second signal in association with the first information in a plurality of second storage areas.
  • the CPU unit reads, for example, first information or second information stored in one storage area as needed before being overwritten by first information or second information newly transferred to the storage area. There is no need to execute processing.
  • the input / output control unit can store the digital information and the count information acquired at the same time in the storage unit in association with each other.
  • the trigger signal cycle can be shortened regardless of the processing speed of the CPU unit, digital information and count information can be simultaneously acquired in a short cycle, and the input / output control unit according to the present invention can be obtained.
  • the processing speed of a programmable logic controller comprising
  • the figure which shows the wafer thickness inspection system which concerns on embodiment of this invention The figure which shows a part of wafer thickness inspection system which concerns on embodiment
  • the block diagram which shows the structure of the programmable logic controller which concerns on embodiment The block diagram which shows the structure of the input-output control part which concerns on embodiment 1 is a block diagram showing a configuration of a personal computer according to an embodiment Sequence diagram showing the operation at the time of initial setting of the wafer thickness inspection system according to the embodiment
  • the figure which shows an example of the criteria information concerning embodiment The figure which shows an example of the pointer table information which concerns on embodiment Control block diagram of input / output control unit according to embodiment
  • the input / output control unit of the programmable logic controller includes an input / output control unit having a plurality of general-purpose circuit blocks, and a first input interface that outputs a first signal input from the outside to the input / output control unit. And a second input interface for outputting a second signal input from the outside to the input / output control unit.
  • the first signal is an analog signal
  • the second signal is a pulse signal.
  • the first input interface is an analog signal input interface
  • the second input interface is a pulse signal input interface.
  • the input / output control unit further includes a large-capacity storage.
  • the input / output control unit performs parallel processing on each of the first signal and the second signal that are simultaneously input, thereby simultaneously performing a plurality of types of information, that is, the first information and the second signal based on the first signal. And second information based on.
  • the input / output control unit sequentially stores them in the storage every time a plurality of types of information are generated.
  • the storage has a plurality of first storage areas for storing a plurality of first information and a plurality of second storage areas for storing a plurality of second information.
  • the storage manages the first information and the second information with a common relative address, and stores them in a form associated with each other.
  • the input / output control unit includes a determination unit that determines a plurality of types of information stored in the storage based on predetermined determination information.
  • a programmable logic controller (hereinafter referred to as “PLC (Programmable Logic Controller)”) 10 according to the present embodiment constitutes a wafer thickness inspection system together with a wafer thickness inspection unit 16. .
  • PLC Programmable Logic Controller
  • the wafer thickness inspection unit 16 includes a turntable 161, a laser displacement sensor 162, an encoder 163, and a proximity sensor 164.
  • the laser displacement sensor 162 corresponds to the first device described in the claims
  • the encoder 163 corresponds to the second device described in the claims
  • the proximity sensor 164 corresponds to the claims. This corresponds to the third device described.
  • the wafer thickness inspection unit 16 includes a switch 165 for switching on / off of the rotational operation of the turntable 161, and a valve 166 for switching the suction state of a vacuum chuck (not shown) provided on the turntable 161. .
  • the turntable 161, the laser displacement sensor 162, the encoder 163, the proximity sensor 164, the switch 165, and the valve 166 are connected to the input / output interface 120a of the PLC 10 via the communication line L2.
  • This wafer thickness inspection system measures the thickness of the wafer W with the laser displacement sensor 162 while rotating the wafer W placed on the turntable 161 of the wafer thickness inspection unit 16.
  • the laser displacement sensor 162 is disposed above the turntable 161 and outputs a current signal that is an analog signal.
  • This current signal is a signal indicating a current value reflecting the thickness of the wafer W, for example.
  • the encoder 163 is, for example, a photoelectric rotary encoder, and is provided around a disc-shaped turntable 161.
  • the encoder 163 includes, for example, a slit disk that rotates with the rotation of the turntable 161 and a phototransistor. The light that has passed through the slit of the slit disk with the rotation of the turntable 161 is received by the phototransistor. The corresponding pulse signal is output.
  • the encoder 163 continuously outputs a pulse signal as the turntable 161 rotates.
  • This pulse signal is a signal that increases or decreases the frequency of generation of pulses according to the rotational speed of the turntable.
  • the count value obtained by counting the pulses included in the pulse signal output from the encoder 163 increases in proportion to the rotation angle from the initial position of the turntable 161, that is, the rotation angle of the wafer W.
  • the proximity sensor 164 is a sensor that detects the approach of the wafer W.
  • the proximity sensor 164 is disposed above the periphery of the turntable 161, and generates a pulse signal when the distance from the proximity sensor 164 on the wafer W is equal to or less than a preset distance. Output.
  • the PLC 10 includes a base unit 110, a CPU (Central Processing Unit) unit 100, and an input / output control unit 120.
  • the CPU unit 100 is provided with a PC interface 103 which is a USB interface.
  • the input / output control unit 120 is provided with an input / output interface 120a connected to the wafer thickness inspection unit 16 via the communication line L2.
  • the base unit 110 includes a bus communication line 111 for transmitting and receiving information between the CPU unit 100 and the input / output control unit 120, for example.
  • the base unit 110 has a plate surface portion disposed on the back side of the CPU unit 100 and the input / output control unit 120, and the CPU unit 100 and the input / output control unit 120 are connected to the plate surface portion via a connector (not shown). It is connected.
  • the CPU unit 100 includes a memory 102 that stores preset parameters 102a and a ladder program 102b, and an arithmetic unit 101 that executes the ladder program 102b according to the parameters 102a.
  • the calculation unit 101 includes a CPU and a RAM (Random Access Memory) that is a work area of the CPU.
  • the memory 102 is a nonvolatile memory such as a magnetic disk or a semiconductor flash memory.
  • the CPU unit 100 includes a PC interface 103 that is, for example, a USB (Universal Serial Bus) interface, and a communication bus interface 104 for performing communication via the bus communication line 111.
  • USB Universal Serial Bus
  • the input / output control unit 120 includes an arithmetic unit 121, an internal memory 122, a nonvolatile memory 123, a storage 124, and an input / output control unit 126 that is a reconfigurable integrated circuit having a plurality of general-purpose circuit blocks. .
  • the nonvolatile memory 123 and the storage 124 are, for example, a magnetic disk, a semiconductor flash memory, or the like.
  • the input / output control unit 120 also includes a communication bus interface 125 for performing communication via the bus communication line 111. Further, the input / output control unit 120 includes pulse signal input interfaces 127A and 127B, a digital signal output interface 128, an analog signal input interface 129, and an analog signal output interface 130.
  • the pulse signal input interface 127 ⁇ / b> A is a second input interface that outputs a pulse signal, which is a second signal input from the encoder 163, to the input / output control unit 126.
  • the pulse signal input interface 127 ⁇ / b> B is a third input interface that outputs a pulse signal, which is a third signal input from the proximity sensor 164, to the input / output control unit 126.
  • the digital signal output interface 128 outputs the digital signal input from the input / output control unit 126 to the switch 165.
  • the analog signal input interface 129 outputs an analog signal input from the laser displacement sensor 162 to the input / output control unit 126.
  • the analog signal output interface 130 drives the valve 166 by outputting an analog signal input from the input / output control unit 126 to the valve 166.
  • the input / output control unit 126 includes filter blocks 145 1 to 145 x , counter blocks 146 1 to 146 y , logic operation blocks 147 1 to 147 z , four arithmetic operation blocks 148 1 to 148 v , comparison operation It has blocks 149 1 to 149 u and logger blocks 150 1 to 150 w .
  • the input / output control unit 126 includes pulse signal input blocks 141 1 to 141 q , digital signal output blocks 142 1 to 142 r , A / D conversion blocks 143 1 to 143 p , and D / A conversion blocks 144 1 to 144 o. And a circuit block switching bus 140.
  • the plurality of general-purpose circuit blocks can perform high-speed operation on the order of nanoseconds by executing parallel processing.
  • the circuit block switching bus 140 has a function of changing the combination or use order of a plurality of general-purpose circuit blocks.
  • Each of the plurality of general-purpose circuit blocks operates based on the execution parameter stored in the register.
  • the input / output control unit 126 includes a clock output unit (not shown) that outputs an internal control clock having a nanosecond period.
  • the pulse signal input blocks 141 1 to 141 q have registers 1411 1 to 1411 q for storing execution parameters and input / output terminals 1412 1 to 1412 q for inputting and outputting information.
  • the pulse signal input blocks 141 1 and 141 2 receive digital signals corresponding to the respective signals via the input / output terminals 1412 1 and 1412 2 when pulse signals are input from the pulse signal input interfaces 127A and 127B, respectively. Output to general-purpose circuit block.
  • the digital signal output blocks 142 1 to 142 r have registers 1421 1 to 1421 r for storing execution parameters and input / output terminals 1422 1 to 1422 r for inputting and outputting information.
  • the digital signal output block 142 1 may, for example, digital information through the input-output terminal 1422 1 from the arithmetic unit 121 is input, and outputs a digital signal corresponding thereto to the digital signal output interface 128.
  • the A / D conversion blocks 143 1 to 143 p have registers 1431 1 to 1431 p for storing execution parameters and input / output terminals 1432 1 to 1432 p for inputting and outputting information.
  • the A / D conversion blocks 143 1 to 143 p continuously convert an analog signal input from the analog signal input interface 129 into digital information indicating a digital value corresponding to the signal level and output the digital information. That is, the A / D conversion blocks 143 1 to 143 p are digital information generation blocks that generate digital information indicating a digital value corresponding to the signal level of the analog signal by performing analog-digital conversion on the analog signal.
  • the A / D conversion blocks 143 1 to 143 p output digital information obtained by the conversion to the general-purpose circuit blocks via the input / output terminals 1432 1 to 1432 p .
  • the D / A conversion blocks 144 1 to 144 o have registers 1441 1 to 1441 o for storing execution parameters and input / output terminals 1442 1 to 1442 o for inputting / outputting information.
  • the D / A conversion blocks 144 1 to 144 o receive , for example, digital information indicating the signal level and polarity of the analog signal input from the arithmetic unit 121 via the input / output terminals 1442 1 to 1442 o , and the signal level and polarity. Convert to analog signal according to Then, the D / A conversion blocks 144 1 to 144 o output analog signals obtained by the conversion to the analog signal output interface 130.
  • the filter blocks 145 1 to 145 x include registers 1451 1 to 1451 x that store execution parameters and input / output terminals 1452 1 to 1452 x that input and output information.
  • the filter blocks 145 1 to 145 x remove noise included in the signal input to the input / output control unit 126.
  • the counter blocks 146 1 to 146 y include registers 1461 1 to 146 1 y that store execution parameters and input / output terminals 1462 1 to 1462 y that input and output information. For example, when digital information corresponding to a pulse signal is input from the pulse signal input blocks 141 1 to 141 q via the input / output terminals 1462 1 to 1462 y , the counter blocks 146 1 to 146 y are based on the digital information. The pulses included in the pulse signal are counted. The counter blocks 146 1 to 146 y generate and output count information indicating a count value obtained by continuously counting pulses included in the pulse signal.
  • the logical operation blocks 147 1 to 147 z have registers 1471 1 to 1471 z for storing execution parameters and input / output terminals 1472 1 to 1472 z for inputting and outputting information.
  • the logical operation blocks 147 1 to 147 z perform basic logical operations on the bit data.
  • basic logical operations include logical negation, logical product, logical sum, exclusive logical sum, negative logical sum, and negative logical product.
  • the four arithmetic operation blocks 148 1 to 148 v have registers 1481 1 to 1481 v for storing execution parameters and input / output terminals 1482 1 to 1482 v for inputting and outputting information.
  • the four arithmetic operation blocks 148 1 to 148 v execute four arithmetic operations such as sum, difference, product, and quotient on the word data.
  • the comparison operation blocks 149 1 to 149 u have registers 1491 1 to 1491 u for storing execution parameters and input / output terminals 1492 1 to 1492 u for inputting and outputting information.
  • the comparison operation blocks 149 1 to 149 u execute comparison processing.
  • the logger blocks 150 1 to 150 w include registers 1501 1 to 1501 w for storing execution parameters and input / output terminals 1502 1 to 1502 w for inputting and outputting information. Further, the logger blocks 150 1 to 150 w have trigger input terminals 1503 1 to 1503 w to which a trigger signal serving as a trigger for starting the processing is input. The logger blocks 150 1 to 150 w acquire digital information or count information in bit data or word data format output from each general-purpose circuit block in synchronization with the trigger signal input to the trigger input terminals 1503 1 to 1503 w. The data is sequentially written in the storage 124. Here, the logger blocks 150 1 to 150 w sequentially write the acquired digital information or count information in a preset storage area in the storage 124 in synchronization with a trigger signal based on pointer table information described later. .
  • the storage 124 stores digital information and count information transferred from the logger blocks 150 1 to 150 w of the input / output control unit 126.
  • the internal memory 122 stores operation parameter information that defines the order in which a plurality of general-purpose circuit blocks included in the input / output control unit 126 are operated. Further, the internal memory 122 stores pointer table information LPT that defines a storage area in which each of the logger blocks 150 1 to 150 w in the storage 124 writes digital information or count information.
  • the internal memory 122 and the non-volatile memory 123 serve as determination criterion information storage units that store determination criterion information indicating predetermined determination criteria for numerical values indicated by digital information in association with count information associated with the digital information. Function.
  • the calculation unit 121 reconfigures a plurality of general-purpose circuit blocks included in the input / output control unit 126 based on the operation parameters stored in the internal memory 122. Specifically, the calculation unit 121 analyzes the operation parameters stored in the internal memory 122 and determines the combination or use order of the general-purpose circuit blocks and the operation content. Then, the arithmetic unit 121 stores the execution parameter in the register of each general-purpose circuit block of the input / output control unit 126 according to the determined operation content. The arithmetic unit 121 executes a wafer inspection process to be described later using the digital information and count information output from the input / output control unit 126 stored in the storage 124.
  • creation of a program executed in the PLC 10 setting of various parameters of the PLC 10, and monitoring of the operation state of the PLC 10 can be performed by the PC 30 connected to the PLC 10 via the communication line L 1 and the PC interface 103. it can.
  • the PC 30 is, for example, a general-purpose personal computer. As shown in FIG. 5, the PC 30 includes a CPU 31, a main storage unit 32, an auxiliary storage unit 33, an input unit 34, a display unit 35, a communication interface 36, and a bus 39 that connects each unit.
  • the main storage unit 32 is a volatile memory and is used as a work area for the CPU 31.
  • the auxiliary storage unit 33 is a non-volatile memory such as a magnetic disk or a semiconductor flash memory, and stores a program for realizing the engineering tool 40.
  • the CPU reads out this program from the auxiliary storage unit 33 to the main storage unit 32 and executes it, whereby the engineering tool 40 is realized.
  • the input unit 34 is, for example, a keyboard, receives various operation information input by the user, and outputs the received operation information to the CPU 31.
  • the display unit 35 is a liquid crystal display, for example, and displays various information input from the CPU.
  • the communication interface 36 transmits / receives information to / from the PLC 10 in a state where the PC 30 is connected to the PLC 10 via the communication line L1 and the PC interface 103.
  • the engineering tool 40 has a function of generating a program to be executed by the PLC 10, setting operation contents of the PLC 10, and monitoring an operation state of the PLC 10.
  • a digital value corresponding to the signal level of the current signal is obtained by performing A / D conversion on the current signal input from the analog signal input interface 129 in the input / output control unit 126 according to the specifications of the wafer thickness inspection system.
  • a function for generating the digital information shown is required.
  • the input / output control unit 126 is required to have a function of generating count information indicating a count value obtained by counting pulses included in the pulse signal input from the pulse signal input interface 127A.
  • the input / output control unit 126 is required to have a function of writing the generated digital information and count information into a preset storage area in the storage 124.
  • the engineering tool 40 generates a program for reconfiguring a plurality of general-purpose circuit blocks so that the input / output control unit 126 performs these various functions.
  • the engineering tool 40 also generates pointer table information LPT that defines an area in the storage 124 where digital information and count information are written.
  • the engineering tool 40 also generates determination criterion information that is used when the calculation unit 121 of the input / output control unit 120 determines the thickness of the wafer W.
  • the engineering tool 40 causes the display unit 35 to appropriately display an engineering tool screen that presents information necessary for the user to create a program, set the operation content of the PLC 10, and monitor the operation state of the PLC 10.
  • the engineering tool 40 includes an operation parameter generation unit 41, a determination criterion information generation unit 42, a pointer table generation unit 43, and a transfer unit 44.
  • the operation parameter generation unit 41 is an operation parameter indicating an operation parameter of a logic circuit realized by using a plurality of general-purpose circuit blocks of the input / output control unit 126 based on logic circuit information input by the user via the input unit 34. Generate information.
  • the logic circuit information includes drawing information and setting information of the logic circuit.
  • the operation parameter generation unit 41 stores the generated operation parameter information DAM in the auxiliary storage unit 33.
  • the determination criterion information generation unit 42 generates determination criterion information necessary for executing a wafer inspection process to be described later, using various digital information stored in the storage 124 of the input / output control unit 120.
  • the determination criterion information generation unit 42 stores the generated determination criterion information DAJ in the auxiliary storage unit 33.
  • the pointer table generation unit 43 Based on the operation parameter information DAM, the pointer table generation unit 43 generates pointer table information LPT that defines storage areas in which the logger blocks 150 1 to 150 w of the input / output control unit 126 write digital information or count information in the storage 124. Generate.
  • the pointer table generation unit 43 stores the generated pointer table information LPT in the auxiliary storage unit 33.
  • the transfer unit 44 stores these pieces of information stored in the auxiliary storage unit 33. Transfer to PLC10.
  • the engineering tool 40 is activated in the PC 30 and the PC 30 and the PLC 10 are connected via the communication line L1.
  • the engineering tool 40 is assumed to display an engineering tool screen on the display unit 35.
  • the operation parameter generation unit 41 receives the input logic circuit information (step S1).
  • the operation parameter generation unit 41 generates operation parameter information DAM based on the received logic circuit information and stores it in the auxiliary storage unit 33 (step S2).
  • the determination criterion information generation unit 42 receives the input information regarding the determination criterion of the thickness of the wafer W (step S3). Thereafter, the determination criterion information generation unit 42 generates determination criterion information DAJ based on the input information related to the determination criterion of the wafer W and stores it in the auxiliary storage unit 33 (step S4).
  • the determination reference information DAJ corresponds to information indicating the rotation angle from the initial position of the wafer W and the upper limit reference value and lower limit reference value of the thickness of the wafer W at each rotation angle. Information.
  • a determination reference value is set for each rotation angle 360 / N degrees of the wafer W.
  • the rotation angle (360 / N) ⁇ n degrees is represented by an integer “n”.
  • the pointer table generation unit 43 stores the digital information or count information in the storage 124 by each of the logger blocks 150 1 to 150 w of the input / output control unit 126 based on the operation parameter information DAM.
  • Pointer table information LPT that defines the area is generated (step S5).
  • the pointer table information LPT is, for example, as shown in FIG. 8, the identification information of the table that is the storage area of the storage 124, the top physical address of the table, and the number of information (words) stored in the table. Information for associating two elements with each other.
  • Each head physical address indicates the head physical address of the storage area used by the logger blocks 150 1 to 150 w corresponding to the table identification information in the storage 124.
  • Each logger block 150 1 to 150 w is assigned a storage area continuous in the storage 124 by the size specified by the number of information with the corresponding head physical address as the head.
  • all the tables are set to the same size.
  • the transfer unit 44 receives a transfer operation (step S6).
  • the PC 30 transfers the operation parameter information DAM, the determination criterion information DAJ, and the pointer table information LPT to the CPU unit 100 via the PC interface 103 (step S7).
  • Step S8 the operation parameter information DAM, determination criterion information DAJ, and pointer table information LPT transferred to the CPU unit 100 are transferred to the input / output control unit 120 via the communication bus interfaces 104 and 124 and the bus communication line 111 ( Step S8).
  • the calculation unit 121 stores the transferred operation parameter information DAM, determination criterion information DAJ, and pointer table information LPT in the internal memory 122 (step S9). At this time, the calculation unit 121 also stores the operation parameter information DAM, the determination criterion information DAJ, and the pointer table information LPT in the nonvolatile memory 123. In this way, the initial setting of the PLC 10 used in the wafer thickness inspection system is completed.
  • the arithmetic unit 121 reconfigures a plurality of general-purpose circuit blocks of the input / output control unit 126 based on the operation parameter information DAM and pointer table information LPT stored in the internal memory 122 at the time of wafer thickness inspection.
  • the operation unit 121 analyzes the operation parameter information DAM to determine the combination or use order of the general-purpose circuit blocks and the operation content, and executes the execution parameter in the register of each general-purpose circuit block according to the determined operation content. Is stored.
  • a current signal which is an analog signal output from the laser displacement sensor 162 is input to the analog signal input interface 129 as shown in FIG. Analog signal input interface 129, a current signal input, and outputs to the A / D conversion block 143 1.
  • a / D conversion block 143 1, a current signal input, the signal level of the current signal, i.e., converted into digital information representing a numerical value indicating the magnitude of the current value.
  • a / D conversion block 143 1 the digital information representing the current value of the current signal, and outputs to the output terminal 1502 1 logger block 150 1 is the first logger block.
  • the pulse signal output from the encoder 163 is input to the pulse signal input interface 127A.
  • the pulse signal input interface 127A outputs the input pulse signal to the pulse signal input block 141 1 .
  • the pulse signal input block 141 1 outputs the input pulse signal to the counter block 146 1 .
  • Counter block 146 1 counts the pulses contained in the pulse signal input, it generates a digital information representing the count value.
  • the counter block 146 1, the digital information representing the count value, and outputs to the output terminals 1502 2 logger block 1502 is a second logger block.
  • the counter block 146 1 continues to output digital information indicating the count value to the input / output terminal 1502 2 of the logger block 150 2 in synchronization with the internal control clock having the nanosecond period described above.
  • Pulse signal input interface 127B is a pulse signal input, and outputs to the pulse signal input block 141 2.
  • the pulse signal input block 141 2 functions as a trigger block that outputs the input pulse signal as it is as a trigger signal to the trigger input terminals 1503 1 and 1503 2 of the logger block 150 1 and the logger block 150 2 . That is, the pulse signal input block 141 2 functions as a trigger output unit that outputs a trigger signal to the logger block 150 1 and the logger block 150 2 .
  • Logger blocks 150 1 and logger block 150 2 digital information has reached the input-output terminal 1502 1, 1502 2 at the rising or falling time of each pulse signal, captures the count information.
  • the digital information indicating the current value of the current signal output from the laser displacement sensor 162, that is, the digital information indicating the thickness of the wafer W arrives at the input / output terminal 1502 1 of the logger block 150 1 .
  • the input-output terminal 1502 2 logger block 1502 digital information representing the count value of the pulses included in the pulse signal outputted from the encoder 163, i.e., count information indicating the rotation angle from the initial position of the wafer W Reach.
  • the logger block 150 1 and the logger block 150 2 rotate from the initial position to the thickness of the wafer W in the storage area corresponding to each table identification information in the storage 124 based on the table identification information of the table used by each. Count information indicating the angle is written.
  • the logger block 150 n stores the pointer table information LPT based on a relative address from 0 to 9999. 124 is accessed.
  • the table identification information table used by the logger block 150 1 is set to "TA"
  • the table identification information table used by the logger block 1502 is to be set to "TB”.
  • logger block 150 1 a plurality of storage areas is a plurality of first storage area corresponding to the table TA in the storage 124, and writes the digital information that indicates the thickness of the wafer W.
  • the plurality of storage areas are storage areas designated by successive physical addresses between the physical address “10000” and the physical address “19999”.
  • a plurality of storage areas is a plurality of second storage areas corresponding to the table TB in the storage 124, and writes the count information indicating the rotation angle from the initial position of the wafer W.
  • the plurality of storage areas are storage areas designated by successive physical addresses between the physical address “20000” and the physical address “29999”.
  • a second relative address represented by a difference value between the physical address of the storage area in which the count information associated with is stored and the physical address “20000” of the first storage area of the storage area corresponding to the table TB is Are equal to each other.
  • logger blocks 150 1 and logger block 1502 refers to the physical addresses corresponding thereto from the first relative address and the second relative address, and writes the digital information and the count information to the storage 124 at high speed by hardware processing .
  • digital information A [0] to A [9999] and digital information B [0] to B [9999] are stored in the storage areas corresponding to the tables TA and TB of the storage 124, respectively. Stored.
  • two types of different information digital information indicating the thickness of the wafer W and count information indicating the rotation angle from the initial position of the wafer W, are based on the same first relative address and second relative address.
  • data is simultaneously written in different storage areas of the storage 124.
  • the wafer thickness determination process executed by the calculation unit 121 of the input / output control unit 120 of the PLC 10 used in the wafer thickness inspection system according to the present embodiment will be described with reference to FIG.
  • This wafer thickness determination process is executed after the above-described initial setting is completed for the PLC 10 used in the wafer thickness inspection system.
  • the operation unit 121 reads the determination criterion information from the nonvolatile memory 123 (step S101). For example, when the power to the PLC 10 is turned on, the calculation unit 121 reads the determination criterion information from the nonvolatile memory 123 and develops it in the internal memory 122.
  • the arithmetic unit 121 determines whether or not there is an input of the inspection end notification information from the logger blocks 150 1 and logger block 150 2 (step S102). As described above, when the writing of the digital information indicating the thickness of the wafer W for one wafer W by the logger blocks 150 1 and 150 2 and the rotation angle from the initial position to the storage 124 is completed, the inspection end notification information is Input to the arithmetic unit 121. When the calculation unit 121 determines that the inspection end notification information is not input from the logger block 150 1 and the logger block 150 2 (step S102: No), the calculation unit 121 executes a process of step S105 described later.
  • the calculation unit 121 executes the thickness determination of the wafer W (step S103).
  • the calculation unit 121 determines whether the thickness at each rotation angle of the wafer W is equal to or less than the upper limit reference value indicated by the determination reference information as shown in FIG. .
  • the calculation unit 121 sequentially acquires the wafer thickness An and the rotation angle Bn indicated by the digital information indicating the thickness of the wafer W and the rotation angle from the initial position of the wafer W, and sets the rotation angle Bn to the rotation angle Bn. Search for the corresponding criterion information.
  • the calculation unit 121 determines whether or not the wafer thickness An is not more than the upper limit reference value AU indicated by the determination reference information corresponding to the rotation angle Bn and not less than the lower limit reference value AL. For example, as shown in FIG. 12, the arithmetic unit 121 determines the thickness of the corresponding wafer W if the thickness An of the wafer W is equal to or less than the upper limit reference value AU and equal to or greater than the lower limit reference value AL. Is determined to be “OK”. On the other hand, for example, as shown in FIG. 13, when the wafer thickness A3 exceeds the upper limit reference value AU for the rotation angle B3, the calculation unit 121 determines that the thickness of the corresponding wafer W is “NG”.
  • the calculation unit 121 acquires the digital information and the count information from the storage area corresponding to the table TA and the storage area corresponding to the table TB in the internal memory 122, and acquires the acquired digital information based on the criterion information. Functions as a determination unit that determines whether or not the numerical value indicated by satisfies the determination criterion.
  • the calculation unit 121 outputs the determination result of the thickness determination of the wafer W to the storage 124 (step S104).
  • the calculation unit 121 determines whether or not an end command for instructing to end the wafer thickness determination process has been input (step S105).
  • the end command is input to the calculation unit 121. If it is determined that the end command has not been input (step S105: No), the calculation unit 121 executes the process of step S102 again. On the other hand, if it is determined by the calculation unit 121 that an end command has been input (step S105: Yes), the wafer thickness determination process ends.
  • the storage 124 stores information indicating the determination result regarding the thickness of each wafer W by the wafer thickness determination process.
  • Information indicating the determination result regarding the thickness of each wafer W stored in the storage 124 can be transferred to the PC 30, for example.
  • the determination result of the thickness of the wafer W is displayed in the PC 30, for example, as shown in FIGS. A, a graph with the horizontal axis indicating the rotation angle Bn from the initial position of the wafer W may be displayed on the display unit 35.
  • the rotation angle “B3” and the thickness “A3” of the wafer W are displayed. May be.
  • the CPU unit generally executes processing for associating the digital information indicating the thickness of the wafer W with the count information indicating the rotation angle of the wafer W. Therefore, in order to obtain the digital information indicating the thickness of the wafer W and the count information indicating the rotation angle of the wafer W from the input / output control unit, the CPU unit performs synchronization processing with the input / output control unit; It is necessary to perform processing to read digital information and count information from the input / output control unit as needed.
  • the process of reading at any time refers to the digital information and count information stored in a set of storage areas of the input / output control unit being transferred to the set of storage areas by the CPU unit. This is a process of reading before being overwritten by information.
  • the CPU unit 100 stores in the memory 102 digital information indicating the thickness of the wafer W acquired by the input / output control unit 120 and count information indicating the rotation angle of the wafer W. Can be considered.
  • the CPU unit 100 uses the input / output control unit 120 to transfer a new set of digital information and count information stored in a set of storage areas of the internal memory 122 to the internal memory 122. Before being overwritten by the information and the count information, a process of reading out the digital information and the count information from the internal memory 122 via the bus communication line 111 is executed as needed. For example, as shown in FIG.
  • the logger block 150 sequentially writes the storage area corresponding digital information indicating the thickness of the wafer W in the storage 124 definitive table TA. Further, the logger block 150 2, the count information indicating the angle of rotation from the initial position of the wafer W, sequentially writes to the storage area corresponding to the table TB in the storage 124.
  • the logger block 150 1 every time the rotation angle of the wafer W changes, only the period WM for writing the digital information and the count information to the storage 124 by the logger block 150 1 and the logger block 150 2 occurs. To do.
  • time TC when inspection end notification information is input to the calculation unit 121, the process proceeds to the wafer thickness determination period JP.
  • the wafer thickness determination When the wafer thickness determination is completed, there are an overhead period IH1 for performing preparation for transferring information indicating the determination result from the input / output control unit 120 to the CPU unit 100, and a period IH3 for transferring information indicating the determination result. Occur.
  • the information indicating the determination result is information indicating only whether the wafer thickness determination result is “OK” or “NG”, the size thereof is smaller than the digital information and the count information.
  • FIG. 14B shows a case where the information indicating the determination result is information indicating only whether the wafer thickness determination result is “OK” or “NG”.
  • the times T11, T12, and T14 are approximately the same as the times T91, T92, and T94, respectively, and the time T13 is equal to or less than the time T93, the thickness of one wafer W in the case of the PLC 10 according to the present embodiment.
  • the time T1 required for the inspection is shortened by (T92 + T93) ⁇ (N ⁇ 1) or more as compared with the PLC according to the above-described comparative example. Therefore, the throughput can be improved by improving the processing speed of the wafer thickness inspection system.
  • the logger block 150 1 is in synchronization with the trigger signal, the digital information that indicates the thickness of the wafer W, the storage 124 definitive table TA Is transferred to the storage area corresponding to. Further, the logger block 150 2, in synchronization with the trigger signal, the count information indicating the angle of rotation from the initial position of the wafer W, in association with the digital information representing the thickness of the wafer W, the table TB in the storage 124 Transfer to the corresponding storage area.
  • the CPU unit 100 overwrites the digital information and count information stored in one set of storage areas in the input / output control unit 120 with the digital information and count information newly transferred to the one set of storage areas.
  • the input / output control unit 120 can store the digital information and the count information acquired at the same time in the storage 124 in association with each other. Therefore, for example, the trigger signal cycle can be shortened regardless of the processing speed of the CPU unit 100, so that digital information and count information can be simultaneously acquired in a shorter cycle, and the processing speed of the PLC 10 and thus the wafer can be obtained. The processing speed of the thickness inspection system can be improved.
  • the input-output control unit 120 the pulse signal input block 141 2, logger block 150 1 a pulse signal input from the proximity sensor 164 via the pulse signal input interface 127B, as it is a trigger signal
  • the logger block 150 2 functions as a trigger output unit that outputs to the trigger input terminals 1503 1 and 1503 2 . Accordingly, it is possible to reduce a deviation between the timing at which the wafer W is detected by the proximity sensor 164 and the digital information writing timing for the wafer W by the logger blocks 150 1 and 150 2 . Therefore, there is an advantage that the accuracy of the thickness determination of the wafer W is improved.
  • the digital information indicating the thickness of the wafer W stored in the storage 124 and the rotation angle from the initial position of the wafer W are indicated.
  • the determination of the thickness of the wafer W is executed using the count information.
  • a series of processes from the measurement of the thickness of the wafer W to the determination of whether or not the thickness of the wafer W satisfies the criterion indicated by the preset criterion information is executed. It is possible.
  • the processing for transferring the digital information and the count information to the CPU unit 100 during a series of processing from the measurement of the thickness of the wafer W to the determination of the thickness of the wafer W becomes unnecessary.
  • the process of performing the determination can be speeded up.
  • the wafer thickness inspection system can be reduced in size.
  • the present invention is not limited to the above-described embodiments.
  • the logger blocks 150 1 and logger block 1502 using the trigger signal generated by the counter block 146 and second input-output control unit 126, digital information and count information May be taken in.
  • the counter block 146 2 and the comparison operation block 149 1 function as a trigger output unit that outputs a trigger signal to the logger block 150 1 and the logger block 150 2 , respectively.
  • the current signal output from the laser displacement sensor 162 is input to an analog signal input interface 129, an analog signal input interface 129 outputs the current signal to the A / D conversion block 143 1.
  • a / D conversion block 143 1, a current signal input, the current value of the current signal, i.e., converted to digital information that indicates the thickness of the wafer W.
  • a / D conversion block 143 1, the digital information, and outputs to the output terminal 1502 1 logger block 150 1.
  • the pulse signal output from the encoder 163 is input to the pulse signal input interface 127A, and the pulse signal input interface 127A outputs the pulse signal to the pulse signal input block 141 1 .
  • the pulse signal input block 141 1 outputs the input pulse signal to the counter block 146 1 .
  • the counter block 146 1 counts the pulses included in the input pulse signal, and generates count value, that is, count information indicating the rotation angle from the initial position of the wafer W.
  • the counter block 146 1 outputs the count information to the input-output terminal 1502 2 logger block 150 2.
  • the counter block 146 2 outputs the count information indicating the count value to the comparison computation block 149 1.
  • the comparison operation block 149 1 and the count threshold is set for the pre-count.
  • the comparison operation block 149 1 compares the count value indicated by the count information input from the counter block 146 2 with the count threshold value.
  • the comparison calculation block 149 1 outputs a pulse-like trigger signal to the trigger input terminals 1503 1 and 1503 2 of the logger block 150 1 and the logger block 150 2 .
  • Logger blocks 150 1 and logger block 150 2 captures the digital information or count information has reached the input-output terminal 1502 1, 1502 2 at the rising or falling time of the trigger signals input from the respective comparison operation blocks 149 1 .
  • the logger block 150 1 and the logger block 150 2 write digital information or count information in a storage area corresponding to each table identification information in the storage 124 based on the table identification information of the table used by each.
  • digital information and count information can be simultaneously acquired at an arbitrary timing even if a trigger signal is not input from the outside of the input / output control unit 2120.
  • the input / output control unit 120 includes a built-in storage 124, and the logger blocks 150 1 and 150 2 transfer digital information and count information corresponding to the signal level of the analog signal to the storage 124.
  • the present invention is not limited to this.
  • the input / output control unit 120 includes a so-called external storage other than the built-in storage 120, and the logger blocks 150 1 and 150 2 have digital information and count corresponding to the signal level of the analog signal. Information may be transferred to this external storage.
  • the determination criterion information indicates the upper limit value and the lower limit value of the thickness of the wafer W has been described, but the content indicated by the determination criterion information is not limited to this.
  • the criterion information may indicate only the lower limit value or only the upper limit value of the thickness of the wafer W.
  • the wafer thickness inspection unit 16 is connected to the PLC 10
  • the present invention is not limited to this, and an external device that outputs other analog signals, an external device that outputs other pulse signals or digital signals. May be connected to the PLC 10.
  • the calculation unit 121 of the input / output control unit 120 acquires digital information and count information from the internal memory 122, and whether or not the numerical value indicated by the acquired digital information satisfies the determination criterion based on the determination criterion information.
  • An example of functioning as a determination unit for determining whether or not has been described.
  • the present invention is not limited thereto, and for example, the calculation unit 101 of the CPU unit 100 may function as a determination unit.
  • the arithmetic unit 101 transmits the digital information of the storage 124 of the input / output control unit 120 and the count information from each of the storage areas via the communication bus interfaces 104 and 125 and the bus communication line 111. What is necessary is just to acquire information and count information.
  • the CPU unit stores a plurality of pieces of digital information and a plurality of pieces of count information necessary for determination by the determination unit in each of the two storage areas of the storage 124, and then stores a plurality of pieces of information from each of the two storage areas of the storage 124. Digital information and a plurality of count information may be acquired together.
  • the memory 102 of the CPU unit 100 stores determination criterion information. Then, the arithmetic unit 101 determines whether the numerical value indicated by the acquired digital information satisfies the determination criterion based on the determination criterion information stored in the memory 102.
  • the digital information and count information are written into the storage 124 by the logger block 150 1 and the logger block 150 2.
  • a period WM is performed.
  • the same reference numerals as those in FIGS. 14A and 14B have the same meanings as those in FIGS. 14A and 14B.
  • write completion notification information for notifying completion of writing of all digital information and count information for one wafer W to the storage 124 is input to the arithmetic unit 121.
  • the time T23 is approximately the same as the time T93 ⁇ N.
  • the time T2 required for the thickness inspection of one wafer W of the PLC according to the present modification is a time T92 ⁇ corresponding to the sum of N ⁇ 1 overhead periods IH1 as compared with the PLC according to the above-described comparative example. (N-1) is shortened.
  • the number of times digital information and count information written in the storage 124 are transferred to the CPU unit 100 can be reduced, and accordingly, preparation for transferring the digital information and count information to the CPU unit 100 is required. Time is shortened. Therefore, the throughput can be improved by improving the processing speed of the wafer thickness inspection system.
  • the digital information acquired in the input / output control unit 120 is received in the CPU unit 100 in parallel with the transfer processing of the digital information and count information to the internal memory 122. It is possible to determine whether the numerical value shown satisfies the determination criterion. Thereby, the time required for a series of processes including the process of acquiring the digital information and the count information and the process of determining whether the numerical value indicated by the digital information satisfies the determination criterion can be reduced.
  • the first signal is an analog signal
  • the second signal is a pulse signal
  • the first input interface is an analog signal input interface
  • the second input interface is a pulse signal input interface.
  • the first signal and the second signal are not limited to this.
  • both the first signal and the second signal may be analog signals, or both the first signal and the second signal may be digital signals.
  • the first input interface and the second input interface may both be an analog signal input interface or a pulse signal input interface.
  • the present invention is suitable for a PLC input / output control unit used in the semiconductor manufacturing field, for example.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

入出力制御ユニット（１２０）は、ストレージと入出力制御部（１２６）とアナログ信号入力インタフェース（１２９）とパルス信号入力インタフェース（１２７Ａ）とを備える。入出力制御部（１２６）は、トリガ信号を生成するパルス信号入力ブロック（１４１１）と、アナログ信号をアナログディジタル変換することによりウェハ厚さ情報を生成するＡ／Ｄ変換ブロック（１４３１）と、トリガ信号に同期して、ウェハ厚さ情報を、ストレージにおける予め設定されたテーブルＡに格納するロガーブロック（１５０１）と、ディジタル信号から継続的にカウント値を示すカウント値情報を生成して出力するカウンタブロック（１４６１）と、トリガ信号に同期して、カウント値情報を、ウェハ厚さ情報と対応づけて、ストレージ（１２４）におけるテーブルＴＢに格納するロガーブロック（１５０２）と、を有する。

Description

入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム
　本発明は、入出力制御ユニット、プログラマブルロジックコントローラおよび検査システムに関する。
　エンコーダからのパルス信号に基づいて同期制御信号を生成する同期制御信号生成ユニットと、カウンタユニットと、アナログ入力ユニットと、ＣＰＵユニットとを備えるプログラマブルコントローラが提案されている（例えば特許文献１参照）。ここで、カウンタユニットは、同期制御信号に同期したタイミングで、エンコーダからのパルス信号のパルスのカウント値を内部メモリにラッチする。アナログ入力ユニットは、同期制御信号に同期したタイミングで、センサから出力されるアナログ信号の信号レベルを示す値を内部メモリにラッチする。ＣＰＵユニットは、同期制御信号に同期して、カウンタユニットの内部メモリにラッチされているカウント値、アナログ入力ユニットの内部メモリにラッチされているアナログ信号の信号レベルを示す値を、バス通信線を介して読み取る。
国際公開第２０１４／２０７８２５号
　特許文献１に記載されたプログラマブルコントローラでは、ＣＰＵユニットが、同期制御信号の各周期において、毎回各内部メモリにラッチされているカウント値、アナログ信号の信号レベルを示す値を読み取る。従って、同期制御信号の周期を、ＣＰＵユニットがカウント値、アナログ信号の信号レベルを示す値を読み取る時間よりも長くする必要がある。即ち、同期制御信号の周期は、ＣＰＵユニットの処理の速度により制約を受ける。従って、プログラマブルロジックコントローラの処理時間が必然的に長くなり、それを使用した製造装置では、タクト時間の低減を図ることが難しかった。また、特許文献１に記載されたプログラマブルコントローラでは、カウンタユニットの内部メモリおよびアナログ入力ユニットの内部メモリのそれぞれに複数の格納領域が設けられていない。従って、ＣＰＵユニットは、カウンタユニットの内部メモリおよびアナログ入力ユニットの内部メモリそれぞれの１つの格納領域に格納されたデータを、新たに格納領域へ転送されるデータにより上書きされる前に、随時各内部メモリから読み出す必要がある。このため、プログラマブルロジックコントローラの処理時間が長くなってしまう。
　本発明は、上記事由に鑑みてなされたものであり、プログラマブルロジックコントローラの処理速度を向上させることができる入出力制御ユニット、プログラマブルロジックコントローラおよび検査システムを提供することを目的とする。
　上記目的を達成するために、本発明に係る入出力制御ユニットは、
　記憶部と、
　入出力制御部と、
　第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、
　第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を備え、
　前記入出力制御部は、
　トリガ信号を生成するトリガ出力部と、
　前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、
　前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する。
　本発明によれば、入出力制御部が、トリガ信号に同期して、第１信号に基づく第１情報を、複数の第１格納領域に格納する第１ロガーブロックと、トリガ信号に同期して、第２信号に基づく第２情報を、第１情報と対応づけて、複数の第２格納領域に格納する第２ロガーブロックと、を有する。これにより、ＣＰＵユニットは、例えば１つの格納領域に格納された第１情報または第２情報を、新たにその格納領域へ転送される第１情報または第２情報により上書きされる前に、随時読み出す処理を実行する必要がない。そして、入出力制御ユニットは、同時に取得したディジタル情報とカウント情報とを互いに対応づけて記憶部に記憶させることができる。従って、例えばＣＰＵユニットの処理速度に関わらずトリガ信号の周期を短縮することができるので、その分、短い周期でディジタル情報とカウント情報との同時取得が可能となり、本発明に係る入出力制御ユニットを備えるプログラマブルロジックコントローラの処理速度を向上させることができる。
本発明の実施の形態に係るウェハ厚さ検査システムを示す図 実施の形態に係るウェハ厚さ検査システムの一部を示す図 実施の形態に係るプログラマブルロジックコントローラの構成を示すブロック図 実施の形態に係る入出力制御部の構成を示すブロック図 実施の形態に係るパーソナルコンピュータの構成を示すブロック図 実施の形態に係るウェハ厚さ検査システムの初期設定時における動作を示すシーケンス図 実施の形態に係る判定基準情報の一例を示す図 実施の形態に係るポインタテーブル情報の一例を示す図 実施の形態に係る入出力制御ユニットの制御ブロック図 実施の形態に係るストレージが記憶するテーブルの一例を示す図 実施の形態に係るＭＰＵが実行するウェハ厚さ判定処理の流れの一例を示すフローチャート 実施の形態に係るウェハ厚さ判定処理の判定結果の一例を示す図 実施の形態に係るウェハ厚さ判定処理の判定結果の一例を示す図 比較例に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート 実施の形態に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート 変形例に係る入出力制御ユニットの制御ブロック図 変形例に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート
　以下、本発明の一実施の形態に係るプログラマブルロジックコントローラについて図面を参照しながら説明する。本実施の形態に係るプログラマブルロジックコントローラの入出力制御ユニットは、複数の汎用回路ブロックを有する入出力制御部と、外部から入力される第１信号を入出力制御部へ出力する第１入力インタフェースと、外部から入力される第２信号を入出力制御部へ出力する第２入力インタフェースと、を備える。本実施の形態では、第１信号がアナログ信号であり、第２信号がパルス信号である。また、第１入力インタフェースが、アナログ信号入力インタフェースであり、第２入力インタフェースが、パルス信号入力インタフェースである。また、入出力制御ユニットは、更に、大容量のストレージを備える。そして、入出力制御部は、同時に入力される第１信号と第２信号とのそれぞれについて並列処理を実行することにより同時に複数種類の情報、即ち、第１信号に基づく第１情報と第２信号に基づく第２情報とを生成する。そして、入出力制御部は、複数種類の情報を生成する毎にそれらをストレージに順次記憶させる。ここで、ストレージは、複数の第１情報を格納するための複数の第１格納領域と、複数の第２情報を格納するための複数の第２格納領域と、を有する。ストレージは、第１情報と第２情報とをそれぞれ共通の相対アドレスで管理し、互いに対応づけた形で記憶する。また、入出力制御ユニットは、ストレージが記憶する複数種類の情報について、予め設定された判定情報に基づいて判定を行う判定部を備える。
　例えば図１に示すように、本実施の形態に係るプログラマブルロジックコントローラ（以下、「ＰＬＣ（Programmable Logic Controller）」と称する。）１０は、ウェハ厚さ検査ユニット１６とともにウェハ厚さ検査システムを構成する。
　ウェハ厚さ検査ユニット１６は、ターンテーブル１６１と、レーザ変位センサ１６２と、エンコーダ１６３と、近接センサ１６４と、を備える。ここで、レーザ変位センサ１６２が、特許請求の範囲に記載の第１機器に相当し、エンコーダ１６３が特許請求の範囲に記載の第２機器に相当し、近接センサ１６４が、特許請求の範囲に記載の第３機器に相当する。また、ウェハ厚さ検査ユニット１６は、ターンテーブル１６１の回転動作のオンオフを切り替えるためのスイッチ１６５と、ターンテーブル１６１に設けられた真空チャック（図示せず）の吸着状態を切り替えるためのバルブ１６６と、を備える。ターンテーブル１６１、レーザ変位センサ１６２、エンコーダ１６３、近接センサ１６４、スイッチ１６５およびバルブ１６６は、通信線Ｌ２を介してＰＬＣ１０の入出力インタフェース１２０ａに接続されている。このウェハ厚さ検査システムは、ウェハ厚さ検査ユニット１６のターンテーブル１６１上に載置されたウェハＷを回転させながらレーザ変位センサ１６２でウェハＷの厚さを測定する。
　レーザ変位センサ１６２は、図２に示すように、ターンテーブル１６１の上方に配置され、アナログ信号である電流信号を出力する。この電流信号は、例えばウェハＷの厚さを反映した電流値を示す信号である。エンコーダ１６３は、例えば光電方式のロータリエンコーダであり円盤状のターンテーブル１６１の周囲に設けられている。エンコーダ１６３は、例えばターンテーブル１６１の回転に伴い回転するスリット円板と、フォトトランジスタと、を有し、ターンテーブル１６１の回転に伴いスリット円板のスリットを通過した光をフォトトランジスタで受光しそれに応じたパルス信号を出力する。エンコーダ１６３は、ターンテーブル１６１の回転に伴って連続的にパルス信号を出力する。このパルス信号は、ターンテーブルの回転速度に応じてパルスの発生頻度が増減する信号である。そして、エンコーダ１６３から出力されるパルス信号に含まれるパルスをカウントして得られるカウント値は、ターンテーブル１６１の初期位置からの回転角度、即ち、ウェハＷの回転角度に比例して増加する。近接センサ１６４は、ウェハＷの接近を検知するセンサであり、例えばターンテーブル１６１の周部上方に配置され、ウェハＷ上の近接センサ１６４との距離が予め設定された距離以下になるとパルス信号を出力する。
　図１に戻って、ＰＬＣ１０は、ベースユニット１１０と、ＣＰＵ（Central Processing Unit）ユニット１００と、入出力制御ユニット１２０と、を備える。ＣＰＵユニット１００には、ＵＳＢインタフェースであるＰＣインタフェース１０３が設けられている。また、入出力制御ユニット１２０には、ウェハ厚さ検査ユニット１６と通信線Ｌ２を介して接続される入出力インタフェース１２０ａが設けられている。ベースユニット１１０は、図３に示すように、例えばＣＰＵユニット１００と入出力制御ユニット１２０との間での情報の送受信を行うためのバス通信線１１１を備える。また、ベースユニット１１０は、ＣＰＵユニット１００および入出力制御ユニット１２０の裏側に配置される板面部を有し、板面部においてコネクタ（図示せず）を介してＣＰＵユニット１００および入出力制御ユニット１２０と接続されている。
　ＣＰＵユニット１００は、予め設定されたパラメータ１０２ａとラダープログラム１０２ｂとを記憶するメモリ１０２と、パラメータ１０２ａに従ってラダープログラム１０２ｂを実行する演算部１０１と、を備える。演算部１０１は、ＣＰＵとＣＰＵの作業領域となるＲＡＭ（Random Access Memory）とを有する。メモリ１０２は、例えば磁気ディスク、半導体フラッシュメモリ等の不揮発性メモリである。また、ＣＰＵユニット１００は、例えばＵＳＢ（Universal Serial Bus）インタフェースであるＰＣインタフェース１０３と、バス通信線１１１を介した通信を行うための通信バスインタフェース１０４と、を備える。
　入出力制御ユニット１２０は、演算部１２１と、内部メモリ１２２と、不揮発性メモリ１２３と、ストレージ１２４と、複数の汎用回路ブロックを有する再構成可能集積回路である入出力制御部１２６と、を備える。不揮発性メモリ１２３およびストレージ１２４は、例えば磁気ディスク、半導体フラッシュメモリ等である。また、入出力制御ユニット１２０は、バス通信線１１１を介した通信を行うための通信バスインタフェース１２５を備える。更に、入出力制御ユニット１２０は、パルス信号入力インタフェース１２７Ａ、１２７Ｂと、ディジタル信号出力インタフェース１２８と、アナログ信号入力インタフェース１２９と、アナログ信号出力インタフェース１３０と、を備える。
　パルス信号入力インタフェース１２７Ａは、エンコーダ１６３から入力される第２信号であるパルス信号を入出力制御部１２６へ出力する第２入力インタフェースである。パルス信号入力インタフェース１２７Ｂは、近接センサ１６４から入力される第３信号であるパルス信号を入出力制御部１２６へ出力する第３入力インタフェースである。ディジタル信号出力インタフェース１２８は、入出力制御部１２６から入力されるディジタル信号をスイッチ１６５へ出力する。アナログ信号入力インタフェース１２９は、レーザ変位センサ１６２から入力されるアナログ信号を入出力制御部１２６へ出力する。アナログ信号出力インタフェース１３０は、入出力制御部１２６から入力されるアナログ信号をバルブ１６６へ出力することにより、バルブ１６６を駆動する。
　入出力制御部１２６は、図４に示すように、フィルタブロック１４５１～１４５ｘ、カウンタブロック１４６１～１４６ｙ、論理演算ブロック１４７１～１４７ｚ、四則演算ブロック１４８１～１４８ｖ、比較演算ブロック１４９１～１４９ｕおよびロガーブロック１５０１～１５０ｗを有する。また、入出力制御部１２６は、パルス信号入力ブロック１４１１～１４１ｑ、ディジタル信号出力ブロック１４２１～１４２ｒ、Ａ／Ｄ変換ブロック１４３１～１４３ｐ、Ｄ／Ａ変換ブロック１４４１～１４４ｏおよび回路ブロック切替バス１４０を有する。以後、これらの各種ブロックを適宜汎用回路ブロックと称する。これら複数の汎用回路ブロックは、並列処理を実行することによりナノ秒オーダの高速動作が可能となっている。回路ブロック切替バス１４０は、複数の汎用回路ブロックの組合せまたは使用順序を変更する機能を有する。複数の汎用回路ブロックは、それぞれレジスタに記憶された実行パラメータに基づいて動作する。また、入出力制御部１２６は、ナノ秒周期の内部制御クロックを出力するクロック出力部（図示せず）を有する。
　パルス信号入力ブロック１４１１～１４１ｑは、実行パラメータを記憶するレジスタ１４１１１～１４１１ｑと、情報を入出力する入出力端子１４１２１～１４１２ｑを有する。このうち、パルス信号入力ブロック１４１１、１４１２は、それぞれパルス信号入力インタフェース１２７Ａ、１２７Ｂからパルス信号が入力されると、それに応じたディジタル情報を、入出力端子１４１２１、１４１２２を介して各汎用回路ブロックへ出力する。
　ディジタル信号出力ブロック１４２１～１４２ｒは、実行パラメータを記憶するレジスタ１４２１１～１４２１ｒと、情報を入出力する入出力端子１４２２１～１４２２ｒと、を有する。このうち、ディジタル信号出力ブロック１４２１は、例えば演算部１２１から入出力端子１４２２１を介してディジタル情報が入力されると、それに応じたディジタル信号をディジタル信号出力インタフェース１２８へ出力する。
　Ａ／Ｄ変換ブロック１４３１～１４３ｐは、実行パラメータを記憶するレジスタ１４３１１～１４３１ｐと、情報を入出力する入出力端子１４３２１～１４３２ｐと、を有する。Ａ／Ｄ変換ブロック１４３１～１４３ｐは、アナログ信号入力インタフェース１２９から入力されるアナログ信号を、その信号レベルに応じたディジタル値を示すディジタル情報に継続的に変換して出力する。即ち、Ａ／Ｄ変換ブロック１４３１～１４３ｐは、アナログ信号をアナログディジタル変換することによりアナログ信号の信号レベルに対応するディジタル値を示すディジタル情報を生成するディジタル情報生成ブロックである。そして、Ａ／Ｄ変換ブロック１４３１～１４３ｐは、変換して得られるディジタル情報を、入出力端子１４３２１～１４３２ｐを介して各汎用回路ブロックへ出力する。
　Ｄ／Ａ変換ブロック１４４１～１４４ｏは、実行パラメータを記憶するレジスタ１４４１１～１４４１ｏと、情報を入出力する入出力端子１４４２１～１４４２ｏと、を有する。Ｄ／Ａ変換ブロック１４４１～１４４ｏは、例えば演算部１２１から入出力端子１４４２１～１４４２ｏを介して入力される、アナログ信号の信号レベルおよび極性を示すディジタル情報を、その信号レベルおよび極性に応じたアナログ信号に変換する。そして、Ｄ／Ａ変換ブロック１４４１～１４４ｏは、変換して得られるアナログ信号を、アナログ信号出力インタフェース１３０へ出力する。
　フィルタブロック１４５１～１４５ｘは、実行パラメータを記憶するレジスタ１４５１１～１４５１ｘと、情報を入出力する入出力端子１４５２１～１４５２ｘと、を有する。フィルタブロック１４５１～１４５ｘは、入出力制御部１２６へ入力される信号に含まれるノイズを除去する。
　カウンタブロック１４６１～１４６ｙは、実行パラメータを記憶するレジスタ１４６１１～１４６１ｙと、情報を入出力する入出力端子１４６２１～１４６２ｙと、を有する。カウンタブロック１４６１～１４６ｙは、例えばパルス信号入力ブロック１４１１～１４１ｑから入出力端子１４６２１～１４６２ｙを介してパルス信号に対応するディジタル情報が入力されると、そのディジタル情報に基づいて、パルス信号に含まれるパルスをカウントする。カウンタブロック１４６１～１４６ｙは、パルス信号に含まれるパルスを継続的にカウントして得られるカウント値を示すカウント情報を生成して出力する。
　論理演算ブロック１４７１～１４７ｚは、実行パラメータを記憶するレジスタ１４７１１～１４７１ｚと、情報を入出力する入出力端子１４７２１～１４７２ｚと、を有する。論理演算ブロック１４７１～１４７ｚは、ビットデータについて、基本的な論理演算を実行する。ここで、基本的な論理演算としては、論理否定、論理積、論理和、排他的論理和、否定論理和、否定論理積が挙げられる。
　四則演算ブロック１４８１～１４８ｖは、実行パラメータを記憶するレジスタ１４８１１～１４８１ｖと、情報を入出力する入出力端子１４８２１～１４８２ｖと、を有する。四則演算ブロック１４８１～１４８ｖは、ワードデータについて、和、差、積、商といった四則演算を実行する。
　比較演算ブロック１４９１～１４９uは、実行パラメータを記憶するレジスタ１４９１１～１４９１uと、情報を入出力する入出力端子１４９２１～１４９２uと、を有する。比較演算ブロック１４９１～１４９uは、比較処理を実行する。
　ロガーブロック１５０１～１５０ｗは、実行パラメータを記憶するレジスタ１５０１１～１５０１ｗと、情報を入出力する入出力端子１５０２１～１５０２ｗと、を有する。また、ロガーブロック１５０１～１５０ｗは、それらが処理を開始するトリガとなるトリガ信号が入力されるトリガ入力端子１５０３１～１５０３ｗを有する。ロガーブロック１５０１～１５０ｗは、トリガ入力端子１５０３１～１５０３ｗに入力されるトリガ信号に同期して、各汎用回路ブロックが出力するビットデータまたはワードデータ形式のディジタル情報或いはカウント情報を取得し、ストレージ１２４に順次書き込んでいく。ここで、ロガーブロック１５０１～１５０ｗは、後述するポインタテーブル情報に基づいて、トリガ信号に同期して、取得したディジタル情報或いはカウント情報をストレージ１２４における予め設定された記憶領域に順次書き込んでいく。
　ストレージ１２４は、入出力制御部１２６のロガーブロック１５０１～１５０ｗから転送されるディジタル情報とカウント情報とを記憶する。
　内部メモリ１２２は、入出力制御部１２６が有する複数の汎用回路ブロックを動作させる順序を規定する動作パラメータ情報を記憶する。また、内部メモリ１２２は、ストレージ１２４における各ロガーブロック１５０１～１５０ｗそれぞれがディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを記憶する。内部メモリ１２２および不揮発性メモリ１２３は、ディジタル情報が示す数値に対する予め設定された判定基準を示す判定基準情報を、ディジタル情報に対応づけられたカウント情報に対応づけて記憶する判定基準情報記憶部として機能する。
　演算部１２１は、内部メモリ１２２が記憶する動作パラメータに基づいて、入出力制御部１２６が有する複数の汎用回路ブロックの再構成を実行する。具体的には、演算部１２１は、内部メモリ１２２が記憶する動作パラメータを解析して、汎用回路ブロックの組み合わせまたは使用順序、および動作内容を決定する。そして、演算部１２１は、決定した動作内容に応じて、入出力制御部１２６の各汎用回路ブロックのレジスタに実行パラメータを格納する。また、演算部１２１は、ストレージ１２４が記憶する、入出力制御部１２６から出力されたディジタル情報、カウント情報を用いて後述するウェハ検査処理を実行する。
　図１に戻って、ＰＬＣ１０において実行されるプログラムの作成、ＰＬＣ１０の各種パラメータの設定およびＰＬＣ１０の動作状態の監視は、ＰＬＣ１０に通信線Ｌ１およびＰＣインタフェース１０３を介して接続されるＰＣ３０で行うことができる。
　ＰＣ３０は、例えば汎用のパーソナルコンピュータであり、図５に示すように、ＣＰＵ３１と主記憶部３２と補助記憶部３３と入力部３４と表示部３５と通信インタフェース３６と各部を接続するバス３９とを備える。主記憶部３２は、揮発性メモリであり、ＣＰＵ３１の作業領域として使用される。補助記憶部３３は、磁気ディスク、半導体フラッシュメモリ等の不揮発性メモリであり、エンジニアリングツール４０を実現するためのプログラムを記憶する。そして、ＣＰＵが、このプログラムを補助記憶部３３から主記憶部３２に読み出して実行することにより、エンジニアリングツール４０が実現される。入力部３４は、例えばキーボードであり、ユーザが入力する各種操作情報を受け付けて、受け付けた操作情報をＣＰＵ３１へ出力する。表示部３５は、例えば液晶ディスプレイであり、ＣＰＵから入力された各種情報を表示する。通信インタフェース３６は、ＰＣ３０がＰＬＣ１０に通信線Ｌ１およびＰＣインタフェース１０３を介して接続された状態で、ＰＬＣ１０との間で情報の送受信を実行する。
　エンジニアリングツール４０は、ＰＬＣ１０が実行するプログラムの生成、ＰＬＣ１０の動作内容の設定およびＰＬＣ１０の動作状態の監視を行う機能を有する。前述のウェハ厚さ検査システムの仕様に応じた入出力制御部１２６には、アナログ信号入力インタフェース１２９から入力される電流信号をＡ／Ｄ変換することにより電流信号の信号レベルに応じたディジタル値を示すディジタル情報を生成する機能が要求される。また、この入出力制御部１２６には、パルス信号入力インタフェース１２７Ａから入力されるパルス信号に含まれるパルスをカウントすることにより得られるカウント値を示すカウント情報を生成する機能が要求される。更に、この入出力制御部１２６には、生成したディジタル情報およびカウント情報をストレージ１２４における予め設定された記憶領域へ書き込む機能が要求される。エンジニアリングツール４０は、入出力制御部１２６がこれらの各種機能を発揮するように、複数の汎用回路ブロックを再構成するためのプログラムを生成する。また、エンジニアリングツール４０は、ストレージ１２４における、ディジタル情報およびカウント情報が書き込まれる領域を規定するポインタテーブル情報ＬＰＴも生成する。更に、エンジニアリングツール４０は、入出力制御ユニット１２０の演算部１２１がウェハＷの厚さを判定する際に仕様する判定基準情報も生成する。また、エンジニアリングツール４０は、ユーザにプログラムの作成、ＰＬＣ１０の動作内容の設定およびＰＬＣ１０の動作状態の監視を行うために必要な情報を提示するエンジニアリングツール画面を表示部３５に適宜表示させる。
　エンジニアリングツール４０は、動作パラメータ生成部４１と、判定基準情報生成部４２と、ポインタテーブル生成部４３と、転送部４４と、を有する。動作パラメータ生成部４１は、ユーザが入力部３４を介して入力したロジック回路情報に基づいて、入出力制御部１２６の複数の汎用回路ブロックを用いて実現されるロジック回路の動作パラメータを示す動作パラメータ情報を生成する。ロジック回路情報は、ロジック回路の作図情報および設定情報を含むものである。動作パラメータ生成部４１は、生成した動作パラメータ情報ＤＡＭを補助記憶部３３に記憶させる。判定基準情報生成部４２は、入出力制御ユニット１２０のストレージ１２４が記憶する各種ディジタル情報を用いて、後述するウェハ検査処理を実行するために必要な判定基準情報を生成する。判定基準情報生成部４２は、生成した判定基準情報ＤＡＪを補助記憶部３３に記憶させる。
　ポインタテーブル生成部４３は、動作パラメータ情報ＤＡＭに基づいて、入出力制御部１２６のロガーブロック１５０１～１５０ｗそれぞれがストレージ１２４におけるディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを生成する。ポインタテーブル生成部４３は、生成したポインタテーブル情報ＬＰＴを補助記憶部３３に記憶させる。転送部４４は、ユーザが入力部３４に対して動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴをＰＬＣ１０へ転送するための操作を受け付けると、補助記憶部３３が記憶するこれらの情報をＰＬＣ１０へ転送する。
　次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の初期設定時における一連の動作について、図６を参照しながら説明する。ここで、ＰＣ３０においてエンジニアリングツール４０が起動しており、ＰＣ３０とＰＬＣ１０とが通信線Ｌ１を介して接続されているものとする。また、エンジニアリングツール４０は、表示部３５にエンジニアリングツール画面を表示させているものとする。まず、ユーザが表示部３５に表示されたエンジニアリングツール画面を参照しながら入力部３４を介して前述のロジック回路情報を入力したとする。この場合、動作パラメータ生成部４１が、入力されたロジック回路情報を受け付ける（ステップＳ１）。
　次に、動作パラメータ生成部４１は、受け付けたロジック回路情報に基づいて、動作パラメータ情報ＤＡＭを生成して補助記憶部３３に記憶させる（ステップＳ２）。
　続いて、ユーザが表示部３５に表示されたエンジニアリングツール画面を参照しながら入力部３４を介してウェハＷの厚さの判定基準に関する情報を入力したとする。この場合、判定基準情報生成部４２は、入力されたウェハＷの厚さの判定基準に関する情報を受け付ける（ステップＳ３）。その後、判定基準情報生成部４２は、入力されたウェハＷの判定基準に関する情報に基づいて、判定基準情報ＤＡＪを生成して補助記憶部３３に記憶させる（ステップＳ４）。ここで、判定基準情報ＤＡＪは、図７に示すように、ウェハＷの初期位置からの回転角度を示す情報と、各回転角度におけるウェハＷの厚さの上限基準値と下限基準値とを対応づけた情報である。図７に示す例では、ウェハＷの回転角度３６０／Ｎ度毎に判定基準値が設定されている。そして、回転角度を示す情報は、回転角度（３６０／Ｎ）×ｎ度が整数「ｎ」で表されている。
　図６に戻って、次に、ポインタテーブル生成部４３は、動作パラメータ情報ＤＡＭに基づいて、入出力制御部１２６のロガーブロック１５０１～１５０ｗそれぞれがストレージ１２４におけるディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを生成する（ステップＳ５）。
　ここで、ポインタテーブル情報ＬＰＴは、例えば図８に示すように、ストレージ１２４の記憶領域であるテーブルの識別情報とそのテーブルの先頭物理アドレスとそのテーブルに格納される情報数（ワード数）という３つの要素を互いに対応づけるための情報である。各先頭物理アドレスは、ストレージ１２４内における、テーブル識別情報それぞれに対応するロガーブロック１５０１～１５０ｗが使用する記憶領域の先頭物理アドレスを示している。そして、各ロガーブロック１５０１～１５０ｗには、ストレージ１２４内において、対応する先頭物理アドレスを先頭として情報数で指定された大きさだけ連続した記憶領域が割り当てられる。ここで、全てのテーブルは、同じ大きさに設定されている。
　図６に戻って、続いて、ユーザが、入力部３４に対して、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴをＰＬＣ１０へ転送するための転送操作を行ったとする。この場合、転送部４４は、転送操作を受け付ける（ステップＳ６）。そして、ＰＣ３０は、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを、ＰＣインタフェース１０３を介してＣＰＵユニット１００へ転送する（ステップＳ７）。
　その後、ＣＰＵユニット１００へ転送された動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴは、通信バスインタフェース１０４、１２４およびバス通信線１１１を介して、入出力制御ユニット１２０へ転送される（ステップＳ８）。
　次に、入出力制御ユニット１２０において、演算部１２１が、転送されてきた動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを、内部メモリ１２２に記憶する（ステップＳ９）。このとき、演算部１２１は、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを不揮発性メモリ１２３にも記憶させる。このようにして、ウェハ厚さ検査システムに使用されるＰＬＣ１０の初期設定が完了する。
　その後、演算部１２１は、ウェハ厚さ検査時において、内部メモリ１２２が記憶する動作パラメータ情報ＤＡＭおよびポインタテーブル情報ＬＰＴに基づいて、入出力制御部１２６の複数の汎用回路ブロックを再構成する。このとき、演算部１２１は、動作パラメータ情報ＤＡＭを解析して、汎用回路ブロックの組み合わせまたは使用順序、および動作内容を決定し、決定した動作内容に応じて、各汎用回路ブロックのレジスタに実行パラメータを格納する。
　次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の入出力制御ユニット１２０のウェハ厚さ検査時における動作について、図９を参照しながら説明する。レーザ変位センサ１６２から出力されるアナログ信号である電流信号は、図９に示すように、アナログ信号入力インタフェース１２９に入力される。アナログ信号入力インタフェース１２９は、入力される電流信号を、Ａ／Ｄ変換ブロック１４３１へ出力する。Ａ／Ｄ変換ブロック１４３１は、入力される電流信号を、その電流信号の信号レベル、即ち、電流値の大きさを示す数値を示すディジタル情報に変換する。そして、Ａ／Ｄ変換ブロック１４３１は、電流信号の電流値を示すディジタル情報を、第１ロガーブロックであるロガーブロック１５０1の入出力端子１５０２1へ出力する。Ａ／Ｄ変換ブロック１４３１は、前述のクロック出力部から出力される内部制御クロックに同期して、電流信号をディジタル情報へ変換してロガーブロック１５０1の入出力端子１５０２1へ出力し続ける。
　また、エンコーダ１６３から出力されるパルス信号は、パルス信号入力インタフェース１２７Ａに入力される。パルス信号入力インタフェース１２７Ａは、入力されるパルス信号を、パルス信号入力ブロック１４１1へ出力する。パルス信号入力ブロック１４１1は、入力されるパルス信号を、カウンタブロック１４６１へ出力する。カウンタブロック１４６１は、入力されるパルス信号に含まれるパルスをカウントし、カウント値を示すディジタル情報を生成する。そして、カウンタブロック１４６１は、カウント値を示すディジタル情報を、第２ロガーブロックであるロガーブロック１５０2の入出力端子１５０２2へ出力する。ここにおいて、カウンタブロック１４６１は、前述のナノ秒周期の内部制御クロックに同期して、カウント値を示すディジタル情報を、ロガーブロック１５０2の入出力端子１５０２2へ出力し続ける。更に、近接センサ１６４から出力されるパルス信号は、パルス信号入力インタフェース１２７Ｂに入力される。パルス信号入力インタフェース１２７Ｂは、入力されるパルス信号を、パルス信号入力ブロック１４１２へ出力する。パルス信号入力ブロック１４１２は、入力されるパルス信号を、そのままトリガ信号としてロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力するトリガブロックとして機能する。即ち、パルス信号入力ブロック１４１２は、ロガーブロック１５０1およびロガーブロック１５０2へトリガ信号を出力するトリガ出力部として機能する。
　ロガーブロック１５０１およびロガーブロック１５０２は、それぞれパルス信号の立ち上がりまたは立下り時点において入出力端子１５０２１、１５０２２に到達しているディジタル情報、カウント情報を取り込む。ここで、ロガーブロック１５０１の入出力端子１５０２１には、レーザ変位センサ１６２から出力される電流信号の電流値を示すディジタル情報、即ち、ウェハＷの厚さを示すディジタル情報が到達する。また、ロガーブロック１５０２の入出力端子１５０２２には、エンコーダ１６３から出力されるパルス信号に含まれるパルスのカウント値を示すディジタル情報、即ち、ウェハＷの初期位置からの回転角度を示すカウント情報が到達する。そして、ロガーブロック１５０１、ロガーブロック１５０２は、それぞれが使用するテーブルのテーブル識別情報に基づいて、ストレージ１２４における各テーブル識別情報に対応する記憶領域にウェハＷの厚さ、初期位置からの回転角度を示すカウント情報を書き込んでいく。
　ここで、ポインタテーブル情報ＬＰＴが、図８に示すように、各テーブルの情報数が「１００００」に設定されているとすると、ロガーブロック１５０nは、０から９９９９の相対アドレスに基づいて、ストレージ１２４にアクセスする。そして、ロガーブロック１５０１の使用するテーブルのテーブル識別情報が「ＴＡ」に設定され、ロガーブロック１５０２の使用するテーブルのテーブル識別情報が「ＴＢ」に設定されているとする。この場合、ロガーブロック１５０１は、ストレージ１２４におけるテーブルＴＡに対応する複数の第１格納領域である複数の格納領域に、ウェハＷの厚さを示すディジタル情報を書き込んでいく。この複数の格納領域は、物理アドレス「１００００」から物理アドレス「１９９９９」の間の連続した物理アドレスで指定される格納領域である。また、ロガーブロック１５０２は、ストレージ１２４におけるテーブルＴＢに対応する複数の第２格納領域である複数の格納領域に、ウェハＷの初期位置からの回転角度を示すカウント情報を書き込んでいく。この複数の格納領域は、物理アドレス「２００００」から物理アドレス「２９９９９」の間の連続した物理アドレスで指定される格納領域である。そして、前述のディジタル情報が格納される格納領域の物理アドレスとテーブルＴＡに対応する記憶領域の先頭の格納領域の物理アドレス「１００００」との差分値で表される第１相対アドレスと、ディジタル情報に対応付けられたカウント情報が格納される格納領域の物理アドレスとテーブルＴＢに対応する記憶領域の先頭の格納領域の物理アドレス「２００００」との差分値で表される第２相対アドレスと、が互いに等しくなっている。このとき、ロガーブロック１５０１およびロガーブロック１５０２は、第１相対アドレスおよび第２相対アドレスからそれに対応する物理アドレスを参照して、ハードウェア処理によって高速にストレージ１２４へディジタル情報およびカウント情報を書き込む。これにより、例えば図１０に示すように、ストレージ１２４のテーブルＴＡ、ＴＢに対応する記憶領域それぞれに、ディジタル情報Ａ［０］からＡ［９９９９］、ディジタル情報Ｂ［０］からＢ［９９９９］が格納される。このようにして、ウェハＷの厚さを示すディジタル情報とウェハＷの初期位置からの回転角度を示すカウント情報という２種類の異なる情報が、同一の第１相対アドレスと第２相対アドレスとに基づいて、ストレージ１２４の互いに異なる記憶領域に同時に書き込まれていく。
　また、ロガーブロック１５０１、１５０２は、１枚のウェハＷについて、１回転分のウェハＷの厚さおよび初期位置からの回転角度を示すディジタル情報の書き込みが完了すると、ウェハＷ１枚の検査が終了したことを通知する検査終了通知情報を演算部１２１へ出力する。
　次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の入出力制御ユニット１２０の演算部１２１が実行するウェハ厚さ判定処理について、図１１を参照しながら説明する。このウェハ厚さ判定処理は、ウェハ厚さ検査システムに使用されるＰＬＣ１０について前述の初期設定が完了した後に実行される。まず、演算部１２１は、不揮発性メモリ１２３から判定基準情報を読み出す（ステップＳ１０１）。演算部１２１は、例えばＰＬＣ１０への電源投入時において、判定基準情報を不揮発性メモリ１２３から読み出して内部メモリ１２２に展開する。
　次に、演算部１２１は、ロガーブロック１５０１およびロガーブロック１５０２から検査終了通知情報の入力が有ったか否かを判定する（ステップＳ１０２）。前述のように、ロガーブロック１５０１、１５０２によるウェハＷ１枚分のウェハＷの厚さ、初期位置からの回転角度を示すディジタル情報のストレージ１２４への書き込みが完了すると、検査終了通知情報が、演算部１２１に入力される。演算部１２１は、ロガーブロック１５０１、ロガーブロック１５０２から検査終了通知情報の入力が無いと判定すると（ステップＳ１０２：Ｎｏ）、後述のステップＳ１０５の処理を実行する。
　一方、演算部１２１は、ロガーブロック１５０１、ロガーブロック１５０２から検査終了通知情報の入力が有ったと判定すると（ステップＳ１０２：Ｙｅｓ）、ウェハＷの厚さ判定を実行する（ステップＳ１０３）。ここでは、演算部１２１は、ウェハＷの各回転角度における厚さが例えば図７に示すような判定基準情報により示される上限基準値以下であり且つ下限基準値以上であるか否かを判定する。具体的には、演算部１２１は、ウェハＷの厚さおよびウェハＷの初期位置からの回転角度を示すディジタル情報それぞれが示すウェハ厚さＡｎおよび回転角度Ｂｎを順次取得するとともに、回転角度Ｂｎに対応する判定基準情報を検索する。そして、演算部１２１は、ウェハ厚さＡｎが回転角度Ｂｎに対応する判定基準情報が示す上限基準値ＡＵ以下であり且つ下限基準値ＡＬ以上であるか否かを判定する。演算部１２１は、例えば図１２に示すように、全ての回転角度Ｂｎについて、ウェハＷの厚さＡｎが上限基準値ＡＵ以下であり且つ下限基準値ＡＬ以上であれば、対応するウェハＷの厚さについて「ＯＫ」と判定する。一方、演算部１２１は、例えば図１３に示すように、回転角度Ｂ３について、ウェハ厚さＡ３が上限基準値ＡＵを超えている場合、対応するウェハＷの厚さについて「ＮＧ」と判定する。
　このように、演算部１２１は、内部メモリ１２２のテーブルＴＡに対応する記憶領域およびテーブルＴＢに対応する記憶領域それぞれからディジタル情報およびカウント情報を取得し、判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する判定部として機能する。
　続いて、演算部１２１は、ウェハＷの厚さ判定の判定結果をストレージ１２４へ出力する（ステップＳ１０４）。
　その後、演算部１２１は、ウェハ厚さ判定処理を終了するよう指令する終了指令が入力されたか否かを判定する（ステップＳ１０５）。ここで、終了指令は、例えばユーザがＰＬＣ１０を停止させるための操作を行うと、演算部１２１へ入力される。演算部１２１は、終了指令が入力されていないと判定すると（ステップＳ１０５：Ｎｏ）、再びステップＳ１０２の処理を実行する。一方、演算部１２１により終了指令が入力されたと判定されると（ステップＳ１０５：Ｙｅｓ）、ウェハ厚さ判定処理が終了する。これにより、ストレージ１２４には、ウェハ厚さ判定処理による各ウェハＷの厚さに関する判定結果を示す情報が記憶される。このストレージ１２４が記憶する各ウェハＷの厚さに関する判定結果を示す情報は、例えばＰＣ３０へ転送することができる。そして、ＰＣ３０においてウェハ厚さ検査処理用のプログラムが起動している場合、ＰＣ３０において、例えば図１２、図１３に示すように、ウェハＷの厚さの判定結果を、縦軸にウェハＷの厚さＡ、横軸にウェハＷの初期位置からの回転角度Ｂｎとしたグラフが表示部３５に表示されるようにしてもよい。そして、例えば図１３に示すように、判定結果が「ＮＧ」のウェハＷについて、判定結果が「ＮＧ」となった回転角度「Ｂ３」とウェハＷの厚さ「Ａ３」とを表示するようにしてもよい。
　ところで、従来のＰＬＣでは、ＣＰＵユニットにおいて、ウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とを対応づけるための処理が実行されることが一般的であった。従って、ＣＰＵユニットは、入出力制御ユニットからウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とを取得するために、入出力制御ユニットとの間での同期処理と、入出力制御ユニットからディジタル情報およびカウント情報を随時読み出す処理と、を行う必要があった。ここで、随時読み出す処理とは、ＣＰＵユニットが、入出力制御ユニットの１組の格納領域に格納されたディジタル情報およびカウント情報を、その１組の格納領域へ転送される新たなディジタル情報およびカウント情報により上書きされる前に読み出す処理である。この従来のＰＬＣの比較例として、例えばＣＰＵユニット１００が、入出力制御ユニット１２０が取得したウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とをメモリ１０２に記憶する構成が考えられる。この場合、ＣＰＵユニット１００は、入出力制御ユニット１２０において内部メモリ１２２の１組の格納領域に格納されている１組のディジタル情報およびカウント情報が内部メモリ１２２へ転送される新たな１組のディジタル情報およびカウント情報により上書きされる前に、随時内部メモリ１２２からバス通信線１１１を介してディジタル情報とカウント情報とを読み出す処理を実行する。例えば図１４Ａに示すように、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報、カウント情報の内部メモリ１２２への書き込み処理を行う期間ＷＭと、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と、ディジタル情報およびカウント情報を実際にＣＰＵユニット１００へ転送している転送期間ＩＨ２と、が発生する。そして、時刻ＴＣにおいて、演算部１２１に検査終了通知情報が入力されると、ウェハ厚さ判定期間ＪＰに移行する。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、時間Ｔ９（＝（Ｔ９１＋Ｔ９２＋Ｔ９３）×Ｎ＋Ｔ９４）だけ要する。
　これに対して、本実施の形態に係るＰＬＣ１０では、ロガーブロック１５０１が、ウェハＷの厚さを示すディジタル情報をストレージ１２４おけるテーブルＴＡに対応する記憶領域に順次書き込んでいく。また、ロガーブロック１５０２が、ウェハＷの初期位置からの回転角度を示すカウント情報を、ストレージ１２４におけるテーブルＴＢに対応する記憶領域に順次書き込んでいく。これにより、図１４Ｂに示すように、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報およびカウント情報のストレージ１２４への書き込み処理を行う期間ＷＭのみが発生する。そして、時刻ＴＣにおいて、演算部１２１に検査終了通知情報が入力されると、ウェハ厚さ判定期間ＪＰに移行する。そして、ウェハ厚さ判定が終了すると、判定結果を示す情報を入出力制御ユニット１２０からＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と判定結果を示す情報を転送する期間ＩＨ３とが発生する。特に、判定結果を示す情報が、ウェハ厚さ判定の結果が「ＯＫ」であるか「ＮＧ」であるかのみを示す情報であれば、その大きさはディジタル情報およびカウント情報よりも小さい。図１４Ｂでは、判定結果を示す情報が、ウェハ厚さ判定の結果が「ＯＫ」であるか「ＮＧ」であるかのみを示す情報である場合を示している。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、時間Ｔ１（＝Ｔ１１×Ｎ＋Ｔ１４＋Ｔ１２＋Ｔ１３）だけを要する。ここで、時間Ｔ１１、Ｔ１２、Ｔ１４がそれぞれ時間Ｔ９１、Ｔ９２、Ｔ９４と同程度であり、時間Ｔ１３が時間Ｔ９３以下であるとすれば、本実施の形態に係るＰＬＣ１０の場合のウェハＷ１枚の厚さ検査に要する時間Ｔ１は、前述の比較例に係るＰＬＣに比べて時間（Ｔ９２＋Ｔ９３）×（Ｎ－１）以上短縮されることになる。従って、ウェハ厚さ検査システムの処理速度向上によるスループット向上を図ることができる。
　以上説明したように、本実施の形態に係る入出力制御ユニット１２０によれば、ロガーブロック１５０１が、トリガ信号に同期して、ウェハＷの厚さを示すディジタル情報を、ストレージ１２４おけるテーブルＴＡに対応する記憶領域に転送する。また、ロガーブロック１５０２が、トリガ信号に同期して、ウェハＷの初期位置からの回転角度を示すカウント情報を、ウェハＷの厚さを示すディジタル情報と対応づけて、ストレージ１２４におけるテーブルＴＢに対応する記憶領域に転送する。これにより、例えばＣＰＵユニット１００が、入出力制御ユニット１２０において１組の格納領域に格納されたディジタル情報およびカウント情報を、新たに１組の格納領域に転送されるディジタル情報およびカウント情報により上書きされる前に、随時読み出す処理を行う必要がない。また、入出力制御ユニット１２０は、同時に取得したディジタル情報とカウント情報とを互いに対応づけてストレージ１２４に記憶させることができる。従って、例えばＣＰＵユニット１００の処理速度に関わらずトリガ信号の周期を短縮することができるので、その分、短い周期でディジタル情報とカウント情報との同時取得が可能となり、ＰＬＣ１０の処理速度、ひいてはウェハ厚さ検査システムの処理速度を向上させることができる。
　また、本実施の形態に係る入出力制御ユニット１２０では、パルス信号入力ブロック１４１２が、近接センサ１６４からパルス信号入力インタフェース１２７Ｂを介して入力されるパルス信号を、そのままトリガ信号としてロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力するトリガ出力部として機能する。これにより、近接センサ１６４によりウェハＷが検出されるタイミングと、ロガーブロック１５０１、１５０２によりウェハＷについてのディジタル情報の書き込みタイミングとのずれを低減することができる。従って、ウェハＷの厚さ判定の精度が向上するという利点がある。
　また、本実施の形態に係るウェハ厚さ検査システムによれば、入出力制御ユニット１２０において、ストレージ１２４が記憶するウェハＷの厚さを示すディジタル情報とウェハＷの初期位置からの回転角度を示すカウント情報とを用いてウェハＷの厚さの判定を実行する。これにより、入出力制御ユニット１２０単体において、ウェハＷの厚さ測定からウェハＷの厚さが予め設定された判定基準情報が示す判定基準を満たしているか否かの判定までの一連の処理が実行可能となっている。つまり、ウェハＷの厚さ測定からウェハＷの厚さ判定までの一連の処理中にディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する処理が不要となるので、その分、ウェハＷの厚さの判定を行う処理が高速化できるという利点がある。また、ウェハ厚さ検査システムの小規模化も図ることができる。
　以上、本発明の実施の形態について説明したが、本発明は前述の実施の形態に限定されるものではない。例えば、図１５に示す入出力制御ユニット２１２０のように、ロガーブロック１５０１およびロガーブロック１５０２が、入出力制御部１２６のカウンタブロック１４６２で生成したトリガ信号を用いて、ディジタル情報およびカウント情報を取り込むものであってもよい。この入出力制御ユニット２１２０の入出力制御部２１２６は、定周期で動作するリングカウンタとして機能するカウンタブロック１４６２と、比較演算ブロック１４９１と、を有する点が実施の形態に係る入出力制御部１２６と相違する。このカウンタブロック１４６２と、比較演算ブロック１４９１とが、それぞれ、ロガーブロック１５０１と、ロガーブロック１５０２と、へトリガ信号を出力するトリガ出力部として機能する。
　ここで、レーザ変位センサ１６２から出力される電流信号は、アナログ信号入力インタフェース１２９に入力され、アナログ信号入力インタフェース１２９は、その電流信号をＡ／Ｄ変換ブロック１４３１へ出力する。Ａ／Ｄ変換ブロック１４３１は、入力される電流信号を、その電流信号の電流値、即ち、ウェハＷの厚さを示すディジタル情報に変換する。そして、Ａ／Ｄ変換ブロック１４３１は、そのディジタル情報を、ロガーブロック１５０1の入出力端子１５０２1へ出力する。また、エンコーダ１６３から出力されるパルス信号は、パルス信号入力インタフェース１２７Ａに入力され、パルス信号入力インタフェース１２７Ａは、そのパルス信号をパルス信号入力ブロック１４１1へ出力する。パルス信号入力ブロック１４１1は、入力されるパルス信号をカウンタブロック１４６１へ出力する。カウンタブロック１４６１は、入力されるパルス信号に含まれるパルスをカウントし、カウント値、即ち、ウェハＷの初期位置からの回転角度を示すカウント情報を生成する。そして、カウンタブロック１４６１は、そのカウント情報をロガーブロック１５０2の入出力端子１５０２2へ出力する。
　更に、カウンタブロック１４６２は、カウント値を示すカウント情報を比較演算ブロック１４９１へ出力する。この比較演算ブロック１４９１には、予めカウント値に対するカウント閾値が設定されている。比較演算ブロック１４９１は、カウンタブロック１４６２から入力されるカウント情報が示すカウント値とカウント閾値とを比較する。そして、比較演算ブロック１４９１は、カウント値とカウント閾値とが一致した場合、パルス状のトリガ信号をロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力する。ロガーブロック１５０１およびロガーブロック１５０２は、それぞれ比較演算ブロック１４９１から入力されるトリガ信号の立ち上がりまたは立下り時点において入出力端子１５０２１、１５０２２に到達しているディジタル情報またはカウント情報を取り込む。そして、ロガーブロック１５０１、ロガーブロック１５０２は、それぞれが使用するテーブルのテーブル識別情報に基づいて、ストレージ１２４における各テーブル識別情報に対応する記憶領域にディジタル情報またはカウント情報を書き込んでいく。
　本構成によれば、入出力制御ユニット２１２０の外部からトリガ信号が入力されなくても、ディジタル情報およびカウント情報を任意のタイミングで同時に取得することが可能となる。
　実施の形態では、入出力制御ユニット１２０が、内蔵のストレージ１２４を備え、ロガーブロック１５０１、１５０２が、アナログ信号の信号レベルに対応するディジタル情報とカウント情報とをストレージ１２４に転送する例について説明した。但し、これに限らず、例えば入出力制御ユニット１２０が、内蔵のストレージ１２０以外のいわゆる外付けのストレージを備え、ロガーブロック１５０１、１５０２が、アナログ信号の信号レベルに対応するディジタル情報とカウント情報とをこの外付けのストレージに転送するものであってもよい。
　実施の形態では、判定基準情報がウェハＷの厚さの上限値および下限値を示すものである例について説明したが、判定基準情報が示す内容はこれに限定されない。例えば、判定基準情報がウェハＷの厚さの下限値のみ或いは上限値のみを示すものであってもよい。
　実施の形態では、ＰＬＣ１０にウェハ厚さ検査ユニット１６が接続される例について説明したが、これに限らず、他のアナログ信号を出力する外部機器、他のパルス信号或いはディジタル信号を出力する外部機器がＰＬＣ１０に接続されていてもよい。
　実施の形態では、入出力制御ユニット１２０の演算部１２１が、内部メモリ１２２からディジタル情報およびカウント情報を取得し、判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する判定部として機能する例について説明した。但し、これに限らず、例えばＣＰＵユニット１００の演算部１０１が、判定部として機能するものであってもよい。この場合、演算部１０１は、通信バスインタフェース１０４、１２５およびバス通信線１１１を介して、入出力制御ユニット１２０のストレージ１２４のディジタル情報を記憶する記憶領域とカウント情報を記憶領域とのそれぞれからディジタル情報およびカウント情報を取得すればよい。ここで、ＣＰＵユニットは、ストレージ１２４の２つの記憶領域それぞれに、判定部による判定に必要な複数のディジタル情報および複数のカウント情報が格納された後、ストレージ１２４の２つの記憶領域それぞれから複数のディジタル情報および複数のカウント情報を纏めて取得するようにすればよい。また、この場合、ＣＰＵユニット１００のメモリ１０２が、判定基準情報を記憶している。そして、演算部１０１は、メモリ１０２が記憶する判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する。
　本変形例に係るＰＬＣでは、図１６に示すように、まず、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報およびカウント情報のストレージ１２４への書き込み処理を行う期間ＷＭが発生する。なお、図１６において、図１４Ａおよび図１４Ｂと同一の符号は図１４Ａおよび図１４Ｂにおける符号の意味と同じである。時刻ＴＣにおいて、演算部１２１に１枚のウェハＷについての全てのディジタル情報およびカウント情報のストレージ１２４への書き込みが完了したことを通知する書き込み完了通知情報が入力されたとする。この場合、ストレージ１２４に書き込まれたディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する転送時間ＩＨ４と、が発生する。その後、ＣＰＵユニット１００においてウェハＷの厚さを判定するウェハ厚さ判定期間ＪＰに移行する。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、Ｔ２＝Ｔ１１×Ｎ＋Ｔ１２＋Ｔ２３＋Ｔ９４の時間だけを要する。ここで、時間Ｔ２３は、時間Ｔ９３×Ｎと同程度である。この場合、本変形例に係るＰＬＣのウェハＷ１枚の厚さ検査に要する時間Ｔ２は、前述の比較例に係るＰＬＣに比べて、Ｎ－１回のオーバーヘッド期間ＩＨ１の和に相当する時間Ｔ９２×（Ｎ－１）程度短縮されることになる。
　本構成によれば、ストレージ１２４に書き込まれたディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する回数を低減できるため、その分、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備に要する時間が短縮される。従って、ウェハ厚さ検査システムの処理速度向上によるスループット向上を図ることができる。また、本構成によれば、入出力制御ユニット１２０において、ディジタル情報およびカウント情報の内部メモリ１２２への転送処理と並行して、ＣＰＵユニット１００において、入出力制御ユニット１２０において取得されたディジタル情報が示す数値が判定基準を満たすか否かを判定することが可能となる。これにより、ディジタル情報およびカウント情報を取得する処理と、ディジタル情報が示す数値が判定基準を満たすか否かを判定する処理と、を含む一連の処理に要する時間を短縮することができる。
　実施の形態では、第１信号がアナログ信号であり、第２信号がパルス信号であり、第１入力インタフェースが、アナログ信号入力インタフェースであり、第２入力インタフェースが、パルス信号入力インタフェースである例について説明した。但し、第１信号および第２信号はこれに限らず、例えば第１信号および第２信号が共にアナログ信号であってもよいし、第１信号および第２信号が共にディジタル信号であってもよい。この場合、第１入力インタフェースおよび第２入力インタフェースが、共にアナログ信号入力インタフェースまたはパルス信号入力インタフェースである構成とすればよい。
　本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
　本発明は、例えば半導体製造分野において使用されるＰＬＣの入出力制御ユニットに好適である。
１０　ＰＬＣ、１６　ウェハ厚さ検査ユニット、３０　パーソナルコンピュータ、３１　ＣＰＵ、３２　主記憶部、３３　補助記憶部、３４　入力部、３５　表示部、３６　通信インタフェース、３９　バス、４０　エンジニアリングツール、４１　動作パラメータ生成部、４２　判定基準情報生成部、４３　ポインタテーブル生成部、４４　転送部、１００　ＣＰＵユニット、１０１，１２１　演算部、１０２　メモリ、１０２ａ　パラメータ、１０２ｂ　ラダープログラム、１０３　ＰＣインタフェース、１０４，１２５　通信バスインタフェース、１１０　ベースユニット、１１１　バス通信線、１２０，２１２０　入出力制御ユニット、１２０ａ　入出力インタフェース、１２２　内部メモリ、１２３　不揮発性メモリ、１２４　ストレージ、１２６，２１２６　入出力制御部、１２７Ａ，１２７Ｂ　パルス信号入力インタフェース、１２８　ディジタル信号出力インタフェース、１２９　アナログ信号入力インタフェース、１３０　アナログ信号出力インタフェース、１４０　回路ブロック切替バス、１４１１～１４１ｑ　パルス信号入力ブロック、１４２１～１４２ｒ　ディジタル信号出力ブロック、１４３１～１４３ｐ　Ａ／Ｄ変換ブロック、１４４１～１４４ｏ　Ｄ／Ａ変換ブロック、１４５１～１４５ｘ　フィルタブロック、１４６１～１４６ｙ　カウンタブロック、１４７１～１４７ｚ　論理演算ブロック、１４８１～１４８ｖ　四則演算ブロック、１４９１～１４９ｕ　比較演算ブロック、１５０１～１５０ｗ　ロガーブロック、１６１　ターンテーブル、１６２　レーザ変位センサ、１６３　エンコーダ、１６４　近接センサ、１６５　スイッチ、１６６　バルブ、１４１１１～１４１１ｑ、１４２１１～１４２１ｒ、１４３１１～１４３１ｐ、１４４１１～１４４１ｏ、１４５１１～１４５１ｘ、１４６１１～１４６１ｙ、１４７１１～１４７１ｚ、１４８１１～１４８１ｖ、１４９１１～１４９１ｕ、１５０１１～１５０１ｗ　レジスタ、１４１２１～１４１２ｑ、１４２２１～１４２２ｒ、１４３２１～１４３２ｐ、１４４２１～１４４２ｏ、１４５２１～１４５２ｘ、１４６２１～１４６２ｙ、１４７２１～１４７２ｚ、１４８２１～１４８２ｖ、１４９２１～１４９２ｕ、１５０２１～１５０２ｗ　入出力端子、１５０３１～１５０３ｗ　トリガ入力端子、ＤＡＪ　判定基準情報、ＤＡＭ　動作パラメータ情報、Ｌ１，Ｌ２　通信線、ＬＰＴ　ポインタテーブル情報、Ｗ　ウェハ

Claims (15)

  1. 　記憶部と、
    　入出力制御部と、
    　第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、
    　第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を備え、
    　前記入出力制御部は、
    　トリガ信号を生成するトリガ出力部と、
    　前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、
    　前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    　入出力制御ユニット。
  2. 　前記第１信号は、アナログ信号であり、
    　前記第２信号は、パルス信号であり、
    　前記第１信号をアナログディジタル変換することにより前記第１信号の信号レベルに対応するディジタル値を示すディジタル情報を、前記第１情報として生成するディジタル情報生成ブロックと、
    　前記第２信号に含まれるパルスをカウントして得られるカウント値を示すカウント情報を、前記第２情報として生成して出力するカウンタブロックと、を更に備える、
    　請求項１に記載の入出力制御ユニット。
  3. 　前記入出力制御部は、複数の汎用回路ブロックを有し、前記複数の汎用回路ブロックの組み合わせおよび使用順序を変更することにより再構成可能であり、
    　前記複数の汎用回路ブロックの中から、前記トリガ出力部、前記ディジタル情報生成ブロック、前記第１ロガーブロック、前記カウンタブロックおよび前記第２ロガーブロックとして機能する汎用回路ブロックの選択が可能である、
    　請求項２に記載の入出力制御ユニット。
  4. 　第３機器に接続され前記第３機器から入力される第３信号を前記入出力制御部へ出力する第３入力インタフェースを更に備え、
    　前記トリガ出力部は、前記第３信号を前記トリガ信号として出力するトリガブロックを有する、
    　請求項１から３のいずれか１項に記載の入出力制御ユニット。
  5. 　前記トリガ出力部は、
    　リングカウンタとして機能するカウンタブロックと、
    　前記カウンタブロックから出力されるカウント情報が示すカウント値が、予め設定された、前記カウント値に対するカウント閾値に一致する毎に前記トリガ信号を出力する比較演算ブロックと、を更に有する、
    　請求項１から３のいずれか１項に記載の入出力制御ユニット。
  6. 　前記複数の第１格納領域および前記複数の第２格納領域は、それぞれ連続した物理アドレスで指定される格納領域であり、
    　前記第１情報が格納される第１格納領域の物理アドレスと前記複数の第１格納領域の先頭の物理アドレスとの差分値で表される第１相対アドレスと、前記第１情報に対応付けられた第２情報が格納される第２格納領域の物理アドレスと前記複数の第２格納領域の先頭の物理アドレスとの差分値で表される第２相対アドレスと、が互いに等しい、
    　請求項１から５のいずれか１項に記載の入出力制御ユニット。
  7. 　前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた第２情報に対応づけて記憶する判定基準情報記憶部と、
    　前記複数の第１格納領域および前記複数の第２格納領域それぞれから第１情報および第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部と、を更に有する、
    　請求項１に記載の入出力制御ユニット。
  8. 　記憶部と、入出力制御部と、第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を有する入出力制御ユニットと、
    　前記記憶部にアクセス可能なＣＰＵユニットと、を備え、
    　前記入出力制御部は、
    　トリガ信号を生成するトリガ出力部と、前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    　プログラマブルロジックコントローラ。
  9. 　前記ＣＰＵユニットは、前記記憶部の前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部を有する、
    　請求項８に記載のプログラマブルロジックコントローラ。
  10. 　前記ＣＰＵユニットは、前記複数の第１格納領域および前記複数の第２格納領域に、前記判定部による判定に必要な複数の第１情報および複数の第２情報が格納された後、前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記複数の第１情報および前記複数の第２情報を纏めて取得する、
    　請求項９に記載のプログラマブルロジックコントローラ。
  11. 　第１機器と、
    　第２機器と、
    　記憶部、入出力制御部、前記第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースおよび前記第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースを有する入出力制御ユニットと、前記記憶部にアクセス可能なＣＰＵユニットと、を有するプログラマブルロジックコントローラと、を備え、
    　前記入出力制御部は、
    　トリガ信号を生成するトリガ出力部と、前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    　検査システム。
  12. 　前記入出力制御ユニットは、
    　前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた第２情報に対応づけて記憶する判定基準情報記憶部と、
    　前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部と、を更に有する、
    　請求項１１に記載の検査システム。
  13. 　前記第１機器は、レーザ変位センサであり、
    　前記第２機器は、エンコーダであり、
    　前記第１信号は、ウェハの厚さを反映した信号であり、
    　前記第２信号は、前記ウェハの回転角度を反映した信号であり、
    　前記第１ロガーブロックは、前記トリガ信号に同期して、前記第１信号に基づく前記ウェハの厚さを反映した前記第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納し、
    　前記第２ロガーブロックは、前記トリガ信号に同期して、前記第２信号に基づく前記ウェハの回転角度を反映した前記第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納し、
    　前記判定基準情報記憶部は、前記第１情報が示す前記ウェハの厚さを反映した数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた前記ウェハの回転角度を反映した第２情報に対応づけて記憶し、
    　前記判定部は、前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す前記ウェハの厚さを反映した数値が前記判定基準を満たすか否かを判定する、
    　請求項１２に記載の検査システム。
  14. 　第３機器を更に備え、
    　前記入出力制御ユニットは、
    　前記第３機器に接続され前記第３機器から入力される第３信号を前記入出力制御部へ出力する第３入力インタフェースを更に有し、
    　前記トリガ出力部は、前記第３信号を前記トリガ信号として出力するトリガブロックを有する、
    　請求項１１から１３のいずれか１項に記載の検査システム。
  15. 　前記第３機器は、ウェハの接近を検知する近接センサであり、
    　前記第３入力インタフェースは、前記第３機器に接続され前記第３機器から入力されるトリガ信号である第３信号を前記入出力制御部へ出力する、
    　請求項１４に記載の検査システム。
PCT/JP2018/004268 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム WO2019155560A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201880088387.7A CN111684373A (zh) 2018-02-07 2018-02-07 输入输出控制单元、可编程逻辑控制器及检查***
US16/959,737 US11061839B2 (en) 2018-02-07 2018-02-07 Input/output control unit, programmable logic controller, and inspection system
JP2018568984A JP6599032B1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム
PCT/JP2018/004268 WO2019155560A1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム
DE112018006733.5T DE112018006733T5 (de) 2018-02-07 2018-02-07 Ein-/Ausgabe-Steuerungseinheit, speicherprogrammierbare Steuerung und Prüfsystem
KR1020207022301A KR102209021B1 (ko) 2018-02-07 2018-02-07 입출력 제어 유닛, 프로그래머블 로직 컨트롤러 및 검사 시스템
TW108103865A TWI683193B (zh) 2018-02-07 2019-01-31 輸入輸出控制單元、可程式邏輯控制器及檢查系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/004268 WO2019155560A1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム

Publications (1)

Publication Number Publication Date
WO2019155560A1 true WO2019155560A1 (ja) 2019-08-15

Family

ID=67548239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004268 WO2019155560A1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム

Country Status (7)

Country Link
US (1) US11061839B2 (ja)
JP (1) JP6599032B1 (ja)
KR (1) KR102209021B1 (ja)
CN (1) CN111684373A (ja)
DE (1) DE112018006733T5 (ja)
TW (1) TWI683193B (ja)
WO (1) WO2019155560A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115485634A (zh) * 2020-08-28 2022-12-16 三菱电机株式会社 控制装置及图像记录方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415587B (zh) * 2022-01-20 2023-09-29 中国科学院上海高等研究院 一种测试站绝热真空数据采集控制***及方法
CN116804863B (zh) * 2023-05-30 2024-01-30 苏州贝茵科技股份有限公司 一种自由切换输出功能的方法及控制器装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207825A1 (ja) * 2013-06-25 2014-12-31 三菱電機株式会社 プログラマブルコントローラ
WO2017077628A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 機能ユニット及び制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987289A (en) * 1974-05-21 1976-10-19 South African Inventions Development Corporation Electrical signal processing
US4366427A (en) * 1980-04-22 1982-12-28 General Electric Company Protective method and apparatus for a controlled current inverter and motor control system
CN1804742A (zh) 2005-12-09 2006-07-19 东南大学 基于嵌入式加数字信号处理的电力电子数字控制平台
WO2007106085A1 (en) 2006-03-14 2007-09-20 Rockwell Automation Technologies, Inc. Configurable human-machine interface configuration method and system using a remote interface
JP5279534B2 (ja) 2009-01-30 2013-09-04 三菱電機株式会社 プログラマブルコントローラおよびデータ収集装置
JP5233801B2 (ja) 2009-04-01 2013-07-10 セイコーエプソン株式会社 記憶装置、ホスト回路、基板、液体容器、不揮発性のデータ記憶部に格納されたデータをホスト回路に送信する方法、ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステム
CN101660896B (zh) 2009-09-23 2013-04-17 中国电子科技集团公司第四十五研究所 基于红外光学干涉法的半导体晶圆膜厚检测装置
JP4973792B1 (ja) 2011-03-15 2012-07-11 オムロン株式会社 演算ユニット、出力制御方法、およびプログラム
US8856406B2 (en) * 2011-09-14 2014-10-07 Microchip Technology Incorporated Peripheral trigger generator
JP5730939B2 (ja) 2013-04-15 2015-06-10 中国電力株式会社 架線端部接続器具
CN204086920U (zh) 2014-09-26 2015-01-07 上海步科自动化股份有限公司 一种可编程逻辑控制器
CN107003652A (zh) 2014-12-03 2017-08-01 三菱电机株式会社 可编程逻辑控制器***
KR102056350B1 (ko) * 2015-01-28 2019-12-16 미쓰비시덴키 가부시키가이샤 인텔리전트 기능 유닛 및 프로그래머블 로직 컨트롤러 시스템
JP6477178B2 (ja) 2015-04-06 2019-03-06 オムロン株式会社 Ｐｌｃ制御データ生成装置、ｐｌｃ制御データ生成方法、及び、ｐｌｃ制御データ生成プログラム
JP6271087B2 (ja) 2015-05-19 2018-01-31 三菱電機株式会社 プログラマブルロジックコントローラ、エンジニアリングツール及びエンジニアリングツールプログラム
CN206074742U (zh) * 2016-09-30 2017-04-05 重庆同远能源技术有限公司 一种输电线路故障定位***

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207825A1 (ja) * 2013-06-25 2014-12-31 三菱電機株式会社 プログラマブルコントローラ
WO2017077628A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 機能ユニット及び制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115485634A (zh) * 2020-08-28 2022-12-16 三菱电机株式会社 控制装置及图像记录方法
CN115485634B (zh) * 2020-08-28 2023-06-27 三菱电机株式会社 控制装置及图像记录方法

Also Published As

Publication number Publication date
DE112018006733T5 (de) 2020-10-08
CN111684373A (zh) 2020-09-18
KR102209021B1 (ko) 2021-01-28
US11061839B2 (en) 2021-07-13
TW201935155A (zh) 2019-09-01
TWI683193B (zh) 2020-01-21
JP6599032B1 (ja) 2019-10-30
KR20200096671A (ko) 2020-08-12
JPWO2019155560A1 (ja) 2020-02-27
US20200371975A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
JP6599032B1 (ja) 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム
TWI702799B (zh) 資料控制裝置、可程式邏輯控制器及資料控制裝置的資料控制方法
KR101728559B1 (ko) Ｐｌｃ 고속카운터 모듈의 입력회로
CN102957426B (zh) 一种可程控旋转编码器的自适应电路
CN104133407A (zh) 一种用于增量式编码器的计数装置及计数方法
US20220121266A1 (en) Counter unit
US4896288A (en) Programmable controller input module
JP2013161429A (ja) トレース制御装置及びトレース制御方法
JP3947017B2 (ja) ダイヤルパルス生成回路
JPH052030A (ja) デイジタルストレ−ジオシロスコ−プ
JPS60135712A (ja) タ−ンテ−ブルの回転角度検出方法
JPS5814626B2 (ja) ジカンソクテイソウチ
CN105843755A (zh) 一种具有宽范围与高分辨特征的定时阵列
US4928092A (en) Pattern input unit
SU1345121A1 (ru) Устройство дл измерени скольжени асинхронных электродвигателей
JP2701469B2 (ja) 物理量データの入出力装置
JP2563366B2 (ja) 信号周期計測装置
KR970008247B1 (ko) 사출성형기의 위치 및 속도절환 제어장치와 그 제어방법
JPS636804B2 (ja)
JPH05119065A (ja) 波形観測装置
JP4952546B2 (ja) 波形発生装置及び半導体試験装置
KR100237298B1 (ko) 인터럽트 신호 발생 제어 장치
JPS6093559A (ja) スキヤン方式
JPS60194369A (ja) 信号記憶装置
JPS60187870A (ja) 半導体集積論理回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018568984

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18904513

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20207022301

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18904513

Country of ref document: EP

Kind code of ref document: A1