JPS636804B2 - - Google Patents
Info
- Publication number
- JPS636804B2 JPS636804B2 JP10369380A JP10369380A JPS636804B2 JP S636804 B2 JPS636804 B2 JP S636804B2 JP 10369380 A JP10369380 A JP 10369380A JP 10369380 A JP10369380 A JP 10369380A JP S636804 B2 JPS636804 B2 JP S636804B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counting
- pulse
- count
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、計測装置等に用いる計数装置に関
し、例えば、測長、測角に用いるエンコーダ装置
と組み合わせて、パルス信号のパルス数等を計数
する装置に関する。
し、例えば、測長、測角に用いるエンコーダ装置
と組み合わせて、パルス信号のパルス数等を計数
する装置に関する。
近年、測長、測角に用いるエンコーダとして
は、例えば光電式のものがある。光電式リニアエ
ンコーダ、又はロータリーエンコーダでは、一般
に移動体又は、回転体に取りつけて、一体に動く
主スケールと、この主スケールに対向するように
配置されたインデツクススケールを設け、さらに
この主スケールとインデツクススケールを共には
さみ込むように、光源と光電変換器が設けられ
る。そして、各スケールには、光の透過する部分
と遮光される部分を互いちがいにした、いわゆる
格子状パターンが設けられている。従つて測長、
又は測角する被測定物が、移動又は回転して、主
スケールの格子とインデツクススケールの格子の
遮光部同士が重なるときには、同時に光源からの
光は各スケールを透過して光電変換器に達する。
は、例えば光電式のものがある。光電式リニアエ
ンコーダ、又はロータリーエンコーダでは、一般
に移動体又は、回転体に取りつけて、一体に動く
主スケールと、この主スケールに対向するように
配置されたインデツクススケールを設け、さらに
この主スケールとインデツクススケールを共には
さみ込むように、光源と光電変換器が設けられ
る。そして、各スケールには、光の透過する部分
と遮光される部分を互いちがいにした、いわゆる
格子状パターンが設けられている。従つて測長、
又は測角する被測定物が、移動又は回転して、主
スケールの格子とインデツクススケールの格子の
遮光部同士が重なるときには、同時に光源からの
光は各スケールを透過して光電変換器に達する。
この時、光電信号は最大になる。また主スケー
ルとインデツクススケールの遮光部と透過部が重
なつた時、光源からの光はほとんど光電変換器に
達しないため、光電信号は最小になる。以上のよ
うにして、光電信号はパルス状の信号となる。一
般に各スケールの格子状パターンは一定ピツチで
設けられているから、この光電信号のパルス数を
計数すれば、移動量又は回転量が求められる。こ
のように出力された光電信号は、パルス状すなわ
ちデジタル信号に波形整形し、適当なデジタルカ
ウンタでこの信号のパルス数を計数し、例えばそ
の結果を表示するようにすれば計数装置が得られ
る。
ルとインデツクススケールの遮光部と透過部が重
なつた時、光源からの光はほとんど光電変換器に
達しないため、光電信号は最小になる。以上のよ
うにして、光電信号はパルス状の信号となる。一
般に各スケールの格子状パターンは一定ピツチで
設けられているから、この光電信号のパルス数を
計数すれば、移動量又は回転量が求められる。こ
のように出力された光電信号は、パルス状すなわ
ちデジタル信号に波形整形し、適当なデジタルカ
ウンタでこの信号のパルス数を計数し、例えばそ
の結果を表示するようにすれば計数装置が得られ
る。
しかしながら、近年、このようなエンコーダに
よつて測長又は測角された値を、そのまま単に表
示するだけでなく、測定値を基にして所定の演
算、を行ない、その結果を表示したり、また所定
の測定値になつたかどうかの判別等の各種機能が
要求されるようになつた。このため、エンコーダ
は、適当な演算及び処理装置等と組み合わせて用
いられるようになつた。
よつて測長又は測角された値を、そのまま単に表
示するだけでなく、測定値を基にして所定の演
算、を行ない、その結果を表示したり、また所定
の測定値になつたかどうかの判別等の各種機能が
要求されるようになつた。このため、エンコーダ
は、適当な演算及び処理装置等と組み合わせて用
いられるようになつた。
この演算処理装置は、多くはデジタル電子計算
機、すなわちコンピユータであるが、エンコーダ
の如き測定器では、演算、処理とも特定の仕事に
限られてくるため、演算能力、処理容量との兼ね
合いで、もつぱらマイクロコンピユータが使われ
ている。ところで、マイクロコンピユータにも各
種のものがあるが、少なくとも、一定の演算、処
理の方法を記述したプログラム、演算、処理のた
めにあらかじめ必要なデータ、又はプログラムに
従つて演算、処理して得られたデータ等を記憶す
る手段を有するものとする。
機、すなわちコンピユータであるが、エンコーダ
の如き測定器では、演算、処理とも特定の仕事に
限られてくるため、演算能力、処理容量との兼ね
合いで、もつぱらマイクロコンピユータが使われ
ている。ところで、マイクロコンピユータにも各
種のものがあるが、少なくとも、一定の演算、処
理の方法を記述したプログラム、演算、処理のた
めにあらかじめ必要なデータ、又はプログラムに
従つて演算、処理して得られたデータ等を記憶す
る手段を有するものとする。
そこで、マイクロコンピユータを用いて、測
長、測角を行なうエンコーダについて簡単に説明
する。一般にマイクロコンピユータによる演算、
処理は、所定のビツト数、例えば4ビツト、8ビ
ツト等を単位にして行なわれる。すなわちパラレ
ルのデータである。ところが、前述の如く、エン
コーダからの信号は単なるパルス信号、すなわち
シリアルのデータである。そこで、エンコーダか
らのパルス信号を、マイクロコンピユータが直接
扱える信号に変換するために、従来からアツプダ
ウンカウンタが使われている。エンコーダでは、
移動又は回転の方向を判別するような信号を別に
出力している。従つて、この判別信号によつて、
アツプダウンカウンタをアツプカウンタ、又はダ
ウンカウンタに切り換えて、エンコーダのパルス
信号のパルス数を計数している。そして、マイク
ロコンピユータは、このアツプダウンカウンタの
計数データを、入力ポートから読み込むようにな
つている。しかしながら、マイクロコンピユータ
側では、先にも述べたように、計数データの読み
込み以外に、所定のプログラムに従つた演算、又
は処理動作を行なうため、割り込み処理が使われ
ていた。一般に、マイクロコンピユータでは割り
込み要求が起こると、それまで実行していた演
算、処理のプログラムを一時停止させて、他の仕
事(他のプログラム)を実行するようになつてい
る。そして割り込み処理が終了すると、再び元の
プログラムを続行する。従つて、従来のマイクロ
コンピユータとアツプダウンカウンタを用いた計
数装置では、アツプダウンカウンタがオーバーフ
ロー又はアンダーフローするまでは、直接カウン
タの計数データを読み込み、キヤリー、又はボロ
ー信号が出力されると、マイクロコンピユータは
割り込みをかけられて、計数データの上位桁を演
算していた。
長、測角を行なうエンコーダについて簡単に説明
する。一般にマイクロコンピユータによる演算、
処理は、所定のビツト数、例えば4ビツト、8ビ
ツト等を単位にして行なわれる。すなわちパラレ
ルのデータである。ところが、前述の如く、エン
コーダからの信号は単なるパルス信号、すなわち
シリアルのデータである。そこで、エンコーダか
らのパルス信号を、マイクロコンピユータが直接
扱える信号に変換するために、従来からアツプダ
ウンカウンタが使われている。エンコーダでは、
移動又は回転の方向を判別するような信号を別に
出力している。従つて、この判別信号によつて、
アツプダウンカウンタをアツプカウンタ、又はダ
ウンカウンタに切り換えて、エンコーダのパルス
信号のパルス数を計数している。そして、マイク
ロコンピユータは、このアツプダウンカウンタの
計数データを、入力ポートから読み込むようにな
つている。しかしながら、マイクロコンピユータ
側では、先にも述べたように、計数データの読み
込み以外に、所定のプログラムに従つた演算、又
は処理動作を行なうため、割り込み処理が使われ
ていた。一般に、マイクロコンピユータでは割り
込み要求が起こると、それまで実行していた演
算、処理のプログラムを一時停止させて、他の仕
事(他のプログラム)を実行するようになつてい
る。そして割り込み処理が終了すると、再び元の
プログラムを続行する。従つて、従来のマイクロ
コンピユータとアツプダウンカウンタを用いた計
数装置では、アツプダウンカウンタがオーバーフ
ロー又はアンダーフローするまでは、直接カウン
タの計数データを読み込み、キヤリー、又はボロ
ー信号が出力されると、マイクロコンピユータは
割り込みをかけられて、計数データの上位桁を演
算していた。
例えば、アツプダウンカウンタが4ビツトのバ
イナリ出力形式のものであるとすると、アツプダ
ウンカウンタはエンコーダからのパルス信号のパ
ルス数を計数して、16パルス毎にキヤリー又はボ
ロー信号を出力する。同時に、アツプダウンカウ
ンタは、パルス信号の計数を続行する。マイクロ
コンピユータは、アツプダウンカウンタのキヤリ
ー、又はボロー信号によつて割り込みをかけられ
ると、キヤリー信号のときには、それまでの上位
の計数データに1を加算し、ボロー信号のときに
はそれまでの上位の計数データから1を減算し、
アツプダウンカウンタの計数データとそれまでの
計数データを重ね合わせて、データを得るように
していた。
イナリ出力形式のものであるとすると、アツプダ
ウンカウンタはエンコーダからのパルス信号のパ
ルス数を計数して、16パルス毎にキヤリー又はボ
ロー信号を出力する。同時に、アツプダウンカウ
ンタは、パルス信号の計数を続行する。マイクロ
コンピユータは、アツプダウンカウンタのキヤリ
ー、又はボロー信号によつて割り込みをかけられ
ると、キヤリー信号のときには、それまでの上位
の計数データに1を加算し、ボロー信号のときに
はそれまでの上位の計数データから1を減算し、
アツプダウンカウンタの計数データとそれまでの
計数データを重ね合わせて、データを得るように
していた。
ところが、エンコーダのパルス信号の単位時間
あたりのパルス数が多くなつてくると、マイクロ
コンピユータの割り込み処理時間が問題となつて
くる。即ち、割り込み処理時間はプログラムに大
きく依存するが、例えば、キヤリー信号の出るよ
うな位置でエンコーダのスケールが振動して、キ
ヤリー、及びボロー信号が短時間に繰り返し出力
された場合は、割り込み処理が追従しきれなくな
り、その結果、計数ミスを起こすという欠点が生
ずるのである。
あたりのパルス数が多くなつてくると、マイクロ
コンピユータの割り込み処理時間が問題となつて
くる。即ち、割り込み処理時間はプログラムに大
きく依存するが、例えば、キヤリー信号の出るよ
うな位置でエンコーダのスケールが振動して、キ
ヤリー、及びボロー信号が短時間に繰り返し出力
された場合は、割り込み処理が追従しきれなくな
り、その結果、計数ミスを起こすという欠点が生
ずるのである。
一方、アツプダウンカウンタとして計数容量の
十分あるものを用いると高価になるという欠点が
あつた。
十分あるものを用いると高価になるという欠点が
あつた。
本発明は、これらの欠点を解決し、アツプダウ
ンカウンタ等の計数手段の容量を増すことなくか
つ計数ミスの生じない計数装置を得ることを目的
とする。
ンカウンタ等の計数手段の容量を増すことなくか
つ計数ミスの生じない計数装置を得ることを目的
とする。
その目的を達成するために、本発明の計数装置
は、計測量に応じた数のパルスを出力する計測手
段と、最大計測量に応じたパルス数よりも小なる
最大計数値とし、前記計測手段からのパルス数を
計数する計数手段と、前記計数手段の計数出力信
号を保持可能な保持手段と、前記計数手段による
計数値が最大計数値を越える前に開始信号を出力
し、該出力した後に前記保持手段にて保持された
計数出力信号の累算を行なうデジタル計算手段
と、前記開始信号に基づいて、前記保持手段に前
記計数手段の計数出力信号を保持せしめると共
に、該保持後でかつ又前記パルス信号が出力され
る前に前記計数出力信号を初期化する如く前記計
数手段をリセツトする制御手段とを備える。
は、計測量に応じた数のパルスを出力する計測手
段と、最大計測量に応じたパルス数よりも小なる
最大計数値とし、前記計測手段からのパルス数を
計数する計数手段と、前記計数手段の計数出力信
号を保持可能な保持手段と、前記計数手段による
計数値が最大計数値を越える前に開始信号を出力
し、該出力した後に前記保持手段にて保持された
計数出力信号の累算を行なうデジタル計算手段
と、前記開始信号に基づいて、前記保持手段に前
記計数手段の計数出力信号を保持せしめると共
に、該保持後でかつ又前記パルス信号が出力され
る前に前記計数出力信号を初期化する如く前記計
数手段をリセツトする制御手段とを備える。
以下、本発明の実施例を図面を参照して説明す
る。
る。
第1図は、本発明の実施例を示すブロツク図で
ある。主スケールを設けた、移動体と共に移動す
るスケール部1とインデツクススケールを設けた
検出部2により、リニアエンコーダが構成されて
いる。スケール部が移動すると、検出部2から
は、第1a図の如く検出信号が出力される。検出
信号は、ほぼ90゜の位相差を有する2つの正弦波
状の信号である。これは、スケール部1の移動方
向を検出できるようにしたもので、前述の如く主
スケールの格子状パターンを2組設けて、互いに
そのピツチを位相差90゜に相当する分だけずらし
てある。そこでたとえば、第1a図の如く、検出
信号S1の位相が検出信号S2の位相よりも遅れてい
るときは一方向に、位相関係が逆のときは他方向
に、スケール部1が移動したことになる。そし
て、検出信号S1,S2は増幅及び波形成形する回路
3によつて、第1b図の如く、デジタル処理が可
能な方形波状の信号S1′,S2′に変換される。信号
S1′,S2′のパルス数は、スケール部1の移動距離
に比例する。さらに信号S1′,S2′の周波数はスケ
ール部1の移動速度に比例する。この信号S1′,
S2′は、方向判別パルス化回路4によつて、次段
のアツプダウンカウンタ5に必要な、アツプカウ
ントパルスとダウンカウントパルスの2系列のパ
ルス信号に変換される。すなわち、方向を判別し
て、たとえば一方向に移動したときは、アツプカ
ウントパルスのみを出力し、他方向に移動したと
き、ダウンカウントパルスのみを出力する。さら
にこれらカウントパルスは、2相クロツク発振器
10が出力する第1のクロツク信号φ1と同期し
て出力される。詳細は後述するが、2相クロツク
信号の周波数は、マイクロコンピユータ7の基準
クロツクに準じた周波数であり、一般には信号
S1′,S2′の周波数よりも十分高く定められてい
る。アツプダウンカウンタ5は、前述のアツプカ
ウントパルスにより計数値を増加し、ダウンカウ
ントパルスにより計数値を減少するように動作す
る。
ある。主スケールを設けた、移動体と共に移動す
るスケール部1とインデツクススケールを設けた
検出部2により、リニアエンコーダが構成されて
いる。スケール部が移動すると、検出部2から
は、第1a図の如く検出信号が出力される。検出
信号は、ほぼ90゜の位相差を有する2つの正弦波
状の信号である。これは、スケール部1の移動方
向を検出できるようにしたもので、前述の如く主
スケールの格子状パターンを2組設けて、互いに
そのピツチを位相差90゜に相当する分だけずらし
てある。そこでたとえば、第1a図の如く、検出
信号S1の位相が検出信号S2の位相よりも遅れてい
るときは一方向に、位相関係が逆のときは他方向
に、スケール部1が移動したことになる。そし
て、検出信号S1,S2は増幅及び波形成形する回路
3によつて、第1b図の如く、デジタル処理が可
能な方形波状の信号S1′,S2′に変換される。信号
S1′,S2′のパルス数は、スケール部1の移動距離
に比例する。さらに信号S1′,S2′の周波数はスケ
ール部1の移動速度に比例する。この信号S1′,
S2′は、方向判別パルス化回路4によつて、次段
のアツプダウンカウンタ5に必要な、アツプカウ
ントパルスとダウンカウントパルスの2系列のパ
ルス信号に変換される。すなわち、方向を判別し
て、たとえば一方向に移動したときは、アツプカ
ウントパルスのみを出力し、他方向に移動したと
き、ダウンカウントパルスのみを出力する。さら
にこれらカウントパルスは、2相クロツク発振器
10が出力する第1のクロツク信号φ1と同期し
て出力される。詳細は後述するが、2相クロツク
信号の周波数は、マイクロコンピユータ7の基準
クロツクに準じた周波数であり、一般には信号
S1′,S2′の周波数よりも十分高く定められてい
る。アツプダウンカウンタ5は、前述のアツプカ
ウントパルスにより計数値を増加し、ダウンカウ
ントパルスにより計数値を減少するように動作す
る。
尚、アツプダウンカウンタ5はリセツト信号に
よつてリセツトが可能である。アツプダウンカウ
ンタ5の計数データは、次段のラツチ回路6に入
力する。ラツチ回路6はラツチ信号により、入力
されたデータを保持する。この状態をラツチ状態
とする。また、ラツチ信号が入力されないとき
は、アツプダウンカウンタ5の計数データがその
ままラツチ回路6の出力に表われる。尚、この状
態をアクテイブ状態とする。マイクロコンピユー
タ7は、ラツチ回路6の出力データを入力ポート
部から入力する。マイクロコンピユータ7が読み
込んだ計数データは、所定の演算、処理を施され
て、その結果を表示部8により表示する。マイク
ロコンピユータ7が、この演算、処理等の仕事を
行なつている間、正確には、マイクロコンピユー
タ7が、入力ポート部を介してラツチ回路6の計
数データを読み込む時点から、マイクロコンピユ
ータ7は開始信号を同期回路9に出力する。同期
回路9は、2相クロツク発振器10の出力する第
2のクロツク信号φ2と開始信号を同期させて、
前述の如くリセツト信号とラツチ信号を出力す
る。
よつてリセツトが可能である。アツプダウンカウ
ンタ5の計数データは、次段のラツチ回路6に入
力する。ラツチ回路6はラツチ信号により、入力
されたデータを保持する。この状態をラツチ状態
とする。また、ラツチ信号が入力されないとき
は、アツプダウンカウンタ5の計数データがその
ままラツチ回路6の出力に表われる。尚、この状
態をアクテイブ状態とする。マイクロコンピユー
タ7は、ラツチ回路6の出力データを入力ポート
部から入力する。マイクロコンピユータ7が読み
込んだ計数データは、所定の演算、処理を施され
て、その結果を表示部8により表示する。マイク
ロコンピユータ7が、この演算、処理等の仕事を
行なつている間、正確には、マイクロコンピユー
タ7が、入力ポート部を介してラツチ回路6の計
数データを読み込む時点から、マイクロコンピユ
ータ7は開始信号を同期回路9に出力する。同期
回路9は、2相クロツク発振器10の出力する第
2のクロツク信号φ2と開始信号を同期させて、
前述の如くリセツト信号とラツチ信号を出力す
る。
マイクロコンピユータ7は、上述のように、入
力ポート部の計数データの読み込み直前に、開始
信号を出力するようなプログラムに従つて動作す
る。尚、詳細は後述する。
力ポート部の計数データの読み込み直前に、開始
信号を出力するようなプログラムに従つて動作す
る。尚、詳細は後述する。
第2図は第1図のブロツク図における主要部を
具体的に示した回路図である。この回路の動作、
及び作用を第3図のタイムチヤートに基づいて説
明する。方向判別パルス化回路4は第16図のよ
うなパルス信号を端子11,12から入力する。
このパルス信号は第3図における信号A,Bに相
当する。なお、第3図中、時刻Tでスケール部1
の移動方向が反転したものとする。従つて、信号
A,Bの位相関係も、時刻Tから逆になる。信号
A,Bを入力するDフリツプフロツプ(以下D−
FF)13とD−FF14は、2相クロツク発振器
10の第1のクロツク信号φ1をCKから入力し
て、信号A,Bをクロツク信号φ1の立上がりに
同期した信号に変換して出力する。この変換して
出力される信号は、第3図の信号C,Dのように
なる。さらにD−FF15とD−FF16は、それ
ぞれ信号C,Dを入力し、クロツク信号φ1の立
上りで信号C,Dの状態をラツチする。従つて、
第3図に示す如くD−FF15の出力信号E及び
D−FF16の出力信号Fは、信号C,Dに対し
て、それぞれクロツク信号φ1の1クロツク分だ
け遅れた信号になる。すなわちD−FFによる同
期遅延回路を構成している。
具体的に示した回路図である。この回路の動作、
及び作用を第3図のタイムチヤートに基づいて説
明する。方向判別パルス化回路4は第16図のよ
うなパルス信号を端子11,12から入力する。
このパルス信号は第3図における信号A,Bに相
当する。なお、第3図中、時刻Tでスケール部1
の移動方向が反転したものとする。従つて、信号
A,Bの位相関係も、時刻Tから逆になる。信号
A,Bを入力するDフリツプフロツプ(以下D−
FF)13とD−FF14は、2相クロツク発振器
10の第1のクロツク信号φ1をCKから入力し
て、信号A,Bをクロツク信号φ1の立上がりに
同期した信号に変換して出力する。この変換して
出力される信号は、第3図の信号C,Dのように
なる。さらにD−FF15とD−FF16は、それ
ぞれ信号C,Dを入力し、クロツク信号φ1の立
上りで信号C,Dの状態をラツチする。従つて、
第3図に示す如くD−FF15の出力信号E及び
D−FF16の出力信号Fは、信号C,Dに対し
て、それぞれクロツク信号φ1の1クロツク分だ
け遅れた信号になる。すなわちD−FFによる同
期遅延回路を構成している。
各D−FFの出力信号は、NOT17,18、
AND19〜26、OR27,28によつてパルス
化されて、スケール部1の移動方向に従つて、
OR27,28により、2系列の信号を出力す
る。この2系列の信号は第3図中、信号G,Hの
ようになる。信号G,Hを以下カウントパルス
G,Hとする。カウントパルスG,Hは、入力さ
れた信号A,Bの状態が変化した時に、クロツク
信号φ1に同期するとともに、1クロツク周期の
長さだけ信号が出力される。ここでカウントパル
スGが出力されたときは、スケール部1が正方向
に移動し、カウントパルスHが出力されたとき
は、負方向に移動したものとする。
AND19〜26、OR27,28によつてパルス
化されて、スケール部1の移動方向に従つて、
OR27,28により、2系列の信号を出力す
る。この2系列の信号は第3図中、信号G,Hの
ようになる。信号G,Hを以下カウントパルス
G,Hとする。カウントパルスG,Hは、入力さ
れた信号A,Bの状態が変化した時に、クロツク
信号φ1に同期するとともに、1クロツク周期の
長さだけ信号が出力される。ここでカウントパル
スGが出力されたときは、スケール部1が正方向
に移動し、カウントパルスHが出力されたとき
は、負方向に移動したものとする。
このカウントパルスG,Hは、アツプダウンカ
ウンタ5によつてカウントされる。アツプダウン
カウンタ5の入力UCは、アツプカウント入力で
あり、入力DCはダウンカウント入力である。従
つてカウントパルスGが出力されると、アツプダ
ウンカウンタ5は、アツプカウント動作を行な
い、出力Q1〜Q4にバイナリ形式又はBCD形式で、
カウントパルスGのパルス数を加算した計数デー
タを出力する。尚、出力Q1はLSB、出力Q4は
MSBとする。又、カウントパルスHが入力DCに
入力されると、アツプダウンカウンタ5はダウン
カウント動作を行ない、出力Q1〜Q4に、カウン
トパルスHのパルス数を減算した計数データを出
力する。アツプダウンカウンタ5は入力CLを
“H”レベルにすることによつて、出力Q1〜Q4の
計数データをクリアする。
ウンタ5によつてカウントされる。アツプダウン
カウンタ5の入力UCは、アツプカウント入力で
あり、入力DCはダウンカウント入力である。従
つてカウントパルスGが出力されると、アツプダ
ウンカウンタ5は、アツプカウント動作を行な
い、出力Q1〜Q4にバイナリ形式又はBCD形式で、
カウントパルスGのパルス数を加算した計数デー
タを出力する。尚、出力Q1はLSB、出力Q4は
MSBとする。又、カウントパルスHが入力DCに
入力されると、アツプダウンカウンタ5はダウン
カウント動作を行ない、出力Q1〜Q4に、カウン
トパルスHのパルス数を減算した計数データを出
力する。アツプダウンカウンタ5は入力CLを
“H”レベルにすることによつて、出力Q1〜Q4の
計数データをクリアする。
アツプダウンカウンタ5の計数データは、ラツ
チ回路6の入力D1〜D4に入力される。ラツチ回
路6は、入力CKが“H”レベルのときは、ラツ
チ状態になる。従つて、入力CKが“L”レベル
のとき、入力D1〜D4の計数データは、そのまま
出力Q1〜Q4に表われる。そして、入力CKが
“H”レベルになつたときは、その時点の計数デ
ータを保持して、出力Q1〜Q4に出力する。
チ回路6の入力D1〜D4に入力される。ラツチ回
路6は、入力CKが“H”レベルのときは、ラツ
チ状態になる。従つて、入力CKが“L”レベル
のとき、入力D1〜D4の計数データは、そのまま
出力Q1〜Q4に表われる。そして、入力CKが
“H”レベルになつたときは、その時点の計数デ
ータを保持して、出力Q1〜Q4に出力する。
一方、マイクロコンピユータ7は、ラツチ回路
6の出力Q1〜Q4を入力ポート部PD1〜PD4に入力
する。一般に、マイクロコンピユータの入出力ポ
ート(I/Oポート)は、プログラムによつて制
御される。従つて、ただ単にポート部に入力のデ
ータを加えても、マイクロコンピユータは、内部
にそのデータを読み込むことはない。そこで、マ
イクロコンピユータ7は、ポート部PD1〜PD4の
入力データを適宜読み込むようなプログラムに従
つて作動する。同時に、マイクロコンピユータ7
は、このポート部PD1〜PD4からの入力開始を表
わす信号をポートPCに出力する。この開始を表
わす信号を信号PCとする。信号PCは、前述の如
く、アツプダウンカウンタ5をクリアするための
信号Jとラツチ回路6をラツチするための信号I
を出力する同期回路9に入力する。この同期回路
9は、信号J、信号Iを出力するタイミングを、
カウントパルスG,H及び第2のクロツク信号φ
2と同期させる働きをする。尚、クロツク信号φ
2は、第3図に示すように、クロツク信号φ1と
約180゜の位相差を有している。
6の出力Q1〜Q4を入力ポート部PD1〜PD4に入力
する。一般に、マイクロコンピユータの入出力ポ
ート(I/Oポート)は、プログラムによつて制
御される。従つて、ただ単にポート部に入力のデ
ータを加えても、マイクロコンピユータは、内部
にそのデータを読み込むことはない。そこで、マ
イクロコンピユータ7は、ポート部PD1〜PD4の
入力データを適宜読み込むようなプログラムに従
つて作動する。同時に、マイクロコンピユータ7
は、このポート部PD1〜PD4からの入力開始を表
わす信号をポートPCに出力する。この開始を表
わす信号を信号PCとする。信号PCは、前述の如
く、アツプダウンカウンタ5をクリアするための
信号Jとラツチ回路6をラツチするための信号I
を出力する同期回路9に入力する。この同期回路
9は、信号J、信号Iを出力するタイミングを、
カウントパルスG,H及び第2のクロツク信号φ
2と同期させる働きをする。尚、クロツク信号φ
2は、第3図に示すように、クロツク信号φ1と
約180゜の位相差を有している。
この同期回路9は、負論理表記のNAND31,
32、によるR−Sフリツプフロツプ(以下R−
SFFとする。)とワンシヨツトマルチバイブレー
タ30等により構成されている。
32、によるR−Sフリツプフロツプ(以下R−
SFFとする。)とワンシヨツトマルチバイブレー
タ30等により構成されている。
NAND33は、クロツク信号φ2と、カウン
トパルスG,HのNOR演算するNOR34の出力
信号Kと、信号PCを入力する。NOR34の出力
信号KとNAND33の出力信号Lは第3図中、
信号KとLのようになる。信号PCはR−SFFの
リセツト入力となり、信号Lはセツト入力とな
る。従つて、R−SFFの出力信号Iは、信号PC
が“L”レベルのときには、NAND33の出力
信号Lの状態にかかわらず、“L”レベルである。
信号PCが“H”レベルになつた後、信号Lの状
態が初めて変化した時点から信号Iを“H”レベ
ルにして、ラツチ回路6のラツチ動作を行なう。
ワンシヨツトマルチバイブレータ30は信号Iの
立上りから一定時間tだけ“H”レベルになる信
号Jを出力して、この信号Jの“H”レベルでア
ツプダウンカウンタ5をクリアする。時間tは、
第3図中、信号Jに示すように、クロツク信号φ
2の1クロツク周期の半分よりも短く定められて
いる。これは、先にも述べたようにクロツク信号
φ1とφ2の位相差が約180゜であることによる。
すなわち、スケール部1が高速に移動して、信号
A,Bの状態変化が、ほぼクロツク信号φ1の2
クロツク周期毎に起こると、カウントパルスG,
Hはデユーテイレシオが約50%のパルス信号にな
る。従つて、信号Jが出力されるタイミングは、
クロツク信号φ2の立上りに同期しているから、
信号Jの“H”レベルの時間tがクロツク周期の
半分よりも長いと、カウントパルスG、又はHの
入力と、信号Jによるアツプダウンカウンタ5の
クリア時間が競合してしまい、その結果、計数ミ
スを起こしてしまう。そこで実施例においては、
時刻tを、クロツク周期の半分よりも短く定めて
ある。
トパルスG,HのNOR演算するNOR34の出力
信号Kと、信号PCを入力する。NOR34の出力
信号KとNAND33の出力信号Lは第3図中、
信号KとLのようになる。信号PCはR−SFFの
リセツト入力となり、信号Lはセツト入力とな
る。従つて、R−SFFの出力信号Iは、信号PC
が“L”レベルのときには、NAND33の出力
信号Lの状態にかかわらず、“L”レベルである。
信号PCが“H”レベルになつた後、信号Lの状
態が初めて変化した時点から信号Iを“H”レベ
ルにして、ラツチ回路6のラツチ動作を行なう。
ワンシヨツトマルチバイブレータ30は信号Iの
立上りから一定時間tだけ“H”レベルになる信
号Jを出力して、この信号Jの“H”レベルでア
ツプダウンカウンタ5をクリアする。時間tは、
第3図中、信号Jに示すように、クロツク信号φ
2の1クロツク周期の半分よりも短く定められて
いる。これは、先にも述べたようにクロツク信号
φ1とφ2の位相差が約180゜であることによる。
すなわち、スケール部1が高速に移動して、信号
A,Bの状態変化が、ほぼクロツク信号φ1の2
クロツク周期毎に起こると、カウントパルスG,
Hはデユーテイレシオが約50%のパルス信号にな
る。従つて、信号Jが出力されるタイミングは、
クロツク信号φ2の立上りに同期しているから、
信号Jの“H”レベルの時間tがクロツク周期の
半分よりも長いと、カウントパルスG、又はHの
入力と、信号Jによるアツプダウンカウンタ5の
クリア時間が競合してしまい、その結果、計数ミ
スを起こしてしまう。そこで実施例においては、
時刻tを、クロツク周期の半分よりも短く定めて
ある。
上述のように、信号Iはラツチ信号、信号Jは
クリア信号となるが、第3図においては、この2
つの信号の出力タイミングは一致していて、ラツ
チ動作とクリア動作が競合するように見えるが、
信号Jはワンシヨツトマルチバイブレータ30を
介して得ているため、実際には、わずかの時間遅
れが生じ、ラツチ回路6のラツチ動作が開始され
た直後にアツプダウンカウンタ5のクリア動作が
行なわれる。
クリア信号となるが、第3図においては、この2
つの信号の出力タイミングは一致していて、ラツ
チ動作とクリア動作が競合するように見えるが、
信号Jはワンシヨツトマルチバイブレータ30を
介して得ているため、実際には、わずかの時間遅
れが生じ、ラツチ回路6のラツチ動作が開始され
た直後にアツプダウンカウンタ5のクリア動作が
行なわれる。
こうして、マイクロコンピユータ7が信号PC
を出力すると、計数データは、ラツチ回路6に保
持される。そして、この保持されたデータを読み
込んで、それまでに計数したデータと累算する。
しかし、この間にアツプダウンカウンタ5は一度
クリアされると共に、計数動作を行なつている。
従つて、信号PCの出力が終了すると、ただちに
ラツチ回路6もアクテイブ状態になり、信号PC
が出力されていた期間に計数されたパルス数を、
ラツチ回路6の出力Q1〜Q4に出力する。
を出力すると、計数データは、ラツチ回路6に保
持される。そして、この保持されたデータを読み
込んで、それまでに計数したデータと累算する。
しかし、この間にアツプダウンカウンタ5は一度
クリアされると共に、計数動作を行なつている。
従つて、信号PCの出力が終了すると、ただちに
ラツチ回路6もアクテイブ状態になり、信号PC
が出力されていた期間に計数されたパルス数を、
ラツチ回路6の出力Q1〜Q4に出力する。
以上のように、マイクロコンピユータ7の読み
込み開始は強制的にカウントパルスのパルスとパ
ルスの間でタイミングを取られ、かつ同時にアツ
プダウンカウンタを一度クリアしているので、カ
ウントパルスは確実に計数されることになる。
込み開始は強制的にカウントパルスのパルスとパ
ルスの間でタイミングを取られ、かつ同時にアツ
プダウンカウンタを一度クリアしているので、カ
ウントパルスは確実に計数されることになる。
第4図は、本実施におけるマイクロコンピユー
タ7を上述の如く動作させるための、もつとも簡
単なプログラムのフローチヤートである。先にも
述べたようにマイクロコンピユータは累算器を有
し、通常演算は、この累算器によつて行なわれて
いる。
タ7を上述の如く動作させるための、もつとも簡
単なプログラムのフローチヤートである。先にも
述べたようにマイクロコンピユータは累算器を有
し、通常演算は、この累算器によつて行なわれて
いる。
第4図では、この累算器(以下レジスタとす
る)をReg、計数データを入力するポート部を
PD、開始信号PCを出力するポート部をPCとし
て表わす。以下、このフローチヤートを、第3図
のタイミングチヤートに基づいて説明する。この
プログラムのスタート時には、マイクロコンピユ
ータのレジスタRegをリセツトしておく必要があ
る。ここでは0リセツトにしてあるが、特定の値
にリセツトしてもよい。このリセツトのステツプ
40の終了後、アツプダウンカウンタ5の初期クリ
アのステツプ41を行なうが、先に述べたようにク
リア動作は信号PCの出力によつてなされるので、
ポートPCを一度“H”レベルにしてから“L”
レベルにすればよい。これで、エンコーダによる
計測が可能となる。その後、第3図のタイミング
チヤートに示すような信号A,Bがエンコーダか
ら出力されたとする。エンコーダは前述の如く、
正方向に移動して、カウントパルスGを出力す
る。アツプダウンカウンタ5は、第3図中、カウ
ントパルスGを1、2、3……と計数していく。
ところが、マイクロコンピユータ7は、カウント
パルスGの1パルス目の最中に読み込みの開始信
号PCを出力したものとする(第4図中、ステツ
プ42)。すると、1パルス目の終了を待つて、前
述の如くラツチ回路6が働いて、ラツチ回路6の
出力には、計数データ1に対応したバイナリ、又
はBCD形式の出力が保持される。同時にアツプ
ダウンカウンタ5は信号Jによつて0にクリアさ
れる。そして、第4図中、ステツプ43で、ポート
PDに印加され、ラツチされた計数データ1と、
それまでのレジスタRegの内容を加算して、その
結果をレジスタRegにおさめるので、この時点で
レジスタRegの内容は1になる。この演算実行中
にアツプダウンカウンタ5は、次のパルスから計
数を始める。すなわち、カウントパルスGの2パ
ルス目と3パルス目を計数して、出力は2にな
る。ところが、第3図中、時刻Tでエンコーダの
移動方向が変化する。時刻T以降では、カウント
パルスHが出力されるので、アツプダウンカウン
タ5は、4番目のパルスから減算動作を行なう。
従つて4番目のパルスが入力した時点で、アツプ
ダウンカウンタ5の出力は1になる。ステツプ43
の演算が終了して、ステツプ44で、信号PCが
“L”レベルになると、ラツチ回路6はアクテイ
ブ状態になり、その時のアツプダウンカウンタ5
の出力、すなわち1を出力する。その後ステツプ
45で、レジスタRegの内容、すなわち1に相当す
る距離を表示する動作を行なう。ステツプ45が開
始されて、再びステツプ42を実行する間、アツプ
ダウンカウンタ5はカウントパルスHを計数す
る。4番目のパルスが入力した時点で、アツプダ
ウンカウンタ5の出力は1であり、5番目のパル
スの入力により、出力は0になる。さらに6番目
のパルスの入力によつて、アツプダウンカウンタ
5はアンダーフローして、15(すなわち、4ビツ
トで全ビツトが“H”)を出力する。この15は、
2の補数表現された−1を意味する。そこで第3
図には示していないが、6番目のパルスが入力さ
れた後で、再びステツプ42が実行されると、同様
に、ラツチ回路6は、この15を保持し、レジスタ
Regの内容はそれまでの計数データ、ここでは1
と、この15を加算して、0(4ビツトであるから
オーバーフローする。)になる。すなわち、この
時点(6番目のパルス入力時)で、エンコーダの
移動距離は零であることが計測される。
る)をReg、計数データを入力するポート部を
PD、開始信号PCを出力するポート部をPCとし
て表わす。以下、このフローチヤートを、第3図
のタイミングチヤートに基づいて説明する。この
プログラムのスタート時には、マイクロコンピユ
ータのレジスタRegをリセツトしておく必要があ
る。ここでは0リセツトにしてあるが、特定の値
にリセツトしてもよい。このリセツトのステツプ
40の終了後、アツプダウンカウンタ5の初期クリ
アのステツプ41を行なうが、先に述べたようにク
リア動作は信号PCの出力によつてなされるので、
ポートPCを一度“H”レベルにしてから“L”
レベルにすればよい。これで、エンコーダによる
計測が可能となる。その後、第3図のタイミング
チヤートに示すような信号A,Bがエンコーダか
ら出力されたとする。エンコーダは前述の如く、
正方向に移動して、カウントパルスGを出力す
る。アツプダウンカウンタ5は、第3図中、カウ
ントパルスGを1、2、3……と計数していく。
ところが、マイクロコンピユータ7は、カウント
パルスGの1パルス目の最中に読み込みの開始信
号PCを出力したものとする(第4図中、ステツ
プ42)。すると、1パルス目の終了を待つて、前
述の如くラツチ回路6が働いて、ラツチ回路6の
出力には、計数データ1に対応したバイナリ、又
はBCD形式の出力が保持される。同時にアツプ
ダウンカウンタ5は信号Jによつて0にクリアさ
れる。そして、第4図中、ステツプ43で、ポート
PDに印加され、ラツチされた計数データ1と、
それまでのレジスタRegの内容を加算して、その
結果をレジスタRegにおさめるので、この時点で
レジスタRegの内容は1になる。この演算実行中
にアツプダウンカウンタ5は、次のパルスから計
数を始める。すなわち、カウントパルスGの2パ
ルス目と3パルス目を計数して、出力は2にな
る。ところが、第3図中、時刻Tでエンコーダの
移動方向が変化する。時刻T以降では、カウント
パルスHが出力されるので、アツプダウンカウン
タ5は、4番目のパルスから減算動作を行なう。
従つて4番目のパルスが入力した時点で、アツプ
ダウンカウンタ5の出力は1になる。ステツプ43
の演算が終了して、ステツプ44で、信号PCが
“L”レベルになると、ラツチ回路6はアクテイ
ブ状態になり、その時のアツプダウンカウンタ5
の出力、すなわち1を出力する。その後ステツプ
45で、レジスタRegの内容、すなわち1に相当す
る距離を表示する動作を行なう。ステツプ45が開
始されて、再びステツプ42を実行する間、アツプ
ダウンカウンタ5はカウントパルスHを計数す
る。4番目のパルスが入力した時点で、アツプダ
ウンカウンタ5の出力は1であり、5番目のパル
スの入力により、出力は0になる。さらに6番目
のパルスの入力によつて、アツプダウンカウンタ
5はアンダーフローして、15(すなわち、4ビツ
トで全ビツトが“H”)を出力する。この15は、
2の補数表現された−1を意味する。そこで第3
図には示していないが、6番目のパルスが入力さ
れた後で、再びステツプ42が実行されると、同様
に、ラツチ回路6は、この15を保持し、レジスタ
Regの内容はそれまでの計数データ、ここでは1
と、この15を加算して、0(4ビツトであるから
オーバーフローする。)になる。すなわち、この
時点(6番目のパルス入力時)で、エンコーダの
移動距離は零であることが計測される。
このように、第4図に示したフローチヤートの
如くプログラムを実行することによつて、計測が
行なわれるが、ステツプ42からステツプ45までの
実行時間は、エンコーダの所定の移動速度よりも
速くなるように定められている。すなわち、ステ
ツプ42で読み込みが開始されると、アツプダウン
カウンタ5はクリアされて、再び0から計数を開
始するが、次の読み込みが始まるまでに、アツプ
ダウンカウンタ15が0から1巡以上計数してし
まうと、当然、計数ミスを起こす。従つて、この
場合は実施例に示すアツプダウンカウンタ5、ラ
ツチ回路6を4ビツト以上、例えば8ビツト等の
ものにすればよい。そして、マイクロコンピユー
タ7も8ビツトを直接扱えるものにするか、また
は4ビツトのものでも、8ビツトのラツチ回路の
上位、下位4ビツトを分けて読み込み、プログラ
ムによつて8ビツト相当のデータに変換する等の
処理をすればよい。また、本実施例における2相
クロツク信号は、発振器10により作つている
が、マイクロコンピユータの基準クロツク信号と
兼用できることは言うまでもない。ただし、クロ
ツク信号φ1とφ2の位相差はかならず必要であ
る。又、本実施例では計測のために、マイクロコ
ンピユータを用いたが、単に、計測データを表示
させるだけなら、レジスタに相当する累算器と、
読み込み開始の信号PCを出力する回路とを設け
て、例えばクロツク信号φ1又はφ2の一定パル
ス数毎に、信号PCを発生して、累算器に計数デ
ータを読み込むようにすることもできる。
如くプログラムを実行することによつて、計測が
行なわれるが、ステツプ42からステツプ45までの
実行時間は、エンコーダの所定の移動速度よりも
速くなるように定められている。すなわち、ステ
ツプ42で読み込みが開始されると、アツプダウン
カウンタ5はクリアされて、再び0から計数を開
始するが、次の読み込みが始まるまでに、アツプ
ダウンカウンタ15が0から1巡以上計数してし
まうと、当然、計数ミスを起こす。従つて、この
場合は実施例に示すアツプダウンカウンタ5、ラ
ツチ回路6を4ビツト以上、例えば8ビツト等の
ものにすればよい。そして、マイクロコンピユー
タ7も8ビツトを直接扱えるものにするか、また
は4ビツトのものでも、8ビツトのラツチ回路の
上位、下位4ビツトを分けて読み込み、プログラ
ムによつて8ビツト相当のデータに変換する等の
処理をすればよい。また、本実施例における2相
クロツク信号は、発振器10により作つている
が、マイクロコンピユータの基準クロツク信号と
兼用できることは言うまでもない。ただし、クロ
ツク信号φ1とφ2の位相差はかならず必要であ
る。又、本実施例では計測のために、マイクロコ
ンピユータを用いたが、単に、計測データを表示
させるだけなら、レジスタに相当する累算器と、
読み込み開始の信号PCを出力する回路とを設け
て、例えばクロツク信号φ1又はφ2の一定パル
ス数毎に、信号PCを発生して、累算器に計数デ
ータを読み込むようにすることもできる。
尚、第4図に示したプログラムのフローチヤー
トは基本的な動作を説明するための簡単なもので
あり、現実的には、先に述べたような、最大の計
数速度(エンコーダの移動速度)に応じて他の仕
事(演算、処理)を実行させることができる。
トは基本的な動作を説明するための簡単なもので
あり、現実的には、先に述べたような、最大の計
数速度(エンコーダの移動速度)に応じて他の仕
事(演算、処理)を実行させることができる。
以上のように、本発明による計数装置によれ
ば、割り込み処理を用いずにアツプダウンカウン
タ等の計数手段とラツチ回路等の保持手段を組み
合わせて、計数手段のそれまでの計数データを保
持手段により保持すると共に、計数手段はリセツ
トされて、直ちに次のパルスを計数している。従
つて、エンコーダ等の計測手段からのパルス信号
は確実に計数され、かつ計数手段はデジタル計算
手段が累算を行なつている間であつても計数を続
けているので、計測量が反転しても高速に計数で
きる利点を有する。そのため、特に非接触式であ
る光電式エンコーダに本発明を適用することによ
つて、その高速移動の特徴を十分に活用すること
ができる。
ば、割り込み処理を用いずにアツプダウンカウン
タ等の計数手段とラツチ回路等の保持手段を組み
合わせて、計数手段のそれまでの計数データを保
持手段により保持すると共に、計数手段はリセツ
トされて、直ちに次のパルスを計数している。従
つて、エンコーダ等の計測手段からのパルス信号
は確実に計数され、かつ計数手段はデジタル計算
手段が累算を行なつている間であつても計数を続
けているので、計測量が反転しても高速に計数で
きる利点を有する。そのため、特に非接触式であ
る光電式エンコーダに本発明を適用することによ
つて、その高速移動の特徴を十分に活用すること
ができる。
また、デジタル計算手段としてマイクロコンピ
ユータを用いると、マイクロコンピユータは、計
数データの読み込みに割り込み処理を使わないの
で、他の目的のために割り込み処理を用いること
ができる利点も有する。
ユータを用いると、マイクロコンピユータは、計
数データの読み込みに割り込み処理を使わないの
で、他の目的のために割り込み処理を用いること
ができる利点も有する。
第1図は、本発明の実施例を示すブロツク図で
あり、第1a図は、第1図における検出部2の出
力信号を原理的に示す図であり、第1b図は、第
1a図における出力信号を波形成形した信号を示
す図である。第2図は、第1図に示したブロツク
図における主要ブロツクの回路接続図であり、第
3図は、第2図の回路における各部の信号を示し
たタイミングチヤート図である。第4図は、実施
例で用いたマイクロコンピユータを動作させるた
めのフローチヤート図である。 〔主要部分の符号の説明〕 計測手段……1,
2,3、計数手段……5、保持手段……6、デジ
タル計算手段……7、制御手段……9。
あり、第1a図は、第1図における検出部2の出
力信号を原理的に示す図であり、第1b図は、第
1a図における出力信号を波形成形した信号を示
す図である。第2図は、第1図に示したブロツク
図における主要ブロツクの回路接続図であり、第
3図は、第2図の回路における各部の信号を示し
たタイミングチヤート図である。第4図は、実施
例で用いたマイクロコンピユータを動作させるた
めのフローチヤート図である。 〔主要部分の符号の説明〕 計測手段……1,
2,3、計数手段……5、保持手段……6、デジ
タル計算手段……7、制御手段……9。
Claims (1)
- 【特許請求の範囲】 1 計測量に応じた数のパルスを出力する計測手
段と、最大計測量に応じたパルス数よりも小なる
数を最大計数値とし、前記計測手段からのパルス
数を計数する計数手段と前記計数手段の計数出力
信号を保持可能な保持手段と、前記計数手段によ
る計数値が最大計数値を越える前に開始信号を出
力し、該出力した後に前記保持手段にて保持され
た計数出力信号の累算を行なうデジタル計算手段
と、前記開始信号に基づいて、前記保持手段に前
記計数手段の計数出力信号を保持せしめると共
に、該保持後でかつ又前記パルス信号が出力され
る前に前記計数出力信号を初期化する如く前記計
数手段をリセツトする制御手段とを含むことを特
徴とする計数装置。 2 前記制御手段は、所定の位相差を有する第1
のクロツク信号と第2のクロツク信号を出力する
発振回路と、前記開始信号の入力後、前記第1の
クロツク信号と前記パルス信号に同期して、前記
パルス信号のパルスとパルスの間で、前記保持手
段を働かせる保持信号と、前記計数手段をリセツ
トするリセツト信号を出力する同期回路とを含む
ことを特徴とする特許請求の範囲第1項記載の装
置。 3 前記計測手段は、光電式のリニアエンコーダ
若しくは、ロータリーエンコーダを含み、該エン
コーダは、所定の位相差を有し、かつ移動量若し
くは回転量に応じたパルス数から成る2つの検出
信号を出力することを特徴とする特許請求の範囲
第2項記載の装置。 4 前記計測手段は、前記検出信号のパルス数に
比例し、かつ前記第2のクロツク信号と同期した
信号を前記パルス信号として発生すると共に、前
記2つの検出信号の位相差から前記エンコーダの
移動方向、若しくは回転方向を判別し、該判別に
従つて、前記パルス信号を択一的に2系列にふり
分けて出力する方向判別パルス回路を含むことを
特徴とする特許請求の範囲第3項記載の装置。 5 前記計数手段は、前記パルス信号のうち一方
の系列のパルス信号により前記計数出力信号を増
加し、前記パルス信号のうち他方の系列のパルス
信号により前記計数出力信号を減少するアツプダ
ウンカウンタであることを特徴とする特許請求の
範囲第4項記載の装置。 6 前記デジタル計算手段は、前記保持手段に保
持された、前記アツプダウンカウンタの計数出力
信号を入力するポート部、該入力ポート部のデジ
タルデータを累算する累算器を含む演算部、前記
開始信号を出力する出力ポート部を含み、前記ポ
ート部、演算部、出力ポート部の動作を、プログ
ラムによつて制御可能なマイクロコンピユータで
あることを特徴とする特許請求の範囲第5項記載
の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10369380A JPS5729911A (en) | 1980-07-30 | 1980-07-30 | Counting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10369380A JPS5729911A (en) | 1980-07-30 | 1980-07-30 | Counting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5729911A JPS5729911A (en) | 1982-02-18 |
JPS636804B2 true JPS636804B2 (ja) | 1988-02-12 |
Family
ID=14360857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10369380A Granted JPS5729911A (en) | 1980-07-30 | 1980-07-30 | Counting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5729911A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57169611A (en) * | 1981-04-13 | 1982-10-19 | Tokyo Optical Co Ltd | Measuring device for angular displacement |
US4558304A (en) * | 1983-02-24 | 1985-12-10 | Texas Instruments Incorporated | Incremental encoder synchronous decode circuit |
-
1980
- 1980-07-30 JP JP10369380A patent/JPS5729911A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5729911A (en) | 1982-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2868266B2 (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
CN108535507B (zh) | 用于增量式编码器测速的计算机存储介质 | |
JPH0430215B2 (ja) | ||
JPH01320424A (ja) | 可動機械要素の位置を検出する装置 | |
JPS63190425A (ja) | カウンタ回路 | |
US4160154A (en) | High speed multiple event timer | |
JP3173174B2 (ja) | 速度検出装置 | |
JPS636804B2 (ja) | ||
US5198750A (en) | Extremely wide range frequency measurement method | |
JPH061279B2 (ja) | デイジタル式速度検出装置 | |
JPS63253220A (ja) | 回転角計測装置 | |
RU2742710C2 (ru) | Устройство для измерения частоты | |
JP2002311040A (ja) | 速度検出装置 | |
JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
JPH02298872A (ja) | 位相計測回路 | |
JP2563366B2 (ja) | 信号周期計測装置 | |
Li et al. | An improved M/T speed algorithm based on RISC-V DSP | |
JPH0630439B2 (ja) | 正弦波信号の零交差点検出装置 | |
JP2791906B2 (ja) | カウンタ装置 | |
JP2827446B2 (ja) | 電動機の速度検出方法 | |
JPH01187462A (ja) | モータの平均回転数検出方法 | |
RU1829115C (ru) | Устройство фазовой автоподстройки частоты | |
JPH0340847B2 (ja) | ||
JPS62259101A (ja) | 速度演算方式 | |
SU1349003A2 (ru) | Устройство дл преобразовани перемещение-код-фаза |