CN105843755A - 一种具有宽范围与高分辨特征的定时阵列 - Google Patents
一种具有宽范围与高分辨特征的定时阵列 Download PDFInfo
- Publication number
- CN105843755A CN105843755A CN201610161580.1A CN201610161580A CN105843755A CN 105843755 A CN105843755 A CN 105843755A CN 201610161580 A CN201610161580 A CN 201610161580A CN 105843755 A CN105843755 A CN 105843755A
- Authority
- CN
- China
- Prior art keywords
- timing
- resolution
- module
- wide scope
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000001186 cumulative effect Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001932 seasonal effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Radiation (AREA)
Abstract
本发明涉及使用可编程逻辑器件的一种具有宽范围与高分辨特征的定时阵列实现方法。包括读写控制模块、存储模块、宽范围计数模块、宽范围定时配置模块、宽范围定时比较模块、高分辨计数模块、高分辨定时配置模块、高分辨定时比较模块和定时信号发生模块。使用长时钟周期的宽范围计数模块实现宽范围定时，同时结合使用短时钟周期的高分辨计数模块实现高分辨定时，并可以减少可编程逻辑器件逻辑资源占用。在科学仪器运行过程中，可通过读写控制模块设置定时配置数据和定时数据，满足不同科学实验的时序要求。
Description
技术领域
本发明涉及科学仪器领域，具体涉及一种具有宽范围和高分辨特征的定时阵列。
背景技术
在科学仪器中，经常需要按照预定的时间顺序完成科学实验，从而需要大量定时器在定时时间点，输出定时信号，用于触发执行器工作或触发传感器采集数据。科学实验的定时特点是定时范围宽、定时时间点多和局部定时时间点定时分辨率高的特点。定时序列包括若干时间点t0,t1,t2,…,tn，在每个时间点需要输出定时触发信号,。在所述时间序列的一些时间点需要输出高分辨的定时信号。为了满足局部定时时间点分辨率高的要求，就要减小定时计数器的时钟周期，同时为了满足定时范围宽的要求，就需要增加定时器的长度，这样会增加逻辑资源的占用。
发明内容
本发明的目的是解决科学仪器同时宽范围与高分辨定时的问题，本发明所述方法使用宽范围定时和高分辨定时相结合，减少可编程逻辑器件逻辑资源的占用。
本发明的具体技术方案如下：
一种具有宽范围与高分辨特征的定时阵列，其特点在于，包括读写控制模块、存储模块、宽范围计数模块、宽范围定时配置模块、宽范围定时比较模块、高分辨计数模块、高分辨定时配置模块、高分辨定时比较模块和定时信号发生模块；
所述读写控制模块设有信号接收端口，且该读写控制模块分别与所述的存储模块、宽范围计数模块、宽范围定时配置模块、高分辨计数模块和高分辨定时配置模块连接；所述的宽范围计数模块、宽范围定时配置模块分别与所述的宽范围定时比较模块连接；所述的高分辨率计数模块、高分辨率定时配置模块分别与所述高分辨定时比较模块连接，所述的宽范围定时比较模块、高分辨率定时比较模块与所述定时信号发生模块连接；
所述的读写控制模块通过信号接收端口接收外部的定时配置数据与定时数据，并写入到所述的存储模块中，所述的存储模块用于存储定时配置数据和定时数据，所述的读写控制模块读取所述存储模块中的数据，并分类传输到宽范围计数模块、宽范围定时配置模块、高分辨计数模块和高分辨定时配置模块，所述的宽范围计数模块用于输出宽范围累加计数到宽范围定时比较模块，所述的宽范围定时配置模块用于输出定时数据到宽范围定时比较模块，所述的宽范围定时比较模块用于比较宽范围计数模块和宽范围定时配置模块输出的宽范围累加计数和定时数据，并将时间相等信号传输到定时信号发生模块，所述的高分辨计数模块用于输出高分辨累加计数到高分辨定时比较模块，所述的高分辨定时配置模块用于输出定时数据到高分辨定时比较模块，所述的高分辨定时比较模块用于比较高分辨计数模块和高分辨定时配置模块输出的高分辨累加计数和定时数据，并将时间相等信号传输到定时信号发生模块，所述的定时信号发生模块输出定时触发信号。
所述的存储模块用于存储定时配置数据和定时数据，所述的定时配置数据包括宽范围定时周期数据、宽范围定时时间点数目、高分辨定时周期数据；所述的定时数据包括宽范围定时数据，高分辨定时时间点数目，高分辨定时数据。
所述的宽范围计数模块包括宽范围累加单元和宽范围定时周期寄存器；所述的读写控制模块读取存储模块中的宽范围定时周期数据到宽范围定时周期寄存器。每隔1个宽范围时钟周期，所述的宽范围累加单元+1，宽范围累加单元初始值为零，由开始定时信号启动，所述的宽范围时钟周期＝主时钟周期×宽范围定时周期数据，其中，主时钟周期为所述的具有宽范围与高分辨的定时阵列的工作时钟周期。
所述的宽范围定时配置模块包括宽范围定时配置寄存器和宽范围定时数目寄存器，所述的读写控制模块读取存储模块中的宽范围定时数据到宽范围定时配置寄存器，读取存储模块中的宽范围定时数目到宽范围定时数目寄存器。
所述的宽范围定时比较模块用于比较所述的宽范围累加单元与宽范围定时配置寄存器，如果二者相等，输出宽范围时间相等信号，用于触发所述的定时信号发生模块输出相应时间点的宽范围定时触发信号；当宽范围定时比较模块完成比较数目等于宽范围定时数目时，宽范围累加单元停止计数并清零。
所述的高分辨计数模块包括高分辨累加单元和高分辨定时周期寄存器；所述的读写控制模块读取存储模块中的高分辨定时周期数据到高分辨定时周期寄存器。每隔1个高分辨时钟周期，所述的高分辨累加单元+1，高分辨累加单元初始值为零，由开始定时信号启动，所述的高分辨时钟周期＝主时钟周期×高分辨定时周期数据，其中，主时钟周期为所述的具有宽范围与高分辨的定时阵列的工作时钟周期。
所述的高分辨定时配置模块包括高分辨定时配置寄存器和高分辨定时数目寄存器，所述的读写控制模块读取存储模块中的高分辨定时数据到高分辨定时配置寄存器，读取存储模块中的高分辨定时数目到高分辨定时数目寄存器。
所述的高分辨定时比较模块用于比较所述的高分辨累加单元与高分辨定时配置寄存器，如果二者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块输出相应时间点的高分辨定时触发信号；当高分辨定时比较模块完成比较数目等于高分辨定时数目时，高分辨累加单元停止计数并清零。
所述的读写控制模块读取存储模块中的宽范围定时周期数据到宽范围定时周期寄存器，读取存储模块中的宽范围定时数目到宽范围定时数目寄存器，读取高分辨定时周期数据到宽范围定时周期寄存器。
所述的宽范围累加单元计数数据初始值为零，由外部接收的宽范围开始定时信号启动计数；高分辨累计单元计数初始值为零。
定时开始后，所述的读写控制模块读取存储模块中的第1个宽范围定时数据到宽范围定时配置寄存器，每隔1个宽范围时钟周期，所述的宽范围累加单元计数数据+1；所述的宽范围定时比较模块比较所述的宽范围累加单元输出的宽范围累加计数数据与宽范围定时配置寄存器输出的定时数据，如果二者不相等，则继续比较，如果二者相等，输出宽范围时间相等信号，用于触发所述的定时信号发生模块输出相应时间点的定时触发信号
同时，宽范围时间相等信号触发所述的读写控制模块1读取存储模块下一个宽范围定时数据到宽范围定时配置寄存器，重复上述过程，直到输出的定时触发信号数目等于宽范围定时数目，宽范围累加单元停止计数并清零；
同时，宽范围时间相等信号触发所述的读写控制模块读取存储模块中的高分辨定时数目到高分辨定时数目寄存器，如果高分辨定时数目为零，则不启动高分辨累加单元，如果高分辨定时数目不为零，则产生高分辨开始定时信号启动高分辨累加单元，每隔1个高分辨时钟周期，所述的高分辨累加单元计数数据+1，所述的读写控制模块1读取第一个高分辨定时数据到高分辨定时配置寄存器，所述的高分辨定时比较模块8比较所述的高分辨累加单元输出的高分辨累加计数数据与高分辨定时配置寄存器输出定时数据，如果二者不相等，则继续比较，如果二者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块输出相应时间点的定时触发信号；所述的读写模块读取下一个高分辨定时数据到高分辨定时配置寄存器，重复上述过程，直到输出的定时触发信号数目等于高分辨定时数目，所述高分辨累加单元停止计数并清零。
本发明的有益效果：本发明提供一种具有宽范围与高分辨特征的定时阵列，可同时实现宽范围、高分辨定时，有效减少了逻辑资源占用，并通过通信接口数据交互实现在应用可配置、定时序列的处理。时间配置更加方便，易于操作，稳定性好。
附图说明
图1是本发明具有宽范围与高分辨特征的定时阵列的结构框图
具体实施方式
下面结合实验例及具体实施方式对本发明作进一步的说明，但不能应将此理解为本发明上述主题的范围仅限于以下实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
请参阅图1，图1是本发明具有宽范围与高分辨特征的定时阵列的结构框图，如图所示，一种具有宽范围与高分辨特征的定时阵列包括读写控制模块1、存储模块2、宽范围计数模块3、宽范围定时配置模块4、宽范围定时比较模块5、高分辨计数模块6、高分辨定时配置模块7、高分辨定时比较模块8和定时信号发生模块9；所述读写控制模块1设有信号接收端口，且该读写控制模块分别与所述的存储模块2、宽范围计数模块3、宽范围定时配置模块4、高分辨计数模块5和高分辨定时配置模块6连接；所述的宽范围计数模块3、宽范围定时配置模块4分别与所述的宽范围定时比较模块7连接；所述的高分辨率计数模块5、高分辨率定时配置模块6分别与所述高分辨定时比较模块8连接，所述的宽范围定时比较模块7、高分辨率定时比较模块8与所述定时信号发生模块9连接；所述的读写控制模块1通过信号接收端口接收外部的定时配置数据与定时数据，并写入到所述的存储模块2中，所述的存储模块2用于存储定时配置数据和定时数据，所述的读写控制模块1读取所述存储模块2中的数据，并分类传输到宽范围计数模块3、宽范围定时配置模块4、高分辨计数模块5和高分辨定时配置模块6，所述的宽范围计数模块3用于输出宽范围累加计数到宽范围定时比较模块7，所述的宽范围定时配置模块4用于输出定时数据到宽范围定时比较模块7，所述的宽范围定时比较模块7用于比较宽范围计数模块3和宽范围定时配置模块4输出的宽范围累加计数和定时数据，并将时间相等信号传输到定时信号发生模块9，所述的高分辨计数模块5用于输出高分辨累加计数到高分辨定时比较模块8，所述的高分辨定时配置模块6用于输出定时数据到高分辨定时比较模块8，所述的高分辨定时比较模块8用于比较高分辨计数模块5和高分辨定时配置模块6输出的高分辨累加计数和定时数据，并将时间相等信号传输到定时信号发生模块9，所述的定时信号发生模块9输出定时触发信号。
存储模块2用于存储定时配置数据和定时数据，所述的定时配置数据包括宽范围定时周期数据、宽范围定时数目、高分辨定时周期数据；所述的定时数据包括宽范围定时数据、高分辨定时数目和高分辨定时数据。
宽范围计数模块3包括宽范围累加单元3-1和宽范围定时周期寄存器3-2；本发明所述的宽范围定时配置模块4包括宽范围定时配置寄存器4-1和宽范围定时数目寄存器4-2，高分辨计数模块5包括高分辨累加单元5-1和高分辨定时周期寄存器5-2；高分辨定时配置模块6包括高分辨定时配置寄存器6-1和高分辨定时数目寄存器6-2。
实施例1
本实施例中的具有宽范围与高分辨的定时阵列的工作时钟周期50ns。
如宽范围时钟周期为1ms，则与之相应的宽范围定时周期数据为20000，定时范围65.536s。
如高分辨定时周期为100ns，则与之相应的高分辨定时周期数据为2，时间分辨率为100ns。
设宽范围定时数目为3，宽范围定时数据分别为t1，t2，t3，宽范围定时时间点t1的高分辨定时数目为0；宽范围定时时间点t2的高分辨定时数目为2，高分辨定时数据为t2_1，t2_2；宽范围定时时间点t3的高分辨定时数目为1，高分辨定时数据为t3_1。
所述的读写控制模块1读取存储模块2中的宽范围定时周期数据到宽范围定时周期寄存器3-2，读取存储模块2中的宽范围定时数目到宽范围定时数目寄存器4-2，读取高分辨定时周期数据到宽范围定时周期寄存器5-2。
所述的宽范围累加单元3-1计数初始值为零，由外部接收的宽范围开始定时信号启动计数；高分辨累计单元5-1计数初始值为零。
定时开始后，所述的读写控制模块1读取存储模块2中的第1个宽范围定时数据t1到宽范围定时配置寄存器4-1，每隔1个宽范围时钟周期1ms，所述的宽范围累加单元计数+1；所述的宽范围定时比较模块7比较所述的宽范围累加单元3-1输出的宽范围累加计数与宽范围定时配置寄存器4-1输出的定时数据，如果二者不相等，则继续比较，如果二者相等，输出宽范围时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的宽范围定时触发信号trig_t1。定时信号发生模块9输出的宽范围定时触发信号数目为1，不等于宽范围定时数目为3，所述的读写控制模块1读取存储模块2中的下一个宽范围定时数据t2到宽范围定时配置寄存器4-1；同时，读写控制模块1读取存储模块2中的第1个高分辨定时数目0到高分辨定时数目寄存器6-2，由于第1个高分辨定时数目为0，不启动高分辨累加单元5-1。
所述的宽范围定时比较模块7比较所述的宽范围累加单元3-1输出的宽范围累加计数数据与宽范围定时配置寄存器4-1输出的定时数据t2，如果二者不相等，则继续比较，如果两者相等，输出宽范围时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的宽范围定时触发信号trig_t2。定时信号发生模块9输出的宽范围定时触发信号数目为2，不等于宽范围定时数目为3，所述的读写控制模块1读取存储模块2中的下一个宽范围定时数据t3到宽范围定时配置寄存器4-1；同时，读写控制模块1读取存储模块2中的第2个高分辨定时数目为2到高分辨定时数目寄存器6-2，由于第2个高分辨定时数目不为0，产生高分辨开始定时信号启动高分辨累加单元5-1，每隔1个高分辨时钟周期，所述的高分辨累加单元计数+1，所述的读写控制模块1读取第一个高分辨定时数据t2_1到高分辨定时配置寄存器6-1，所述的高分辨定时比较模块8比较所述的高分辨累加单元5-1输出的高分辨累加计数与高分辨定时配置寄存器6-1输出定时数据，如果二者不相等，则继续比较，如果二者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的高分辨定时触发信号trig_t2_1。定时信号发生模块9输出的高分辨定时触发信号数目为1，不等于高分辨定时数目为2，所述的读写控制模块1读取存储模块2中的第2个宽范围定时数据t2_2到高分辨定时配置寄存器4-1；所述的高分辨定时比较模块8比较所述的高分辨累加单元5-1输出的高分辨累加计数数据与高分辨定时配置寄存器6-1输出的定时数据t2，如果二者不相等，则继续比较，当两者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的高分辨定时触发信号trig_t2_2。定时信号发生模块9输出的高分辨定时触发信号数目为2，等于高分辨定时数目为2，高分辨累加单元5-1停止计数并清零
所述的宽范围定时比较模块7比较所述的宽范围累加单元3-1输出的宽范围累加计数数据与宽范围定时配置寄存器4-1输出的定时数据t3，如果二者不相等，则继续比较，当两者相等，输出宽范围时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的宽范围定时触发信号trig_t3。定时信号发生模块9输出的宽范围定时触发信号数目为3，等于宽范围定时数目为3，宽范围累加单元3-1停止计数并清零；同时，读写控制模块1读取存储模块2中的第3个高分辨定时数目为1到高分辨定时数目寄存器6-2，由于第3个高分辨定时数目不为0，产生高分辨开始定时信号启动高分辨累加单元5-1，每隔1个高分辨时钟周期，所述的高分辨累加单元计数数据+1，所述的读写控制模块1读取第一个高分辨定时数据t3_1到高分辨定时配置寄存器6-1，所述的高分辨定时比较模块8比较所述的高分辨累加单元5-1输出的高分辨累加计数数据与高分辨定时配置寄存器6-1输出定时数据，如果二者不相等，则继续比较，如果二者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块9输出相应时间点的高分辨定时触发信号trig_t3_1。定时信号发生模块9输出的高分辨定时触发信号数目为1，等于高分辨定时数目为1，高分辨累加单元5-1停止计数并清零。
Claims (4)
1.一种具有宽范围与高分辨特征的定时阵列，其特征在于，包括读写控制模块(1)、存储模块(2)、宽范围计数模块(3)、宽范围定时配置模块(4)、宽范围定时比较模块(5)、高分辨计数模块(6)、高分辨定时配置模块(7)、高分辨定时比较模块(8)和定时信号发生模块(9)；
所述读写控制模块(1)设有信号接收端口，且该读写控制模块(1)分别与所述的存储模块(2)、宽范围计数模块(3)、宽范围定时配置模块(4)、高分辨计数模块(5)和高分辨定时配置模块(6)连接；所述的宽范围计数模块(3)、宽范围定时配置模块(4)分别与所述的宽范围定时比较模块(7)连接；所述的高分辨率计数模块(5)、高分辨率定时配置模块(6)分别与所述高分辨定时比较模块(8)连接，所述的宽范围定时比较模块(7)、高分辨率定时比较模块(8)与所述定时信号发生模块(9)连接；
所述的读写控制模块(1)通过信号接收端口接收外部的定时配置数据与定时数据，并写入到所述的存储模块(2)中，所述的存储模块(2)用于存储定时配置数据和定时数据，所述的读写控制模块(1)读取所述存储模块(2)中的数据，并分类传输到宽范围计数模块(3)、宽范围定时配置模块(4)、高分辨计数模块(5)和高分辨定时配置模块(6)，所述的宽范围计数模块(3)用于输出宽范围累加计数到宽范围定时比较模块(7)，所述的宽范围定时配置模块(4)用于输出定时数据到宽范围定时比较模块(7)，所述的宽范围定时比较模块(7)用于比较宽范围计数模块(3)和宽范围定时配置模块(4)输出的宽范围累加计数和定时数据，并将时间相等信号传输到定时信号发生模块(9)，所述的高分辨计数模块(5)用于输出高分辨累加计数到高分辨定时比较模块(8)，所述的高分辨定时配置模块(6)用于输出定时数据到高分辨定时比较模块(8)，所述的高分辨定时比较模块(8)用于比较高分辨计数模块(5)和高分辨定时配置模块(6)输出的高分辨累加计数和定时数据，并将时间相等信号传输到定时信号发生模块(9)，所述的定时信号发生模块(9)输出定时触发信号。
2.根据权利要求1所述的具有宽范围与高分辨特征的定时阵列，其特征在于，所述的存储模块(2)用于存储定时配置数据和定时数据，所述的定时配置数据包括宽范围定时周期数据、宽范围定时数目、高分辨定时周期数据；所述的定时数据包括宽范围定时数据、高分辨定时数目和高分辨定时数据。
3.根据权利要求2所述的具有宽范围与高分辨特征的定时阵列，其特征在于，所述的宽范围计数模块(3)包括宽范围累加单元(3-1)和宽范围定时周期寄存器(3-2)；所述的读写控制模块(1)读取存储模块(2)中的宽范围定时周期数据到宽范围定时周期寄存器(3-2)；宽范围累加单元(3-1)的计数数据初始值为零，由外部接收的宽范围开始定时信号启动计数，每隔1个宽范围时钟周期，所述的宽范围累加单元计数数据+1；
所述的宽范围定时配置模块(4)包括宽范围定时配置寄存器(4-1)和宽范围定时数目寄存器(4-2)，所述的读写控制模块(1)读取存储模块(2)中的宽范围定时数据到宽范围定时配置寄存器(4-1)，读取存储模块(2)中的宽范围定时数目到宽范围定时数目寄存器(4-2)；
所述的高分辨计数模块(5)包括高分辨累加单元(5-1)和高分辨定时周期寄存器(5-2)，所述的高分辨定时配置模块(6)包括高分辨定时配置寄存器(6-1)和高分辨定时数目寄存器(6-2)；
所述的宽范围定时比较模块(7)用于比较所述的宽范围累加单元(3-1)输出的宽范围累加计数数据与宽范围定时配置寄存器(4-1)输出的定时数据，如果二者不相等，则继续比较，如果二者相等，输出宽范围时间相等信号，该宽范围时间相等信号触发所述的定时信号发生模块(9)输出相应时间点的定时触发信号；
所述的宽范围时间相等信号同时触发所述的读写控制模块(1)读取存储模块(2)下一个宽范围定时数据到宽范围定时配置寄存器(4-1)，重复上述过程，直到输出的定时触发信号数目等于宽范围定时数目，宽范围累加单元(3-1)停止计数并清零；
所述的宽范围时间相等信号同时触发所述的读写控制模块(1)读取存储模块(2)中的高分辨定时数目到高分辨定时数目寄存器(6-2)，如果高分辨定时数目为零，则不启动高分辨累加单元(5-1)，如果高分辨定时数目不为零，则产生高分辨开始定时信号启动高分辨累加单元(5-1)，高分辨累加单元(5-1)的计数数据初始值为零，每隔1个高分辨时钟周期，所述的高分辨累加单元计数数据+1，所述的读写控制模块(1)读取第一个高分辨定时数据到高分辨定时配置寄存器(6-1)，所述的高分辨定时比较模块(8)比较所述的高分辨累加单元(5-1)输出的高分辨累加计数数据与高分辨定时配置寄存器(6-1)输出定时数据，如果二者不相等，则继续比较，如果二者相等，输出高分辨时间相等信号，用于触发所述的定时信号发生模块(9)输出相应时间点的定时触发信号；所述的读写模块(1)读取下一个高分辨定时数据到高分辨定时配置寄存器(6-1)，重复上述过程，直到输出的定时触发信号数目等于高分辨定时数目，所述高分辨累加单元(5-1)停止计数并清零。
4.根据权利要求3所述的具有宽范围与高分辨特征的定时阵列，其特征在于，所述的宽范围时钟周期＝主时钟周期×宽范围定时周期数据，其中，主时钟周期为所述的具有宽范围与高分辨的定时阵列的工作时钟周期；所述的高分辨时钟周期＝主时钟周期×高分辨定时周期数据，其中，主时钟周期为所述的具有宽范围与高分辨的定时阵列的工作时钟周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610161580.1A CN105843755B (zh) | 2016-03-21 | 2016-03-21 | 一种具有宽范围与高分辨特征的定时阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610161580.1A CN105843755B (zh) | 2016-03-21 | 2016-03-21 | 一种具有宽范围与高分辨特征的定时阵列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105843755A true CN105843755A (zh) | 2016-08-10 |
| CN105843755B CN105843755B (zh) | 2018-08-14 |
Family
ID=56588222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610161580.1A Active CN105843755B (zh) | 2016-03-21 | 2016-03-21 | 一种具有宽范围与高分辨特征的定时阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105843755B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106851545A (zh) * | 2017-03-06 | 2017-06-13 | 北京理工大学 | 一种面向mtc应用的***帧计时方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2325925Y (zh) * | 1998-01-18 | 1999-06-23 | 曹永刚 | 交替定时开关的电源装置 |
| CN1355434A (zh) * | 2000-11-30 | 2002-06-26 | 中国科学院微电子中心 | 一种频率、周期测量方法及装置 |
| US20060120495A1 (en) * | 2004-11-12 | 2006-06-08 | Thomas Barber | Timing system and method for a wireless transceiver system |
| CN1855904A (zh) * | 2005-04-29 | 2006-11-01 | 中国科学院上海微***与信息技术研究所 | 一种基于ofdm***的符号定时方法 |
| CN101729045A (zh) * | 2009-09-27 | 2010-06-09 | 上海大学 | 信号检测整形电路与雷光触发定时器及其自动计时跑道 |
| US20130241531A1 (en) * | 2012-03-14 | 2013-09-19 | Edward Hopsecger | Wide Range, High Resolution Frequency Monitor |
-
2016
- 2016-03-21 CN CN201610161580.1A patent/CN105843755B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2325925Y (zh) * | 1998-01-18 | 1999-06-23 | 曹永刚 | 交替定时开关的电源装置 |
| CN1355434A (zh) * | 2000-11-30 | 2002-06-26 | 中国科学院微电子中心 | 一种频率、周期测量方法及装置 |
| US20060120495A1 (en) * | 2004-11-12 | 2006-06-08 | Thomas Barber | Timing system and method for a wireless transceiver system |
| CN1855904A (zh) * | 2005-04-29 | 2006-11-01 | 中国科学院上海微***与信息技术研究所 | 一种基于ofdm***的符号定时方法 |
| CN101729045A (zh) * | 2009-09-27 | 2010-06-09 | 上海大学 | 信号检测整形电路与雷光触发定时器及其自动计时跑道 |
| US20130241531A1 (en) * | 2012-03-14 | 2013-09-19 | Edward Hopsecger | Wide Range, High Resolution Frequency Monitor |
Non-Patent Citations (1)
| Title |
|---|
| 张炜 等: "基于FPGA的PLC并行定时器的设计", 《计算机工程与设计》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106851545A (zh) * | 2017-03-06 | 2017-06-13 | 北京理工大学 | 一种面向mtc应用的***帧计时方法 |
| CN106851545B (zh) * | 2017-03-06 | 2020-05-12 | 北京理工大学 | 一种面向mtc应用的***帧计时方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105843755B (zh) | 2018-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104714871B (zh) | 基于fpga的可编程并口时序测试电路 | |
| CN101694512B (zh) | 测试电路和片上*** | |
| CN100585852C (zh) | 使用最少引脚而被测试的半导体器件、以及测试其的方法 | |
| CN105044420B (zh) | 一种数字示波器的波形搜索方法 | |
| CN102931994B (zh) | 应用于信号处理芯片的高速信号采样和同步的架构及方法 | |
| CN104571263B (zh) | 一种片上定时器 | |
| CN110940841B (zh) | 基于fpga的数字三维示波器快速采集*** | |
| CN110836993A (zh) | 基于fpga的随机等效采集*** | |
| CN105611114A (zh) | 用于aer图像传感器的全数字多卷积核卷积处理芯片 | |
| CN104200846A (zh) | 一种嵌入式prom测试***及实现方法 | |
| CN101183347A (zh) | 一种自适应速率匹配总线的桥接电路 | |
| CN106158012B (zh) | Fpga片内sram的时序处理方法、片内sram及fpga | |
| CN102831872A (zh) | 基于fpga的lcd信号转vga信号的实现方法 | |
| CN105843755A (zh) | 一种具有宽范围与高分辨特征的定时阵列 | |
| CN107783413A (zh) | 高分辨率大范围时间间隔测量仪 | |
| CN106875966A (zh) | 数据选通信号处理***以及处理方法 | |
| CN104750648B (zh) | 基于双线总线的单向通讯控制装置及方法 | |
| CN106055496B (zh) | 一种eeprom控制器的信号生成电路及控制方法 | |
| US9191002B2 (en) | Data processing apparatus and method in PLC system | |
| US10169271B1 (en) | Direct memory access descriptor | |
| CN107945834A (zh) | 存储器测试装置及测试方法 | |
| CN108268416A (zh) | 一种异步接口转同步接口控制电路 | |
| CN207690508U (zh) | 存储器测试装置 | |
| CN103576826B (zh) | 存储器控制方法、装置及存储器*** | |
| CN113741678A (zh) | 从空闲模式到操作模式的功率管理和交错转换 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231226 Address after: Room 907, Building 23, No. 68 Jiangnan Road, Chunjiang Street, Fuyang District, Hangzhou City, Zhejiang Province, 311421 Patentee after: Kaiser Technology (Hangzhou) Co.,Ltd. Address before: 201800 mail box 800-211, Shanghai, Jiading District, Shanghai Patentee before: SHANGHAI INSTITUTE OF OPTICS AND FINE MECHANICS CHINESE ACADEMY OF SCIENCES |