WO2014115858A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2014115858A1
WO2014115858A1 PCT/JP2014/051581 JP2014051581W WO2014115858A1 WO 2014115858 A1 WO2014115858 A1 WO 2014115858A1 JP 2014051581 W JP2014051581 W JP 2014051581W WO 2014115858 A1 WO2014115858 A1 WO 2014115858A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating film
solder
plating
wiring board
electrode
Prior art date
Application number
PCT/JP2014/051581
Other languages
English (en)
French (fr)
Inventor
徹勇起 土田
利一 大久保
郁夫 荘司
晃大 平田
Original Assignee
凸版印刷株式会社
国立大学法人群馬大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社, 国立大学法人群馬大学 filed Critical 凸版印刷株式会社
Priority to CN201480005816.1A priority Critical patent/CN104956779B/zh
Priority to EP14743400.5A priority patent/EP2950623B1/en
Publication of WO2014115858A1 publication Critical patent/WO2014115858A1/ja
Priority to US14/808,275 priority patent/US9883586B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/008Soldering within a furnace
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/19Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Definitions

  • the present invention relates to a wiring board, and more particularly to a wiring board to which a low melting point solder is bonded, and a method for manufacturing the same.
  • FC-BGA Flip Chip-Ball Grid Array
  • a semiconductor chip is mounted on a printed wiring board via an interposer, and each Cu electrode provided on the printed wiring board and the interposer is electrically connected by solder balls.
  • the technology is attracting attention because of its low cost compared to mounting by wire bonding using Au wire.
  • Surface treatment is applied to the Cu electrodes provided on the interposer and the printed wiring board in order to connect the Cu electrodes with high reliability. Examples of the surface treatment include Ni / Au plating treatment in which the electrode surface is subjected to Ni (nickel) plating treatment and then subjected to Au (gold) plating treatment.
  • Ni / Pd / Au plating treatment in which Ni plating treatment, Pd (palladium) plating treatment, and Au plating treatment are sequentially performed is becoming widespread because of the good mounting reliability by solder balls.
  • solder mounting material As a solder mounting material, a transition from a conventional Sn-Pb solder subject to RoHS regulation to a solder containing no lead (Pb) is progressing. Specifically, Sn—Ag—Cu based solder such as Sn-3Ag-0.5Cu is widely used. However, the adoption of Sn-Ag-Cu-based solder has increased the reflow temperature, so heat degradation of components that occur when mounting low heat resistance components, and heat when joining solder on thin substrates Problems such as substrate warping have occurred.
  • the reflow is performed a plurality of times depending on the number of substrates to be stacked, etc., and thus the above-described problems place restrictions on the thickness of components that can be mounted and the substrate.
  • the intermetallic compound layer formed at the bonding interface between the plating film formed on the electrode and the solder grows thick and impact resistance decreases, so it is desirable to lower the mounting temperature. It is rare.
  • solder with a low melting point.
  • solders are Sn-58 wt% Bi, Sn-57 wt% Bi-1 wt% Ag solder.
  • Sn-58 wt% Bi solder and Sn-57 wt% Bi-1 wt% Ag solder have a melting point as low as 139 ° C., and the mounting temperature is about 170 ° C. even at the peak. Therefore, the mounting temperature can be lowered by about 60 ° C. compared to using other lead-free solder such as Sn—Ag—Cu, and about 30 ° C. compared to using Sn-37 wt% Pb solder.
  • Sn-58wt% Bi and Sn-57wt% Bi-1wt% Ag are not widely used due to the hard and brittle nature of solder and poor impact resistance.
  • Sn-57 wt% Bi-0.5 wt% Sb solder obtained by adding Sb to Sn—Bi there is an example in which the ductility of solder is improved by Sn-57 wt% Bi-0.5 wt% Sb solder obtained by adding Sb to Sn—Bi.
  • the present invention has been made in view of the above circumstances, and provides a wiring board capable of obtaining high solder mounting reliability even when a solder having a melting point of less than 140 ° C. is used, and a manufacturing method thereof.
  • a first aspect of the present invention is a wiring board, an electrode containing Cu or a Cu alloy, a plating film having a film containing at least Pd formed on the electrode, and a Pd enriched layer between the electrodes And a solder having a melting point of less than 140 ° C. and dissolved in Pd.
  • the solder may contain at least Sn, Bi, or Sb.
  • a third aspect of the present invention is a method for manufacturing a wiring board, wherein a plating film having a film containing at least Pd is formed on an electrode containing Cu or a Cu alloy, and the melting point is less than 140 ° C.
  • the solder is heated and joined, and Pd is dissolved in the solder.
  • the solder is heated and bonded onto the plating film under a predetermined thermal condition.
  • the predetermined thermal condition is (1) a reflow process for bonding the solder.
  • the conditions are a peak temperature of 139 ° C. or higher and a holding time of 139 ° C. or higher is less than 90 seconds, and this reflow treatment is performed at least once under the same conditions.
  • the reflow process in which the peak temperature is 139 ° C. or higher and the holding time of 139 ° C. or higher is 90 seconds or longer is performed at least once. Either may be sufficient.
  • the thickness of the film made of Pd may be 0.01 ⁇ m or more and 5 ⁇ m or less.
  • solder mounting reliability can be obtained even when a solder having a melting point of less than 140 ° C. is used.
  • the wiring board of the present embodiment is suitable for bonding using a low melting point solder, and uses a pre-board having an electrode made of Cu or a Cu alloy and a plating film formed on the electrode.
  • a pre-board having an electrode made of Cu or a Cu alloy and a plating film formed on the electrode.
  • plating films including a multilayer film having a Ni plating film, a Pd plating film, and an Au plating film, a multilayer film having a Pd plating film and an Au plating film, a Ni plating film, and a Pd plating film. Or a single layer film made of a Pd plating film.
  • a solder having a melting point of less than 140 ° C.
  • the thickness of the Pd plating film to be laminated and the reflow conditions so that the Pd enriched layer described later is not formed between the electrode and the solder by the reflow treatment when joining the solder and the further heat treatment after the heat joining by the reflow treatment. has been adjusted. Specifically, in the wiring board of this embodiment, adjustment is made so that a Pd enriched layer is not formed between the electrode and the solder by any of the following (1) to (3).
  • the conditions of the reflow process at the time of joining the solder are a peak temperature of 139 ° C. or higher and a holding time of 139 ° C.
  • Reflow treatment conditions for joining the solder are a peak temperature of 139 ° C. or higher and a holding time of 139 ° C. or higher of 90 seconds or more. Under this condition, the reflow treatment is performed at least once.
  • the “Pd enriched layer” is formed by joining the plating film and the solder without dissolving all the Pd in the solder when the solder is joined onto the single-layer or multilayer plating film including the Pd plating film.
  • the Pd enriched layer is formed between the electrode and the solder, it can become a starting point of a crack when an impact is applied, so that the mounting reliability is lowered.
  • a thermal condition is provided so that the Pd enriched layer is not formed in the solder bonding step. That is, the reflow process is performed at a peak temperature of 139 ° C. or higher and the holding time at 139 ° C. or higher is less than 90 seconds.
  • the reflow process is performed once or more.
  • Pd in the plating film is uniformly dissolved in the solder bulk and disappears by the heat treatment performed at 139 ° C. or higher for 90 seconds or longer after the solder is joined.
  • the reflow processing conditions for joining the solder are a peak temperature of 139 ° C. or higher and a holding time of 139 ° C. or higher is 90 seconds or longer, Pd in the plating film is a solder bulk even if reflow is performed once.
  • the Pd-enriched layer is not formed. Since the Pd enriched layer is not formed, stable bonding is possible between the electrode and the solder, and the reliability when the solder is mounted is improved.
  • FIG. 1 is a cross-sectional view showing a pre-substrate 1a used for manufacturing the wiring substrate of the present embodiment.
  • the pre-substrate 1a is a substrate for electroless plating treatment.
  • the pre-substrate 1 a includes an insulating resin substrate 10, an electrode 12 formed on the insulating resin substrate 10, a plating film 14 formed on the electrode 12, and a solder resist that protects the electrode 12.
  • Layer 16 The plating film 14 is formed on the surface of the pad 24 which is a solder joint portion in the electrode 12.
  • the plating film 14 is a laminated film in which a Ni plating film 18, a Pd plating film 20, and an Au plating film 22 are laminated on the electrode 12, as shown in FIG.
  • the plating film can take various forms.
  • a Pd plating film 20 and an Au plating film 22 are laminated on the electrode 12.
  • the plating film 14 is configured to include the Pd plating film 20.
  • Examples of the insulating resin forming the insulating resin substrate 10 include a glass epoxy resin, a paper epoxy resin, a paper phenol resin, a polyimide film, and a polyester film.
  • the electrode 12 is an electrode made of Cu or a Cu alloy, and forms a predetermined electric circuit.
  • the Cu alloy include alloys of Cu, Zn, Ni, Sn, Fe, Cr, Mg, Si, P, and the like.
  • the electrode 12 can be formed by a known method such as a subtractive method, a semi-additive method, or an additive method.
  • the electrode 12 is protected by a solder resist layer 16 at portions other than the pads 24 which are solder joint portions.
  • the solder resist layer 16 can be formed by a known method such as a screen printing method or a photolithography method. In the case of a wiring board for electrolytic plating, the electrode under the insulating resin layer is not independent, and a conductive configuration is used.
  • the Ni plating film 18 may be formed using either an electroless plating film or an electrolytic plating film.
  • the eutectoid in the plating film may contain Pb, S, P, Bi, S, P, or S, P. .
  • the electroless Ni plating film containing Bi, S, and P is formed using a lead-free electroless Ni plating bath, and the electroless Ni plating film containing S and P is formed using a heavy metal-free electroless Ni plating bath.
  • the eutectoid is not limited to Pb, Bi, S, and P, but B, C, and H may be co-deposited, and any of Pb, Bi, S, P, B, C, and H is co-deposited.
  • the concentration of each component in the film is not particularly specified.
  • any of a dull plating film, a semi-gloss plating film, and a bright plating film may be used.
  • the plating film is formed using any plating bath based on a Watts bath, a Weisberg nickel plating bath, a black nickel plating bath, a strike nickel plating bath, or a nickel sulfamate plating bath.
  • the thickness of the Ni plating film 18 is preferably 0.5 ⁇ m or more, more preferably 3 to 5 ⁇ m. If the thickness of the Ni plating film 18 is equal to or greater than the lower limit value, the thickness of the formed plating film 14 tends to be uniform. Therefore, the thickness of the intermetallic compound layer 28 formed at the bonding interface between the plating film and the solder tends to be more uniform, and the impact resistance is improved. This is because a larger effect can be obtained by increasing the thickness of the Ni plating film to 3 to 5 ⁇ m. Moreover, the plating time can be shortened by setting the thickness of the Ni plating film 18 to 5 ⁇ m or less.
  • the Pd plating film 20 may be formed using either an electroless plating film or an electrolytic plating film.
  • the electroless Pd plating film for example, any of known electroless Pd—P plating film and electroless pure Pd plating film may be used, and for example, other elements other than P may be included.
  • an electrolytic Pd plating film any of a dull plating film, a semi-gloss plating film, and a bright plating film may be used.
  • Pd—Ni, Pd—Co, Pd—Cu, Pd formed by co-deposition of dissimilar metals -In plating film may be used.
  • the thickness of the Pd plating film 20 is preferably 0.01 ⁇ m or more and 5 ⁇ m or less, and more preferably 0.05 ⁇ m or more and 1 ⁇ m or less.
  • a Ni / Pd / Au plating film is formed on the electrode made of Cu, and the solder having a melting point of less than 140 ° C. by reflow and containing at least Sn and Bi Are joined under heat under reflow conditions such that 139 ° C. or higher is less than 90 seconds.
  • the Au plating film 22 may be formed using either an electroless plating film or an electrolytic plating film.
  • an electroless Au plating film a plating film formed by a method such as substitution Au plating, substitution reduction Au plating, reduction Au plating or the like can be used.
  • an electrolytic Au plating film any of a dull plating film, a semi-gloss plating film, and a bright plating film may be used.
  • the thickness of the Au plating film 22 is preferably 0.5 ⁇ m or less and more preferably 0.05 ⁇ m or less in order to ensure sufficient solder wettability. If the thickness of the Au plating film 22 is equal to or less than the upper limit value, it is easy to suppress segregation of intermetallic compounds at the bonding interface between the plating film 14 and the solder 26, and the solder mounting reliability is improved.
  • the plating film 14 is a multi-layered film, there are no particular restrictions on the method of forming each layer. That is, all the films may be provided as either an electrolytic plating film or an electroless plating film, or an electrolytic plating film and an electroless plating film may be mixed.
  • the solder 26 in the present embodiment has a melting point of less than 140 ° C. and contains at least Sn and Bi. Specific examples include Sn-58 wt% Bi, Sn-57 wt% Bi-1 wt% Ag, Sn-57 wt% Bi-0.5 wt% Sb, and the like.
  • the peak temperature of reflow conditions is kept at 139 ° C. or higher.
  • the holding time at 139 ° C. or higher is 90 seconds or more when the thickness of the Pd plating film 18 is 0.1 ⁇ m or more and no Pd enriched layer is formed between the electrode 12 and the solder 26 by one reflow. To do.
  • the holding time of 139 ° C. or higher in the reflow is set to less than 90 seconds.
  • the thickness of the Pd plating film 18 is less than 0.1 ⁇ m, it is possible to prevent the Pd enriched layer from being generated even by one reflow with a holding time of 139 ° C. or higher of less than 90 seconds.
  • solder 26 when solder 26 is heat-bonded onto a Ni / Pd / Au plating film or Ni / Pd plating film, an intermetallic compound such as (Cu, Ni) 3 Sn 4 or Ni 3 Sn 4 is provided between the electrode and the solder. A layer is formed. Further, when the solder 26 is heat-bonded onto the Pd / Au plating film or Pd plating film, an intermetallic compound layer made of Cu 6 Sn 5 and Cu 3 Sn is formed between the electrode and the solder.
  • the Pd plating film 20 has a slower dissolution rate in the solder than the Au plating film 22. Therefore, for example, if the Pd plating film 20 has a thickness of 0.1 ⁇ m, a peak temperature of 139 ° C. or higher, and a holding time of 139 ° C. or higher and a holding time of less than 90 seconds, the plating film A Pd enriched layer is formed at the joint interface between the solder 14 and the solder 26, and the solder mounting reliability is lowered. However, when the reflow conditions are such that the peak temperature is 139 ° C. or higher and the holding time of 139 ° C. or higher is 90 seconds or longer, a Pd enriched layer is formed between the electrode 12 and the solder 26. As a result, the solder mounting reliability is improved.
  • a Pd enriched layer is formed between the electrode 12 and the solder 26 at the time of joining by reflow once under a reflow condition where the peak temperature is 139 ° C. or higher and the holding time is 139 ° C. or higher for less than 90 seconds. May be.
  • the peak temperature is 139 ° C. or higher
  • the holding time is 139 ° C. or higher for less than 90 seconds. May be.
  • all of Pd is dissolved in the solder 26 and the Pd enriched layer disappears. Then, an intermetallic compound layer is uniformly formed at the bonding interface between the plating film 14 and the solder 26, enabling stable bonding and improving solder mounting reliability.
  • the present embodiment can be applied to a substrate such as FC-BGA that requires repeated reflow, and an intermetallic compound layer is uniformly formed between the electrode and the solder after repeated reflow. And stable joining becomes possible.
  • a wiring board having high solder mounting reliability can be provided.
  • the total number of reflows is preferably 5 times or less (that is, the number of repetitions is 4 times or less), and the total heat treatment time including reflow is 300 seconds. The following is preferred.
  • This manufacturing method includes a plating film forming step for forming the plating film 14 on the electrode 12 and a solder bonding step for bonding the solder 26 on the plating film under a predetermined thermal condition.
  • the manufacturing method of this embodiment includes the following three steps.
  • Ni plating step a step of forming the Ni plating film 18 on the electrode 12 by electroless Ni plating or electrolytic Ni plating.
  • Pd plating step a step of forming a Pd plating film 20 on the Ni plating film 18 by electroless Pd plating or electrolytic Pd plating.
  • Au plating step a step of forming an Au plating film 22 on the Pd plating film 20 by electroless Au plating or electrolytic Au plating.
  • the plating film 14 is formed on the electrode 12.
  • solder joining process In the soldering step, the solder containing at least Sn and Bi having a melting point of less than 140 ° C. is joined to the electrode 12 on the plating film.
  • the Pd enriched layer is not formed in the first place or once formed, it disappears and is not recognized in the manufactured wiring board 1.
  • An intermetallic compound layer 28 is formed at the bonding interface between the plating film 14 and the solder 26.
  • Ni plating process The Ni plating formed is not particularly limited, and the electroless Ni plating film containing Pb in the plating film, the lead-free electroless Ni plating film containing Bi and S, and the heavy metal free containing S An electroless Ni plating film may be mentioned.
  • the electroless Ni plating film containing Pb, the lead-free electroless Ni plating film, and the heavy metal-free electroless Ni plating film the surface of the electrode 12 on the insulating resin substrate 10 in each electroless Ni plating bath
  • Each of the electroless Ni plating films 18 can be formed on the electrode 12 by applying a Pd catalyst to the electrode 12 and dipping.
  • an electrolytic Ni plating film can be formed by energizing the substrate to be plated.
  • the formed Pd plating is not particularly limited, and examples thereof include an electroless Pd phosphorus plating film, an electroless pure Pd plating film, and an electrolytic Pd plating film.
  • an electroless Ni plating film 18 is formed and immersed on the surface of the electrode 12 on the insulating resin substrate 10 in an electroless Pd plating bath, and electroless An electroless Pd plating film 20 can be formed on the Ni plating film 18.
  • an electrolytic Pd plating film can be formed by energizing the substrate to be plated. In either case of electroless Pd plating or electrolytic Pd plating, it can be formed directly on Cu or Cu alloy.
  • the formed Au plating is not particularly limited, and examples thereof include a substitution Au plating film, a substitution reduction Au plating film, a reduction Au plating film, and an electrolytic Au plating film.
  • the electroless Ni plating film 18 and the electroless Pd plating film 20 are formed on the surface of the electrode 12 on the insulating resin substrate 10 in the electroless Au plating bath. Can be sequentially laminated and immersed to form the electroless Au plating film 22 on the electroless Pd plating film 20.
  • an electrolytic Au plating film can be formed by energizing the substrate to be plated.
  • Example 1 A reflow condition in which a flux is applied on a plating film 14 formed on an electrode 12 and a solder ball made of solder 26 is placed thereon, and a peak temperature is 139 ° C. or higher and a holding time of 139 ° C. or higher is less than 90 seconds. Heat bonding with.
  • Example 2 A solder paste of solder 26 is printed on the plating film 14 and heat-bonded under the above-described reflow conditions. By these steps, a wiring board in which a Pd enriched layer is formed at the bonding interface between the plating film 14 and the solder is obtained.
  • the Pd enriched layer disappears, and the wiring board 1 of the present embodiment is completed.
  • reflow with a holding time of 90 seconds or more at a peak temperature of 139 ° C. or higher and 139 ° C. or higher may be performed only once. If it does in this way, all Pd will melt
  • the Pd enriched layer may be lost by performing a heat treatment that causes the holding time at 139 ° C. or higher to be 90 seconds or longer. In the wiring board 1 formed as described above, the dissolved Pd is contained in the solder 26, and the Pd enriched layer does not exist between the solder 26 and the electrode 12.
  • the thickness of the Pd plating film in the plating film 14 is set to a predetermined range, and the thermal conditions for joining the solder 26 are as described above. It is said.
  • the thermal conditions are relatively low, the wiring board can be suitably manufactured even using a material that does not have high heat resistance.
  • Electrolytic Cu plating is applied to a 0.8mm thick copper-clad laminate made of glass epoxy resin, and parts other than pads (pad diameter: 300 ⁇ m in diameter) with solder resist (trade name “AUS308”, Taiyo Ink Co., Ltd.) A basic substrate having an electrode 12 made of Cu was obtained.
  • Ni sulfate (20 g / L), sodium hypophosphite (20 g / L) as a reducing agent, lactic acid (30 g / L) as a complexing agent, lead nitrate as a lead salt, and a sulfur compound Using an electroless Ni plating bath (bath temperature 81 ° C.) in which a certain thiourea was dissolved in water, a Ni plating film 18 having a thickness of 3 ⁇ m was formed on the electrode 12 of the basic substrate.
  • an electroless Pd plating bath (bath) containing tetraammine Pd (0.8 g / L as Pd), sodium hypophosphite (10 g / L), bismuth nitrate (2 mg / L), and phosphoric acid (10 g / L) Pd plating film 20 having a thickness of 0.1 ⁇ m was formed on the Ni plating film 18 using a temperature of 43 ° C.
  • an Au plating film 22 having a thickness of 0.05 ⁇ m was formed on the Pd plating film 20.
  • a plating film 14 in which the electroless Ni plating film / electroless Pd plating film / electroless Au plating film was laminated on the electrode 12 was formed.
  • a lead-free Ni plating film 18 having a thickness of 3 ⁇ m was formed on the electrode 12 of the basic substrate using an electroless Ni plating bath (bath temperature 81 ° C.) in which a certain thiourea was dissolved in water.
  • an electroless Pd plating bath (bath) containing tetraammine Pd (0.8 g / L as Pd), sodium hypophosphite (10 g / L), bismuth nitrate (2 mg / L), and phosphoric acid (10 g / L) Pd plating film 20 having a thickness of 0.1 ⁇ m was formed on the Ni plating film 18 using a temperature of 43 ° C.
  • an Au plating film 22 having a thickness of 0.05 ⁇ m was formed on the Pd plating film 20.
  • a plating film 14 in which a lead-free electroless Ni plating film / electroless Pd plating film / electroless Au plating film was laminated on the electrode 12 was formed.
  • Ni sulfate (20 g / L) Ni sulfate (20 g / L) as a reducing agent
  • sodium hypophosphite (20 g / L) as a reducing agent
  • lactic acid (30 g / L) as a complexing agent
  • bismuth nitrate as a bismuth salt
  • a sulfur compound a sulfur compound.
  • a lead-free Ni plating film having a thickness of 3 ⁇ m was formed on the electrode 12 of the basic substrate using an electroless Ni plating bath (bath temperature 81 ° C.) obtained by dissolving a certain thiourea in water.
  • an electroless Au plating bath bath temperature containing potassium cyanide Au (1.0 g / L as Au), thiosulfuric acid (1 mg / L), citric acid (25 g / L), and phosphoric acid (10 g / L). 86 ° C.), an Au plating film having a thickness of 0.05 ⁇ m was formed on the Ni plating film.
  • a plating film in which the lead-free electroless Ni plating film / electroless Au plating film was laminated on the electrode 12 was formed.
  • Electroless Pd plating bath (bath temperature 43) containing tetraammine Pd (0.8 g / L as Pd), sodium hypophosphite (10 g / L), bismuth nitrate (2 mg / L), and phosphoric acid (10 g / L) C.), a Pd plating film 20 having a thickness of 2.7 ⁇ m was formed on the electrode 12 of the basic substrate.
  • an electroless Au plating bath bath temperature containing potassium cyanide Au (1.0 g / L as Au), thiosulfuric acid (1 mg / L), citric acid (25 g / L), and phosphoric acid (10 g / L).
  • Electroless Pd plating bath (bath temperature 43) containing tetraammine Pd (0.8 g / L as Pd), sodium hypophosphite (10 g / L), bismuth nitrate (2 mg / L), and phosphoric acid (10 g / L) C.) was used to form a Pd plating film having a thickness of 2.7 ⁇ m on the electrode 12 of the basic substrate.
  • a plating film 14 composed of a single layer of electroless Pd plating film was formed on the electrode 12.
  • Example 1 Solder balls with a diameter of 350 ⁇ m made of Sn-58 wt% Bi were placed on the plating film 14 of the pre-substrate 1 described above, and the reflow time was held 5 times in 60 seconds with a peak temperature of 169 ° C and 139 ° C or higher.
  • the wiring board of Example 1 was produced.
  • Ten test materials of Example 1 were produced.
  • Comparative Example 1 A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 1 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared.
  • Ten test materials of Comparative Example 1 were produced.
  • Example 2 Solder balls with a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb were placed on the plating film 14 of the pre-substrate 1 and held at a peak temperature of 169 ° C., 139 ° C. or higher for 5 times in 60 seconds.
  • the wiring board of Example 2 was manufactured by reflowing.
  • Ten test materials of Example 2 were produced.
  • Comparative Example 2 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb is placed on the plating film 14 of the pre-substrate 1 and the holding time at a peak temperature of 169 ° C. and 139 ° C. or more is once in 60 seconds. Reflowing was performed to fabricate the wiring board of Comparative Example 2.
  • Ten test materials of Comparative Example 2 were produced.
  • Example 3 A solder ball of 350 ⁇ m in diameter made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 2 and reflowed 5 times in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. or more. A wiring board was prepared. Ten test materials of Example 3 were produced. (Comparative Example 3) A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 2 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared. Ten test materials of Comparative Example 3 were produced.
  • Example 4 Solder balls with a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb are placed on the plating film 14 of the pre-substrate 2 and the holding time at a peak temperature of 169 ° C., 139 ° C. or more is 5 times in 60 seconds.
  • the wiring board of Example 4 was produced by reflowing.
  • Ten test materials of Example 4 were produced.
  • Comparative Example 4 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb is placed on the plating film 14 of the pre-substrate 2 and the holding time at a peak temperature of 169 ° C. and 139 ° C. or more is once in 60 seconds. Reflow was performed to produce a wiring board of Comparative Example 4.
  • Ten test materials of Comparative Example 4 were produced.
  • Comparative Example 4-1 Solder balls having a diameter of 350 ⁇ m made of Sn-58 wt% Bi were placed on the plating film of the pre-substrate 3 and reflowed 5 times in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. or more. 1 wiring board was produced. Ten test materials of Comparative Example 4-1 were produced. (Comparative Example 4-2) Solder balls with a diameter of 350 ⁇ m made of Sn-58 wt% Bi were placed on the plating film of the pre-substrate 3 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. or more. 2 wiring boards were produced. Ten specimens of Comparative Example 4-2 were produced.
  • (Comparative Example 4-3) Solder balls with a diameter of 350 ⁇ m made of Sn-57wt% Bi-0.5wt% Sb are placed on the plating film on the pre-substrate 3 and reflowed 5 times in 60 seconds with a holding temperature of 169 °C and 139 °C. Thus, a wiring board of Comparative Example 4-3 was produced. Ten test materials of Comparative Example 4-3 were produced. (Comparative Example 4-4) Solder balls with a diameter of 350 ⁇ m made of Sn-57wt% Bi-0.5wt% Sb are placed on the plating film of the pre-substrate 3 and reflowed once in 60 seconds with a peak temperature of 169 ° C, 139 ° C or higher. Thus, a wiring board of Comparative Example 4-4 was produced. Ten test materials of Comparative Example 4-4 were produced.
  • Example 5 A solder ball made of Sn-58 wt% Bi having a diameter of 350 ⁇ m was placed on the plating film 14 of the pre-substrate 4 and the holding time at a peak temperature of 169 ° C. and 139 ° C. was reflowed 5 times in 60 seconds. A wiring board was prepared. Ten test materials of Example 5 were produced. (Comparative Example 5) A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 4 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared. Ten test materials of Comparative Example 5 were produced.
  • Example 6 Solder balls having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb were placed on the plating film 14 of the pre-substrate 4 and held at a peak temperature of 169 ° C., 139 ° C. or more for 5 times in 60 seconds.
  • the wiring board of Example 6 was manufactured by reflowing.
  • Ten test materials of Example 6 were produced.
  • Comparative Example 6 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb is placed on the plating film 14 of the pre-substrate 4 and the holding time at a peak temperature of 169 ° C. and 139 ° C. or more is once in 60 seconds.
  • the wiring board of Comparative Example 6 was manufactured by reflowing. Ten test materials of Comparative Example 6 were produced.
  • Example 7 A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 5 and the holding time at a peak temperature of 169 ° C. and 139 ° C. was reflowed 5 times in 60 seconds. A wiring board was prepared. Ten test materials of Example 7 were produced. (Comparative Example 7) A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 5 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared. Ten test materials of Comparative Example 7 were produced.
  • Example 8 Solder balls with a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb are placed on the plating film 14 of the pre-substrate 5 and the holding time at a peak temperature of 169 ° C., 139 ° C. or more is 5 times in 60 seconds.
  • the wiring board of Example 8 was produced by reflowing.
  • Ten test materials of Example 8 were produced.
  • Comparative Example 8 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb is placed on the plating film 14 of the pre-substrate 5 and the holding time at a peak temperature of 169 ° C. and 139 ° C. or more is once in 60 seconds.
  • the wiring board of Comparative Example 8 was fabricated by reflowing. Ten test materials of Comparative Example 8 were produced.
  • Example 9 A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 6 and reflowed 5 times in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared. Ten test materials of Example 9 were produced. (Comparative Example 9) A solder ball having a diameter of 350 ⁇ m made of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 6 and reflowed once in 60 seconds at a peak temperature of 169 ° C. and 139 ° C. A wiring board was prepared. Ten test materials of Comparative Example 9 were produced.
  • Example 10 Solder balls with a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb are placed on the plating film 14 of the pre-substrate 6 and the holding time at a peak temperature of 169 ° C. and 139 ° C. is 5 times in 60 seconds.
  • the wiring board of Example 10 was produced by reflowing.
  • Ten test materials of Example 10 were produced.
  • Comparative Example 10 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb is placed on the plating film 14 of the pre-substrate 6 and the holding time at a peak temperature of 169 ° C. and 139 ° C. or more is once in 60 seconds.
  • the wiring board of Comparative Example 10 was fabricated by reflowing. Ten test materials of Comparative Example 10 were produced.
  • Example 11 A solder ball having a diameter of 350 ⁇ m composed of Sn-58 wt% Bi was placed on the plating film 14 of the pre-substrate 1 and reflowed once in 90 seconds at a peak temperature of 169 ° C. and 139 ° C. or more.
  • Example 11 A wiring board was prepared. Ten test materials of Example 11 were produced.
  • Example 12 A solder ball having a diameter of 350 ⁇ m made of Sn-57 wt% Bi-0.5 wt% Sb was placed on the plating film 14 of the pre-substrate 1 and held at a peak temperature of 169 ° C., 139 ° C. or more once in 90 seconds.
  • the wiring board of Example 12 was produced by reflowing. Ten test materials of Example 12 were produced.
  • Table 1 shows the evaluation results of Examples 1 to 4, Comparative Examples 1 to 4, and Comparative Examples 4-1 to 4-4. The joint strength during the low speed shear test is also shown.
  • FIG. 4 shows elemental mapping diagrams of the junction cross sections of the wiring boards of Example 1 and Comparative Example 1 in which Sn-58 wt% Bi solder is mounted.
  • Sn-58 wt% Bi solder is mounted in the wiring board of Example 1.
  • no Pd enriched layer is observed between the electrode and the solder, but in Comparative Example 1 on the right side, Pd is distributed in layers, and Pd enriched A layer was observed. From the presence / absence of the Pd enriched layer and the evaluation result of the solder mounting reliability, it was shown that the solder mounting reliability is improved by dissolving Pd uniformly in the solder bulk in the solder joining process.
  • Table 2 shows the evaluation results of Examples 5 to 12 and Comparative Examples 5 to 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

 CuまたはCu合金を含む電極と、電極上に形成された、少なくともPdを含む皮膜を有するめっき皮膜と、電極との間にPd濃縮層を有さず、めっき皮膜上に加熱接合された、融点が140℃未満の、Pdが溶解しているはんだと、を備える配線基板を提供する。

Description

配線基板およびその製造方法
 本発明は、配線基板、より詳しくは、低融点のはんだが接合された配線基板、およびその製造方法に関する。
 本願は、2013年1月28日に、日本に出願された特願2013-013244号に基づき優先権を主張し、その内容をここに援用する。
 CuあるいはCu合金からなる電極を備えた半導体チップ搭載基板、プリント配線基板等の配線基板には、配線基板の高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が広く採用されている。そして、製品の小型化、薄型化、軽量化を実現するために電子機器メーカー各社が高密度実装に取り組んだ結果、パッケージの多ピン狭ピッチ化が進んでいる。具体的には、プリント配線基板への実装は、従来のQFP(Quad Flat Package)から、エリア表面実装であるBGA(Ball Grid Array)/CSP(ChiP Size Package)実装へと発展している。
 中でも、プリント配線基板にインターポーザを介して半導体チップを実装し、プリント配線基板とインターポーザとに設けられたそれぞれのCu電極をはんだボールによって電気的に接続するFC-BGA(Flip Chip-Ball Grid Array)技術は、Au線を用いたワイヤーボンディングによる実装と比較して低コストであるため注目されている。
 インターポーザとプリント配線板とに設けられたCu電極には、それぞれのCu電極を高い信頼性で接続するために、表面処理が施される。表面処理としては、例えば、電極表面をNi(ニッケル)めっき処理した後にAu(金)めっき処理するNi/Auめっき処理が挙げられる。また、近年は、はんだボールによる実装信頼性が良好なことから、Niめっき処理、Pd(パラジウム)めっき処理、Auめっき処理を順次施すNi/Pd/Auめっき処理が普及しつつある。
 一方、はんだ実装材料としては、RoHS規制の対象となる従来のSn-Pb系はんだから、鉛(Pb)を含有しないはんだへの移行が進んでいる。具体的には、Sn-3Ag-0.5Cu等のSn-Ag-Cu系のはんだが普及している。しかし、Sn-Ag-Cu系はんだの採用によって、リフロー温度が上昇したことから、耐熱性の低い部品を実装する場合に生じる部品の熱劣化や、薄い基板上にはんだを接合する場合に熱によって基板が反る等の問題が発生していた。特に、FC-BGA用途では、積層する基板の数等によって、複数回リフローが行われるため、上記問題により、実装可能な部品および基板の厚みに制約が加わっている。さらに、リフロー温度の上昇により、電極上に形成しためっき皮膜とはんだとの接合界面に形成される金属間化合物層が厚く成長し、耐衝撃性が低下するため、実装温度を低くすることが望まれている。
 実装温度を低くするためには、融点の低いはんだを用いる。そのようなはんだが、Sn-58wt%Bi、Sn-57wt%Bi-1wt%Agはんだである。Sn-58wt%Biはんだ、Sn-57wt%Bi-1wt%Agはんだは、融点が139℃と低く、実装温度はピーク時でも170℃程度である。従って、Sn-Ag-Cu系等の他の鉛フリーはんだを用いるよりも約60℃、Sn-37wt%Pbはんだを用いるよりも約30℃、実装温度を低くすることができる。
 しかし、Sn-58wt%Bi、Sn-57wt%Bi-1wt%Agは、はんだの硬くて脆い性質により、耐衝撃性が劣るため普及していない。一方、Sn-BiにSbを加えたSn-57wt%Bi-0.5wt%Sbはんだにより、はんだの延性が改善された例もある。
 このように、低融点はんだの必要性が高まっていることから、低融点はんだとめっき皮膜間での高いはんだ実装信頼性が求められている。特に、FC-BGA等の用途においては、複数回リフロー後も高いはんだ実装信頼性を維持する耐リフロー性が求められている。
 Cu上にPdおよびNiの少なくとも一方を含む薄膜が形成された後に、はんだを接合した後、薄膜を消失させた接合体が提案されている(例えば、特許文献1)。
 しかし、上記はんだは、Biを80wt%~100wt%含み、接合温度が270℃以上となるため、耐熱性の低い部品に用いることは困難である。
日本国特許第4822526号公報
 本発明は、上記事情に鑑みてなされたものであり、融点が140℃未満のはんだを用いても、高いはんだ実装信頼性が得られる配線基板、およびその製造方法を提供する。
 本発明の第一の態様は、配線基板であって、CuまたはCu合金を含む電極と、電極上に形成された、少なくともPdを含む皮膜を有するめっき皮膜と、電極との間にPd濃縮層を有さず、めっき皮膜上に加熱接合された、融点が140℃未満の、Pdが溶解しているはんだとを備える。 本発明の第二の態様は、上記の第一の態様において、はんだは、少なくともSn、Bi、またはSbを含んでいてもよい。
 本発明の第三の態様は、配線基板の製造方法であって、CuまたはCu合金を含む電極上に、少なくともPdを含む皮膜を有するめっき皮膜を形成し、めっき皮膜上に融点が140℃未満のはんだを加熱接合し、Pdをはんだ中に溶解させる。
 本発明の第四の態様は、上記の第三の態様において、めっき皮膜上に所定の熱条件ではんだを加熱接合し、所定の熱条件は、(1)はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満であり、このリフロー処理を同条件で1回以上行う、(2)はんだを接合した後に139℃以上で90秒以上保持する加熱処理を行う、(3)はんだを接合する際の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であるリフロー処理を少なくとも1回実施する、のいずれかであってもよい。
 本発明の第五の態様は、上記の第三または第四の態様において、めっき皮膜を形成する際に、Pdからなる皮膜の厚みが0.01μm以上5μm以下であってもよい。
 本発明の配線基板およびその製造方法によれば、融点が140℃未満のはんだを用いても、高いはんだ実装信頼性を得ることができる。
本発明の一実施形態に係る配線基板の製造に用いられるプレ基板を示す断面図である。 図1の要部の拡大図である。 プレ基板に対してはんだ実装を行った図1の配線基板におけるめっき皮膜周辺を示す断面図である。 本発明の一実施例および比較例の配線基板において、それぞれはんだ実装後における電極とはんだとの間の部位を各元素について元素マッピングした画像と反射電子像である。
配線基板の基本構造
 本実施形態の配線基板は、低融点はんだを用いた接合に適しており、CuまたはCu合金からなる電極と、電極上に形成されためっき皮膜とを有するプレ基板を用いて製造される。めっき皮膜には、様々な態様があり、Niめっき皮膜とPdめっき皮膜とAuめっき皮膜とを有する積層皮膜、Pdめっき皮膜とAuめっき皮膜とを有する積層皮膜、Niめっき皮膜とPdめっき皮膜とを有する積層皮膜、Pdめっき皮膜からなる単層皮膜のいずれかである。
 また、本実施形態の配線基板は、上記めっき皮膜を有する電極上に、融点が140℃未満で、少なくともSn、Biを含むはんだ(すなわち、はんだ層)が接合されている。はんだを接合する際のリフロー処理、およびリフロー処理による加熱接合後のさらなる加熱処理によって、電極とはんだとの間に後述するPd濃縮層が形成されないように、積層するPdめっき皮膜厚みとリフロー条件とが調整されている。
 具体的には、本実施形態の配線基板においては、次の(1)~(3)のいずれかによって、電極とはんだとの間にPd濃縮層が形成されないように調整している。(1)はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上での保持時間が90秒未満であり、この条件下でリフロー処理を1回以上行う。(2)(1)において、はんだを接合した後に139℃以上での保持時間が90秒以上で加熱処理を実施する。(3)はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であり、この条件下でリフロー処理を少なくとも1回実施する。
 「Pd濃縮層」とは、Pdめっき皮膜を含む単層もしくは積層のめっき皮膜上にはんだを接合した際に、すべてのPdがはんだ中に溶解せず、めっき皮膜とはんだとの接合により形成される金属間化合物層との界面に残留したPdの層状の集合体を指す。Pd濃縮層が電極とはんだとの間に形成された場合、衝撃が加わった際のクラックの起点となりうるため、実装の信頼性が低下する。
 本願では、はんだ接合工程において、上記Pd濃縮層が形成されないような熱条件を提供する。すなわち、リフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上での保持時間が90秒未満であり、この条件下でリフロー処理を1回以上行う。または、はんだを接合した後に実施する139℃以上での保持時間が90秒以上の加熱処理によって、めっき皮膜中のPdははんだバルク中に一様に溶解し、消失する。または、はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上での保持時間が90秒以上であれば、リフローが1回でもめっき皮膜中のPdははんだバルク中に一様に溶解し、Pd濃縮層が形成されない場合がある。
 Pd濃縮層が形成されないことで、電極とはんだとの間において安定した接合が可能になり、はんだを実装する際の信頼性が向上する。
 以下、本実施形態の配線基板の一実施形態を詳細に説明する。
 図1は、本実施形態の配線基板を製造するために用いるプレ基板1aを示した断面図である。プレ基板1aは、無電解めっき処理用の基板である。
 プレ基板1aは、図1に示すように、絶縁樹脂基板10と、絶縁樹脂基板10上に形成された電極12と、電極12上に形成されためっき皮膜14と、電極12を保護するソルダーレジスト層16と、を有している。
 めっき皮膜14は、電極12におけるはんだ接合部分であるパッド24の表面に形成されている。本実施形態において、めっき皮膜14は、図2に示すように、電極12上に、Niめっき皮膜18と、Pdめっき皮膜20と、Auめっき皮膜22とが積層された積層皮膜である。上述のように、めっき皮膜は、様々な態様を取りうる。例えば、Pdめっき皮膜とAuめっき皮膜との2層構成とする場合は、電極12上に、Pdめっき皮膜20と、Auめっき皮膜22とが積層される。Pdめっき皮膜のみの単層皮膜とする場合は、電極12上にPdめっき皮膜20のみが形成される。いずれの場合も、本実施形態において、めっき皮膜14は、Pdめっき皮膜20を含むように構成される。
 プレ基板1a上に施されためっき皮膜14上に、後述するようにはんだ26(図3参照)を加熱接合すると、Pdめっき皮膜20およびAuめっき皮膜22は、はんだ26中に溶解する。そして、Niめっき皮膜18とはんだ26との接合界面には、図3に示すように金属間化合物層28が形成される。
 絶縁樹脂基板10を形成する絶縁樹脂としては、例えば、ガラスエポキシ樹脂、紙エポキシ樹脂、紙フェノール樹脂、ポリイミドフィルム、ポリエステルフィルム等が挙げられる。
 電極12は、CuまたはCu合金からなる電極であり、所定の電気回路を形成している。Cu合金としては、例えば、Zn、Ni、Sn、Fe、Cr、Mg、Si、P等とCuとの合金等が挙げられる。
 電極12は、サブトラクティブ法、セミアディティブ法、アディティブ法等の公知の方法で形成できる。
 また、電極12は、はんだ接合部分であるパッド24以外の部分がソルダーレジスト層16で保護されている。ソルダーレジスト層16は、スクリーン印刷法、フォトリソグラフィー法等の公知の方法で形成することができる。
 なお、電解めっき処理用の配線基板の場合は、絶縁樹脂層下の電極は独立せず、導通化された構成を使用する。
 Niめっき皮膜18は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Niめっき皮膜を用いる場合、めっき皮膜中の共析物がPb、S、Pを含むか、Bi、S、Pを含むか、もしくはS、Pを含むか、いずれかを用いてもよい。Bi、S、Pを含む無電解Niめっき皮膜は鉛フリー無電解Niめっき浴を、S、Pを含む無電解Niめっき皮膜は重金属フリー無電解Niめっき浴を用いて形成される。また、共析物は、Pb、Bi、S、Pに限定されず、B、C、Hが共析してもよく、Pb、Bi、S、P、B、C、Hのいずれかが共析してもよく、各成分の皮膜中濃度は特に規定されない。
 電解Niめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよい。めっき皮膜は、ワット浴、ワイズベルグニッケルめっき浴、黒色ニッケルめっき浴、ストライクニッケルめっき浴、スルファミン酸ニッケルめっき浴をベースとしたいずれかのめっき浴を用いて形成される。
 Niめっき皮膜18の厚さは、0.5μm以上が好ましく、より好ましくは、3~5μmである。
 Niめっき皮膜18の厚さが下限値以上であれば、形成されるめっき皮膜14の厚さが均一になりやすい。そのため、めっき皮膜とはんだとの接合界面に形成される金属間化合物層28の厚みが、より均一になりやすく、耐衝撃性が向上する。これはNiめっき皮膜の厚みを3~5μmに厚くすることで、より大きな効果が得られる。また、Niめっき皮膜18の厚さを5μm以下とすることで、めっき時間を短縮することができる。
 Pdめっき皮膜20は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Pdめっき皮膜を用いる場合、例えば、公知の無電解Pd-Pめっき皮膜、無電解純Pdめっき皮膜のいずれを用いてもよく、例えば、P以外の他の元素を含んでもよい。
 電解Pdめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよく、異種金属が共析してなるPd‐Ni、Pd‐Co、Pd‐Cu、Pd‐Inめっき皮膜を用いてもよい。
 Pdめっき皮膜20の厚さは、0.01μm以上、5μm以下が好ましく、より好ましくは、0.05μm以上、1μm以下である。Pdめっき皮膜の厚みが0.01μm未満の場合、Cuからなる電極上に、Ni/Pd/Auめっき皮膜を形成し、リフローにて融点が140℃未満で、少なくともSn、Biを含んでなるはんだを139℃以上が90秒未満となるようなリフロー条件下で加熱接合する。この場合、上記加熱接合過程でPdめっき皮膜がはんだ中にすべて溶解すると、Pdめっき皮膜が薄いため、Pdめっき皮膜下のNiがはんだ中へ多量に溶解反応する。このとき、例えばNiめっき皮膜が、Pが共析してなる無電解Niめっき皮膜である場合、Niめっき皮膜とはんだとの接合界面にPリッチ層が形成され、実装信頼性が低下するため好ましくない。
 一方、Pdめっき皮膜20の厚みが5μmより厚い場合は、Pd濃縮層が存在しないようにするための過剰な熱条件が必要となることがある。
 Auめっき皮膜22は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Auめっき皮膜を用いる場合、置換Auめっき、置換還元Auめっき、還元Auめっき等の方法で形成されるめっき皮膜が挙げられる。
 電解Auめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよい。
 Auめっき皮膜22の厚さは、充分なはんだ濡れ性を確保するために、0.5μm以下が好ましく、0.05μm以下がより好ましい。Auめっき皮膜22の厚さが上限値以下であれば、めっき皮膜14とはんだ26との接合界面における金属間化合物の偏析を抑制しやすく、はんだ実装信頼性が向上する。
 めっき皮膜14を複数層からなる積層皮膜とする場合、各層の形成方法に特に制限はない。すなわち、すべての皮膜が電解めっき皮膜、無電解めっき皮膜のいずれかに揃えられてもよいし、電解めっき皮膜と無電解めっき皮膜とが混在していてもよい。
 プレ基板1aのめっき皮膜14上に所定の熱条件ではんだ26を接合すると、本実施形態の配線基板1となる。
 本実施形態におけるはんだ26は、融点が140℃未満で、少なくともSn、Biを含有している。具体例としては、Sn-58wt%Bi、Sn-57wt%Bi-1wt%Ag、Sn-57wt%Bi-0.5wt%Sb等が挙げられる。
 はんだ26を接合する際の熱条件について説明する。まず、リフロー条件のピーク温度を139℃以上に保持する。139℃以上での保持時間は、Pdめっき皮膜18の厚みが0.1μm以上で、1回リフローにて、電極12とはんだ26との間にPd濃縮層を生じさせない場合は、90秒以上にする。また、1回リフローにて加熱接合後に実施する加熱処理によってPd濃縮層を消失させる場合は、上記リフローにおける139℃以上の保持時間を90秒未満にする。
 なお、Pdめっき皮膜18の厚みが0.1μm未満の場合は、139℃以上の保持時間が90秒未満のリフロー1回でも、Pd濃縮層が生じないようにすることも可能である。
 例えばはんだ26をNi/Pd/Auめっき皮膜またはNi/Pdめっき皮膜上に加熱接合したとき、電極とはんだとの間には(Cu、Ni)Sn、NiSn等の金属間化合物層が形成される。また、はんだ26をPd/Auめっき皮膜またはPdめっき皮膜上に加熱接合したとき、電極とはんだとの間にはCuSn、CuSnからなる金属間化合物層が形成される。
 PdおよびAuは、はんだ26を加熱接合した際に、はんだ26中に溶解する。Pdめっき皮膜20は、Auめっき皮膜22よりもはんだ中への溶解速度が遅い。したがって、例えばPdめっき皮膜20の厚みが0.1μm、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満のリフロー条件にて、1回リフローにて接合した場合では、めっき皮膜14とはんだ26との接合界面にPd濃縮層が形成され、はんだ実装信頼性が低下する。しかし、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上のリフロー条件にて、1回リフローにて接合した場合では、電極12とはんだ26との間にPd濃縮層は形成されず、はんだ実装信頼性は向上する。
 一方、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満のリフロー条件にて、1回リフローにて接合した時点では、Pd濃縮層が電極12とはんだ26との間に形成される場合がある。これに対し、繰り返しリフローを行うか、もしくは、接合後の加熱処理を139℃以上で90秒以上の時間行うことで、Pdがはんだ26中にすべて溶解し、Pd濃縮層は消失する。そして、めっき皮膜14とはんだ26との接合界面に一様に金属間化合物層が形成され、安定的な接合が可能となり、はんだ実装信頼性が向上する。
 そのため、本実施形態は例えば、FC-BGAといった繰り返しリフローを行うことが要求される基板に適用することができ、繰り返しリフロー後に、電極とはんだとの間に一様に金属間化合物層を形成して安定的な接合が可能になる。その結果、高いはんだ実装信頼性を有する配線基板を提供することができる。
 なお、完成した配線基板においてはんだが硬くなることを防ぐ観点からは、リフローの総回数は5回以下(すなわち、繰り返し回数は4回以下)が好ましく、リフローを含む加熱処理時間の合計は300秒以下が好ましい。
配線基板の製造方法
 以下、本実施形態の配線基板1の製造方法について、図1~図3を参照して説明する。
 本製造方法は、電極12上にめっき皮膜14を形成するめっき皮膜形成工程と、めっき皮膜上に所定の熱条件ではんだ26を接合するはんだ接合工程とを備えている。
(めっき皮膜形成工程)
 本実施形態の製造方法は、めっき皮膜14が三層構成であるため、以下の3つの工程からなる。
 Niめっき工程:無電解Niめっき処理または電解Niめっき処理により、電極12上にNiめっき皮膜18を形成する工程。
 Pdめっき工程:無電解Pdめっき処理または電解Pdめっき処理により、Niめっき皮膜18上にPdめっき皮膜20を形成する工程。
 Auめっき工程:無電解Auめっき処理または電解Auめっき処理によって、Pdめっき皮膜20上にAuめっき皮膜22を形成する工程。
 以上により、電極12上にめっき皮膜14が形成される。なお、本工程の詳細は、めっき皮膜の具体的構成により適宜変更されるのは当然である。
(はんだ接合工程)
 はんだ接合工程では、電極12にめっき皮膜上に上述した融点が140℃未満の少なくともSn、Biを含むはんだが接合される。
 はんだ接合工程を上述の熱条件下で行うことにより、Pd濃縮層はそもそも形成されないか一度形成された後に消失し、製造された配線基板1には認められなくなる。そして、めっき皮膜14とはんだ26との接合界面には金属間化合物層28が形成される。
 以下に、めっき皮膜形成工程中の各めっき工程の概要について記す。
(Niめっき工程)
 形成されるNiめっきとしては、特に限定されず、めっき皮膜中にPbを含んでなる無電解Niめっき皮膜、Bi、Sを含んでなる鉛フリー無電解Niめっき皮膜、Sを含んでなる重金属フリー無電解Niめっき皮膜が挙げられる。このとき、Pbを含んでなる無電解Niめっき皮膜、鉛フリー無電解Niめっき皮膜、重金属フリー無電解Niめっき皮膜においては、各無電解Niめっき浴中に、絶縁樹脂基板10上の電極12表面にPd触媒を付与して浸漬し、電極12上に各無電解Niめっき皮膜18を形成することができる。電解Niめっきの場合は、被めっき基板に通電することで電解Niめっき皮膜を形成することができる。
(Pdめっき工程)
 形成されるPdめっきとしては、特に限定されず、無電解Pdリンめっき皮膜、無電解純Pdめっき皮膜、電解Pdめっき皮膜等が挙げられる。このとき、無電解Pdリンめっき、無電解純Pdめっきにおいては、無電解Pdめっき浴中に、絶縁樹脂基板10上の電極12表面に無電解Niめっき皮膜18を形成して浸漬し、無電解Niめっき皮膜18上に無電解Pdめっき皮膜20を形成することができる。電解Pdめっきの場合は、被めっき基板に通電することで電解Pdめっき皮膜を形成することができる。なお、無電解Pdめっき、電解Pdめっきのいずれの場合においても、CuまたはCu合金上に直接形成することができる。
(Auめっき工程)
 形成されるAuめっきとしては、特に限定されず、置換Auめっき皮膜、置換還元Auめっき皮膜、還元Auめっき皮膜、電解Auめっき皮膜等が挙げられる。このとき、置換Auめっき、置換還元Auめっき、還元Auめっきにおいては、無電解Auめっき浴中に、絶縁樹脂基板10上の電極12表面に無電解Niめっき皮膜18と無電解Pdめっき皮膜20とを順次積層して浸漬し、無電解Pdめっき皮膜20上に無電解Auめっき皮膜22を形成することができる。電解Auめっきの場合は、被めっき基板に通電することで電解Auめっき皮膜を形成することができる。
 以下に、はんだ接合工程の各種態様の概要について例を挙げて記す。
 例1:電極12上に形成しためっき皮膜14上に、フラックスを塗布して、はんだ26からなるはんだボールを載せ、ピーク温度が139℃以上、139℃以上の保持時間が90秒未満のリフロー条件にて加熱接合する。
 例2:めっき皮膜14上にはんだ26のはんだペーストを印刷し、上述のリフロー条件にて加熱接合する。
 これらの工程により、めっき皮膜14とはんだとの接合界面にPd濃縮層が形成された配線基板が得られる。その後、同条件で繰り返しリフローを行うと、Pd濃縮層が消失し、本実施形態の配線基板1が完成する。
 他の態様として、上述のリフロー条件に代えて、ピーク温度139℃以上、139℃以上の保持時間が90秒以上のリフローを1回だけ行ってもよい。このようにすると、Pdがすべてはんだバルク中に溶解し、Pd濃縮層が生じない。
 さらに他の態様として、はんだ26の接合後に139℃以上での保持時間が90秒以上となる加熱処理を行ってPd濃縮層を消失させてもよい。
 このように形成された配線基板1では、溶解したPdがはんだ26中に含まれており、はんだ26と電極12との間にはPd濃縮層が存在しない構造となる。
 以上説明したように、本実施形態の配線基板および配線基板の製造方法では、めっき皮膜14中のPdめっき皮膜の厚みを所定の範囲とし、かつはんだ26を接合する際の熱条件を上述の通りとしている。その結果、低融点のはんだを用いながらもPdをはんだバルク中に溶解させてPd濃縮層を存在させない構造を確保することができ、接合信頼性の高い配線基板を提供することができる。
 また、熱条件が比較的低温度であるので、耐熱性のあまり高くない材料を用いても好適に配線基板を製造することができる。
 次に、本実施形態の配線基板およびその製造方法について、実施例および比較例を用いてさらに説明する。なお、以下の記載はあくまでも例示であり、本発明は以下の記載によって限定されない。
 まず、プレ基板の製造に用いる基本基板について説明する。
(基本基板の製造)
 ガラスエポキシ樹脂からなる厚さ0.8mmの銅張積層板に対して電解Cuめっきを施し、ソルダーレジスト(商品名「AUS308」、太陽インキ社製)でパッド(パッド径:直径300μm)以外の部分を被覆し、Cuからなる電極12を有する基本基板を得た。
(プレ基板1)
 硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)と、鉛塩である硝酸鉛と、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、上述の基本基板の電極12上に厚さ3μmのNiめっき皮膜18を形成した。
 次いで、テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、Niめっき皮膜18上に厚さ0.1μmのPdめっき皮膜20を形成した。
 次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.05μmのAuめっき皮膜22を形成した。こうして、電極12上に無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板2)
 硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)と、ビスマス塩である硝酸ビスマスと、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、基本基板の電極12上に厚さ3μmの鉛フリーのNiめっき皮膜18を形成した。
 次いで、テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、Niめっき皮膜18上に厚さ0.1μmのPdめっき皮膜20を形成した。
 次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.05μmのAuめっき皮膜22を形成した。こうして、電極12上に鉛フリー無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板3)
 硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)と、ビスマス塩である硝酸ビスマスと、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、基本基板の電極12上に厚さ3μmの鉛フリーのNiめっき皮膜を形成した。
 次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Niめっき皮膜上に厚さ0.05μmのAuめっき皮膜を形成した。こうして、電極12上に鉛フリー無電解Niめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜を形成した。
(プレ基板4)
 テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、基本基板の電極12上に、厚さ2.7μmのPdめっき皮膜20を形成した。
 次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.06μmのAuめっき皮膜22を形成した。こうして、電極12上に無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板5)
 テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、基本基板の電極12上に、厚さ2.7μmのPdめっき皮膜を形成した。こうして、電極12上に無電解Pdめっき皮膜単層からなるめっき皮膜14を形成した。
(プレ基板6)
 スルファミン酸Ni(600g/L)、塩化Ni(5g/L)、ホウ酸(40g/L)を含むスルファミン酸Niめっき浴(浴温50℃)、市販のPdめっき浴(浴温25℃)、シアン化Auカリウム(10g/L)、リン酸第一水素カリウム(45g/L)、およびキレート剤(45g/L)を含む光沢Auめっき浴(浴温60℃)を用いて、基本基板の電極12上にNiめっき皮膜18の厚みが4.4μm、Pdめっき皮膜20の厚みが0.33μm、Auめっき皮膜22の厚みが0.07μmとなるように、積層構造のめっき皮膜14を形成した。
(実施例1)
 上述したプレ基板1のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例1の配線基板を作製した。実施例1の供試材を10個作製した。
(比較例1)
 プレ基板1のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例1の配線基板を作製した。比較例1の供試材を10個作製した。
(実施例2)
 プレ基板1のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例2の配線基板を作製した。実施例2の供試材を10個作製した。
(比較例2)
 プレ基板1のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例2の配線基板を作製した。比較例2の供試材を10個作製した。
(実施例3)
 プレ基板2のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例3の配線基板を作製した。実施例3の供試材を10個作製した。
(比較例3)
 プレ基板2のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例3の配線基板を作製した。比較例3の供試材を10個作製した。
(実施例4)
 プレ基板2のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例4の配線基板を作製した。実施例4の供試材を10個作製した。
(比較例4)
 プレ基板2のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4の配線基板を作製した。比較例4の供試材を10個作製した。
(比較例4-1)
 プレ基板3のめっき皮膜上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、比較例4-1の配線基板を作製した。比較例4-1の供試材を10個作製した。
(比較例4-2)
 プレ基板3のめっき皮膜上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4-2の配線基板を作製した。比較例4-2の供試材を10個作製した。
(比較例4-3)
 プレ基板3のめっき皮膜上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、比較例4-3の配線基板を作製した。比較例4-3の供試材を10個作製した。
(比較例4-4)
 プレ基板3のめっき皮膜上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4-4の配線基板を作製した。比較例4-4の供試材を10個作製した。
(実施例5)
 プレ基板4のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例5の配線基板を作製した。実施例5の供試材を10個作製した。
(比較例5)
 プレ基板4のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例5の配線基板を作製した。比較例5の供試材を10個作製した。
(実施例6)
 プレ基板4のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例6の配線基板を作製した。実施例6の供試材を10個作製した。
(比較例6)
 プレ基板4のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例6の配線基板を作製した。比較例6の供試材を10個作製した。
(実施例7)
 プレ基板5のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例7の配線基板を作製した。実施例7の供試材を10個作製した。
(比較例7)
 プレ基板5のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例7の配線基板を作製した。比較例7の供試材を10個作製した。
(実施例8)
 プレ基板5のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例8の配線基板を作製した。実施例8の供試材を10個作製した。
(比較例8)
 プレ基板5のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例8の配線基板を作製した。比較例8の供試材を10個作製した。
(実施例9)
 プレ基板6のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例9の配線基板を作製した。実施例9の供試材を10個作製した。
(比較例9)
 プレ基板6のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例9の配線基板を作製した。比較例9の供試材を10個作製した。
(実施例10)
 プレ基板6のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例10の配線基板を作製した。実施例10の供試材を10個作製した。
(比較例10)
 プレ基板6のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例10の配線基板を作製した。比較例10の供試材を10個作製した。
(実施例11)
 プレ基板1のめっき皮膜14上に、Sn-58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を90秒にて1回リフローし、実施例11の配線基板を作製した。実施例11の供試材を10個作製した。
(実施例12)
 プレ基板1のめっき皮膜14上に、Sn-57wt%Bi-0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を90秒にて1回リフローし、実施例12の配線基板を作製した。実施例12の供試材を10個作製した。
(評価方法)
 実施例1~4、比較例1~4、および比較例4-1~4-4の供試材について、Bonding Tester(Model:PTR-1102、株式会社レスカ製)を用いて、低速シェア試験を実施し、はんだ破壊モードからはんだ実装信頼性を評価した。破壊モードは、電極12の平面視における面積に対し、はんだ残り量が70%以上である場合を「はんだ破壊モード」、30~70%である場合を「はんだ+IMC破壊モード」、30%以下である場合を「IMC破壊モード」とした。「はんだ破壊モード」の割合が高いほど、はんだ実装信頼性が良好であるとした。
 また、実施例5~12および比較例5~10の供試材に関しては、上述の要領で行った低速シェア試験において、はんだ破壊モードの割合に差異が認められなかったため、低速シェア試験時の接合強度からはんだ実装信頼性を評価した。
(評価結果)
 表1に、実施例1~4、比較例1~4、および比較例4-1~4-4の評価結果を示す。なお、低速シェア試験時の接合強度も併せて示す。
Figure JPOXMLDOC01-appb-T000001
 表1に示すように、無電解Ni/Pd/Auめっきからなる積層構造のめっき皮膜を用いた場合、5回リフロー後の方が、はんだ破壊モードの割合が高く、各実施例とも対応する比較例(リフロー1回のみ)に比して高いはんだ実装信頼性を示した。また、この効果は、実施例3~4および比較例3~4に示すように、Niめっき皮膜18が鉛フリー無電解Niめっき皮膜の場合でも認められた。
 一方、鉛フリー無電解Ni/Auからなる積層構造のめっき皮膜を用いた比較例4-1~4-4では、5回リフロー後において、はんだ破壊モードの割合が30%以下に低下し、低いはんだ実装信頼性を示した。
 以上より、Pdめっき皮膜を含むめっき皮膜を用いた本実施形態の配線基板において、繰り返しリフロー後に、高いはんだ実装信頼性を獲得できることが示された。本実施形態は、耐リフロー性が要求される用途への応用展開が可能である。
 図4に、Sn-58wt%Biはんだを実装した実施例1および比較例1の配線基板における、接合断面の元素マッピング図を示す。図4の左側に示すように、実施例1の配線基板では、電極とはんだとの間にPd濃縮層が認められないが、右側の比較例1ではPdが層状に分布しており、Pd濃縮層が認められた。Pd濃縮層の有無とはんだ実装信頼性の評価結果とから、はんだ接合工程において、Pdが一様にはんだバルク中に溶解することで、はんだ実装信頼性が向上することが示された。
 続いて、表2に、実施例5~12および比較例5~10の評価結果を示す。
Figure JPOXMLDOC01-appb-T000002
 表2に示すように、無電解Pd/Auめっきからなる積層構造のめっき皮膜、無電解Pdめっきからなる単層構造のめっき皮膜、および電解Ni/Pd/Auからなる積層構造のめっき皮膜を用いた場合、5回リフロー後の方が、はんだ接合強度が高く、各実施例とも対応する比較例に比して高いはんだ実装信頼性を示した。また、実施例11~12に示すように、139℃以上の保持時間を90秒とした場合は、リフローが1回であっても比較例1、2と比較して、接合強度の増加が認められた。
 また、実施例3~4、比較例3~4、実施例9~10、および比較例9~10の結果より、Niめっき皮膜種が鉛フリーNiめっき皮膜、電解Niめっき皮膜のいずれであるかによらず、5回リフロー後に接合強度の増加が認められた。
 以上、本発明の各実施形態および実施例について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組合せを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
 1  配線基板
 10  絶縁樹脂基板
 12  電極
 14  めっき皮膜
 16  ソルダーレジスト
 18  Niめっき皮膜
 20  Pdめっき皮膜
 22  Auめっき皮膜
 24  パッド
 26  はんだ
 28  金属間化合物層

Claims (5)

  1.  CuまたはCu合金を含む電極と、
     前記電極上に形成された、少なくともPdを含む皮膜を有するめっき皮膜と、
     前記電極との間にPd濃縮層を有さず、前記めっき皮膜上に加熱接合された、融点が140℃未満の、Pdが溶解しているはんだと、を備える、
    配線基板。
  2.  前記はんだは、少なくともSn、Bi、またはSbを含む、請求項1記載の配線基板。
  3.  CuまたはCu合金を含む電極上に、少なくともPdを含む皮膜を有するめっき皮膜を形成し、
     前記めっき皮膜上に融点が140℃未満のはんだを加熱接合し、前記Pdを前記はんだ中に溶解させる、
     配線基板の製造方法。
  4.  前記めっき皮膜上に所定の熱条件で前記はんだを加熱接合し、
     前記所定の熱条件は、
    (1)前記はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満であり、前記リフロー処理を同条件で1回以上行う、
    (2)前記はんだを接合した後に139℃以上で90秒以上保持する加熱処理を行う、
    (3)前記はんだを接合する際の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であるリフロー処理を少なくとも1回実施する、
    のいずれかである、請求項3に記載の配線基板の製造方法。
  5.  前記めっき皮膜を形成する際に、前記Pdからなる皮膜の厚みが0.01μm以上5μm以下である、請求項3または4に記載の配線基板の製造方法。
PCT/JP2014/051581 2013-01-28 2014-01-24 配線基板およびその製造方法 WO2014115858A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480005816.1A CN104956779B (zh) 2013-01-28 2014-01-24 布线基板及其制造方法
EP14743400.5A EP2950623B1 (en) 2013-01-28 2014-01-24 Wiring substrate and method for manufacturing same
US14/808,275 US9883586B2 (en) 2013-01-28 2015-07-24 Wiring substrate for bonding using solder having a low melting point and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-013244 2013-01-28
JP2013013244A JP2014146652A (ja) 2013-01-28 2013-01-28 配線基板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/808,275 Continuation US9883586B2 (en) 2013-01-28 2015-07-24 Wiring substrate for bonding using solder having a low melting point and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2014115858A1 true WO2014115858A1 (ja) 2014-07-31

Family

ID=51227647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051581 WO2014115858A1 (ja) 2013-01-28 2014-01-24 配線基板およびその製造方法

Country Status (6)

Country Link
US (1) US9883586B2 (ja)
EP (1) EP2950623B1 (ja)
JP (1) JP2014146652A (ja)
CN (1) CN104956779B (ja)
TW (1) TWI635788B (ja)
WO (1) WO2014115858A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111730161B (zh) * 2020-06-30 2021-06-22 安徽安美半导体有限公司 一种铜粒双面预焊装置及焊接方法
US20210197325A1 (en) * 2018-11-29 2021-07-01 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150037087A1 (en) * 2013-08-05 2015-02-05 Senju Metal Industry Co., Ltd. Lead-Free Solder Alloy
JP6909606B2 (ja) * 2017-03-22 2021-07-28 エスアイアイ・プリンテック株式会社 液体噴射ヘッドチップの製造方法
US11114399B2 (en) * 2017-12-19 2021-09-07 Jx Nippon Mining & Metals Coproration Semiconductor wafer with void suppression and method for producing same
CN109940236A (zh) * 2019-04-12 2019-06-28 大连理工大学 一种用于钛合金与不锈钢钎焊的钛-铜基钎料及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2003174254A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP2006339219A (ja) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd 配線基板
JP2007063042A (ja) * 2005-08-30 2007-03-15 Hitachi Metals Ltd セラミクス基板およびセラミクス基板を用いた電子部品
JP4822526B2 (ja) 2006-09-15 2011-11-24 株式会社豊田中央研究所 接合体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368814A (en) * 1993-06-16 1994-11-29 International Business Machines, Inc. Lead free, tin-bismuth solder alloys
JPH09266373A (ja) * 1996-01-25 1997-10-07 Fujitsu Ltd 電子部品及びその接合方法、並びに回路基板
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
JP3597810B2 (ja) * 2001-10-10 2004-12-08 富士通株式会社 はんだペーストおよび接続構造
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
CN1998074A (zh) * 2004-06-17 2007-07-11 德克萨斯仪器股份有限公司 具有利用电镀接触焊盘的衬底的半导体组件
JP4134976B2 (ja) * 2004-10-26 2008-08-20 松下電器産業株式会社 半田接合方法
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
KR101056558B1 (ko) * 2006-08-28 2011-08-11 가부시키가이샤 무라타 세이사쿠쇼 도전성 접합재료 및 전자장치
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
CN101491866B (zh) * 2008-01-25 2014-06-04 深圳市亿铖达工业有限公司 低温无铅焊锡膏
KR101077264B1 (ko) * 2009-02-17 2011-10-27 (주)포인트엔지니어링 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
CN102489897B (zh) * 2011-11-16 2013-08-07 苏州之侨新材料科技有限公司 一种用于锡铋系的低温无铅焊锡助焊剂
JP5929722B2 (ja) * 2011-11-30 2016-06-08 Tdk株式会社 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP2013163207A (ja) * 2012-02-10 2013-08-22 Nihon Superior Co Ltd Sn−Bi系はんだ合金

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2003174254A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP2006339219A (ja) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd 配線基板
JP2007063042A (ja) * 2005-08-30 2007-03-15 Hitachi Metals Ltd セラミクス基板およびセラミクス基板を用いた電子部品
JP4822526B2 (ja) 2006-09-15 2011-11-24 株式会社豊田中央研究所 接合体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2950623A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210197325A1 (en) * 2018-11-29 2021-07-01 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
CN111730161B (zh) * 2020-06-30 2021-06-22 安徽安美半导体有限公司 一种铜粒双面预焊装置及焊接方法

Also Published As

Publication number Publication date
CN104956779A (zh) 2015-09-30
EP2950623A1 (en) 2015-12-02
US9883586B2 (en) 2018-01-30
CN104956779B (zh) 2018-02-13
TWI635788B (zh) 2018-09-11
US20150334828A1 (en) 2015-11-19
JP2014146652A (ja) 2014-08-14
EP2950623B1 (en) 2023-12-06
EP2950623A4 (en) 2016-09-28
TW201448699A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
US8242378B2 (en) Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
WO2014115858A1 (ja) 配線基板およびその製造方法
JP6061369B2 (ja) 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
WO2014002283A1 (ja) 鉛フリーはんだボール
WO2012131861A1 (ja) 鉛フリーはんだボール
US20070158391A1 (en) Method for joining electronic parts finished with nickel and electronic parts finished with electroless nickel
JP3682654B2 (ja) 無電解Niメッキ部分へのはんだ付け用はんだ合金
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
US20080237314A1 (en) Method of joining electronic package capable of prevention for brittle fracture
JP2003230980A (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP4699704B2 (ja) 配線基板
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP2012204476A (ja) 配線基板およびその製造方法
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP6044271B2 (ja) 実装用基板へのはんだ接合材料の実装方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP2019076946A (ja) 鉛フリーはんだ合金、及び、電子回路基板
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
JP2013076135A (ja) はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法
JP2005252109A (ja) 配線基板及び半田部材付き配線基板
JP2006073574A (ja) 配線基板とこれを用いた電子部品
JP2012019244A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14743400

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014743400

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE