JP4822526B2 - 接合体 - Google Patents
接合体 Download PDFInfo
- Publication number
- JP4822526B2 JP4822526B2 JP2006250621A JP2006250621A JP4822526B2 JP 4822526 B2 JP4822526 B2 JP 4822526B2 JP 2006250621 A JP2006250621 A JP 2006250621A JP 2006250621 A JP2006250621 A JP 2006250621A JP 4822526 B2 JP4822526 B2 JP 4822526B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder material
- power semiconductor
- joined
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
しかし、Pbは毒性を有するために使用廃止の方向にあり、Pbフリーのハンダ材料の開発が望まれている。これまでに検討されている半導体モジュール用Pbフリーのハンダ材料の融点は220℃前後であり、従来のPb−Snハンダ材料の融点300℃前後に比べると低くなっており、半導体モジュールを接合するにあっては、特に高融点ハンダ材料の開発が望まれている。
また、パワー半導体モジュールの接合では、大きな面積で接合する必要があるが、Biは脆性が高く、常温における圧延が困難な材料であるために、箔状のハンダ材料を作製することが困難である。したがって、パワー半導体モジュールの接合では、従来のハンダ材料以上に高い濡れ性が要求される。
馬場陽一郎「HVインバータ品質確保の取り組み」溶接学会全国大会講演概要、第77章(2005−9) 上島稔ら「Bi基合金におけるSn、In添加による濡れ性、及び、界面組織改善」12th Symposium on "Microjoining and Assembly Technology in Electronics" February 2−3, 2006, Yokohama
また、請求項1に記載の発明ではCu層を設けているが、これは、Biとの接合界面において、不要な反応生成物を生成させないためである。例えば、半導体モジュールのように、半導体素子から発せられた熱によって接合部分が高温になると、接合部の界面での反応が顕著になり、接合部が接触する部材表面の材質によっては反応生成物が生成する。この反応生成物は、硬かったり脆かったりする物質であるため、反応生成物が存在する位置を起点にクラックが発生したり、反応生成物が割れてクラックの発生の原因となったりする。このクラックの進展によって、接合界面で剥離するなどの不具合を発生させやすくなる。
本発明ではCu層を設けているので、本発明の接合体は、高温になっても接合界面で不要な反応生成物を生成させ難いので、反応生成物を起点としたクラックの発生が防止でき、その結果、界面での剥離などの不具合の発生が抑えられる。
本発明では、Biを主成分とするハンダ材料が接する界面において接合後の接合体では、Pd及びNiの少なくとも一方を含む薄膜は消失しているので、不要な反応生成物の発生が抑制され、接合部材のクラックの発生や接合界面での剥離などの不具合が発生し難い。
なお、この場合、Pd又はNiが残存して高温に晒されたときに、BiとPd或いはBiとNiとが反応することで不具合が発生するのを防止しているので、Pd及びNiの少なくとも一方を含む薄膜は、Biを主成分とするハンダ材料が接する部分において消失していればよく、Biを主成分とするハンダ材料が接していない部分については、残存していても構わない。
(1)Bi単体、
(2)Biに、Cu、Ni、Ag、Sn、In、Zn、Sb、Ge及びGaから選択される少なくとも1種を含有する材料、
(3)Biに、CuAlMn合金粒子、Ni又はAuメッキしたCuAlMn合金粒子、CuNiAl合金粒子、及びCuZnAl合金粒子から選択される少なくとも1種を含有する材料。
請求項3に記載の発明は、前記Biを80質量%〜100質量%含有するハンダ材料が、Bi単体、BiにCuを含有する材料、BiにNiを含有する材料、又はBiにCuAlMn合金粒子を含有する材料であることを特徴とする請求項2に記載の接合体である。
請求項4に記載の発明は、接合前の前記薄膜の膜厚が、3nm以上1000nm以下であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の接合体である。
しかし、本発明の接合体では、Biを主成分とするハンダ材料で接合されているため、接合部分の耐熱性は約270℃程度は確保され、また、ハンダ材料が接する界面の濡れ性が向上しているために、均一な接合が可能であるので、部材が傾斜して接合する等という不具合が抑えられている。
さらに、本発明では、接触する部材間の材質を選択しているため、次世代のGaN又はSiCで形成されたパワー半導体によって過酷な冷熱サイクル条件となっても、接合界面に不要な生成物を発生させ難く、接合部材のクラックの発生や接合界面での剥離などの不具合が発生し難いパワー半導体モジュールを得ることができる。
図1に、本発明の接合体の一例であるパワー半導体モジュール10の要部断面図を模式的に示す。
パワー半導体モジュール10は、少なくとも、パワー半導体素子20と絶縁部30と放熱板40とを有する。パワー半導体素子20と絶縁部30との間は第一接合部50によって接合される。絶縁部30と放熱板40との間は第二接合部60によって接合される。
冷熱サイクルに対して上記亀裂、クラック、剥離などを発生させないためには、半導体素子、絶縁基板、放熱板及び接合部材などの部材そのものが温度変化に対して耐久性がなければならず、加えて、冷熱サイクルにおいて、接合界面に不要な反応生成物が発生したり、この反応生成物が大きく成長しないことが重要である。かかる反応生成物は脆い物質であったり、逆に硬すぎる物質であったりして、反応生成物が発生した部位を起点として接合部材のクラックの発生や接合界面から生じる剥離等を起こしやすい。また、各部材の熱膨張係数が近い値であることも、冷熱サイクルによる上記亀裂やクラック、剥離などの発生を抑制するのに重要である。熱膨張係数が全く異なる部材を接合すると、冷熱サイクルによって繰り返し起こる部材の体積変化によって、上記亀裂やクラック、剥離等を発生させやすくなる。
NiやPdがBiと接した状態で残存していると、パワー半導体モジュールを製品として使用している間、半導体素子から発せられる熱によって、BiとPd或いはBiとNiとが反応することで不要な反応生成物を生成することがある。Biを主成分とするハンダ材料が接する部分において、ハンダ浴中にPdやNiが取り込まれて、Pd及びNiの少なくとも一方を含む薄膜が消失していれば、BiとCuが不要な反応生成物を生じることなく強固に接合する。その結果、反応生成物の生成に起因した上記クラックや剥離などの不具合の発生が抑制される。
この場合、BiとPd或いはBiとNiとの反応が瞬時に起こり、薄膜のPd及びNiの少なくとも一方を含む薄膜は、Bi浴中に取り込まれて消失していればよく、Biを主成分とするハンダ材料が接していない部分については、残存していても構わない。
図2〜図4についても、Pd及びNiの少なくとも一方を含む薄膜を図示しているが、接合後にはBiを主成分とするハンダ材料が接する部分において、これらの薄膜は消失していることが望ましい。
パワー半導体素子20では、少なくとも2箇所の接合部を有し、第一接合部50と第二接合部60が存在する。本発明における第一接合部50は、パワー半導体素子20と絶縁部30との間を接合するために設けられ、本発明における第二接合部60は、絶縁部30と放熱板40との間を接合するために設けられる。
Biを主成分とするハンダ材料としては、Bi単体であっても、他の成分を含むものであってもよい。Biに添加する他の成分としては、例えば、Cu、Ni、Ag、Sn、In、Zn、Sb、Ge、及びGaなどの金属や、CuAlMn合金粒子、NiないしAuメッキしたCuAlMn合金粒子、CuNiAl合金粒子及びCuZnAl合金粒子などを挙げることができる。このようにBiに他の成分を含有させると、Biの強度が改善され、接合部材のクラックの発生や接合界面での剥離が発生しにくい材料となる。
Biは270℃近辺の融点を有するため、接合部のハンダ材料としては好適である。しかし、Biはせん断応力が弱く、脆いという性質を有しているため、冷熱サイクルを行うとクラックや剥離を生じさせてしまう。しかし、CuAlMn合金の粒子をBiに分散させると強度を高めることができる。この機能について更に詳細に説明する。
なお、BiとCuAlMnとの体積分率を90:10〜45:55まで変化させた場合であっても、Bi−CuAlMnの融点は、いずれも271℃である。
CuAlMn合金における上記添加元素の含有率は、0.001〜10質量%であることが好ましい。添加元素が0.001質量%よりも少ないと、添加元素を添加する上記効果が得られ難い。添加元素が10質量%よりも多いとCuAlMn合金がマルテンサイト相を呈することができなくなる。
まず、Cu、Al、MnをAr雰囲気下で高周波溶解炉によって溶解し前駆体であるCuAlMn合金インゴットを作製する。インゴットには必要に応じて、上記添加元素を添加しても良い。次に、得られたインゴットをアトマイズ法等の粉末作製技術を利用して粉末化し、CuAlMn合金粒子を得る。粉末化したCuAlMn合金粒子は滴下法等を利用して、粒子表面にNiやAuをメッキする。粒子表面のめっき層の膜厚を調整することによって、Bi−CuAlMn中のCuAlMn粒子の分散性を向上させることができる。好ましい該めっき層の膜厚は、0.01〜3μmである。
すなわち、Cuの含有率が多くなるにつれ、溶融し始める温度と、全体が溶融し終わる温度との差が大きくなる。このような固液共存領域温度差が生じると、接合操作の際に均一に接合し難くなり、被接合部材が傾いて接合してしまうなどの不具合を発生させ易い。また、液相線温度が高くなったために高温の条件下で半導体素子を接合すると、半導体素子を破壊するおそれがある。
Cu、BiをAr雰囲気下で高周波溶解炉によって溶解し、前駆体であるBi−Cu合金インゴットを作製する。得られたインゴットを250℃の熱間圧延を施し、板材とし、ハンダ片として切り出す。
Bi中に他の金属を添加する場合も、Cuの場合と同様の方法で調製することができる。
そこで、接合する部材の被接合面には、Cu層を備える。つまり、第一接合部50にBiを主成分とするハンダ材料を適用する場合、パワー半導体素子20と絶縁部30のそれぞれの被接合面にCu層を備え、第二接合部60にBiを主成分とするハンダ材料を適用する場合、絶縁部30と放熱板40のそれぞれの被接合面にCu層を備える。Cu層を備えることで、Biとの界面において不要な反応生成物の生成を抑えることができる。
このような不具合を解消するため、従来の方法では、接合の加熱時に被接合部材に外圧を加えながら擦動させて、均一に且つ被接合部材が傾かないように接合していた。このような方法を採用すれば、Biを主成分とするハンダ材料であっても、被接合部材を均一に接合することができるが、加熱しながら外圧を加えることは、作業上煩雑な操作である上に、周辺部にはみ出し、電気的な不具合を生じる恐れがある。
パワー半導体素子20としては、特に制限することなく用途に応じて適宜適用することができ、一般的なSi基板なども適用できる。
本発明では、次世代素子としてGaN基板やSiC基板などを用いた場合であっても、接合部に用いるBiの融点は約270℃のため、半導体素子の繰り返し使用によって放熱される200℃を超える高温に対しても、クラックや剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
Cu層22の厚みは、0.1μm〜10μmであることが好ましく、0.5μm〜7μmであることがより好ましい。0.1μmよりも薄いと、接合時にハンダ材料中に溶け込み消失する恐れがあり、10μmよりも厚いと、パワー半導体モジュール全体の熱膨張係数に影響を与え、熱応力を生じさせるようになるため好ましくない。
Cu層22は、スパッタリングやめっき、蒸着等によって形成することができる。
絶縁部30における絶縁基板32としては、絶縁性を確保できるものであれば特に制限されず適用することができるが、好ましくは冷却サイクル時に顕著な熱応力を生じさせないよう、半導体素子の熱膨張係数と同程度の熱膨張係数を有するものである。
例えば、亜鉛系合金で接合する場合には、亜鉛系合金で接合する面側の表面に、冷熱サイクルによる不要な反応生成物の成長速度を遅くすることのできるNi層を設けてもよい。さらにこのNi層の表面には、酸化防止や触れ性確保のために、薄いAu層が設けられていてもよい。なお、このAu層は、接合時にハンダ浴に溶け込み、最終的なパワー半導体モジュールには殆ど残存しないような膜厚とすることが好ましい。
放熱板40としては、放熱性を有するものであれば特に制限されず適用することができるが、熱伝導率が充分高く放熱板としての機能に優れ、また半導体素子の熱膨張係数に近いものを用いることが、接合部にかかる応力を緩和し剥離を防止する観点から好ましい。
また、Biを主成分とするハンダ材料以外の材料で第一接合部50又は第二接合部60を接合する場合には、そのハンダ材料に適した薄膜を形成してもよい。
本発明にかかるパワー半導体モジュールは、上記構成を有するものであれば、製造方法について特に制限されず、公知の方法を適宜適用することができる。
製造手順としては、(1)まず、パワー半導体素子20と絶縁部30とを第一接合部50によって接合し、次に、パワー半導体素子20を備えた絶縁部30と放熱板40とを第二接合部60によって接合してもよいし、(2)まず先に、絶縁部30と放熱板40とを第二接合部60によって接合し、その後、パワー半導体素子20と放熱板40を備えた絶縁部30とを第一接合部50によって接合してもよい。
接合後の第一接合部50の層の厚さは、熱伝導及び熱応力の観点から5〜500μmであることが好ましく、10〜200μmであることがより好ましい。
なお、Biを主成分とするハンダ材料は、インゴット状の鋳塊から切り出すと酸化膜が生成するので、研磨及び酸洗浄を利用して酸化膜を除去することが好適である。
図2(A)に示すように、第一接合部50にBiを主成分とするハンダ材料を適用して、パワー半導体素子20と絶縁部30とを接合する場合、本発明においてはBiの濡れ性が向上しているため、図2(B)に示すように、接合の加熱によってハンダ材料が均一に濡れ拡がる。このとき、通常、パワー半導体素子の接合面よりも、絶縁基板の接合面の方が大きいため、ハンダ材料はフィレットと呼ばれる裾拡がりの形状となる。このような接合形状であっても均一に接合しているのであれば問題ないが、フィレットの拡がりを抑制する方法としては、以下の方法を例示することができる。
一方、従来のように、ハンダ材料自身の濡れ性を向上させるために、ハンダ材料に他の物質を添加するという方法では、濡れ性に直接影響を及ぼす界面のみならず、ハンダ材料全体も改質されているので、ハンダ材料が濡れ拡がる範囲を制御することは、本発明に比べて困難である。
具体的には、第二接合部60による接合では、第一接合部50によってパワー半導体素子20と接合した絶縁部30/第二接合部60のハンダ材料/放熱板40の順に積層した状態で、第一接合部50による接合と同様に、不活性ガス又は還元ガス雰囲気下において、リフロー法等を利用して接合する。接合温度は、第二接合部60材料の融点よりも30℃〜60℃程度高い温度で行うことが好ましい。
第二接合部60の厚さは、熱伝導及び熱応力の観点から5〜400μmであることが好ましく、10〜300μmであることがより好ましい。
この問題を回避するため、一般的に、1回目に用いるハンダ材料の融点は、2回目に用いるハンダ材料の融点よりも高くなるように、ハンダの材料を選択している。好適には、2回目の接合に用いるハンダ材料の融点は、1回目の接合に用いるハンダ材料の融点よりも50℃以上低いことが望ましい。
一方、2回目の接合に、Biを主成分とするハンダ材料を適用した場合には、1回目の接合に用いるハンダ材料は、320℃程度以上の溶解温度を有するものであることが好ましい。
以上では、本発明の接合体として、パワー半導体モジュールを例に説明を行ったが、被接合部材としては、パワー半導体モジュールの各構成部品に限定されず、リフロー炉を用いて行うハンダ実装や、フロー炉を用いて溶接するときに被接合体にNiやPdの薄膜をCu膜の表面に施して用いるハンダ実装などの様々な部品を適用することができる。
つまり、パワー半導体モジュール以外の接合体であっても、Pd層又はNi層は接合後に消失していることが望ましいが、必ずしもPd層又はNi層が接合後に消失していなくてもよい。
図5(A)に実施例1の接合体を作製するための各部材の構成を示す。
GaNを用いたパワー半導体素子20(面積1cm2程度)を準備し、その最表面にCu層22をスパッタリングで形成した。Cu層22の表面には、膜厚50nmのPd層80をスパッタリングにより形成した。
一方、絶縁基板32としてのAlNの両面にロウ付けによってCu層34、36を貼り付け、Cu層34/AlN層32/Cu層36の積層体を作製した。更にこの積層体のパワー半導体素子側のCu層34の表面にPd層81をメッキにより形成し、絶縁部30(面積3cm2程度)を作製した。Pd層81の膜厚は、50nmであった。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
まず、CuAlMn合金の調製を行った。
所定の重量%に調整されたCuとAlとMnを、Ar雰囲気下において高周波溶解炉を利用して溶解し、前駆体であるCuAlMnのインゴットを得た。得られたインゴットをアトマイズ法を利用して微粉化した。
微粉化したCuAlMnは、滴下法を利用して、その粉末表面にNiをめっきした。
上記準備したパワー半導体素子20のPd層80と、絶縁部30のPd層81とを対向するように配置し、その間にタブレット状のBi−CuAlMn52を挟み込んだ状態で、5%H2/N2の還元ガス雰囲気下においてリフロー法を利用して、400℃の接合温度で接合し、本発明の接合体−1を得た。
図5(B)に実施例2の接合体を作製するための各部材の構成を示す。
実施例1のパワー半導体素子の準備において、Cu層22の表面に、膜厚50nmのPd層80をスパッタリングにより形成したところを、電子ビーム蒸着により膜厚50nmのNi層82を形成した以外は同様にして、パワー半導体素子を準備した。
実施例1の絶縁部の準備において、Cu層34の表面に膜厚50nmのPd層81をメッキにより形成したところを、膜厚50nmのNi層83をメッキにより形成した以外は同様にして、絶縁部を準備した。
準備したパワー半導体素子と絶縁部とを、実施例1と同様の方法によって接合し、本発明の接合体−2を作製した。
図6(A)に比較例1の接合体を作製するための各部材の構成を示す。
実施例1のパワー半導体素子の準備において、Cu層22の表面に、膜厚50nmのPd層80をスパッタリングにより形成したところを、スパッタリングにより膜厚50nmのAu層84を形成した以外は同様にして、パワー半導体素子を準備した。
実施例1の絶縁部の準備において、Cu層34の表面に膜厚50nmのPd層81をメッキにより形成したところを、膜厚50nmのAu層85をメッキにより形成した以外は同様にして、絶縁部を準備した。
準備したパワー半導体素子と絶縁部とを、実施例1と同様の方法によって接合し、比較の接合体−1を作製した。
図6(B)に比較例2の接合体を作製するための各部材の構成を示す。
実施例1のパワー半導体素子の準備において、Cu層22の表面に、膜厚50nmのPd層をスパッタリングにより形成したところを、Cu層22の表面には何も形成せずに、これ以外は実施例1と同様にして、パワー半導体素子を準備した。
実施例1の絶縁部の準備において、Cu層34の表面に膜厚50nmのPd層81をメッキにより形成したところを、Cu層34の表面には何も形成せずに、これ以外は実施例1と同様にして、絶縁部を準備した。
準備したパワー半導体素子と絶縁部とを、実施例1と同様の方法によって接合し、比較の接合体−2を作製した。
<Cuを含有するBiの調製>
Biに対して1質量%のCuをAr雰囲気下で高周波溶解炉によって溶解し、前駆体であるBi−Cu合金インゴットを作製した。得られたインゴットを250℃の熱間圧延を施し、板材とし、ハンダ片として切り出した。切り出されたBi−Cu層の表面を覆っている酸化膜を、研磨及び酸洗浄を利用して除去した。
実施例1において、ハンダ材料としてBi−CuAlMn52を用いたところを、上記調製のBi−Cuに変更した以外は同様にして、本発明の接合体−3を作製した。
同様に、実施例2において、ハンダ材料としてBi−CuAlMnを用いたところを、Bi−Cuに変更した以外は同様にして、本発明の接合体−4を作製した。
比較例1において、ハンダ材料としてBi−CuAlMnを用いたところを、実施例3で調製したBi−Cuに変更した以外は同様にして、比較の接合体−3を作製した。
得られた本発明の接合体−1〜4、比較の接合体−1〜3を切断・研磨し、断面を電子顕微鏡にて観察した。
更に、本発明の接合体−1〜4では、Cu層とBiを主成分とするハンダ材料との界面には、Pd又はNiは残存しておらず、ハンダ浴中に取り込まれたと推測されるような様子が観察された。
なお、ハンダ材料として、Bi−CuAlMnを用いた場合と、Bi−Cuを用いた場合とでは、ほぼ同様の結果となった。
20 パワー半導体素子
22 Cu層
24 Pd層又はNi層
30 絶縁部
32 絶縁基板
34、36 導電層
38 Pd層又はNi層
39 Pd層又はNi層
40 放熱板
42 Mo層
44、46 Cu層
50 第一接合部
52 Bi−CuAlMn
60 第二接合部
80、81 Pd層
82、83 Ni層
85 Au層
Claims (10)
- 2つの部品のそれぞれの被接合面にCu層を備え、
前記Cu層の表面にPd及びNiの少なくとも一方を含む薄膜が形成された後に、前記2つの部品の間を、Biを80質量%〜100質量%含有するハンダ材料により接合してなり、前記Pd及びNiの少なくとも一方を含む薄膜は、Biを80質量%〜100質量%含有するハンダ材料が接する部分において接合後には消失している接合体。 - 前記Biを80質量%〜100質量%含有するハンダ材料が、下記(1)〜(3)から選択される少なくとも1種であることを特徴とする請求項1に記載の接合体。
(1)Bi単体、
(2)Biに、Cu、Ni、Ag、Sn、In、Zn、Sb、Ge及びGaから選択される少なくとも1種を含有する材料、
(3)Biに、CuAlMn合金粒子、Ni又はAuメッキしたCuAlMn合金粒子、CuNiAl合金粒子、及びCuZnAl合金粒子から選択される少なくとも1種を含有する材料。 - 前記Biを80質量%〜100質量%含有するハンダ材料が、Bi単体、BiにCuを含有する材料、BiにNiを含有する材料、又はBiにCuAlMn合金粒子を含有する材料であることを特徴とする請求項2に記載の接合体。
- 接合前の前記薄膜の膜厚が、3nm以上1000nm以下であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の接合体。
- 接合前の前記薄膜の膜厚が、10nm以上200nm以下であることを特徴とする請求項1乃至は請求項3のいずれか1項に記載の接合体。
- 前記2つの部品が、パワー半導体素子と絶縁基板、及び、絶縁基板と放熱板、のうち少なくとも1つの組み合わせであることを特徴とする請求項1乃至請求項5のいずれか1項に記載の接合体。
- 前記パワー半導体素子が、GaN又はSiCを用いて形成されてなることを特徴とする請求項6に記載の接合体。
- 前記絶縁基板がAlN層であり、AlN層の両表面にCuで形成される導電層を有してなることを特徴とする請求項6又は請求項7に記載の接合体。
- 前記2つの部品が絶縁基板と放熱板の組み合わせを含み、前記放熱板が、Mo層の両面にCu層を有するCu層/Mo層/Cu層の積層体であることを特徴とする請求項6乃至請求項8のいずれか1項に記載の接合体。
- 前記放熱板におけるCu層/Mo層/Cu層の厚さの比率が、1/5/1〜1/12/1であることを特徴とする請求項9に記載の接合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250621A JP4822526B2 (ja) | 2006-09-15 | 2006-09-15 | 接合体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250621A JP4822526B2 (ja) | 2006-09-15 | 2006-09-15 | 接合体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072006A JP2008072006A (ja) | 2008-03-27 |
JP4822526B2 true JP4822526B2 (ja) | 2011-11-24 |
Family
ID=39293327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006250621A Expired - Fee Related JP4822526B2 (ja) | 2006-09-15 | 2006-09-15 | 接合体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4822526B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014115858A1 (ja) | 2013-01-28 | 2014-07-31 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
US9611124B2 (en) | 2013-03-07 | 2017-04-04 | Fujikura, Ltd. | Optical fiber screening test method and optical fiber screening test apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011194410A (ja) * | 2010-03-17 | 2011-10-06 | Sumitomo Metal Mining Co Ltd | コーティングされたPbフリーBi系はんだ合金およびその製造方法 |
DE102014213490C5 (de) | 2014-07-10 | 2020-06-18 | Continental Automotive Gmbh | Kühlvorrichtung, Verfahren zur Herstellung einer Kühlvorrichtung und Leistungsschaltung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828561B2 (ja) * | 1991-01-18 | 1996-03-21 | 石原薬品株式会社 | プリント配線板の製造法 |
JPH09266373A (ja) * | 1996-01-25 | 1997-10-07 | Fujitsu Ltd | 電子部品及びその接合方法、並びに回路基板 |
JPH10308491A (ja) * | 1997-03-04 | 1998-11-17 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレームおよびその製造方法 |
JP2000269392A (ja) * | 1998-09-04 | 2000-09-29 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール及び放熱用絶縁板 |
JP2001298270A (ja) * | 2000-04-14 | 2001-10-26 | Hitachi Ltd | 電子機器およびその接続に用いるはんだ |
JP2002290026A (ja) * | 2001-03-28 | 2002-10-04 | Seiko Epson Corp | 電子回路モジュール及びその製造方法 |
EP1266975A1 (de) * | 2001-06-12 | 2002-12-18 | ESEC Trading SA | Bleifreies Lötmittel |
TW504427B (en) * | 2001-09-25 | 2002-10-01 | Honeywell Int Inc | Composition, methods and devices for high temperature lead-free solder |
JP2003198117A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
JP2003290974A (ja) * | 2002-03-28 | 2003-10-14 | Fujitsu Ltd | 電子回路装置の接合構造及びそれに用いる電子部品 |
JP4136844B2 (ja) * | 2002-08-30 | 2008-08-20 | 富士電機ホールディングス株式会社 | 電子部品の実装方法 |
JP2005019459A (ja) * | 2003-06-23 | 2005-01-20 | Denso Corp | 半導体素子実装用絶縁基板 |
JP2005313230A (ja) * | 2004-03-29 | 2005-11-10 | Kiyohito Ishida | 高温実装用接合材料 |
JP4639791B2 (ja) * | 2004-12-20 | 2011-02-23 | パナソニック株式会社 | はんだ材料の生産方法 |
JP5224430B2 (ja) * | 2006-03-17 | 2013-07-03 | 株式会社豊田中央研究所 | パワー半導体モジュール |
-
2006
- 2006-09-15 JP JP2006250621A patent/JP4822526B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014115858A1 (ja) | 2013-01-28 | 2014-07-31 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
US9883586B2 (en) | 2013-01-28 | 2018-01-30 | Toppan Printing Co., Ltd. | Wiring substrate for bonding using solder having a low melting point and method for manufacturing same |
US9611124B2 (en) | 2013-03-07 | 2017-04-04 | Fujikura, Ltd. | Optical fiber screening test method and optical fiber screening test apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2008072006A (ja) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224430B2 (ja) | パワー半導体モジュール | |
JP4964009B2 (ja) | パワー半導体モジュール | |
JP5160201B2 (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP2010179336A (ja) | 接合体、半導体モジュール、及び接合体の製造方法 | |
JP6516013B2 (ja) | 半導体装置用はんだ材 | |
WO2017217145A1 (ja) | はんだ接合部 | |
CN103501959B (zh) | 功率器件用的焊料合金和高电流密度的焊料接头 | |
TWI494441B (zh) | Bi-Sn high temperature solder alloy | |
JP2007521639A (ja) | 熱界面材と半田予備成型品 | |
JP4699822B2 (ja) | 半導体モジュ−ルの製造方法 | |
JP2005313230A (ja) | 高温実装用接合材料 | |
JP2009088476A (ja) | 半導体装置 | |
JP4844393B2 (ja) | ダイボンディング接合方法と電子部品 | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
KR102040278B1 (ko) | 무연솔더 합금 조성물 및 그 제조방법, 무연솔더 합금 조성물을 이용한 부재 간의 접합방법 | |
JP4822526B2 (ja) | 接合体 | |
WO2006016479A1 (ja) | ヒートシンク部材およびその製造方法 | |
JP4635715B2 (ja) | はんだ合金およびそれを用いた半導体装置 | |
JP4959539B2 (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
KR102040280B1 (ko) | 무연솔더 합금 조성물 및 그 제조방법, 무연솔더 합금 조성물을 이용한 부재 간의 접합방법 | |
JP2008080393A (ja) | 包晶系合金を用いた接合体、接合方法、及び半導体装置 | |
JP4592486B2 (ja) | 半導体モジュール | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP2021058900A (ja) | 接合構造部 | |
WO2021117327A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |