JPH09266373A - 電子部品及びその接合方法、並びに回路基板 - Google Patents

電子部品及びその接合方法、並びに回路基板

Info

Publication number
JPH09266373A
JPH09266373A JP8012232A JP1223296A JPH09266373A JP H09266373 A JPH09266373 A JP H09266373A JP 8012232 A JP8012232 A JP 8012232A JP 1223296 A JP1223296 A JP 1223296A JP H09266373 A JPH09266373 A JP H09266373A
Authority
JP
Japan
Prior art keywords
solder
layer
electronic component
joined
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8012232A
Other languages
English (en)
Inventor
Hidefumi Ueda
秀文 植田
Teru Nakanishi
輝 中西
Yasuo Yamagishi
康男 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8012232A priority Critical patent/JPH09266373A/ja
Publication of JPH09266373A publication Critical patent/JPH09266373A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】 【課題】 Sn−Bi系はんだを用いたはんだ付けに適
した構造を有する電子部品及びその接合方法、並びにそ
の電子部品が実装された回路基板を提供する。 【解決手段】 被接合部に電気的に接合するためのリー
ド部を、75nmより薄いPd膜よりなる被覆層で覆
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Sn−Bi系はん
だを用いた電子部品の接合技術に係り、特に、Sn−B
i系はんだを用いたはんだ付けに適した構造を有する電
子部品及びその接合方法、並びにその電子部品が実装さ
れた回路基板に関する。
【0002】
【従来の技術】従来より、はんだとしてはSn(錫)−
Pb(鉛)合金が一般に知られており、今日に至るまで
各種実装方式の接合材料として使用されている。例え
ば、DIP方式、QFP方式、LCC方式による実装に
おいては、63wt%Sn−37wt%Pbの共晶組成
を有する融点183℃のはんだを用い、これを約220
℃の温度で加熱することにより、電子部品のリードや電
極をプリント基板上のCu(銅)電極上に接合してい
る。
【0003】しかしながら、Sn−Pb系はんだは、主
成分であるPbからのα線放出によってソフトエラーを
発生させたり、廃棄処理後のプリント基板が酸性雨に曝
されることによりPbが溶出し、河川や地下水を汚染す
るなどの悪影響があることから、使用を規制する動きが
活発化している。また、Sn−Pb系はんだでは、溶融
する温度が最も低い63Sn−37Pbにおいても融点
が183℃であり、はんだ接合には210〜220℃程
度の温度が必要となる。このため、耐熱性の低い電子部
品をリフローにより一括接合することができなかった。
【0004】このような背景から、Pbを構成元素に含
まない低温接合用はんだ合金の開発が盛んに行われ、種
々のはんだが提案されている。例えば、52In−48
Sn(融点117℃)、57Bi−43Sn(融点13
9℃)、91Sn−9Zn(融点199℃)、96.5
Sn−3.5Ag(融点221℃)等のSn系の共晶は
んだ合金をベースとして、融点の調整、機械的性質の改
善のために、少量の第3、第4の元素を添加する試みが
なされている。
【0005】本願発明者等は、Sn−Bi合金に第3元
素としてAg(銀)を所定量添加することにより、融点
上昇を起こすことなく機械的性質を改善できることを特
願平7−59334号明細書において開示している。一
方、電子部品のリードとしては、Cuリード、Fe
(鉄)−58wt%とNi(ニッケル)−42wt%と
の合金(以下、42アロイと呼ぶ)、コバール等の材料
が用いられている。これらリードは、耐腐食性を向上
し、且つはんだと良好な接合を得るために表面被覆処理
が施されている。
【0006】現在のエレクトロニクス用はんだの大部分
は63Sn−37Pbはんだが占めており、リードの表
面被覆処理としても、Sn−Pb系はんだによる予備は
んだが大半を占めている。従って、リードの表面被覆材
料についても、Pbを用いない、いわゆるPbフリー化
を進めることが望ましい。Pbを用いないPbフリー表
面被覆材料としては、リード部の表面被覆材としてPd
(パラジウム)を使用した電子部品がすでに市販されて
いる。Pdメッキを用いた電子部品は、Pbフリー化に
対応しているほか、電子部品組立前でのリードへのメッ
キによるコスト削減が可能という長所がある。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の63Sn−37Pbはんだ38によるリード14の
表面被覆処理がなされた電子部品18を、42Sn−5
8Biや41.6Sn−57.4Bi−1AgなどのS
n−Bi系はんだ20を用いて接合すると、接合部の合
金化反応によって15.5Sn−32Pb−52.5B
iの3元共晶反応が生じていた(図7)。かかる3元共
晶合金40は融点が約95℃と低温であるため、信頼性
を確認するための熱衝撃試験(125℃)時や、発熱の
著しい電子部品を接合した際に、接合部が溶融すること
があった。
【0008】また、Pdメッキによるリードの表面被覆
処理がなされた電子部品を、同様のSn−Bi系はんだ
ペーストを用いて接合すると、63Sn−37Pbはん
だを用いて実装した場合に比べて接合強度が低下してい
た。本発明の目的は、Sn−Bi系はんだに適した表面
被覆処理がなされた電子部品及びその接合方法、並びに
その電子部品が実装された回路基板を提供することにあ
る。
【0009】
【課題を解決するための手段】上記目的は、被接合部に
電気的にはんだ接合するためのリード部が、75nmよ
り薄いPd膜よりなる被覆層で覆われていることを特徴
とする電子部品によって達成される。これにより、接合
によって形成されるSn−Pd反応層の膜厚を十分に薄
くできるので、Sn−Bi系はんだを用いた場合にも高
い接合強度を得ることができる。
【0010】また、Sn−Bi系はんだを用いて被接合
部に接合される電子部品であって、前記被接合部に接合
するためのリード部と、前記リード部を覆い、Cu層又
はNi層よりなる第1の層と、前記第1の層を覆う第2
の層とを有する被覆層とを有し、前記リード部が前記被
接合部に接合したときに、前記第1の層と前記Sn−B
i系はんだとが接合することを特徴とする電子部品によ
っても達成される。これにより、Sn−Bi系はんだと
Ni層又はCu層との間で得られる高い接合強度を十分
に発揮することができる。
【0011】また、上記の電子部品において、前記第2
の層は、接合の際に前記Sn−Bi系はんだ中に分散す
る材料により構成されていることが望ましい。これによ
り、リード部とSn−Bi系はんだとの間で接合後に高
い接合強度を得ることができる。また、上記の電子部品
において、前記第2の層は、Au層であることが望まし
い。
【0012】また、上記の電子部品において、前記第2
の層は、前記Sn−Bi系はんだに融点が近い金属材料
により構成されていることが望ましい。これにより、リ
ード部とSn−Bi系はんだとの間で接合後に高い接合
強度を得ることができる。また、上記の電子部品におい
て、前記第2の層は、Sn層、又はSn−Bi層である
ことが望ましい。
【0013】また、上記の電子部品において、前記第1
の層は、0.5μm以上の膜厚であることが望ましい。
このように膜厚を設定することにより、Ni層又はCu
層が接合の際に反応しつくすことはなく、接合後にSn
−Bi系はんだとNi層又はCu層との間の接合を形成
することができる。また、電子部品を電気的に接合する
ための電極部が、前記被覆層により覆われていることを
特徴とする回路基板によっても達成される。これによ
り、Sn−Bi系はんだを用いた場合にも高い接合強度
が得られる回路基板を構成することができる。
【0014】また、上記の電子部品が、Sn−Bi系は
んだにより電極部に接合されていることを特徴とする回
路基板によっても達成される。これにより、電子部品の
接合信頼性を高めることができるので、電子部品が実装
された回路基板の信頼性をも高めることができる。ま
た、上記の電子部品の接合方法であって、前記電子部品
を、Sn−Bi系はんだを用いて前記被接合部に接合す
ることを特徴とする電子部品の接合方法によっても達成
される。これにより、被接合部との間に高い接合強度を
もって接合することができる。
【0015】また、上記の電子部品の接合方法におい
て、前記Sn−Bi系はんだは、Snの組成が40〜6
0wt%であり、Agの組成が0〜2wt%であり、B
iが残りの組成よりなることが望ましい。このようにS
n−Bi系はんだを選定すれば、融点が低く、機械的強
度が高いはんだにより、高い接合強度をもって接合する
ことができる。
【0016】
【発明の実施の形態】本発明の第1実施形態による電子
部品及びその接合方法、並びに回路基板を図1及び図2
を用いて説明する。図1はSn−Bi系はんだを用いた
場合の電子部品のリードとの反応形態を説明する図、図
2は42Sn−58Biはんだを用いて接合した場合の
Pdメッキ層の厚さと接合強度との関係を示すグラフで
ある。
【0017】本実施形態では、Pdによるリードの表面
被覆処理がされた電子部品を、接合強度が劣化すること
なくSn−Bi系はんだにより接合できる電子部品及び
その接合方法、並びに回路基板を示す。始めに、Sn−
Bi系はんだを用いた場合の、Pdメッキされたリード
との反応形態を図1を用いて説明する。
【0018】回路基板10に形成された配線12上に、
リード14がPdメッキ層16により覆われた電子部品
18をSn−Bi系はんだ20を用いて接合すると、S
n−Bi系はんだ20とリード14との界面においてS
n−Bi系はんだ20とPdメッキ層16とが反応し、
Sn−Pd合金層22が形成される。リード14とSn
−Bi系はんだ20との接合強度は、これら界面におけ
る反応形態に依存するため、Pdメッキ処理がされた電
子部品18をSn−Bi系はんだ20により接合した場
合に接合強度が劣化する原因は、Sn−Pd反応層22
に起因していることが考えられる。
【0019】そこで、この原因について調査すべく本願
発明者等が鋭意検討をした結果、Sn−Bi系はんだ2
0とリード14との界面で形成されるSn−Pd反応層
22の厚さが、63Sn−37Pbを用いて接合したと
きよりも厚くなっていることが始めて明らかとなった。
接合界面に形成されるSn−Pd反応層22は、金属間
化合物を含んでいることから非常に脆い性質を有してい
る。このため、Sn−Pb系はんだを用いた場合よりも
形成される反応層の膜厚が厚くなるSn−Bi系はんだ
の場合に、接合強度が劣化したものと考えられる。
【0020】そこで、本願発明者等は、形成されるSn
−Pd反応層22を薄くすることが接合強度を向上させ
るために必要であると考え、リード14を被覆するPd
メッキ層16のメッキ厚について更に調査した。接合強
度のPdメッキ層16のメッキ厚依存性について、14
ピンのSOPを用いて測定した結果、図2に示すよう
に、メッキ厚が200nm以上では接合強度は約400
g/ピンとかなり低いが、200nm以下にすることに
より接合強度は徐々に増加し、メッキ厚が約75nmよ
り薄くなるとSn−Pb系はんだと比肩するほどの接合
強度が得られることが判った。
【0021】従って、Sn−Bi系はんだを用いた場合
には、電子部品のリードの表面被覆材料として、膜厚7
5nmより薄いPd膜を用いることが望ましく、このよ
うな電子部品を回路基板等に接合すれば、良好な接合強
度を得ることができる。このように、本実施形態によれ
ば、電子部品のリードのPdメッキ厚を75nmより薄
くしたので、リードとSn−Bi系はんだとの接合強度
をSn−Pbはんだを用いた場合と同程度まで改善する
ことができる。これにより、電子部品の接合信頼性を高
めることができるので、これら電子部品を搭載した回路
基板の信頼性をも大幅に向上することができる。
【0022】なお、上記実施形態では、Sn−Bi系は
んだとして説明したが、Sn−Bi共晶はんだのみなら
ず、これに第3、第4の元素が添加されたはんだにおい
ても適用することができる。例えば、第3の元素として
Agが添加されており、Snが40〜60wt%、Ag
が0〜2wt%、Biが残部の組成を有するはんだを用
いた場合にも、接合強度を改善することができる。
【0023】41.6Sn−57.4Bi−1Agはん
だについてPdメッキ厚と接合強度の関係を測定した結
果、Pdメッキ厚が500nmのときには接合強度は約
500g/ピンであったが、Pdメッキ厚を50nmま
で薄くすることにより接合強度を約880g/ピンまで
向上することができた。また、Pd膜は、メッキ、蒸
着、スパッタなど、あらゆる成膜方法によって形成する
ことができる。
【0024】また、Pdメッキによる表面被覆処理は回
路基板の配線や電極上に形成することもできる。この場
合にも、Pdメッキ層の厚さを75nmより薄くするこ
とにより、Sn−Bi系はんだと回路基板との間の接合
強度を向上することができる。また、本願明細書にいう
回路基板には、ガラス−エポキシ基板などの回路基板や
フレキシブル基板など、電子部品をはんだにより接合し
うる全ての基板を適用することができる。
【0025】次に、本発明の第2実施形態による電子部
品及びその接合方法、並びに回路基板を図3乃至図6を
用いて説明する。図3及び図4は本実施形態において接
合強度の測定に用いた方法を示す図、図5は本実施形態
による電子部品の構造及びその接合方法、並びに回路基
板を説明する図、図6は被覆するAu膜が厚い場合の問
題を説明する図である。
【0026】本実施形態では、Sn−Bi系はんだに対
して十分な接合強度を得られる表面被覆として、本願発
明者等が新たに見いだした構造を示す。はんだと被接合
材料との間の接合強度は、その両者で生成する合金層と
の組み合わせで決まるため、はんだと被接合材料との反
応形態を把握して材料を選定しなければならない。
【0027】そこで、まず本願発明者は、Sn−Bi系
はんだと純粋な金属同士の接合をなし、接合後にSn−
Bi系はんだと接触して十分強い接合強度が得られる表
面被覆材料の選定を試みた。さらに、このような材料の
表面を、はんだ付け性がよく接合後にも界面やはんだ母
体そのものにも悪影響を与えない材料で被覆することに
より、はんだ付け性と接合強度の向上を図ることを試み
た。
【0028】まず、Sn−Bi系はんだと接触して十分
強い接合強度が得られる材料の選定を行った結果を示
す。本願発明者等は、種々の材料を用いた際の接合強度
を測定するために、以下の手順により試料を作成し、接
合強度測定を行った。まず、Cu,Ni、Au、Pd、
Pt(プラチナ)、及び42アロイよりなるワイヤ30
を用意し(図3(a))、これらの表面をポリイミド皮
膜32により覆う(図3(b))。
【0029】次いで、ポリイミド皮膜32により覆った
ワイヤ30の一端を研磨してワイヤ30の一端を露出さ
せる(図3(c))。続いて、露出したワイヤ30に4
2Sn−58Biはんだ、又は41.6Sn−57.4
Bi−1Agはんだによる予備はんだ34を形成する
(図3(d))。
【0030】その後、このように形成した2本のワイヤ
30の予備はんだ34同士を互いにつきあわせて170
℃で加熱・接合する(図3(e))。最後に、両端のワ
イヤ30を引っ張って接合強度を測定する(図3
(f))。このようにして測定した接合強度を表1にま
とめる。表1には、比較のため63Sn−37Pbはん
だを用いて同様の測定を行った結果も示した。
【0031】
【表1】 表1に示すように、ワイヤ材料としてNi、Cuを用い
た場合には、予備はんだ34として42Sn−52Bi
はんだを用いた場合にも、41.6Sn−57.4Bi
−1Agはんだを用いた場合にも、約7〜8[kg/m
2]程度の接合強度が得られた。この値は63Sn−
37Pbはんだを用いた場合と遜色のない接合強度であ
る。
【0032】これに対し、他のワイヤ材料を用いた場合
には、接合強度はかなり低下しており、63Sn−37
Pbはんだを用いた場合と比較してもその値は低くなっ
ていた。従って、Sn−Bi系はんだを用いた接合に
は、接合後にはんだと接触している材料としてNi、又
はCuが適していることが判った。
【0033】なお、被覆材料としてNiやCuを用いる
場合、Sn系はんだとNi又はCuとの接合では反応す
る元素がSnが支配的となることから、接合前にはんだ
中のSnとNi又はCuが合金化しても純粋なSn層が
存在できるメッキ量が必要となる。Ni、Cuともに通
常のはんだ接合の温度で形成される合金層の厚さが約
0.5μm程度になることから、Ni、Cuのメッキ膜
の膜厚は0.5μm以上に設定することが望ましい。
【0034】次に、Ni又はCuよりなる被覆材(第1
の層)を覆う表面被覆材(第2の層)であって、はんだ
付け性がよく、且つ接合後にも界面やはんだ母体そのも
のにも悪影響を与えない材料の選定を行った結果を示
す。このような材料としては、はんだと接合するとはん
だ中に分散する材料、例えばAuや、融点がはんだに近
く、且つ同様の構成をもった材料、例えばSnを用いる
ことが考えられる。
【0035】そこで、図3に示した測定方法と同様にし
て、図4に示す測定試料を作成した。なお、メッキ層3
6は、予備はんだ34の形成前にワイヤ30をAuメッ
キ又はSnメッキすることにより形成した。予備はんだ
34には41.6Sn−57.4Bi−1Agはんだを
用いた。この測定試料を用いて接合強度を測定した結果
を表2に示す。
【0036】
【表2】 表2に示すように、いずれの試料においても、63Sn
−37Pbで得られる7〜9[kg/mm2]程度の接
合強度が得られることが確認できた。接合部の断面を元
素分析したところ、42Sn−58Bi、41.6Sn
−57.4Bi−1Agを用いた試料ともに、接合部の
構成は(Sn−Bi系はんだ/厚さ約500nmのSn
とNi又はCuの合金層/Ni層又はCu層)となって
いた。
【0037】すなわち、図5に示すように、Ni層又は
Cu層よりなる被覆層24により覆われ、更にAu層又
はSn層よりなる被覆層26により覆われたリード14
を有する電子部品18を、Sn−Bi系はんだ20によ
り回路基板10上の配線層12に接合すると(図5
(a))、Sn−Bi系はんだ20に接する領域の被覆
層26がSn−Bi系はんだ20内に拡散し、Sn−B
i系はんだ20と被覆層24とが直接接触する(図5
(b))。これにより、Sn−Bi系はんだ20と被覆
層24との界面ではSnとNi又はCuの合金層が形成
され、前述の構造が形成される。
【0038】このような構造は、Sn−Pb系はんだを
用いた場合とほぼ同等であることから、このような接合
部の構成が得られたことにより良好な接合強度が得られ
たものと考えられる。なお、Auメッキを用いる場合、
Auのメッキ量が多すぎるとはんだ中にAuSnの化合
物28が生成され、はんだ自体の機械的性質を劣化させ
る虞がある(図6)。従って、通常のQFP等の接合で
用いられているはんだ量が数μg〜数mgと非常に微量
であることを考慮すると、はんだの機械的性質を変化さ
せないためにはAuメッキ膜の厚さを0.5μm以内に
設定することが望ましい。
【0039】現状では、リード部へのSn−Bi系はん
だによるメッキは困難であるため、リード又は基板表面
の電極に純SnメッキをすることによりSn−Bi系の
はんだを用いたときにも接合強度が強い接合を行うこと
ができる。しかしながら、Snメッキを形成するために
は更に考慮する必要がある。すなわち、Snは単体で電
気メッキをするとウィスカーが発生するからである。従
って、Snに、Sb(アンチモン)、Ag、Zn(亜
鉛)、Bi、Ge(ゲルマニウム)、又はCo(コバル
ト)などの極微量の元素を添加することにより、ウィス
カーを防止することが望ましい。
【0040】このようにして得られた結果から、はんだ
成分であるSn、又は、はんだとのぬれ性がよく接合時
にははんだ中に拡散しつくす材料であるAuなどを最表
面に被覆し、その下地に、はんだと生成する合金層によ
り高い接合強度を得られるNi膜やCu膜を配置するこ
とにより、良好な接合強度が得られるものと考えられ
る。
【0041】そこで、本実施形態による表面被覆を、2
08ピンを有するQFPの42アロイリード部に形成し
て接合強度を測定した。まず、QFPのリード部に、厚
さ約2μmのNiメッキを施し、更にその表面に厚さ約
2μmのSnメッキ、又は厚さ約1μmのAuメッキを
施した。次いで、表面にCu電極が形成されたガラスエ
ポキシ基板上に、41.6Sn−57.4Bi−1Ag
はんだを用いて170℃の温度で接合した。
【0042】このようにして接合したリードを引っ張っ
て接合強度を測定した結果、いずれのリードを処理した
場合においても700gf/ピン程度の接合強度が得ら
れた。この値は、37Sn−63Pbを用いた場合と遜
色のない値である。このように、本実施形態によれば、
リード又は基板表面の電極に、はんだ成分であるSn、
又は、はんだとのぬれ性がよく接合時にははんだ中に拡
散しつくす材料であるAuなどを最表面に被覆し、更に
その下地に、はんだと生成する合金層により高い接合強
度を得られるNi膜やCu膜を配置することにより、S
n−Bi系はんだを用いて十分な接合強度を得ることが
できる。
【0043】なお、最表面を被覆する材料は、接合の際
にはんだ中に拡散しつくす材料であればAuやSnであ
る必要はなく、例えばSn−Bi系はんだメッキ、溶融
メッキなどであってもよい。これらを用いることによっ
ても十分な接合強度を得ることができる。また、Au膜
やSn膜の代わりに、第1の実施形態にて示したPd膜
により最表面を被覆してもよい。この場合、被覆するP
d膜が十分に薄いため、接合後にはんだとNi膜又はC
u膜とが直接接触するので、十分な接合強度を得ること
ができる。
【0044】
【発明の効果】以上の通り、本発明によれば、被接合部
に電気的にはんだ接合するためのリード部を、75nm
より薄いPd膜よりなる被覆層で覆うことにより、接合
によって形成されるSn−Pd反応層の膜厚を十分に薄
くできるので、Sn−Bi系はんだを用いた場合にも高
い接合強度を得ることができる。
【0045】また、Sn−Bi系はんだを用いて被接合
部に接合される電子部品であって、被接合部に接合する
ためのリード部と、リード部を覆い、Cu層又はNi層
よりなる第1の層と、第1の層を覆う第2の層とを有す
る被覆層とを有し、リード部が被接合部に接合したとき
に、第1の層とSn−Bi系はんだとが接合するので、
Sn−Bi系はんだとNi層又はCu層との間で得られ
る高い接合強度を十分に発揮することができる。
【0046】また、上記の電子部品において、第2の層
として、接合の際にSn−Bi系はんだ中に分散する材
料を用いれば、接合後に第1の層とSn−Bi系はんだ
とが接合することができるので、接合後に高い接合強度
を得ることができる。また、上記の電子部品において、
第2の層には、Au層を適用することができる。
【0047】また、上記の電子部品において、第2の層
として、Sn−Bi系はんだに融点が近い金属材料を用
いれば、接合後に第1の層とSn−Bi系はんだとが接
合することができるので、接合後に高い接合強度を得る
ことができる。また、上記の電子部品において、第2の
層には、Sn層、又はSn−Bi層を適用することがで
きる。
【0048】また、上記の電子部品において、第1の層
を0.5μm以上の膜厚にすれば、Ni層又はCu層が
反応しつくすことはなく、接合後にSn−Bi系はんだ
とNi層又はCu層との間の接合を形成することができ
る。また、電子部品を電気的に接合するための電極部を
被覆層により覆えば、Sn−Bi系はんだを用いた場合
にも高い接合強度を有する回路基板を構成することがで
きる。
【0049】また、上記の電子部品を、Sn−Bi系は
んだにより電極部に接合された回路基板を構成すれば電
子部品の接合信頼性を高めることができるので、電子部
品が実装された回路基板の信頼性をも高めることができ
る。また、上記の電子部品をSn−Bi系はんだを用い
て被接合部に接合すれば、被接合部との間に高い接合強
度をもって接合することができる。
【0050】また、上記の電子部品の接合方法におい
て、Snの組成が40〜60wt%であり、Agの組成
が0〜2wt%であり、Biが残りの組成であるSn−
Bi系はんだを用いれば、融点が低く、機械的強度が高
いはんだにより、高い接合強度をもって接合することが
できる。
【図面の簡単な説明】
【図1】Sn−Bi系はんだを用いた場合の電子部品の
リードとの反応形態を説明する図である。
【図2】42Sn−58Biはんだを用いて接合した場
合のPdメッキ層の厚さと接合強度との関係を示すグラ
フである。
【図3】本実施形態において接合強度の測定に用いた方
法を示す図(その1)である。
【図4】本実施形態において接合強度の測定に用いた方
法を示す図(その2)である。
【図5】本発明の第2実施形態による電子部品の構造及
びその接合方法、並びに回路基板を説明する図である。
【図6】本発明の第2実施形態においてリードを被覆し
たAu膜が厚い場合の問題を説明する図である。
【図7】従来の電子部品の接合方法における接合部の反
応形態を説明する図である。
【符号の説明】
10…回路基板 12…配線 14…リード 16…Pdメッキ層 18…電子部品 20…Sn−Bi系はんだ 22…Sn−Pd合金層 24…被覆層 26…被覆層 28…SnとAuの化合物 30…ワイヤ 32…ポリイミド皮膜 34…予備はんだ 36…メッキ層 38…63Sn−37Pbはんだ被覆 40…3元共晶合金

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 被接合部に電気的にはんだ接合するため
    のリード部が、75nmより薄いPd膜よりなる被覆層
    で覆われていることを特徴とする電子部品。
  2. 【請求項2】 Sn−Bi系はんだを用いて被接合部に
    接合される電子部品であって、 前記被接合部に接合するためのリード部と、 前記リード部を覆い、Cu層又はNi層よりなる第1の
    層と、前記第1の層を覆う第2の層とを有する被覆層と
    を有し、 前記リード部が前記被接合部に接合したときに、前記第
    1の層と前記Sn−Bi系はんだとが接合することを特
    徴とする電子部品。
  3. 【請求項3】 請求項2記載の電子部品において、 前記第2の層は、接合の際に前記Sn−Bi系はんだ中
    に分散する材料により構成されていることを特徴とする
    電子部品。
  4. 【請求項4】 請求項3記載の電子部品において、 前記第2の層は、Au層であることを特徴とする電子部
    品。
  5. 【請求項5】 請求項2記載の電子部品において、 前記第2の層は、前記Sn−Bi系はんだに融点が近い
    金属材料により構成されていることを特徴とする電子部
    品。
  6. 【請求項6】 請求項5記載の電子部品において、 前記第2の層は、Sn層、又はSn−Bi層であること
    を特徴とする電子部品。
  7. 【請求項7】 請求項3乃至6のいずれかに記載の電子
    部品において、 前記第1の層は、0.5μm以上の膜厚であることを特
    徴とする電子部品。
  8. 【請求項8】 電子部品を電気的に接合するための電極
    部が、請求項1乃至7のいずれかに記載の前記被覆層に
    より覆われていることを特徴とする回路基板。
  9. 【請求項9】 請求項1乃至7のいずれかに記載の電子
    部品が、Sn−Bi系はんだにより電極部に接合されて
    いることを特徴とする回路基板。
  10. 【請求項10】 請求項1乃至7のいずれかに記載の電
    子部品の接合方法であって、 前記電子部品を、Sn−Bi系はんだを用いて前記被接
    合部に接合することを特徴とする電子部品の接合方法。
  11. 【請求項11】 請求項10記載の電子部品の接合方法
    において、 前記Sn−Bi系はんだは、 Snの組成が40〜60wt%であり、 Agの組成が0〜2wt%であり、 Biが残りの組成よりなることを特徴とする電子部品の
    接合方法。
JP8012232A 1996-01-25 1996-01-26 電子部品及びその接合方法、並びに回路基板 Pending JPH09266373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8012232A JPH09266373A (ja) 1996-01-25 1996-01-26 電子部品及びその接合方法、並びに回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1084396 1996-01-25
JP8-10843 1996-01-25
JP8012232A JPH09266373A (ja) 1996-01-25 1996-01-26 電子部品及びその接合方法、並びに回路基板

Publications (1)

Publication Number Publication Date
JPH09266373A true JPH09266373A (ja) 1997-10-07

Family

ID=26346190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8012232A Pending JPH09266373A (ja) 1996-01-25 1996-01-26 電子部品及びその接合方法、並びに回路基板

Country Status (1)

Country Link
JP (1) JPH09266373A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6915942B2 (en) 2001-06-01 2005-07-12 Nec Corporation Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy
US6960396B2 (en) 1997-12-16 2005-11-01 Hitachi, Ltd. Pb-free solder-connected structure and electronic device
JP2008072006A (ja) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc 接合体
JP2014146652A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 配線基板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960396B2 (en) 1997-12-16 2005-11-01 Hitachi, Ltd. Pb-free solder-connected structure and electronic device
US7013564B2 (en) 1997-12-16 2006-03-21 Hitachi, Ltd. Method of producing an electronic device having a PB free solder connection
US7709746B2 (en) 1997-12-16 2010-05-04 Renesas Technology Corp. Pb-free solder-connected structure and electronic device
US8503189B2 (en) 1997-12-16 2013-08-06 Renesas Electronics Corporation Pb-free solder-connected structure and electronic device
US8907475B2 (en) 1997-12-16 2014-12-09 Renesas Electronics Corporation Pb-free solder-connected structure
US6915942B2 (en) 2001-06-01 2005-07-12 Nec Corporation Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy
JP2008072006A (ja) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc 接合体
JP2014146652A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 配線基板およびその製造方法
US9883586B2 (en) 2013-01-28 2018-01-30 Toppan Printing Co., Ltd. Wiring substrate for bonding using solder having a low melting point and method for manufacturing same

Similar Documents

Publication Publication Date Title
US6811892B2 (en) Lead-based solder alloys containing copper
KR101528515B1 (ko) 접합 방법, 접합 구조, 전자 장치, 전자 장치의 제조 방법 및 전자 부품
CN102324405B (zh) 半导体装置的制造方法
CN100533724C (zh) 电子装置
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
US6929169B2 (en) Solder joint structure and method for soldering electronic components
WO2010122764A1 (ja) はんだ材料および電子部品接合体
JPH071179A (ja) 無鉛すず−ビスマスはんだ合金
JPH0788680A (ja) 高温無鉛すずベースはんだの組成
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP4401671B2 (ja) 高温鉛フリーはんだ合金および電子部品
US20030178476A1 (en) Solder paste, electronic -component assembly and soldering method
JP2001298051A (ja) はんだ接続部
JP5557788B2 (ja) 電子装置の製造方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JPH1041621A (ja) 錫−ビスマスはんだの接合方法
JP3425332B2 (ja) 電子部品電極材料および電子部品電極製造方法
US11752579B2 (en) High reliability leadfree solder alloys for harsh service conditions
KR100678803B1 (ko) 납 프리 땜납 합금과, 그것을 이용한 땜납 재료 및 땜납접합부
JP2003112285A (ja) ソルダーペースト
JPH1093004A (ja) 電子部品およびその製造方法
JP2000054189A (ja) Sn−Bi系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JPH09266373A (ja) 電子部品及びその接合方法、並びに回路基板
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JPH0649238B2 (ja) Cu系材料接合用はんだ及びはんだ付方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030304