JP2006073574A - 配線基板とこれを用いた電子部品 - Google Patents

配線基板とこれを用いた電子部品 Download PDF

Info

Publication number
JP2006073574A
JP2006073574A JP2004251749A JP2004251749A JP2006073574A JP 2006073574 A JP2006073574 A JP 2006073574A JP 2004251749 A JP2004251749 A JP 2004251749A JP 2004251749 A JP2004251749 A JP 2004251749A JP 2006073574 A JP2006073574 A JP 2006073574A
Authority
JP
Japan
Prior art keywords
solder
gold plating
zinc
tin
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004251749A
Other languages
English (en)
Inventor
Masayuki Yugawa
昌行 湯川
Hiroharu Omori
弘治 大森
Shigeji Oida
成志 老田
Takashi Ogawa
隆司 小川
Shigeki Sakaguchi
茂樹 坂口
Toshiyuki Nakazawa
利行 仲澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004251749A priority Critical patent/JP2006073574A/ja
Publication of JP2006073574A publication Critical patent/JP2006073574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】鉛を含有しないはんだ材料として、比較的低融点な錫亜鉛合金はんだを使用し、かつ信頼性の高いはんだ接合を得る。
【解決手段】電子部品用基板4の表面に形成された配線電極部3上にニッケルめっき2および金めっき1が施され、接合状態で錫亜鉛合金はんだボール9中に含まれる亜鉛と金めっき1が反応し、金と亜鉛の金属間化合物5が形成される。そして電子部品実装用基板7に形成の銅配線電極部6と電子部品とのはんだ接合の際に、ニッケルめっき2および銅配線電極部6を溶融した錫亜鉛合金はんだ8によって接合する。金めっき1の膜厚を0.01μm以上0.12μm以下に薄く制御することで、金と亜鉛の金属間化合物5による界面剥離を抑制することができ、はんだ接合部の信頼性を向上させる。
【選択図】図2

Description

本発明は、電子部品実装用基板と電子部品の接続に錫亜鉛合金の鉛フリーはんだを用いるはんだ接合部を設けた配線基板とこれを用いた電子部品に関するものである。
従来、電子部品実装用基板と電子部品を機械的,電気的にはんだ接合する形態としては、錫鉛合金のように鉛を含有するはんだが使用されていた。しかし、近年、鉛が環境上好ましくないことから、はんだ接合部の鉛フリー化が必要とされており、鉛フリー化に対応のためには、前述した従来のはんだ材料を使用することはできない。
この鉛フリー化に対応するために、錫銀合金のはんだが使用されているが、融点が高く、電子部品の耐熱性に課題を有している。
そこで最近は、融点の低い錫亜鉛合金のはんだの需要が増えており、このはんだに対応する電子部品の需要も高まっている。
また、はんだ接合される電極部には、ニッケルめっきと金めっきが施されており金めっきは1μm程度施されている。
特開2001−156207号公報
しかしながら、前述した従来の構成では、錫亜鉛合金はんだを用いると電極部の金めっきとはんだ中の亜鉛が反応して、金と亜鉛の金属間化合物が生成され、はんだ接合部の信頼性に問題が生じる場合があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、鉛を含有しないはんだ材料として、比較的低融点な錫亜鉛合金はんだを使用し、かつ信頼性の高いはんだ接合を得られるはんだ接合部を設けた配線基板とこれを用いた電子部品を提供することを目的とする。
前記の目的を達成するために、本発明に係る配線基板は、表面に配線電極が形成された基板と、配線電極上に形成された金めっきと、金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだ(はんだボール又ははんだバンプ)とを有し、金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けたことを特徴とする。
また、配線基板は、表面に配線電極が形成された基板と、配線電極上に形成された金めっきと、金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだ(はんだボール又ははんだバンプ)とを有し、金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化してはんだ(はんだボール又ははんだバンプ)内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けたことを特徴とする。
また、配線基板を用いた電子部品は、表面に配線電極が形成された基板と、配線電極上に形成された金めっきと、金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだ(はんだボール又ははんだバンプ)とからなり、金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けた配線基板を用いたことを特徴とする。
また、電子部品は、表面に配線電極が形成された基板と、配線電極上に形成された金めっきと、金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだ(はんだボール又ははんだバンプ)とからなり、金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化してはんだ(はんだボール又ははんだバンプ)内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けた配線基板を用いたことを特徴とする。
前記構成の配線基板とこれを用いた電子部品によれば、配線電極上の金めっきの厚みを制御して膜厚を0.01μm以上0.12μm以下とすることで、金属間化合物界面の剥離を抑制することができ、また、金めっきの膜厚が0.12μmを超え3μm以下のときでも、金めっき表面を熱酸化させることで、金と亜鉛の金属間化合物の生成反応を制御し、はんだ(はんだボール又ははんだバンプ)中に金属間化合物を形成させて界面の剥離を抑制でき、接続部の信頼性を高くすることができる。
本発明によれば、従来使用されていた錫鉛あるいは錫銀合金はんだに変えて、低融点の鉛フリーはんだである錫亜鉛合金はんだを使用して、接合部の信頼性に優れたはんだ接合を設けた配線基板とこれを用いた電子部品を提供できるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1(a)は本発明の実施の形態1における配線基板、(b)は配線基板上にはんだボールを具備した配線基板の概略構成を示す側面図である。図1(a)に示すように、配線基板は、電子部品用基板4の表面に形成された配線電極部3上にニッケルめっき2および金めっき1(膜厚0.01μm以上0.12μm以下)が施され、さらに、図1(b)に示すように、はんだ接合部として、接続を行うはんだボール又ははんだバンプとして錫亜鉛合金はんだボール9を具備する。このはんだ接合状態で、錫亜鉛合金はんだボール9中に含まれる亜鉛と金めっき1が反応し、金と亜鉛の金属間化合物5が形成される。
一方、図2は本実施の形態1における配線基板を用いた電子部品のはんだ接合状態を示す側面図であり、図2に示すように、電子部品実装用基板7には、銅配線電極部6が形成されており、これを介して配線基板とはんだ接合する。このはんだ接合の際に、ニッケルめっき2および銅配線電極部6を錫亜鉛合金はんだボール9を溶融した錫亜鉛合金はんだ8によって接合する。
この接合部分に、ニッケルめっき2と金と亜鉛の金属間化合物5の界面で、剥離が発生すると、はんだ接合部の信頼性を低下させることになるが、金めっき1の膜厚を薄く制御することで、前記剥離を抑制することができ、はんだ接合部の信頼性を高くすることができる。
以下、具体的に本実施の形態1について詳述する。いま、錫亜鉛合金として、Sn(錫)−8wt%Zn(亜鉛)−3wt%Bi(ビスマス)組成のものを用い、図1(a),(b)の形態例として、金めっき1の膜厚を、0.6μm,0.3μm,0.12μm,0.07μm,0.01μmとして施し、これに対して、フラックスを印刷、錫亜鉛合金はんだボール9を搭載し、約220度でリフローし、はんだ接合を実施した。各金めっき1の膜厚に対する接合状態を評価するため、ボールシェア強度を測定した結果が図3である。図3に示すように、金めっき1の膜厚が、0.01μm以上0.12μm以下にて高強度が得られ、はんだ接合部の信頼性が高くなる結果を示した。
また、図2の形態例として、金めっき1の膜厚影響の詳細を調べるため、前述の膜厚0.12μmに、膜厚0.15μmを加え、電子部品実装用基板7に錫亜鉛合金はんだ8のフラックスを印刷し、電子部品搭載後、約220度でリフローし、はんだ接合を実施した。各金めっき1の膜厚に対する接合状態を評価するため、−40度から85度の温度範囲で、30分1サイクルの温度サイクル試験を行った。サイクル毎に接合部の電気抵抗を測定し、接合部の破断からそのサイクル数での累積故障率を求めた結果が図4であり、金めっき1の膜厚0.15μmでは、100サイクル時点では累積故障率20%となり、破断サンプルの断面観察を行ったところ破断モードは、金と亜鉛の金属間化合物5の界面剥離を確認した。一方、膜厚0.12μmでは、1000サイクルまで破断は生じず、良好な結果が得られ、はんだ接合部の信頼性が高くなる結果を示した。
従来の錫銀合金のはんだでは、金めっきははんだ中に拡散し、問題とならないが、錫亜鉛合金のはんだでは、はんだに含有する亜鉛の反応性が高く、金めっきがはんだ中に拡散する前に亜鉛と反応し、金めっきとはんだ界面に金と亜鉛の金属間化合物を生成する。金めっきの厚みが厚ければさらに金属間化合物の生成が進み、厚みが増して、ついには金めっきから剥離する。
金めっきの厚みが0.6μm,0.3μm,0.15μmのとき、形成される金と亜鉛の金属間化合物の厚みはそれぞれ、3μm,2μm,0.7μm程度はんだ界面に帯状に形成され、この金属間化合物とめっき界面が剥離し、はんだ接合品質に問題を有することになる。これを解消するため、金めっきの厚みを0.01μm以上0.12μm以下とすると金と亜鉛の金属間化合物の厚みは0.3μm以下に薄く形成され、この薄い金属間化合物は、金めっきと同化して、はんだ接合に問題を生じさせなくなる。
図5(a)は本発明の実施の形態2における配線基板、(b)は配線基板上にはんだボールを具備した配線基板の概略構成を示す側面図である。図5(a)に示すように、配線基板は、電子部品用基板4の表面に形成された配線電極部3上にニッケルめっき2および金めっき1’(膜厚0.12μmを超え3μm以下の厚さ)が施され、さらに、図5(b)に示すように、はんだ接合部として、錫亜鉛合金はんだボール9を具備するはんだ接合状態で、錫亜鉛合金はんだボール9の中に金と亜鉛の金属間化合物5’が形成される。
一方、図6に示すように、電子部品実装用基板7には、銅配線電極部6が形成されており、これを介して配線基板とはんだ接合する。このはんだ接合する際に、ニッケルめっき2および銅配線電極部6を錫亜鉛合金はんだボール9を溶融した錫亜鉛合金はんだ8によって接合する。このはんだ接合においては、金と亜鉛の金属間化合物5’を錫亜鉛合金はんだ8中に生成させることで、はんだ接合部の信頼性を高くすることができる。
以下、具体的に本実施の形態2について詳述する。いま、錫亜鉛合金として、Sn−8wt%Zn−3wt%Bi組成のものを用い、図5(a),(b)の形態例として、金めっき1’の膜厚0.6μmに対して、金めっき1’の表面を酸化させる目的で200度,16時間の熱処理を行った後、フラックスを印刷、錫亜鉛合金はんだボール9を搭載し、約220度でリフローし、はんだ接合を実施した。接合状態を評価するため、ボールシェア強度を測定した結果が図7である。図7に示すように、金めっき1’の膜厚0.12μmを超えた膜厚0.6μmにおいても、高強度が得られるようになった。ボールシェア強度を測定する前の状態にて、断面観察を行ったところ金と亜鉛の金属間化合物5’は錫亜鉛合金はんだ8中に確認され、はんだ接合部の信頼性が高くなる結果を示した。
従来の錫銀合金のはんだでは、金めっきははんだ中に拡散し問題とならないが、錫亜鉛合金のはんだでは、はんだに含有する亜鉛の反応性が高く、金めっきがはんだ中に拡散する前に亜鉛と反応する。そのため金と亜鉛の金属間化合物が生成され、金めっきとはんだ界面に帯状に形成されるとはんだ接合品質に問題を有する。これを解消するため、金と亜鉛の金属間化合物をはんだ中に生成させるために金と亜鉛の反応を遅らせて、金をいったんはんだ中に拡散させ、その後、亜鉛と反応させることで金属間化合物をはんだ中に形成させる。
金と亜鉛の反応を遅らせる方法として、例えば、200度,16時間程度の熱処理を行い、めっき表面を熱酸化させた状態とする。この状態ではんだ付けを行うと、フラックスがめっき表面の酸化物を除去するのに時間がかかり、一部の金ははんだ中に拡散し、その後、金と亜鉛の金属間化合物が生成される。この反応がはんだ付け中に繰り返され、はんだ中に金と亜鉛の金属間化合物を生成させることができる。また、熱処理しなくても、フラックスの活性度を低く調整し、酸化物除去能力を低くすることによっても同様な効果があり、はんだ中に金と亜鉛の金属間化合物を生成させることができる。
これにより、はんだ接合において、金と亜鉛の金属間化合物5’を錫亜鉛合金はんだ8中に生成させて、金めっきから剥離後に残った薄い金属間化合物5は金めっきと同化して、はんだ接合に問題を生じさせなくなり、はんだ接合部の信頼性を高くすることができる。
本発明に係るはんだ接合体とこれを有する電子部品は、錫鉛あるいは錫銀合金はんだに変えて、低融点の鉛フリーはんだである錫亜鉛合金はんだを使用して、接合部分の信頼性に優れたはんだ接合ができ、電子部品実装用基板や電子部品等の接続に有用である。
本発明の実施の形態1における配線基板(a)と錫亜鉛合金はんだボールを具備した配線基板(b)の概略構成を示す側面図 本実施の形態1における電子部品のはんだ接合状態を示す側面図 金めっきの各膜厚に対する接合状態を評価するボールシェア強度の測定結果を示す図 金めっきの膜厚に対する接合状態を評価する温度サイクル試験のサイクル数と累積故障率を示す図 本発明の実施の形態2における配線基板(a)と錫亜鉛合金はんだボールを具備した配線基板(b)の概略構成を示す側面図 本実施の形態2における電子部品のはんだ接合状態を示す側面図 金めっきの膜厚に対する熱処理の有無により接合状態を評価するボールシェア強度の測定結果を示す図
符号の説明
1,1’ 金めっき
2 ニッケルめっき
3 配線電極部
4 電子部品用基板
5,5’ 金と亜鉛の金属間化合物
6 銅配線電極部
7 電子部品実装用基板
8 錫亜鉛合金はんだ
9 錫亜鉛合金はんだボール

Claims (8)

  1. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだとを有し、前記金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けたことを特徴とする配線基板。
  2. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだボール又ははんだバンプとを有し、前記金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けたことを特徴とする配線基板。
  3. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだとを有し、前記金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化して前記はんだ内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けたことを特徴とする配線基板。
  4. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだボール又ははんだバンプとを有し、前記金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化して前記はんだボール又ははんだバンプ内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けたことを特徴とする配線基板。
  5. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだとからなり、前記金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けた配線基板を用いたことを特徴とする電子部品。
  6. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだボール又ははんだバンプとからなり、前記金めっきの膜厚を0.01μm以上0.12μm以下としてはんだ接合部を設けた配線基板を用いたことを特徴とする電子部品。
  7. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだとからなり、前記金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化して前記はんだ内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けた配線基板を用いたことを特徴とする電子部品。
  8. 表面に配線電極が形成された基板と、前記配線電極上に形成された金めっきと、前記金めっき上に形成され3wt%以上15wt%以下の亜鉛および残部が実質的に錫の合金であるはんだボール又ははんだバンプとからなり、前記金めっきの膜厚が0.12μmを超え3μm以下のとき、表面を熱酸化して前記はんだボール又ははんだバンプ内部に金と亜鉛の金属間化合物を生成させたはんだ接合部を設けた配線基板を用いたことを特徴とする電子部品。
JP2004251749A 2004-08-31 2004-08-31 配線基板とこれを用いた電子部品 Pending JP2006073574A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004251749A JP2006073574A (ja) 2004-08-31 2004-08-31 配線基板とこれを用いた電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251749A JP2006073574A (ja) 2004-08-31 2004-08-31 配線基板とこれを用いた電子部品

Publications (1)

Publication Number Publication Date
JP2006073574A true JP2006073574A (ja) 2006-03-16

Family

ID=36153916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251749A Pending JP2006073574A (ja) 2004-08-31 2004-08-31 配線基板とこれを用いた電子部品

Country Status (1)

Country Link
JP (1) JP2006073574A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146658A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146658A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置とその製造方法
US9620470B2 (en) 2013-01-28 2017-04-11 Fujitsu Limited Semiconductor device having connection terminal of solder

Similar Documents

Publication Publication Date Title
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JP2009060101A (ja) 電子機器
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
WO1997000753A1 (fr) Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
US8887980B2 (en) Method of soldering portions plated by electroless Ni plating
WO2014115798A1 (ja) はんだバンプの形成方法およびはんだバンプ
WO2013132953A1 (ja) 接合方法、電子装置の製造方法、および電子部品
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
TWI635788B (zh) 配線基板及其製造方法
US20030178476A1 (en) Solder paste, electronic -component assembly and soldering method
JP2001298051A (ja) はんだ接続部
TWI334366B (ja)
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2009283628A (ja) 半導体素子実装方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP4432541B2 (ja) 電子機器
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2008042071A (ja) 無電解めっき方法
JP2006073574A (ja) 配線基板とこれを用いた電子部品
JP4071049B2 (ja) 鉛フリー半田ペースト
JPH11791A (ja) はんだ及び電子部品の実装方法
JP2005297011A (ja) ソルダーペーストおよび半田付け物品