WO2011108422A1 - 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置 - Google Patents

窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置 Download PDF

Info

Publication number
WO2011108422A1
WO2011108422A1 PCT/JP2011/054008 JP2011054008W WO2011108422A1 WO 2011108422 A1 WO2011108422 A1 WO 2011108422A1 JP 2011054008 W JP2011054008 W JP 2011054008W WO 2011108422 A1 WO2011108422 A1 WO 2011108422A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
buffer layer
alno buffer
layer
substrate
Prior art date
Application number
PCT/JP2011/054008
Other languages
English (en)
French (fr)
Inventor
荒木　正浩
孝昭 内海
昌彦 阪田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to EP11750532.1A priority Critical patent/EP2544250B1/en
Priority to CN201180022108.5A priority patent/CN102884644B/zh
Priority to US13/580,330 priority patent/US8647904B2/en
Priority to JP2012503085A priority patent/JP5399552B2/ja
Publication of WO2011108422A1 publication Critical patent/WO2011108422A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to a method for manufacturing a nitride semiconductor element, a nitride semiconductor light emitting element, and a light emitting device.
  • a III-V group compound semiconductor (group III nitride semiconductor) containing nitrogen has a band gap corresponding to the energy of light having a wavelength in the infrared to ultraviolet region. It is useful as a material for a light emitting element that emits light having a wavelength and a light receiving element that receives light having a wavelength in the region.
  • group III nitride semiconductors have strong bonds between atoms constituting group III nitride semiconductors, high dielectric breakdown voltage, and high saturation electron velocity. Therefore, electronic devices such as high temperature resistance, high output, and high frequency transistors It is also useful as a material.
  • group III nitride semiconductors are attracting attention as materials that are hardly harmful to the environment and easy to handle.
  • a group III nitride semiconductor comprising a group III nitride semiconductor thin film on a predetermined substrate
  • the layers need to be stacked to form a predetermined device structure.
  • the substrate it is most preferable to use a substrate made of a group III nitride semiconductor having a lattice constant or a thermal expansion coefficient capable of directly growing a group III nitride semiconductor on the substrate.
  • a substrate made of a nitride semiconductor for example, a gallium nitride (GaN) substrate is preferably used.
  • GaN substrates are not practical because their dimensions are currently as small as 2 inches or less and are very expensive.
  • a sapphire substrate, a silicon carbide (SiC) substrate, or the like having a large lattice constant difference and a large thermal expansion coefficient difference from the group III nitride semiconductor is used as a substrate for manufacturing a nitride semiconductor element.
  • a so-called buffer layer for eliminating a lattice constant difference between the substrate and the group III nitride semiconductor is generally formed between the substrate and the group III nitride semiconductor.
  • Patent Document 1 Japanese Patent No. 3026087
  • AlN aluminum nitride
  • MOVPE metal organic chemical vapor deposition
  • Patent Document 2 Japanese Patent Publication No. 5-86646
  • an Al x Ga 1-x N (0 ⁇ x ⁇ 1) buffer layer is formed on a sapphire substrate by high-frequency sputtering with a DC bias applied. A method is disclosed.
  • Patent Document 3 Japanese Patent No. 3440873 proposes a method of heat-treating a buffer layer made of a group III nitride semiconductor formed by DC magnetron sputtering in an atmosphere of a mixed gas of hydrogen gas and ammonia gas.
  • Patent Document 4 Japanese Patent No. 3700492 discloses a group III nitride having a thickness of 50 ⁇ to 3000 ⁇ on a sapphire substrate heated to 400 ° C. or higher by DC magnetron sputtering. A method for forming a buffer layer made of a semiconductor has been proposed.
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2006-4970 discloses a technique of stacking three layers in the order of an Al 2 O 3 layer, an AlO x N y layer, and an AlN layer on a sapphire substrate. Yes. These three layers are formed by a reactive sputtering method using ECR (Electron Cyclotron Resonance) plasma. In order to reduce the difference in lattice constant between the sapphire substrate and the outermost AlN layer of these three layers, the sapphire substrate and the AlN An Al 2 O 3 layer and an AlO x N y layer are inserted between the layers (paragraphs [0019] to [0023] of Patent Document 5). Further, a method has been proposed in which a buffer layer made of p-type GaN is further formed on the AlN layer by MOVPE, and a nitride semiconductor layer is formed on the buffer layer (paragraph [0024] of Patent Document 5).
  • ECR Electro Cyclotron Resonance
  • Patent Document 6 Japanese Patent Laid-Open No. 2009-81406 discloses a technique in which a buffer layer is formed on a substrate by a reactive sputtering method, and a group III nitride semiconductor layer is formed thereon by a MOVPE method. ing.
  • the buffer layer preferably contains oxygen, and the oxygen concentration in the buffer layer is preferably 1 atomic% or less (paragraph [0028] of Patent Document 6). This is because when the oxygen concentration in the buffer layer exceeds 1 atomic%, the amount of oxygen in the buffer layer increases too much, the lattice constant consistency between the substrate and the buffer layer decreases, and the function as the buffer layer is reduced. The reason is that it is supposed to decrease (paragraph [0028] of Patent Document 6).
  • Patent Document 6 as a cause of oxygen contained in the buffer layer formed by the reactive sputtering method, oxygen-containing substances such as moisture attached to the inner wall of the chamber of the sputtering apparatus are struck out from the inner wall by sputtering, It is said that oxygen is inevitably mixed in the buffer layer stacked on the substrate (paragraph [0028] of Patent Document 6).
  • an AlN buffer layer When a buffer layer mainly made of AlN (hereinafter referred to as an AlN buffer layer) is formed by the various sputtering methods described in Patent Documents 3 to 6, oxygen content such as moisture adhering to the inner wall of the chamber of the sputtering apparatus is included. An object is knocked out of the inner wall by sputtering, and oxygen is inevitably mixed into the AlN buffer layer during film formation. In addition, since the amount of oxygen-containing material remaining in the chamber also changes over time, the amount of oxygen-containing material that is struck from the inner wall of the chamber during sputtering also changes. As a result, the oxygen content in the buffer layer is reduced.
  • an object of the present invention is to provide a nitride semiconductor capable of efficiently producing a nitride semiconductor element having excellent characteristics by forming a nitride semiconductor layer having excellent crystallinity with good reproducibility.
  • the object is to provide a method for manufacturing an element.
  • the present invention includes a step of forming an AlNO buffer layer containing at least aluminum, nitrogen, and oxygen on a substrate, and a step of forming a nitride semiconductor layer on the AlNO buffer layer, and forms the AlNO buffer layer.
  • the AlNO buffer layer is formed by a reactive sputtering method using aluminum as a target in an atmosphere in which nitrogen gas and oxygen gas are continuously introduced and exhausted, and the atmosphere includes a flow rate of nitrogen gas and oxygen gas. This is a method for manufacturing a nitride semiconductor device in which the ratio of the flow rate of oxygen gas to the total flow rate is 0.5% or less.
  • the AlNO buffer layer is formed such that the oxygen concentration of the AlNO buffer layer is 1 atomic% or more and 10 atomic% or less. It is preferable.
  • the AlNO buffer layer is formed so that the oxygen concentration of the AlNO buffer layer is uniform in the AlNO buffer layer. Is preferred.
  • the AlNO buffer layer in the step of forming the AlNO buffer layer, has a refractive index of 2 to 2.1 with respect to light having a wavelength of 450 nm. It is preferable to be formed.
  • the AlNO buffer layer is preferably formed such that the thickness of the AlNO buffer layer is 5 nm or more and 100 nm or less. .
  • the AlNO buffer layer is preferably formed so as to cover 90% or more of the surface of the substrate.
  • the substrate temperature of the AlNO buffer layer is preferably 300 ° C. or higher and 1000 ° C. or lower.
  • the pressure of the atmosphere immediately before the formation of the AlNO buffer layer is 1 ⁇ 10 ⁇ 4 Pa or less.
  • the nitride semiconductor device manufacturing method of the present invention preferably further includes a step of performing a dummy discharge in the chamber of the sputtering apparatus prior to the step of forming the AlNO buffer layer.
  • the AlNO buffer layer is preferably formed under an atmospheric pressure of 0.2 Pa or more.
  • the AlNO buffer layer is preferably formed at a formation rate of 0.01 nm / second or more and 1 nm / second or less.
  • the substrate includes a sapphire substrate
  • the nitride semiconductor layer includes an n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer. It is preferable to contain.
  • the reactive sputtering method is a DC-continuous method between a substrate and a target disposed at a distance of 100 mm to 250 mm.
  • the DC magnetron sputtering method is preferably performed by applying a voltage.
  • the target is disposed inclined with respect to the surface of the substrate in the step of forming the AlNO buffer layer.
  • the present invention is a nitride semiconductor light emitting device manufactured by any one of the nitride semiconductor device manufacturing methods described above.
  • the present invention is a light emitting device including the nitride semiconductor light emitting element described above.
  • the crystallinity of the nitride semiconductor layer stacked on the buffer layer is improved by positively introducing oxygen when the buffer layer is formed by the reactive sputtering method. As a result, it is possible to manufacture a nitride semiconductor light emitting device having excellent light emission characteristics.
  • a buffer layer having excellent crystallinity can be formed with good reproducibility and efficiency by actively introducing oxygen when forming the buffer layer.
  • a nitride semiconductor layer having excellent crystallinity can be formed on the layer with good reproducibility and efficiency.
  • a nitride semiconductor light emitting device having excellent light emission characteristics can be manufactured with good reproducibility and efficiency.
  • FIG. 6 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to Example 2.
  • FIG. 1 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to an embodiment which is an example of the nitride semiconductor element of the present invention.
  • the nitride semiconductor light emitting diode device 100 of the embodiment includes a substrate 1 and a nitride semiconductor (hereinafter referred to as “aluminum oxynitride” or “AlNO”) containing oxygen and aluminum placed in contact with the surface of the substrate 1.
  • aluminum oxynitride hereinafter referred to as “aluminum oxynitride” or “AlNO”
  • the n-side electrode 11 is disposed so as to be in contact with
  • the AlNO buffer layer 2 only needs to contain oxygen, nitrogen, and aluminum.
  • a nitride semiconductor layer made of a nitride semiconductor represented by the formula can be stacked.
  • AlN y0 O 1 ⁇ A nitride semiconductor layer made of a nitride semiconductor represented by the formula y0 (0 ⁇ y0 ⁇ 1) is preferably stacked as the AlNO buffer layer 2.
  • an AlNO buffer layer 2 is laminated on the surface of the substrate 1.
  • the AlNO buffer layer 2 is formed by a DC magnetron sputtering method performed by applying a voltage between the substrate 1 and the target by a DC-continuous method.
  • the method of forming the AlNO buffer layer 2 is not limited to the DC magnetron sputtering method performed by applying a voltage by the DC-continuous method, and for example, an RF sputtering method, an ECR sputtering method, or other reactive sputtering method is used. be able to.
  • a substrate made of a single crystal, LiGaO 2 single crystal, MgO single crystal, Si single crystal, SiC single crystal, GaAs single crystal, AlN single crystal, GaN single crystal, or a boride single crystal such as ZrB 2 can be used.
  • the plane orientation of the growth surface of the substrate 1 is not particularly limited, and a just substrate, a substrate with an off angle, or the like can be used as appropriate, and among them, a sapphire substrate made of a sapphire single crystal is used as the substrate 1.
  • a sapphire substrate made of a sapphire single crystal is used as the substrate 1.
  • a pretreatment may be performed on the growth surface of the substrate 1 before the AlNO buffer layer 2 is stacked.
  • the pretreatment of the growth surface of the substrate 1 there is a treatment in which the growth surface of the substrate 1 is hydrogen-terminated by performing RCA cleaning similar to that often performed on a silicon substrate.
  • the AlNO buffer layer 2 having good crystallinity tends to be stacked on the growth surface of the substrate 1 with good reproducibility.
  • the pretreatment of the growth surface of the substrate 1 there is a treatment in which the growth surface of the substrate 1 is exposed to nitrogen gas plasma.
  • the growth surface of the substrate 1 is nitrided by exposing the growth surface of the substrate 1 to plasma of nitrogen gas, and the AlNO buffer is stacked on the growth surface of the substrate 1.
  • the layer 2 tends to be easily formed uniformly in the plane.
  • FIG. 3 shows a schematic configuration of an example of a DC magnetron sputtering apparatus used for laminating the AlNO buffer layer 2 on the surface of the substrate 1.
  • the DC magnetron sputtering apparatus includes a chamber 21, a heater 23 installed below the inside of the chamber 21, a cathode 28 installed so as to face the heater 23, and a gas inside the chamber 21. And an exhaust port 25 for discharging to the outside.
  • the heater 23 is supported by a heater support 24. Further, the cathode 28 has an Al target 26 made of aluminum and a magnet 27 supported by a magnet support material 29.
  • the chamber 21 is supplied with a mass flow controller 30 for supplying argon gas into the chamber 21, a mass flow controller 31 for supplying nitrogen gas into the chamber 21, and oxygen gas is supplied into the chamber 21. And a mass flow controller 32 for connection.
  • the substrate 1 In laminating the AlNO buffer layer 2 on the surface of the substrate 1, first, the substrate 1 is placed on the heater 23 in the DC magnetron sputtering apparatus having the above configuration. The substrate 1 is disposed with a predetermined distance d so that the growth surface of the substrate 1 (surface on which the AlNO buffer layer 2 is grown) faces the surface of the Al target 26.
  • the distance d means the shortest distance between the center of the surface of the Al target 26 and the growth surface of the substrate 1, and the distance d is preferably 100 mm or more and 250 mm or less, and 120 mm or more. More preferably, it is 210 mm or less, and further preferably 150 mm or more and 180 mm or less. This is because high energy reactive species are supplied to the substrate 1 when the AlNO buffer layer 2 is deposited by DC magnetron sputtering, but when the distance d is 100 mm or more, the reactive species are Damage to the growth surface of the substrate 1 can be reduced. When the distance d is 250 mm or less, plasma discharge is likely to occur and the formation rate of the AlNO buffer layer 2 is increased.
  • the AlNO buffer layer 2 having good crystallinity composed of an aggregate of columnar crystals with aligned crystal grains extending in the normal direction (vertical direction) of the growth surface can be laminated. Therefore, by growing a nitride semiconductor layer on the surface of such a good crystalline AlNO buffer layer 2, a nitride semiconductor layer having a low dislocation density and excellent crystallinity (in this embodiment, a nitride semiconductor layer).
  • the underlayer 3) can be obtained with good reproducibility, and thus a nitride semiconductor device having good characteristics can be produced with good reproducibility.
  • the AlNO buffer layer 2 having good crystallinity can be stacked.
  • a nitride semiconductor layer having a low dislocation density and excellent crystallinity can be grown with good reproducibility.
  • a nitride semiconductor device having good characteristics can be produced with good reproducibility. growing.
  • FIG. 4 shows a schematic configuration of another example of a DC magnetron sputtering apparatus used for laminating the AlNO buffer layer 2 on the surface of the substrate 1.
  • the DC magnetron sputtering apparatus having the configuration shown in FIG. 4 is characterized in that the Al target 26 is inclined with respect to the growth surface of the substrate 1 with a space between the substrate 1 and the Al target 26.
  • the Al target 26 is disposed so as to be inclined by an angle ⁇ with respect to the normal direction of the growth surface of the substrate 1.
  • the angle ⁇ is preferably 10 ° to 45 °, and more preferably 20 ° to 45 °.
  • the DC-continuous is placed between the substrate 1 and the Al target 26.
  • the AlNO buffer layer 2 is stacked by DC magnetron sputtering with a voltage applied according to the method, damage to the growth surface of the substrate 1 due to high energy reactive species supplied to the substrate 1 when the AlNO buffer layer 2 is stacked. Therefore, the AlNO buffer layer 2 having excellent crystallinity tends to be stacked. Furthermore, the crystallinity and layer thickness of the AlNO buffer layer 2 tend to be uniform in the plane of the substrate 1.
  • the shortest distance d between the center of the surface of the Al target 26 and the growth surface of the substrate 1 is preferably 100 mm or more and 250 mm or less, and 120 mm or more and 210 mm. More preferably, it is more preferably 150 mm or more and 180 mm or less. Also in the DC magnetron sputtering apparatus having the configuration shown in FIG. 4, by setting the shortest distance d as described above, the AlNO buffer layer 2 excellent in crystallinity tends to be laminated for the reasons described above. is there.
  • the DC-continuous method is a method in which a DC voltage having a predetermined magnitude (a voltage whose direction does not change with time) is continuously applied between the substrate 1 and the Al target 26 during the sputtering of the Al target 26. is there.
  • the AlNO buffer layer 2 As described above, while continuously introducing nitrogen gas and oxygen gas into the chamber 21 and continuously exhausting the gas inside the chamber 21 from the exhaust port 25 to the outside of the chamber 21,
  • the AlNO buffer layer 2 is formed by reactive sputtering using an Al target 26 as a target, a dislocation capable of forming a nitride semiconductor layer having excellent crystallinity above it with good reproducibility.
  • the present inventors have found that an AlNO buffer layer 2 having a low density and good crystallinity can be formed, and the present invention has been completed. This is because the atmosphere inside the chamber 21 is kept fresh by continuously introducing and exhausting oxygen gas and nitrogen gas at a flow rate into the chamber 21. It is considered that this is because the ratio of the gas generated from the inner wall of the chamber 21 in the gas is reduced.
  • the AlNO buffer layer 2 is formed in an atmosphere where the ratio of the flow rate of oxygen gas to the total of the flow rate of nitrogen gas and the flow rate of oxygen gas is 0.5% or less, and is formed in an atmosphere where the flow rate is 0.25% or less. It is more preferable.
  • the ratio of the flow rate of oxygen gas to the total of the flow rate of nitrogen gas and the flow rate of oxygen gas is 0.5% or less, particularly when it is 0.25% or less, a good crystalline AlNO buffer layer 2 Therefore, a nitride semiconductor layer having a low dislocation density and excellent crystallinity is likely to be grown on the surface of such an AlNO buffer layer 2 with good reproducibility, and thus good characteristics. The tendency to be able to manufacture nitride semiconductor devices having high reproducibility is increased.
  • the AlNO buffer layer 2 is preferably formed in an atmosphere in which the ratio of the flow rate of oxygen gas to the total of the flow rate of nitrogen gas and the flow rate of oxygen gas is 0.05% or more, and 0.1% or more. More preferably, it is formed in an atmosphere.
  • the ratio of the oxygen gas flow rate to the total of the nitrogen gas flow rate and the oxygen gas flow rate is 0.05% or more, particularly 0.1% or more, a good crystalline AlNO buffer layer 2 is obtained. Therefore, a nitride semiconductor layer having a low dislocation density and excellent crystallinity is likely to be grown on the surface of such an AlNO buffer layer 2 with good reproducibility, and thus good characteristics. The tendency to be able to manufacture nitride semiconductor devices having high reproducibility is increased.
  • the present invention is not limited to this.
  • at least a part of the nitrogen gas may be replaced with ammonia gas. Good.
  • the AlNO buffer layer 2 is preferably formed so as to cover 90% or more of the surface of the substrate 1.
  • the AlNO buffer layer 2 covers 90% or more of the surface of the substrate 1, the generation of hillocks and pits in the nitride semiconductor layer formed on the AlNO buffer layer 2 is suppressed. Tend to be able to.
  • the AlNO buffer layer 2 is preferably formed so that the oxygen concentration in the AlNO buffer layer 2 is 1 atomic% or more and 10 atomic% or less, and is preferably formed so that it is 2 atomic% or more and 9 atomic% or less. Is more preferable, and it is more preferable that they are 3 atomic% or more and 7 atomic% or less.
  • the oxygen concentration in the buffer layer 2 was supposed to be 1 atomic% or less, but as a result of intensive studies by the present inventors, the oxygen concentration in the AlNO buffer layer 2 was Nitride having a low dislocation density and excellent crystallinity when it is 1 atom% or more and 10 atom% or less, further 2 atom% or more and 9 atom% or less, particularly 3 atom% or more and 7 atom% or less. This is because the tendency that the semiconductor layer can be grown with high reproducibility is increased, and as a result, the tendency that nitride semiconductor elements having even better characteristics can be manufactured with high reproducibility has been found to increase.
  • the AlNO buffer layer 2 is preferably formed so that the oxygen concentration in the AlNO buffer layer 2 is uniform in the AlNO buffer layer 2.
  • a nitride semiconductor layer having a low dislocation density and excellent crystallinity is likely to be grown with good reproducibility.
  • a nitride semiconductor device having even better characteristics can be manufactured with good reproducibility. It tends to be possible.
  • the oxygen concentration in the AlNO buffer layer 2 is uniform in the AlNO buffer layer 2
  • the oxygen concentration in the portion where the oxygen concentration is maximum in the AlNO buffer layer 2 and the oxygen concentration in the AlNO buffer layer 2 are used.
  • the difference from the oxygen concentration in the portion where the minimum is 10 may be 10 atomic% or less.
  • the refractive index of light with a wavelength of 450 nm of the AlNO buffer layer 2 is preferably 2 or more and 2.1 or less, more preferably 2.03 or more and 2.08 or less, and 2.03 or more and 2.05 or less. It is more preferable.
  • the refractive index of the AlNO buffer layer 2 with respect to light having a wavelength of 450 nm is 2 or more and 2.1 or less, further 2.03 or more and 2.08 or less, particularly 2.03 or more and 2.05 or less.
  • the thickness of the AlNO buffer layer 2 stacked on the growth surface of the substrate 1 is preferably 5 nm or more and 100 nm or less.
  • the thickness of the AlNO buffer layer 2 is less than 5 nm, the AlNO buffer layer 2 may not sufficiently function as a buffer layer.
  • the thickness of the AlNO buffer layer 2 exceeds 100 nm, the function as the buffer layer is not improved, and only the formation time of the AlNO buffer layer 2 may be increased.
  • the thickness of the AlNO buffer layer 2 is more preferably 10 nm or more and 50 nm or less.
  • the temperature of the substrate 1 when the AlNO buffer layer 2 is laminated is preferably 300 ° C. or higher and 1000 ° C. or lower.
  • the temperature of the substrate 1 when the AlNO buffer layer 2 is stacked is less than 300 ° C., the AlNO buffer layer 2 cannot sufficiently cover the growth surface of the substrate 1, and the growth surface of the substrate 1 is the AlNO buffer layer. 2 is likely to be exposed.
  • the temperature of the substrate 1 when the AlNO buffer layer 2 is stacked exceeds 1000 ° C., the migration of the raw material on the growth surface of the substrate 1 becomes too active, rather than a columnar crystal aggregate.
  • the AlNO buffer layer 2 close to a crystal film is formed, and the function of the AlNO buffer layer 2 as a buffer layer may be reduced.
  • the pressure inside the chamber 21 immediately before sputtering is 1 ⁇ . It is preferably 10 ⁇ 4 Pa or less. That is, it is preferable that the pressure of the atmosphere immediately before the formation of the AlNO buffer layer is 1 ⁇ 10 ⁇ 4 Pa or less.
  • ⁇ Dummy discharge> In order to further improve the ultimate vacuum of the chamber 21, it is preferable to perform a dummy discharge in the chamber 21 before the formation of the AlNO buffer layer 2. By performing such a dummy discharge, it is possible to previously remove impurities knocked out of the chamber 21.
  • a dummy discharge method for example, a method of performing a discharge program similar to the process at the time of forming the AlNO buffer layer 2 without introducing the substrate 1 can be used.
  • Such a dummy discharge can be performed under conditions similar to the conditions for forming the AlNO buffer layer 2 as well as under conditions where impurities can be easily ejected.
  • Examples of such conditions include a condition for setting the set temperature for heating the substrate high, and a condition for setting the power for generating plasma high.
  • Dummy discharge that repeats alternately the process of supplying only argon gas and the process of supplying gas at the time of forming the AlNO buffer layer 2 while plasma is continuously generated in the chamber 21 is also effective in improving the ultimate vacuum. It is.
  • this dummy discharge it is important to thinly coat the inner wall of the chamber 21 with an aluminum-rich metal film in the process of supplying only argon gas. This is because an aluminum-rich metal film easily adsorbs impurities.
  • the last step of the dummy discharge ends with a step of supplying a gas having a condition for forming the AlNO buffer layer 2.
  • the ultimate vacuum in the chamber 21 before the film formation of the AlNO buffer layer 2 is further increased, so that the oxygen-containing substances existing in the inner wall and space of the chamber 21 can be more reliably obtained. It can be removed and reduced.
  • the pressure inside the chamber 21 when the AlNO buffer layer 2 is stacked is preferably 0.2 Pa or more.
  • the pressure inside the chamber 21 when the AlNO buffer layer 2 is stacked is less than 0.2 Pa, the amount of nitrogen inside the chamber 21 decreases, and the aluminum sputtered from the Al target 26 does not become nitride. There is a risk of adhering to the growth surface of the substrate 1 in a state.
  • the upper limit of the pressure inside the chamber 21 when the AlNO buffer layer 2 is stacked is not particularly limited, and may be a pressure that can generate plasma inside the chamber 21.
  • the formation rate of the AlNO buffer layer 2 is preferably 0.01 nm / second or more and 1 nm / second or less.
  • the formation rate of the AlNO buffer layer 2 is less than 0.01 nm / second, the AlNO buffer layer 2 spreads uniformly on the growth surface of the substrate 1 and grows in an island shape without growing, and the growth surface of the substrate 1 Cannot be uniformly covered by the AlNO buffer layer 2, and the growth surface of the substrate 1 may be exposed from the AlNO buffer layer 2.
  • the formation rate of the AlNO buffer layer 2 exceeds 1 nm / second, the AlNO buffer layer 2 becomes amorphous, and a dislocation density is small on the AlNO buffer layer 2 and has excellent crystallinity. There is a possibility that the layer cannot be grown.
  • the nitride semiconductor base layer 3 is laminated on the surface of the AlNO buffer layer 2 by MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • nitride semiconductor underlayer 3 for example, a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula Al x1 Ga y1 In z1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ ). 1, x1 + y1 + z1 ⁇ 0), but in order not to inherit crystal defects such as dislocations in the AlNO buffer layer 2 made up of columnar crystals, Ga or In is included as a group III element. It is preferable.
  • the nitride semiconductor underlayer 3 is a group III nitride containing Ga or In.
  • a dislocation loop tends to occur. Therefore, by using the nitride semiconductor underlayer 3 made of a group III nitride semiconductor containing Ga or In, dislocations are looped and confined in the vicinity of the interface with the AlNO buffer layer 2, and the nitride semiconductor from the AlNO buffer layer 2 is confined. It is possible to suppress dislocations from being taken over by the underlayer 3.
  • the nitride semiconductor underlayer 3 is made of a group III nitride semiconductor represented by the formula of Al x1 Ga y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1), particularly when made of GaN, AlNO Since dislocations can be looped and confined in the vicinity of the interface with the buffer layer 2, the nitride semiconductor underlayer 3 having a low dislocation density and good crystallinity tends to be obtained.
  • the surface of the AlNO buffer layer 2 immediately before the nitride semiconductor underlayer 3 is laminated may be heat-treated.
  • This heat treatment can be performed in an MOCVD apparatus using, for example, the MOCVD method, and for example, hydrogen gas or nitrogen gas can be used as the atmospheric gas during the heat treatment.
  • hydrogen gas or nitrogen gas can be used as the atmospheric gas during the heat treatment.
  • ammonia gas may be mixed with the atmospheric gas during the heat treatment.
  • the above heat treatment can be performed, for example, at a temperature of 900 ° C. or higher and 1250 ° C. or lower for a time period of 1 minute to 60 minutes, for example.
  • the nitride semiconductor underlayer 3 may be doped with an n-type dopant in the range of 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3, but from the viewpoint of maintaining good crystallinity.
  • the nitride semiconductor underlayer 3 is preferably undoped.
  • the n-type dopant for example, silicon, germanium, tin, and the like can be used, and it is preferable to use silicon and / or germanium.
  • the temperature of the substrate 1 when the nitride semiconductor underlayer 3 is stacked is preferably 800 ° C. or higher and 1250 ° C. or lower, and more preferably 1000 ° C. or higher and 1250 ° C. or lower.
  • the temperature of the substrate 1 when the nitride semiconductor underlayer 3 is stacked is 800 ° C. or higher and 1250 ° C. or lower, particularly when the temperature is 1000 ° C. or higher and 1250 ° C. or lower, the nitride semiconductor underlayer 3 having excellent crystallinity is formed. It tends to be able to grow.
  • an n-type nitride semiconductor contact layer 4 an n-type nitride semiconductor clad layer 5
  • a nitride is formed on the surface of the nitride semiconductor underlayer 3 by MOCVD.
  • the semiconductor active layer 6, the p-type nitride semiconductor clad layer 7, and the p-type nitride semiconductor contact layer 8 are stacked in this order to form a stacked body.
  • n-type nitride semiconductor contact layer for example, a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula of Al x2 Ga y2 In z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0), and a layer doped with an n-type dopant can be stacked.
  • the n-type nitride semiconductor contact layer 4 has an Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1, preferably 0 ⁇ x2 ⁇ 0.5, more preferably 0 ⁇ x2 ⁇ 0.1) formula.
  • the doping concentration of the n-type dopant to the n-type nitride semiconductor contact layer 4 is such that good ohmic contact with the n-side electrode 11 is maintained, cracking is suppressed in the n-type nitride semiconductor contact layer 4 and good crystallinity is achieved. From the viewpoint of maintaining the above, it is preferably within the range of 5 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the total thickness of the nitride semiconductor underlayer 3 and the n-type nitride semiconductor contact layer 4 is preferably 4 ⁇ m or more and 20 ⁇ m or less from the viewpoint of maintaining good crystallinity of these layers. Or less, more preferably 6 ⁇ m or more and 15 ⁇ m or less.
  • the crystallinity of these layers deteriorates or pits are formed on the surfaces of these layers. May occur.
  • the warpage of the substrate 1 becomes large, and the yield of the device may be reduced. .
  • n-type nitride semiconductor cladding layer As the n-type nitride semiconductor cladding layer 5, for example, a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula of Al x3 Ga y3 In z3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, 0 ⁇ z3 ⁇ 1, x3 + y3 + z3 ⁇ 0) and a layer doped with an n-type dopant can be stacked.
  • a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula of Al x3 Ga y3 In z3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, 0 ⁇ z3 ⁇ 1, x3 + y3 + z3 ⁇ 0) and a layer doped with an n-type dopant can be stacked.
  • the n-type nitride semiconductor clad layer 5 may have a structure in which a plurality of nitride semiconductor layers made of a group III nitride semiconductor are heterojunction or a superlattice structure.
  • the band gap of the n-type nitride semiconductor cladding layer 5 is preferably larger than the band gap of the nitride semiconductor active layer 6 from the viewpoint of light confinement in the nitride semiconductor active layer 6 described later.
  • the thickness of n-type nitride semiconductor cladding layer 5 is not particularly limited, but is preferably 0.005 ⁇ m or more and 0.5 ⁇ m or less, more preferably 0.005 ⁇ m or more and 0.1 ⁇ m or less.
  • the doping concentration of the n-type dopant into the n-type nitride semiconductor cladding layer 5 is 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less from the viewpoint of maintaining good crystallinity and reducing the operating voltage of the device. Preferably, it is 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the nitride semiconductor active layer 6 has a single quantum well (SQW) structure
  • the nitride semiconductor active layer 6 is, for example, a group III nitride represented by the formula Ga 1 -z 4 In z 4 N
  • a nitride semiconductor layer (0 ⁇ z4 ⁇ 0.4) made of a physical semiconductor can be used as a quantum well layer, and the In composition and thickness are controlled so as to obtain a desired emission wavelength.
  • the thickness of the nitride semiconductor active layer 6 is not particularly limited, but is preferably 1 nm or more and 10 nm or less, and more preferably 1 nm or more and 6 nm or less from the viewpoint of improving the light emission output.
  • the temperature of the substrate 1 when forming the nitride semiconductor active layer 6 is preferably 700 ° C. or higher and 900 ° C. or lower, and more preferably 750 ° C. or higher and 850 ° C. or lower.
  • the temperature of the substrate 1 when forming the nitride semiconductor active layer 6 is less than 700 ° C., the crystallinity of the nitride semiconductor active layer 6 may be deteriorated. Sublimation becomes prominent, and the incorporation efficiency of In into the solid phase may be reduced, leading to fluctuations in the In composition.
  • nitride semiconductor active layer 6 for example, a nitride semiconductor layer (0 ⁇ z4 ⁇ 0.4) made of a group III nitride semiconductor represented by the formula Ga 1 -z4 In z4 N is used as a quantum well layer.
  • Nitride semiconductor layers (0 ⁇ x5 ⁇ 1, 0 ⁇ y5 ⁇ 1, 0 ⁇ z5 ⁇ 1, nitride semiconductor layers represented by the formula Al x5 Ga y5 In z5 N having a larger band gap than this well layer x5 + y5 + z5 ⁇ 0) may be used as a quantum barrier layer, and a layer having a multiple quantum well (MQW) structure in which these layers are alternately stacked one by one may be used.
  • the above quantum well layer and / or quantum barrier layer may be doped with an n-type or p-type dopant.
  • a layer doped with a p-type dopant in z6 ⁇ 1, x6 + y6 + z6 ⁇ 0, and the like can be stacked, and in particular, a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula of Al x6 Ga 1-x6 N ( It is preferable to stack a layer doped with a p-type dopant at 0 ⁇ x6 ⁇ 0.4, preferably 0.1 ⁇ x6 ⁇ 0.3.
  • magnesium etc. can be used, for example.
  • the band gap of the p-type nitride semiconductor cladding layer 7 is preferably larger than the band gap of the nitride semiconductor active layer 6 from the viewpoint of optical confinement in the nitride semiconductor active layer 6.
  • the thickness of the p-type nitride semiconductor clad layer 7 is not particularly limited, but is preferably 0.01 ⁇ m or more and 0.4 ⁇ m or less, more preferably 0.02 ⁇ m or more and 0.1 ⁇ m or less.
  • the doping concentration of the p-type dopant in the p-type nitride semiconductor cladding layer 7 is 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm. ⁇ 3 or less, preferably 1 ⁇ 10 19 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • ⁇ P-type nitride semiconductor contact layer As the p-type nitride semiconductor contact layer 8, for example, a nitride semiconductor layer made of a group III nitride semiconductor represented by the formula of Al x7 Ga y7 In z7 N (0 ⁇ x7 ⁇ 1, 0 ⁇ y7 ⁇ 1, 0 ⁇ z7 ⁇ 1, x7 + y7 + z7 ⁇ 0), a layer doped with a p-type dopant can be stacked, and in particular, using a layer doped with a p-type dopant in a GaN layer can maintain good crystallinity and have good ohmic resistance. It is preferable from the viewpoint of obtaining contact.
  • the doping concentration of the p-type dopant to the p-type nitride semiconductor contact layer 8 is determined from the viewpoint of maintaining good ohmic contact, suppressing the occurrence of cracks in the p-type nitride semiconductor contact layer 8, and maintaining good crystallinity. It is preferably in the range of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 and more preferably in the range of 5 ⁇ 10 19 cm ⁇ 3 to 5 ⁇ 10 20 cm ⁇ 3. .
  • the thickness of the p-type nitride semiconductor contact layer 8 is not particularly limited, but is 0.01 ⁇ m or more and 0.5 ⁇ m or less from the viewpoint of improving the light emission output of the nitride semiconductor light emitting diode element 100. It is preferably 0.05 ⁇ m or more and 0.2 ⁇ m or less.
  • n-type nitride semiconductor contact layer 4 The n-type nitride semiconductor contact layer 4, the n-type nitride semiconductor clad layer 5, the nitride semiconductor active layer 6, the p-type nitride semiconductor clad layer 7 and the p-type nitride semiconductor contact layer 8 are each a group III nitride. When composed of a semiconductor, these layers are laminated by, for example, the MOCVD method as follows.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • doping silicon which is an n-type dopant, for example, silane (SiH 4 ) or disilane (Si 2 H 4 ) is added as a doping gas to the inside of the reactor of the MOCVD apparatus and supplied. By doing so, it is possible to dope silicon.
  • CP 2 Mg biscyclopentadienyl magnesium
  • a translucent electrode layer made of, for example, ITO (Indium Tin Oxide), ZnO, or IZO (Indium Zinc Oxide) is formed on the surface of the p-type nitride semiconductor contact layer 8.
  • the p-side electrode 10 is formed on the surface of the translucent electrode layer 9.
  • a part of the stacked body after the formation of the p-side electrode 10 is removed by etching, so that a part of the surface of the n-type nitride semiconductor contact layer 4 is exposed.
  • the n-side electrode 11 is formed on the exposed surface of the n-type nitride semiconductor contact layer 4, whereby the nitride semiconductor light-emitting diode device 100 of the embodiment can be manufactured. .
  • the columnar crystal with aligned crystal grains extending in the normal direction (vertical direction) of the growth surface of the substrate 1 is used.
  • FIG. 8 is a schematic cross-sectional view of an example of a light emitting device using the nitride semiconductor light emitting diode element 100 of the embodiment.
  • the light emitting device 200 having the configuration shown in FIG. 8 has a configuration in which the nitride semiconductor light emitting diode element 100 of the embodiment is installed on the first lead frame 41.
  • the p-side electrode 10 of the nitride semiconductor light-emitting diode element 100 and the first lead frame 41 are electrically connected by the first wire 45 and the n-side electrode 11 of the nitride semiconductor light-emitting diode element 100.
  • the second lead frame 42 are electrically connected by a second wire 44.
  • the nitride semiconductor light-emitting diode element 100 is molded with a transparent mold resin 43, so that the light-emitting device 200 has a shell shape.
  • the light emitting device having the configuration shown in FIG. 8 uses the nitride semiconductor light emitting diode element 100 according to the embodiment, the light emitting device can have a low operating voltage and a high light emission output.
  • Example 1 As shown in FIG. 2, an AlNO buffer layer 2 is laminated on a substrate 1 made of a sapphire substrate having a flat surface by a reactive sputtering method using the sputtering apparatus shown in FIG. 3 under various conditions. The characteristics of each AlNO buffer layer 2 were investigated. Further, a nitride semiconductor underlayer 3 made of undoped GaN was stacked on each AlNO buffer layer 2 by MOCVD, and the characteristics of each nitride semiconductor underlayer 3 were investigated.
  • argon gas whose flow rate is controlled by the mass flow controller 30 is supplied into the chamber 21 without the substrate 1 made of a sapphire substrate being installed on the heater 23 of the sputtering apparatus shown in FIG.
  • the inside of the chamber 21 was kept at a constant pressure by exhausting the same amount of gas as the supplied argon gas from the exhaust port 25 using a vacuum pump.
  • plasma of argon gas was generated between the heater 23 and the Al target 26 by applying a voltage between the heater 23 and the Al target 26.
  • An argon gas plasma was generated for several minutes, and the inner wall of the chamber 21 was thinly coated with an aluminum-rich metal film. Furthermore, the argon gas plasma was maintained, and the argon gas was switched to the nitrogen gas. At this time, it is preferable that the fluctuation of the pressure inside the chamber 21 is small. Subsequently, the plasma was held for several minutes while nitrogen plasma was generated, and the inner wall of the chamber 21 was coated with an AlN film.
  • plasma of nitrogen gas and oxygen gas was generated between the substrate 1 and the Al target 26 by applying a voltage between the substrate 1 and the Al target 26.
  • aluminum of the Al target 26 is sputtered, and reactive sputtering in which aluminum reacts with oxygen and nitrogen in the plasma is performed.
  • a compound of aluminum, nitrogen and oxygen is formed on the entire surface of the substrate 1.
  • An AlNO buffer layer 2 having a thickness of 25 nm was formed. At this time, the formation rate of the AlNO buffer layer 2 was 0.04 nm / second.
  • the pressure inside the chamber 21 immediately before sputtering was 1 ⁇ 10 ⁇ 4 Pa or less. Further, the pressure inside the chamber 21 when the AlNO buffer layer 2 was laminated was set to an atmospheric pressure of 0.2 Pa or more.
  • the AlNO buffer layer 2 of the samples 1 to 6 is formed under various conditions shown in the column of the film forming condition of the AlNO buffer layer in Table 1, and the X of the AlNO buffer layer 2 of the samples 1 to 6 is formed.
  • the line half width [arcsec], oxygen concentration [atomic%] and refractive index were measured. The results are shown in Table 1.
  • the X-ray half width [arcsec] in Table 1 indicates the rocking curve detected by X-ray diffraction measurement for the (002) plane of the AlN crystal, the (004) plane of the GaN crystal, and the (102) plane of the GaN crystal, respectively. Calculation was made by measuring the half-value width of the corresponding peak when the reflecting surface was used. As the X-ray half width is smaller, the crystal is considered to be a good crystal with fewer dislocations. Therefore, this value is used as a scale for evaluating crystallinity.
  • the oxygen concentration [atomic%] in Table 1 was measured by XPS (X-ray photoelectron spectroscopy).
  • the refractive index in Table 1 indicates the refractive index with respect to light having a wavelength of 450 nm, and was measured with a spectroscopic ellipsometer.
  • the substrate 1 after the lamination of the AlNO buffer layer 2 was taken out from the chamber 21 of the sputtering apparatus shown in FIG. 3 and installed in the reactor of the MOCVD apparatus.
  • the temperature of the substrate 1 was raised to 1125 ° C. over about 15 minutes while supplying nitrogen gas and hydrogen gas as carrier gases.
  • the internal pressure of the reaction furnace was normal pressure, and the flow rate ratio of hydrogen gas and nitrogen gas (carrier gas flow rate / nitrogen gas flow rate) as carrier gas was 50/50.
  • the supply of TMG (trimethylgallium) gas into the reactor was started, and the surface of the AlNO buffer layer 2 as shown in FIG.
  • a nitride semiconductor underlayer (GaN layer) 3 made of undoped GaN having a thickness of 5 ⁇ m was stacked thereon by MOCVD.
  • the GaN layers 3 of the samples 1 to 6 are formed on the respective surfaces of the AlNO buffer layers 2 of the samples 1 to 6, and the (004) plane of the GaN crystal of the GaN layers 3 of the samples 1 to 6 and The X-ray half width [arcsec] with the (102) plane of the GaN crystal as the reflecting surface was measured. The results are shown in Table 1.
  • the X-ray half width of the AlN (002) plane is 300 [arcsec] or less and the refractive index is 2.08 or less. Met. From the above, it was confirmed that in the formation of the AlNO buffer layer by reactive sputtering, the oxygen gas flow rate ratio (oxygen gas flow rate ⁇ 100 / total flow rate of all gases) is preferably 0.5% or less.
  • Patent Document 6 the amount of oxygen inevitably present in the AlN buffer layer is reduced as much as possible to obtain a high-quality nitride semiconductor device, but the present inventors conversely actively Oxygen is introduced to form the AlNO buffer layer 2 and a nitride semiconductor layer is directly formed on the surface to obtain a high-quality nitride semiconductor device.
  • the reason why good results were obtained by such a method is as follows, although there is no confirmation.
  • oxygen high-purity oxygen
  • residual oxygen oxygen in which the remaining oxygen-containing material such as the inner wall of the chamber 21 was originally sputtered during sputtering.
  • Residual oxygen is generally considered to be generated by the decomposition of moisture adsorbed on the inner wall of the chamber, and the forms thereof are H 2 O itself, OH (neutral or ion), and O (neutral or ion). Conceivable.
  • high-purity oxygen is considered to be O 2 itself, O 2 ion, or O (neutral or ion).
  • high-purity oxygen is included in the AlNO buffer layer 2 in the form of O 2 , or is included in the AlNO buffer layer 2 in a state that does not contain hydrogen, and thus is estimated to have different properties from the AlN film mixed with residual oxygen. Is done.
  • the nitridation is formed directly on the oxygen-filled gap (crystal grain boundary) of the columnar AlN crystals forming the AlNO buffer layer 2. It is considered that the dislocation density of the physical semiconductor layer is reduced. And, it is considered that high purity oxygen works well to fill the crystal grain boundaries.
  • the present invention is not limited to this.
  • at least part of the nitrogen gas may be replaced with argon gas.
  • FIG. 9 shows a schematic cross-sectional view of the nitride semiconductor light-emitting diode element of Example 2.
  • the nitride semiconductor light-emitting diode element 300 of Example 2 includes a sapphire substrate 1 whose surface is processed to be uneven, an AlNO buffer layer 2 disposed in contact with the surface of the sapphire substrate 1, and an AlNO buffer layer 2 Nitride semiconductor underlayer 3 placed in contact with the surface of the semiconductor, n-type nitride semiconductor contact layer 4 placed in contact with the surface of the nitride semiconductor underlayer 3, and the surface of n-type nitride semiconductor contact layer 4 N-type nitride semiconductor cladding layer 5 placed in contact with the surface, nitride semiconductor active layer 6 placed in contact with the surface of n-type nitride semiconductor cladding layer 5, and the surface of nitride semiconductor active layer 6
  • the p-type nitride semiconductor clad layer 7 installed in this manner, the p-
  • the sapphire substrate 1 has an uneven shape for the purpose of improving the crystal quality of the nitride semiconductor underlayer 3 and light scattering at the interface.
  • the depth of the uneven shape is preferably sufficiently deeper than the thickness of the AlNO buffer layer 2.
  • the nitride semiconductor underlayer 3 is also preferably formed along an uneven shape, the depth of the unevenness is preferably 0.3 ⁇ m or more and 3 ⁇ m or less.
  • interval of a convex part is 2 micrometers or more and 5 micrometers or less.
  • the cross-sectional shape of the convex portion may be trapezoidal, but the upper portion of the convex portion may be rounded.
  • the sapphire substrate 1 shown in FIG. 9 was placed on a heater 23 provided in the chamber 21 of a DC magnetron sputtering apparatus that is performed by applying a voltage by the DC-continuous method shown in FIG.
  • the substrate 1 was installed so that the c-plane of the sapphire substrate 1 faces the surface of the Al target 26 and the shortest distance d between the center of the surface of the Al target 26 and the c-plane of the sapphire substrate 1 is 180 mm. . Thereafter, the sapphire substrate 1 was heated to a temperature of 550 ° C. by the heater 23. The pressure inside the chamber 21 immediately before sputtering was 3 ⁇ 10 ⁇ 5 Pa or less.
  • nitrogen gas is supplied into the chamber 21 of the DC magnetron sputtering apparatus at a flow rate of 40 sccm and oxygen gas is supplied at a flow rate of 0.02 sccm, and the pressure is maintained at 0.4 Pa. Thereafter, the temperature of the sapphire substrate 1 is maintained at 550 ° C. did.
  • AlNO buffer layer 2 having a thickness of 30 nm made of an aggregate of columnar crystals of aluminum oxynitride (AlON) was laminated on the c-plane of the sapphire substrate 1. At this time, the formation rate of the AlNO buffer layer 2 was 0.04 nm / second.
  • the magnet 27 in the cathode 28 of the DC magnetron sputtering apparatus shown in FIG. 4 was swung both in the nitriding of the c-plane of the sapphire substrate 1 and in the lamination of the AlNO buffer layer 2.
  • the AlNO buffer layer 2 is stacked for a predetermined time in accordance with the AlNO buffer layer 2 deposition rate measured in advance, and the nitrogen plasma is stopped when the thickness of the AlNO buffer layer 2 reaches 30 nm. did.
  • the sapphire substrate 1 after the lamination of the AlNO buffer layer 2 was taken out from the chamber 21 of the DC magnetron sputtering apparatus and installed in the reactor of the MOCVD apparatus.
  • the sapphire substrate 1 after the lamination of the AlNO buffer layer 2 was placed on a graphite susceptor in order to be heated by a high-frequency induction heating heater.
  • the sapphire substrate 1 after the AlNO buffer layer 2 is stacked is heated by a resistance heater
  • the sapphire substrate 1 after the AlNO buffer layer 2 is stacked is made of quartz placed on a susceptor made of graphite. Installed on the tray.
  • the temperature of the sapphire substrate 101 was raised to 1125 ° C. over about 15 minutes while supplying nitrogen gas and hydrogen gas as carrier gases while supplying ammonia gas into the reactor.
  • the internal pressure of the reaction furnace was normal pressure, and the flow rate ratio of hydrogen gas and nitrogen gas (carrier gas flow rate / nitrogen gas flow rate) as carrier gas was 50/50.
  • the supply of TMG gas into the reactor was started, and as shown in FIG. 9, the thickness of the sapphire substrate 101 was increased on the surface of the AlNO buffer layer 2.
  • a GaN foundation layer 3 made of undoped GaN having a thickness of 4 ⁇ m was laminated by the MOVPE method.
  • the ammonia gas was supplied into the reactor so that the molar ratio of the group V element to the group III element (number of moles of group V element / number of moles of group III element) was 1500.
  • the temperature of the sapphire substrate 1 is set to 1125 ° C., and silane gas is supplied into the reactor so that the Si doping concentration is 1 ⁇ 10 19 / cm 3 .
  • a Si-doped n-type GaN contact layer 4 having a thickness of 3 ⁇ m was laminated on the surface of the base layer 3 by the MOVPE method.
  • the temperature of the sapphire substrate 1 was lowered to 800 ° C., and the carrier gas was changed from hydrogen gas to nitrogen gas.
  • TMG gas, TMI gas and ammonia gas as raw material gases are supplied into the reaction furnace, and the Si doping concentration is 1 ⁇ 10 18 /
  • silane gas supplied to the inside of the reactor so as to be cm 3 , an Si-doped n-type In 0.01 Ga 0.99 N cladding layer having a thickness of 8 nm is formed on the surface of the n-type GaN contact layer 4 as shown in FIG. 5 was laminated.
  • a quantum well layer made of undoped In 0.15 Ga 0.85 N having a thickness of 3.5 nm is formed into a Si-doped n-type In 0.01 Ga 0.99 N cladding layer. 5 was laminated on the surface. Subsequently, the supply of silane gas was started, the supply of TMI gas was stopped, and a quantum barrier layer made of Si-doped n-type GaN having a thickness of 6 nm was stacked.
  • the temperature of the sapphire substrate 1 was raised to 1100 ° C., and the carrier gas was changed from nitrogen gas to hydrogen gas. Then, the supply of TMG gas, TMA gas, and CP 2 Mg gas was started inside the reaction furnace, and then was supplied for 2 minutes, and then the supply of TMG gas and TMA gas was stopped. Thereby, a p-type Al 0.2 Ga 0.8 N clad layer 7 having a thickness of 20 nm was laminated on the surface of the MQW active layer 6.
  • the supply of TMA gas was stopped while supplying ammonia gas into the reaction furnace. Thereafter, by changing the supply amounts of TMG gas and CP 2 Mg gas into the reactor, as shown in FIG. 9, the Mg-doped p-type GaN contact layer 108 having a thickness of 0.2 ⁇ m is made p-type Al 0.2. Laminated on the surface of the Ga 0.8 N cladding layer 7.
  • the carrier gas supplied into the reactor was changed from hydrogen gas to nitrogen gas. Then, after confirming that the temperature of the sapphire substrate 1 became 300 ° C. or less, the sapphire substrate 1 after the lamination of the above layers was taken out from the reactor.
  • the p-side bonding pad electrode 10 was formed.
  • a part of the surface of the n-type GaN contact layer 4 was exposed by removing a part of the stacked body after the formation of the p-side bonding pad electrode 10 by dry etching.
  • an n-side bonding pad electrode 11 was formed by laminating a nickel layer, an aluminum layer, a titanium layer, and a gold layer in this order on the exposed surface of the n-type GaN contact layer 4. .
  • the sapphire substrate 1 is divided into 350 ⁇ m square chips, thereby producing the nitride semiconductor light-emitting diode device of Example 2. did.
  • the forward current at 20 mA was The forward voltage was 3.0V. This forward voltage corresponds to the operating voltage of the nitride semiconductor light emitting diode element. Further, when the light emission of the nitride semiconductor light-emitting diode element of Example 2 was observed through the ITO layer 9, the light emission wavelength was 450 nm and the light emission output was 23.4 mW.
  • the present invention may be suitably used for the manufacture of nitride semiconductor devices such as nitride semiconductor light emitting diode devices, nitride semiconductor laser devices, and nitride semiconductor transistor devices using group III nitride semiconductors. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Device Packages (AREA)

Abstract

　基板（１）上にアルミニウムと窒素と酸素とを少なくとも含有するＡｌＮＯバッファ層（２）を形成する工程と、ＡｌＮＯバッファ層（２）上に窒化物半導体層（３，４，５，６，７，８）を形成する工程と、を含み、ＡｌＮＯバッファ層（２）を形成する工程において、ＡｌＮＯバッファ層（２）は、窒素ガスと酸素ガスとを連続的に導入して排気する雰囲気中においてアルミニウムをターゲット（２６）とした反応性スパッタ法で形成され形成され、雰囲気は、窒素ガスの流量と酸素ガスの流量の合計に対する酸素ガスの流量の比が０．５％以下の雰囲気である窒化物半導体素子（１００）の製造方法である。

Description

窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
　本発明は、窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置に関する。
　窒素を含むＩＩＩ－Ｖ族化合物半導体（ＩＩＩ族窒化物半導体）は、赤外から紫外領域の波長を有する光のエネルギに相当するバンドギャップを有しているため、赤外から紫外領域の波長を有する光を発光する発光素子やその領域の波長を有する光を受光する受光素子の材料として有用である。
　また、ＩＩＩ族窒化物半導体は、ＩＩＩ族窒化物半導体を構成する原子間の結合が強く、絶縁破壊電圧が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタなどの電子デバイスの材料としても有用である。
　さらに、ＩＩＩ族窒化物半導体は、環境を害することがほとんどなく、取り扱いやすい材料としても注目されている。
　上述したような優れた材料であるＩＩＩ族窒化物半導体を用いて実用的な窒化物半導体素子を作製するためには、所定の基板上にＩＩＩ族窒化物半導体の薄膜からなるＩＩＩ族窒化物半導体層を積層して、所定の素子構造を形成する必要がある。
　ここで、基板としては、基板上にＩＩＩ族窒化物半導体を直接成長させることが可能な格子定数や熱膨張係数を有するＩＩＩ族窒化物半導体からなる基板を用いることが最も好適であり、ＩＩＩ族窒化物半導体からなる基板としては、たとえば窒化ガリウム（ＧａＮ）基板などを用いることが好ましい。
　しかしながら、ＧａＮ基板は、現状ではその寸法が直径２インチ以下と小さく、また非常に高価であるため、実用的ではない。
　そのため、現状では、窒化物半導体素子の作製用の基板としては、ＩＩＩ族窒化物半導体とは格子定数差および熱膨張係数差が大きいサファイア基板や炭化珪素（ＳｉＣ）基板などが用いられている。
　サファイア基板と代表的なＩＩＩ族窒化物半導体であるＧａＮとの間には約１６％程度の格子定数差が存在する。また、ＳｉＣ基板とＧａＮとの間には約６％程度の格子定数差が存在する。このような大きな格子定数差が基板とその上に成長するＩＩＩ族窒化物半導体との間に存在する場合には、基板上にＩＩＩ族窒化物半導体からなる結晶をエピタキシャル成長させることは一般的に困難である。たとえば、サファイア基板上に直接ＧａＮ結晶をエピタキシャル成長させた場合には、ＧａＮ結晶の３次元的な成長が避けられず、平坦な表面を有するＧａＮ結晶が得られないという問題がある。
　そこで、基板とＩＩＩ族窒化物半導体との間に、基板とＩＩＩ族窒化物半導体との間の格子定数差を解消させるための所謂バッファ層と呼ばれる層を形成することが一般的に行なわれている。
　たとえば、特許文献１（特許第３０２６０８７号公報）には、サファイア基板上に窒化アルミニウム（ＡｌＮ）のバッファ層を有機金属気相成長（ＭＯＶＰＥ）法によって形成した後に、ＡｌxＧａ1-xＮからなるＩＩＩ族窒化物半導体を成長させる方法が記載されている。
　しかしながら、特許文献１に記載の方法においても、平坦な表面を有するＡｌＮのバッファ層を再現性良く得ることは困難であった。これは、ＭＯＶＰＥ法によってＡｌＮのバッファ層を形成する場合には、原料ガスとして用いられるトリメチルアルミニウム（ＴＭＡ）ガスとアンモニア（ＮＨ3）ガスとが気相中で反応しやすいためと考えられる。
　したがって、特許文献１に記載の方法においては、表面が平坦であって、かつ欠陥密度が小さい高品質のＡｌxＧａ1-xＮからなるＩＩＩ族窒化物半導体をＡｌＮのバッファ層上に再現性良く成長させることは困難であった。
　また、たとえば特許文献２（特公平５－８６６４６号公報）には、サファイア基板上に直流バイアスを印加した高周波スパッタ法でＡｌxＧａ1-xＮ（０＜ｘ≦１）バッファ層を形成する方法が開示されている。
　しかしながら、特許文献２に記載されている方法によってＡｌxＧａ1-xＮ（０＜ｘ≦１）バッファ層上に形成されたＩＩＩ族窒化物半導体は、特許文献３の段落[０００４]および特許文献４の段落[０００４]に記載されているように、優れた結晶性を有するものではなかった。
　そこで、特許文献３（特許第３４４０８７３号公報）には、ＤＣマグネトロンスパッタ法で形成したＩＩＩ族窒化物半導体からなるバッファ層を水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱処理する方法が提案されており、また、特許文献４（特許第３７００４９２号公報）には、４００℃以上に昇温されたサファイア基板上にＤＣマグネトロンスパッタ法によって５０オングストローム以上３０００オングストローム以下の膜厚のＩＩＩ族窒化物半導体からなるバッファ層を形成する方法が提案されている。
　また、特許文献５（特開２００６－４９７０号公報）には、サファイア基板上に、Ａｌ2Ｏ3層、ＡｌＯxＮy層、およびＡｌＮ層の順序で３層を積層する技術が開示されている。これら３層は、ＥＣＲ(Electron　Cyclotron　Resonance)プラズマを用いた反応性スパッタ法により形成され、サファイア基板とこれら３層の最表層ＡｌＮ層との格子定数の差を緩和するために、サファイア基板とＡｌＮ層との間にＡｌ2Ｏ3層とＡｌＯxＮy層とが挿入されている（特許文献５の段落［００１９］～［００２３］）。そして、ＡｌＮ層上にさらにＭＯＶＰＥ法によりｐ型ＧａＮからなるバッファ層を形成し、このバッファ層上に窒化物半導体層を形成する方法が提案されている（特許文献５の段落［００２４］）。
　さらに、特許文献６（特開２００９－８１４０６号公報）には、基板上に反応性スパッタ法によってバッファ層が形成され、その上にＭＯＶＰＥ法によるＩＩＩ族窒化物半導体層を形成する技術が開示されている。ここで、バッファ層は、酸素を含有し、かつ、バッファ層中の酸素濃度が１原子％以下とされることが好ましいとされている（特許文献６の段落［００２８］）。これは、バッファ層中の酸素濃度が１原子％を超えると、バッファ層中の酸素が多くなりすぎ、基板とバッファ層との間の格子定数の整合性が低下し、バッファ層としての機能が低下するものと推察されるためとされている（特許文献６の段落［００２８］）。
　また、特許文献６には、反応性スパッタ法によって形成したバッファ層に酸素が含まれる原因として、スパッタ装置のチャンバ内壁に付着した水分等の酸素含有物がスパッタによって内壁から叩き出され、基板上に積層されるバッファ層に不可避的に酸素が混入されるとされている（特許文献６の段落［００２８］）。
　そして、特許文献６においては、バッファ層中における酸素濃度を１原子％以下とするために、バッファ層の形成に先立って、チャンバ内において１６回のダミー放電を繰り返すことによってチャンバ内を減圧し、６×１０-6Ｐａまで内圧を低下させ、チャンバ内の不純物を除去している。
特許第３０２６０８７号公報 特公平５－８６６４６号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 特開２００６－４９７０号公報 特開２００９－８１４０６号公報
　上記の特許文献３～６に記載の各種スパッタ法により、主にＡｌＮから成るバッファ層（以下、ＡｌＮバッファ層）を形成した場合には、スパッタ装置のチャンバの内壁に付着した水分などの酸素含有物がスパッタによって内壁から叩きだされ、成膜中のＡｌＮバッファ層に酸素が不可避的に混入する。また、チャンバに残存する酸素含有物の量も経時的に変化するため、スパッタ中にチャンバの内壁から叩きだされる酸素含有物の量も変化し、その結果、バッファ層中の酸素含有量が安定しない、つまりバッファ層の結晶性の再現性に乏しいという問題があった。バッファ層の結晶性の再現性に乏しい場合には、バッファ層上に形成される窒化物半導体層の結晶性の再現性も乏しくなる。
　また、特許文献６に記載されているように、バッファ層の形成に先立って、チャンバ内において１６回のダミー放電を繰り返した場合には、ダミー放電に要する処理時間が長くなるため、バッファ層上の窒化物半導体層および窒化物半導体素子を効率的に製造することができないという問題があった。
　上記の事情に鑑みて、本発明の目的は、優れた結晶性を有する窒化物半導体層を再現性良く形成して優れた特性を有する窒化物半導体素子を効率良く製造することができる窒化物半導体素子の製造方法を提供することにある。
　本発明は、基板上にアルミニウムと窒素と酸素とを少なくとも含有するＡｌＮＯバッファ層を形成する工程と、ＡｌＮＯバッファ層上に窒化物半導体層を形成する工程と、を含み、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、窒素ガスと酸素ガスとを連続的に導入して排気する雰囲気中においてアルミニウムをターゲットとした反応性スパッタ法で形成され、雰囲気は、窒素ガスの流量と酸素ガスの流量の合計に対する酸素ガスの流量の比が０．５％以下の雰囲気である窒化物半導体素子の製造方法である。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、ＡｌＮＯバッファ層の酸素濃度が１原子％以上１０原子％以下となるように形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、ＡｌＮＯバッファ層の酸素濃度がＡｌＮＯバッファ層中で均一となるように形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、ＡｌＮＯバッファ層の波長４５０ｎｍの光に対する屈折率が２以上２．１以下となるように形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、ＡｌＮＯバッファ層の膜厚が５ｎｍ以上１００ｎｍ以下となるように形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、基板の表面の９０％以上を覆うように形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、基板の温度が３００℃以上１０００℃以下であることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層の形成直前の雰囲気の圧力が１×１０-4Ｐａ以下であることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程に先立って、スパッタ装置のチャンバ内のダミー放電を行なう工程をさらに含むことが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、０．２Ｐａ以上の雰囲気の圧力下で形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ＡｌＮＯバッファ層は、０．０１ｎｍ／秒以上１ｎｍ／秒以下の形成速度で形成されることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、基板はサファイア基板を含み、窒化物半導体層は、ｎ型窒化物半導体層と、窒化物半導体活性層と、ｐ型窒化物半導体層と、を含むことが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、反応性スパッタ法は１００ｍｍ以上２５０ｍｍ以下の距離に配置された基板とターゲットとの間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ法により行なわれることが好ましい。
　また、本発明の窒化物半導体素子の製造方法においては、ＡｌＮＯバッファ層を形成する工程において、ターゲットは基板の表面に対して傾けて配置されていることが好ましい。
　また、本発明は、上記のいずれかに記載の窒化物半導体素子の製造方法により製造された窒化物半導体発光素子である。
　さらに、本発明は、上記の窒化物半導体発光素子を含む発光装置である。
　本発明によれば、反応性スパッタ法によってバッファ層を形成する際に積極的に酸素を導入することによって、そのバッファ層上に積層される窒化物半導体層の結晶性が向上する。その結果、優れた発光特性を有する窒化物半導体発光素子を製造することが可能となる。
　また、本発明によれば、バッファ層を形成する際に積極的に酸素を導入することによって、優れた結晶性を有するバッファ層を再現性良くかつ効率的に形成することができるため、そのバッファ層上に優れた結晶性を有する窒化物半導体層を再現性良くかつ効率的に形成することができる。その結果、優れた発光特性を有する窒化物半導体発光素子を再現性良くかつ効率的に製造することが可能となる。
実施の形態の窒化物半導体発光ダイオード素子の模式的な断面図である。 実施の形態の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 基板の表面上にＡｌＮＯバッファ層を積層するのに用いられるＤＣマグネトロンスパッタ装置の一例の模式的な構成図である。 基板の表面上にＡｌＮＯバッファ層を積層するのに用いられるＤＣマグネトロンスパッタ装置の他の一例の模式的な構成図である。 実施の形態の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施の形態の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施の形態の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施の形態の窒化物半導体発光ダイオード素子を用いた発光装置の一例の模式的な断面図である。 実施例２の窒化物半導体発光ダイオード素子の模式的な断面図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　＜素子の構造＞
　図１に、本発明の窒化物半導体素子の一例である実施の形態の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
　ここで、実施の形態の窒化物半導体発光ダイオード素子１００は、基板１と、基板１の表面に接して設置された酸素およびアルミニウムを含有する窒化物半導体（以下「酸窒化アルミニウム」または「ＡｌＮＯ」という。）バッファ層２と、ＡｌＮＯバッファ層２の表面に接して設置された窒化物半導体下地層３と、窒化物半導体下地層３の表面に接して設置されたｎ型窒化物半導体コンタクト層４と、ｎ型窒化物半導体コンタクト層４の表面に接して設置されたｎ型窒化物半導体クラッド層５と、ｎ型窒化物半導体クラッド層５の表面に接して設置された窒化物半導体活性層６と、窒化物半導体活性層６の表面に接して設置されたｐ型窒化物半導体クラッド層７と、ｐ型窒化物半導体クラッド層７の表面に接して設置されたｐ型窒化物半導体コンタクト層８と、ｐ型窒化物半導体コンタクト層８の表面に接して設置された透光性電極層９と、を備えている。そして、ｎ型窒化物半導体コンタクト層４の露出表面に接するようにしてｎ側電極１１が設置されており、透光性電極層９の表面に接するようにしてｐ側電極１０が設置されている。
　なお、ＡｌＮＯバッファ層２は、酸素と窒素とアルミニウムとを含有するものであればよく、たとえば、Ａｌx0Ｇａ1-x0Ｎy0Ｏ1-y0（０＜ｘ０≦１、０＜ｙ０＜１）の式で表わされる窒化物半導体からなる窒化物半導体層を積層することができる。なかでも、基板１の表面（成長面）の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなる良好な結晶性のＡｌＮＯバッファ層２を得る観点からは、ＡｌＮy0Ｏ1-y0（０＜ｙ０＜１）の式で表わされる窒化物半導体からなる窒化物半導体層をＡｌＮＯバッファ層２として積層することが好ましい。
　＜素子の製法＞
　以下、実施の形態の窒化物半導体発光ダイオード素子１００の製造方法の一例について説明する。
　まず、図２の模式的断面図に示すように、基板１の表面上にＡｌＮＯバッファ層２を積層する。ここで、ＡｌＮＯバッファ層２は、基板１とターゲットとの間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ法によって形成される。なお、ＡｌＮＯバッファ層２の形成方法は、ＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ法に限定されず、たとえば、ＲＦスパッタ法、ＥＣＲスパッタ法またはその他の反応性スパッタ法を用いることができる。
　＜基板＞
　基板１としては、たとえば、ａ面、ｃ面、ｍ面またはｒ面などの露出面を有するサファイア（Ａｌ2Ｏ3）単結晶、スピネル（ＭｇＡｌ2Ｏ4）単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ2単結晶、ＬｉＧａＯ2単結晶、ＭｇＯ単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶またはＺｒＢ2などのホウ化物単結晶などからなる基板を用いることができる。なお、基板１の成長面の面方位は特に限定されるものではなく、ジャスト基板やオフ角を付与した基板などを適宜用いることができるが、なかでも、基板１としてサファイア単結晶からなるサファイア基板を用い、サファイア基板のｃ面上に後述するＡｌＮＯバッファ層２を形成した場合には、結晶粒の揃った柱状結晶の集合体からなる良好な結晶性のＡｌＮＯバッファ層２を積層することができる傾向が大きくなる点で好ましい。
　＜基板の前処理＞
　ＡｌＮＯバッファ層２の積層前の基板１の成長面について前処理を行なってもよい。基板１の成長面の前処理の一例としては、シリコン基板に対してよく行なわれるものと同様のＲＣＡ洗浄を行なうことによって、基板１の成長面を水素終端化する処理が挙げられる。これにより、基板１の成長面上に良好な結晶性を有するＡｌＮＯバッファ層２を再現性良く積層することができる傾向にある。
　基板１の成長面の前処理の他の一例としては、基板１の成長面を窒素ガスのプラズマに曝す処理が挙げられる。これにより、基板１の成長面に付着した有機物や酸化物などの異物を除去し、基板１の成長面の状態を整えることができる傾向にある。特に、基板１がサファイア基板である場合には、基板１の成長面を窒素ガスのプラズマに曝すことによって、基板１の成長面が窒化されて、基板１の成長面上に積層されるＡｌＮＯバッファ層２が面内で均一に形成されやすくなる傾向にある。
　＜スパッタ装置＞
　図３に、基板１の表面上にＡｌＮＯバッファ層２を積層するのに用いられるＤＣマグネトロンスパッタ装置の一例の模式的な構成を示す。
　ここで、ＤＣマグネトロンスパッタ装置は、チャンバ２１と、チャンバ２１の内部の下方に設置されたヒータ２３とヒータ２３と向かい合うようにして設置されたカソード２８と、チャンバ２１の内部のガスをチャンバ２１の外部に放出するための排気口２５と、を備えている。
　なお、ヒータ２３はヒータ支持材２４によって支持されている。また、カソード２８は、アルミニウムからなるＡｌターゲット２６と、マグネット支持材２９に支持されたマグネット２７とを有している。また、チャンバ２１には、チャンバ２１の内部にアルゴンガスを供給するためのマスフローコントローラ３０と、チャンバ２１の内部に窒素ガスを供給するためのマスフローコントローラ３１と、チャンバ２１の内部に酸素ガスを供給するためのマスフローコントローラ３２と、が接続されている。
　そして、基板１の表面上にＡｌＮＯバッファ層２を積層するにあたっては、まず、以上のような構成のＤＣマグネトロンスパッタ装置の内部のヒータ２３上に基板１が設置される。基板１は、基板１の成長面（ＡｌＮＯバッファ層２が成長する面）がＡｌターゲット２６の表面と向かい合うようにして所定の距離ｄをあけて配置される。
　上記の距離ｄは、Ａｌターゲット２６の表面の中心と、基板１の成長面との間の最短距離を意味しており、その距離ｄは、１００ｍｍ以上２５０ｍｍ以下とされることが好ましく、１２０ｍｍ以上２１０ｍｍ以下とされることがより好ましく、１５０ｍｍ以上１８０ｍｍ以下とされることがさらに好ましい。これは、ＤＣマグネトロンスパッタ法によるＡｌＮＯバッファ層２の積層時には高エネルギの反応種が基板１に供給されることになるが、上記の距離ｄを１００ｍｍ以上とした場合には、上記の反応種が基板１の成長面に与えるダメージを小さくすることができ、上記の距離ｄを２５０ｍｍ以下とした場合には、プラズマ放電が起きやすくなるとともにＡｌＮＯバッファ層２の形成速度も大きくなるため、基板１の成長面の法線方向（垂直方向）に伸長する結晶粒の揃った柱状結晶の集合体からなる良好な結晶性のＡｌＮＯバッファ層２を積層することができる傾向にある。したがって、このような良好な結晶性のＡｌＮＯバッファ層２の表面上に窒化物半導体層を成長させることによって、転位密度が低く結晶性に優れた窒化物半導体層（本実施の形態では窒化物半導体下地層３）を再現性良く得ることができ、ひいては良好な特性を有する窒化物半導体素子を再現性良く作製することができる。
　上記の距離ｄを１２０ｎｍ以上２１０ｎｍ以下とした場合、特に１５０ｎｍ以上１８０ｎｍ以下とした場合には、良好な結晶性のＡｌＮＯバッファ層２を積層することができるため、そのようなＡｌＮＯバッファ層２の表面上には転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいては良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向が大きくなる。
　図４に、基板１の表面上にＡｌＮＯバッファ層２を積層するのに用いられるＤＣマグネトロンスパッタ装置の他の一例の模式的な構成を示す。図４に示す構成のＤＣマグネトロンスパッタ装置は、基板１とＡｌターゲット２６との間に間隔をあけて基板１の成長面に対してＡｌターゲット２６を傾けて配置している点に特徴がある。
　ここで、Ａｌターゲット２６は、基板１の成長面の法線方向に対して角度θだけ傾けて配置されている。ここで、結晶性に優れたＡｌＮＯバッファ層２を積層する観点からは、角度θは１０°以上４５°以下であることが好ましく、２０°以上４５°以下であることがより好ましい。
　このように、基板１とＡｌターゲット２６との間に間隔をあけて基板１の成長面に対してＡｌターゲット２６を傾けて配置した状態で、基板１とＡｌターゲット２６との間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加してＤＣマグネトロンスパッタ法によってＡｌＮＯバッファ層２を積層した場合には、ＡｌＮＯバッファ層２の積層時に基板１に供給される高エネルギの反応種による基板１の成長面へのダメージを低減することができるため、結晶性に優れたＡｌＮＯバッファ層２を積層することができる傾向にある。さらに、ＡｌＮＯバッファ層２の結晶性および層厚が基板１の面内で均一になる傾向にある。
　図４に示す構成のＤＣマグネトロンスパッタ装置においても、Ａｌターゲット２６の表面の中心と、基板１の成長面との間の最短距離ｄは、１００ｍｍ以上２５０ｍｍ以下とされることが好ましく、１２０ｍｍ以上２１０ｍｍ以下とされることがより好ましく、１５０ｍｍ以上１８０ｍｍ以下とされることがさらに好ましい。図４に示す構成のＤＣマグネトロンスパッタ装置においても、上記の最短距離ｄを上記のように設定することによって、上述した理由により、結晶性に優れたＡｌＮＯバッファ層２を積層することができる傾向にある。
　＜ＡｌＮＯバッファ層の形成＞
　次に、チャンバ２１の内部に、マスフローコントローラ３１から窒素ガスを連続的に供給し、マスフローコントローラ３２から酸素ガスを連続的に供給することによって、基板１とＡｌターゲット２６との間に窒素ガスおよび酸素ガスを連続的に導入しつつ、チャンバ２１の内部のガスを排気口２５から外部に連続的に排出する。
　そして、基板１とＡｌターゲット２６との間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加することによって基板１とＡｌターゲット２６との間に、窒素ガスと酸素ガスとの混合ガスのプラズマを発生させる。これにより、Ａｌターゲット２６のスパッタが行なわれ、基板１の表面上にアルミニウムと窒素と酸素との化合物からなるＡｌＮＯバッファ層２が積層する。なお、ＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式は、Ａｌターゲット２６のスパッタリング中において、所定の大きさの直流電圧（時間によって方向が変化しない電圧）を基板１とＡｌターゲット２６との間に連続的に印加する方式である。
　以上のように、チャンバ２１の内部に窒素ガスと酸素ガスとを連続的に導入しつつ、チャンバ２１の内部のガスを排気口２５からチャンバ２１の外部に連続的に排出しながら、チャンバ２１の内部でＡｌターゲット２６をターゲットとして用いた反応性スパッタ法でＡｌＮＯバッファ層２を形成した場合には、優れた結晶性を有する窒化物半導体層をその上方に再現性良く形成することが可能な転位密度の低い良好な結晶性を有するＡｌＮＯバッファ層２を形成できることを本発明者らが見い出し、本発明を完成するに至ったものである。これは、流量の酸素ガスと窒素ガスとをチャンバ２１の内部に連続的に導入・排気を行なうことによってチャンバ２１の内部の雰囲気が新鮮な状態に保たれるため、チャンバ２１の雰囲気を構成するガス中に占めるチャンバ２１の内壁から発生するガスの割合が低減されていることによるものであると考えられる。
　＜流量比＞
　ＡｌＮＯバッファ層２は、窒素ガスの流量と酸素ガスの流量との合計に対する酸素ガスの流量の比が０．５％以下である雰囲気において形成され、０．２５％以下である雰囲気において形成されることがより好ましい。窒素ガスの流量と酸素ガスの流量との合計に対する酸素ガスの流量の比が０．５％以下である場合、特に０．２５％以下である場合には、良好な結晶性のＡｌＮＯバッファ層２を積層することができるため、そのようなＡｌＮＯバッファ層２の表面上には転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいては良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向が大きくなる。
　ここで、ＡｌＮＯバッファ層２は、窒素ガスの流量と酸素ガスの流量との合計に対する酸素ガスの流量の比が０．０５％以上である雰囲気において形成されることが好ましく、０．１％以上である雰囲気において形成されることがより好ましい。窒素ガスの流量と酸素ガスの流量との合計に対する酸素ガスの流量の比が０．０５％以上である場合、特に０．１％以上である場合には、良好な結晶性のＡｌＮＯバッファ層２を積層することができるため、そのようなＡｌＮＯバッファ層２の表面上には転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいては良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向が大きくなる。
　なお、上記においては、チャンバ２１の内部に窒素ガスと酸素ガスとを供給する場合について説明したが、これに限定されるものではなく、たとえば、窒素ガスの少なくとも一部をアンモニアガスに置き換えてもよい。
　＜ＡｌＮＯバッファ層の被覆度＞
　ＡｌＮＯバッファ層２は、基板１の表面の９０％以上を覆うように形成されることが好ましい。ＡｌＮＯバッファ層２が基板１の表面の９０％以上を覆っている場合には、ＡｌＮＯバッファ層２上に形成される窒化物半導体層にヒロック（hillock）やピット（pit）が生じるのを抑制することができる傾向にある。
　＜ＡｌＮＯバッファ層の酸素濃度＞
　ＡｌＮＯバッファ層２は、ＡｌＮＯバッファ層２中の酸素濃度が１原子％以上１０原子％以下となるように形成されることが好ましく、２原子％以上９原子％以下となるように形成されることがより好ましく、３原子％以上７原子％以下であることがさらに好ましい。上述したように、従来においては、バッファ層２中の酸素濃度は１原子％以下でなければならないとされていたが、本発明者らが鋭意検討した結果、ＡｌＮＯバッファ層２中の酸素濃度が１原子％以上１０原子％以下である場合、さらに２原子％以上９原子％以下である場合、特に３原子％以上７原子％以下である場合には、転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいてはさらに良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向が大きくなることが見い出されたためである。
　ＡｌＮＯバッファ層２は、ＡｌＮＯバッファ層２中の酸素濃度がＡｌＮＯバッファ層２中で均一となるように形成されることが好ましい。この場合には、転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいてはさらに良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向にある。なお、ＡｌＮＯバッファ層２中の酸素濃度がＡｌＮＯバッファ層２中で均一であると言えるためには、ＡｌＮＯバッファ層２において酸素濃度が最大となる部分の酸素濃度と、ＡｌＮＯバッファ層２において酸素濃度が最小となる部分の酸素濃度との差が１０原子％以下であればよい。
　＜ＡｌＮＯバッファ層の屈折率＞
　ＡｌＮＯバッファ層２の波長４５０ｎｍの光に対する屈折率は２以上２．１以下であることが好ましく、２．０３以上２．０８以下であることがより好ましく、２．０３以上２．０５以下であることがより好ましい。ＡｌＮＯバッファ層２の波長４５０ｎｍの光に対する屈折率が２以上２．１以下である場合、さらに２．０３以上２．０８以下である場合、特に２．０３以上２．０５以下である場合には、転位密度が低く結晶性に優れる窒化物半導体層を再現性良く成長させることができる傾向が大きくなり、ひいてはさらに良好な特性を有する窒化物半導体素子を再現性良く作製することができる傾向にある。
　＜ＡｌＮＯバッファ層の厚さ＞
　基板１の成長面上に積層されるＡｌＮＯバッファ層２の厚さは５ｎｍ以上１００ｎｍ以下とすることが好ましい。ＡｌＮＯバッファ層２の厚さが５ｎｍ未満である場合には、ＡｌＮＯバッファ層２がバッファ層としての機能を十分に発揮しないおそれがある。また、ＡｌＮＯバッファ層２の厚さが１００ｎｍを超える場合にはバッファ層としての機能が向上することなく、ＡｌＮＯバッファ層２の形成時間だけが長くなるおそれがある。また、ＡｌＮＯバッファ層２のバッファ層としての機能を面内において均一に発揮させる観点からは、ＡｌＮＯバッファ層２の厚さを１０ｎｍ以上５０ｎｍ以下とすることがより好ましい。
　＜基板温度＞
　ＡｌＮＯバッファ層２の積層時における基板１の温度は、３００℃以上１０００℃以下であることが好ましい。ＡｌＮＯバッファ層２の積層時における基板１の温度が３００℃未満である場合には、ＡｌＮＯバッファ層２が基板１の成長面を十分に覆うことができず、基板１の成長面がＡｌＮＯバッファ層２から多く露出するおそれがある。また、ＡｌＮＯバッファ層２の積層時における基板１の温度が１０００℃を超える場合には、基板１の成長面での原料のマイグレーションが活発になりすぎて、柱状結晶の集合体というよりはむしろ単結晶の膜に近いＡｌＮＯバッファ層２が形成されて、ＡｌＮＯバッファ層２のバッファ層としての機能が低下するおそれがある。
　＜スパッタ装置の到達真空度＞
　ＡｌＮＯバッファ層２の積層時においてチャンバ２１の内部に不純物が存在しないことが望ましいため、良好な結晶性を有するＡｌＮＯバッファ層２を得る観点からは、スパッタ直前のチャンバ２１の内部の圧力は１×１０-4Ｐａ以下であることが好ましい。すなわち、ＡｌＮＯバッファ層の形成直前の雰囲気の圧力は１×１０-4Ｐａ以下とされることが好ましい。
　＜ダミー放電＞
　チャンバ２１の到達真空度をより向上させるため、ＡｌＮＯバッファ層２の形成前に、チャンバ２１内において、ダミー放電を行なうことが好ましい。このようなダミー放電を行なうことにより、チャンバー２１内より叩き出される不純物を予め除去することが可能となる。
　ダミー放電の方法としては、たとえば、ＡｌＮＯバッファ層２の形成時の処理と同様の放電プログラムを、基板１を導入せずに行なう方法などを用いることができる。
　このようなダミー放電は、ＡｌＮＯバッファ層２の形成条件と同様の条件として行う方法の他、さらに不純物を叩き出し易い条件に設定して行なうことも可能である。そのような条件としては、たとえば、基板加熱用の設定温度を高めに設定する条件、プラズマを発生させるためのパワーを高めに設定するする条件などが挙げられる。
　チャンバ２１内でプラズマを継続して発生させた状態で、アルゴンガスのみ供給する工程とＡｌＮＯバッファ層２の形成時のガスを供給する工程とを交互に繰り返すダミー放電も到達真空度の向上に有効である。このダミー放電においては、アルゴンガスのみ供給する工程でチャンバ２１の内壁をアルミニウムリッチな金属膜で薄くコーティングすることが重要である。アルミニウムリッチな金属膜は、不純物を吸着しやすいためである。ただし、ダミー放電の最後の工程は、ＡｌＮＯバッファ層２の形成条件のガスを供給する工程で終わることが好ましい。ここで、アルゴンガスのみを供給する工程でダミー放電を終えた場合は、アルミニウムリッチな金属膜がチャンバ２１の内壁を覆った状態となっているため、その内壁が非常に不安定な状態となり、不安定なチャンバ２１の内壁の状態でＡｌＮＯバッファ層２を成膜するとＡｌＮＯバッファ層２の膜質特性の再現性が乏しくなる傾向にあるためである。
　上述したようなダミー放電を行なうことにより、ＡｌＮＯバッファ層２の成膜前のチャンバ２１内の到達真空度をより高めることにより、チャンバ２１の内壁や空間中に存在する酸素含有物をより確実に除去して低減することが可能となる。
　＜ＡｌＮＯバッファ層の積層時のチャンバの内部の圧力＞
　ＡｌＮＯバッファ層２の積層時におけるチャンバ２１の内部の圧力は、０．２Ｐａ以上であることが好ましい。ＡｌＮＯバッファ層２の積層時におけるチャンバ２１の内部の圧力が０．２Ｐａ未満である場合には、チャンバ２１の内部における窒素量が少なくなって、Ａｌターゲット２６からスパッタされたアルミニウムが窒化物とならない状態で基板１の成長面上に付着するおそれがある。また、ＡｌＮＯバッファ層２の積層時におけるチャンバ２１の内部の圧力の上限は特に限定されず、チャンバ２１の内部にプラズマを発生させることができる程度の圧力であればよい。
　＜ＡｌＮＯバッファ層の形成速度＞
　ＡｌＮＯバッファ層２の形成速度は、０．０１ｎｍ／秒以上１ｎｍ／秒以下であることが好ましい。ＡｌＮＯバッファ層２の形成速度が０．０１ｎｍ／秒未満である場合にはＡｌＮＯバッファ層２が基板１の成長面上に均一に広がって成長せずに島状に成長して基板１の成長面を均一にＡｌＮＯバッファ層２が覆うことができず、基板１の成長面がＡｌＮＯバッファ層２から露出するおそれがある。また、ＡｌＮＯバッファ層２の形成速度が１ｎｍ／秒を超える場合には、ＡｌＮＯバッファ層２が非晶質となって、ＡｌＮＯバッファ層２上に転位密度が小さく優れた結晶性を有する窒化物半導体層を成長させることができなくなるおそれがある。
　＜窒化物半導体下地層の形成＞
　次に、図５の模式的断面図に示すように、ＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法によって、ＡｌＮＯバッファ層２の表面上に窒化物半導体下地層３を積層する。
　窒化物半導体下地層３としては、たとえばＡｌx1Ｇａy1Ｉｎz1Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）を積層することができるが、柱状結晶の集合体からなるＡｌＮＯバッファ層２中の転位などの結晶欠陥を引き継がないようにするためにはＩＩＩ族元素としてＧａまたはＩｎを含むものであることが好ましい。ＡｌＮＯバッファ層２中の転位を引き継がないようにするためにはＡｌＮＯバッファ層２との界面付近で転位をループさせる必要があるが、窒化物半導体下地層３がＧａまたはＩｎを含むＩＩＩ族窒化物半導体からなる場合には転位のループが生じやすい。したがって、ＧａまたはＩｎを含むＩＩＩ族窒化物半導体からなる窒化物半導体下地層３を用いることによって、ＡｌＮＯバッファ層２との界面付近で転位をループ化して閉じ込めて、ＡｌＮＯバッファ層２から窒化物半導体下地層３に転位が引き継がれるのを抑えることができる。特に、窒化物半導体下地層３がＡｌx1Ｇａy1Ｎ（０＜ｘ１＜１、０＜ｙ１＜１）の式で表わされるＩＩＩ族窒化物半導体からなる場合、特にＧａＮからなる場合には、ＡｌＮＯバッファ層２との界面付近で転位をループ化して閉じ込めることができるため、転位密度が小さく良好な結晶性を有する窒化物半導体下地層３が得られる傾向にある。
　窒化物半導体下地層３の積層直前のＡｌＮＯバッファ層２の表面を熱処理を行なってもよい。この熱処理によって、ＡｌＮＯバッファ層２の表面の清浄化と結晶性の向上を図ることができる傾向にある。この熱処理は、たとえばＭＯＣＶＤ法が用いられるＭＯＣＶＤ装置内で行なうことができ、熱処理時の雰囲気ガスとしては、たとえば水素ガスや窒素ガスなどを用いることができる。また、上記の熱処理時におけるＡｌＮＯバッファ層２の分解を防ぐためには、熱処理時の雰囲気ガスにアンモニアガスを混合してもよい。また、上記の熱処理は、たとえば９００℃以上１２５０℃以下の温度でたとえば１分間以上６０分間以下の時間行なうことができる。
　窒化物半導体下地層３には、ｎ型ドーパントが１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の範囲でドーピングされていてもよいが、良好な結晶性を維持する観点からは窒化物半導体下地層３はアンドープであることが好ましい。なお、ｎ型ドーパントとしては、たとえばシリコン、ゲルマニウムおよび錫などを用いることができ、なかでもシリコンおよび／またはゲルマニウムを用いることが好ましい。
　窒化物半導体下地層３の積層時の基板１の温度は８００℃以上１２５０℃以下であることが好ましく、１０００℃以上１２５０℃以下であることがより好ましい。窒化物半導体下地層３の積層時の基板１の温度が８００℃以上１２５０℃以下である場合、特に１０００℃以上１２５０℃以下である場合には、結晶性に優れた窒化物半導体下地層３を成長させることができる傾向にある。
　＜窒化物半導体層の形成＞
　次に、図６の模式的断面図に示すように、ＭＯＣＶＤ法によって、窒化物半導体下地層３の表面上に、ｎ型窒化物半導体コンタクト層４、ｎ型窒化物半導体クラッド層５、窒化物半導体活性層６、ｐ型窒化物半導体クラッド層７およびｐ型窒化物半導体コンタクト層８をこの順に積層して積層体を形成する。
　＜ｎ型窒化物半導体コンタクト層＞
　ｎ型窒化物半導体コンタクト層４としては、たとえば、Ａｌx2Ｇａy2Ｉｎz2Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
　なかでも、ｎ型窒化物半導体コンタクト層４は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦１、好ましくは０≦ｘ２≦０．５、より好ましくは０≦ｘ２≦０．１）の式で表わされるＩＩＩ族窒化物半導体にｎ型ドーパントとしてシリコンがドーピングされた窒化物半導体層であることが好ましい。
　ｎ型窒化物半導体コンタクト層４へのｎ型ドーパントのドーピング濃度は、ｎ側電極１１との良好なオーミック接触の維持、ｎ型窒化物半導体コンタクト層４におけるクラックの発生の抑制および良好な結晶性の維持の観点から、５×１０17ｃｍ-3以上５×１０19ｃｍ-3以下の範囲内であることが好ましい。
　窒化物半導体下地層３とｎ型窒化物半導体コンタクト層４との厚さの合計は、これらの層の良好な結晶性を維持する観点から、４μｍ以上２０μｍ以下であることが好ましく、４μｍ以上１５μｍ以下であることがより好ましく、６μｍ以上１５μｍ以下であることがさらに好ましい。窒化物半導体下地層３とｎ型窒化物半導体コンタクト層４との厚さの合計が４μｍ未満である場合にはこれらの層の結晶性が悪化したり、これらの層の表面にピット（pit）が生じるおそれがある。一方、窒化物半導体下地層３とｎ型窒化物半導体コンタクト層４との厚さの合計が２０μｍを超える場合には、基板１の反りが大きくなって、素子の収率低下を招くおそれがある。
　＜ｎ型窒化物半導体クラッド層＞
　ｎ型窒化物半導体クラッド層５としては、たとえば、Ａｌx3Ｇａy3Ｉｎz3Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）にｎ型ドーパントをドーピングした層などを積層することができる。ｎ型窒化物半導体クラッド層５は、ＩＩＩ族窒化物半導体からなる複数の窒化物半導体層をヘテロ接合した構造や超格子構造であってもよい。また、ｎ型窒化物半導体クラッド層５のバンドギャップは、後述する窒化物半導体活性層６への光閉じ込めの観点から、窒化物半導体活性層６のバンドギャップよりも大きくすることが好ましい。ｎ型窒化物半導体クラッド層５の厚さは特に限定されないが、好ましくは０．００５μｍ以上０．５μｍ以下であり、より好ましくは０．００５μｍ以上０．１μｍ以下である。ｎ型窒化物半導体クラッド層５へのｎ型ドーパントのドーピング濃度については、良好な結晶性維持および素子の動作電圧低減の観点から、１×１０17ｃｍ-3以上１×１０20ｃｍ-3以下であることが好ましく、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下であることがより好ましい。
　＜窒化物半導体活性層＞
　また、窒化物半導体活性層６がたとえば単一量子井戸（ＳＱＷ）構造を有する場合には、窒化物半導体活性層６としては、たとえば、Ｇａ1-z4Ｉｎz4Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０＜ｚ４＜０．４）を量子井戸層とするものを用いることができ、所望の発光波長となるようにＩｎ組成や厚さを制御する。窒化物半導体活性層６の厚みは特に限定されないが、発光出力を向上させる観点からは、１ｎｍ以上１０ｎｍ以下であることが好ましく、１ｎｍ以上６ｎｍ以下であることがより好ましい。
　窒化物半導体活性層６の形成時の基板１の温度は７００℃以上９００℃以下であることが好ましく、７５０℃以上８５０℃以下であることがより好ましい。窒化物半導体活性層６の形成時の基板１の温度が７００℃未満である場合には窒化物半導体活性層６の結晶性が悪化するおそれがある一方で、９００℃を超える場合にはＩｎＮの昇華が顕著になって固相中へのＩｎの取り込み効率が低減してＩｎ組成が変動するおそれがある。
　また、窒化物半導体活性層６としては、たとえば、Ｇａ1-z4Ｉｎz4Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０＜ｚ４＜０．４）を量子井戸層とし、この井戸層よりもバンドギャップの大きいＡｌx5Ｇａy5Ｉｎz5Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５≠０）を量子障壁層とし、これらを交互に１層ずつ積層した多重量子井戸（ＭＱＷ）構造を有するものを用いることもできる。なお、上記の量子井戸層および／または量子障壁層にはｎ型またはｐ型のドーパントがドーピングされていてもよい。
　＜ｐ型窒化物半導体クラッド層＞
　ｐ型窒化物半導体クラッド層７としては、たとえばＡｌx6Ｇａy6Ｉｎz6Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６≠０）にｐ型ドーパントをドーピングした層などを積層することができ、なかでもＡｌx6Ｇａ1-x6Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０＜ｘ６≦０．４、好ましくは０．１≦ｘ６≦０．３）にｐ型ドーパントをドーピングした層を積層することが好ましい。なお、ｐ型ドーパントとしては、たとえばマグネシウムなどを用いることができる。
　ｐ型窒化物半導体クラッド層７のバンドギャップは、窒化物半導体活性層６への光閉じ込めの観点から、窒化物半導体活性層６のバンドギャップよりも大きくすることが好ましい。また、ｐ型窒化物半導体クラッド層７の厚さは特に限定されないが、好ましくは０．０１μｍ以上０．４μｍ以下であり、より好ましくは０．０２μｍ以上０．１μｍ以下である。良好な結晶性のｐ型窒化物半導体クラッド層７を得る観点からは、ｐ型窒化物半導体クラッド層７へのｐ型ドーパントのドーピング濃度は、１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下であることが好ましく、１×１０19ｃｍ-3以上１×１０20ｃｍ-3以下であることがより好ましい。
　＜ｐ型窒化物半導体コンタクト層＞
　ｐ型窒化物半導体コンタクト層８としては、たとえばＡｌx7Ｇａy7Ｉｎz7Ｎの式で表わされるＩＩＩ族窒化物半導体からなる窒化物半導体層（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）にｐ型ドーパントをドーピングした層などを積層することができ、なかでもＧａＮ層にｐ型ドーパントをドーピングした層を用いることが良好な結晶性の維持および良好なオーミック接触を得る観点から好ましい。
　ｐ型窒化物半導体コンタクト層８へのｐ型ドーパントのドーピング濃度は、良好なオーミック接触の維持、ｐ型窒化物半導体コンタクト層８におけるクラックの発生の抑制および良好な結晶性の維持の観点から、１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下の範囲内であることが好ましく、５×１０19ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内であることがより好ましい。また、ｐ型窒化物半導体コンタクト層８の厚さは特に限定されるものではないが、窒化物半導体発光ダイオード素子１００の発光出力を向上させる観点からは、０．０１μｍ以上０．５μｍ以下であることが好ましく、０．０５μｍ以上０．２μｍ以下であることがより好ましい。
　＜ＭＯＣＶＤ法＞
　上記のｎ型窒化物半導体コンタクト層４、ｎ型窒化物半導体クラッド層５、窒化物半導体活性層６、ｐ型窒化物半導体クラッド層７およびｐ型窒化物半導体コンタクト層８がそれぞれＩＩＩ族窒化物半導体から構成される場合には、これらの層はたとえば以下のようにしてＭＯＣＶＤ法によって積層される。
　すなわち、ＭＯＣＶＤ装置の反応炉の内部に、たとえばトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）からなる群から選択された少なくとも１つのＩＩＩ族元素の有機金属原料ガスと、たとえばアンモニアなどの窒素原料ガスとを供給してこれらを熱分解し、反応させることによって積層することができる。
　また、ｎ型ドーパントであるシリコンをドーピングする場合には、ＭＯＣＶＤ装置の反応炉の内部に、たとえばシラン（ＳｉＨ4）あるいはジシラン（Ｓｉ2Ｈ4）をドーピングガスとして上記の原料ガスに加えて供給することにより、シリコンをドーピングすることが可能である。
　また、ｐ型ドーパントであるマグネシウムをドーピングする場合には、ＭＯＣＶＤ装置の反応炉の内部に、たとえばビスシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）をドーピングガスとして上記の原料ガスに加えて供給することにより、マグネシウムをドーピングすることが可能である。
　＜電極の形成＞
　次に、図７の模式的断面図に示すように、ｐ型窒化物半導体コンタクト層８の表面上にたとえばＩＴＯ（Indium　Tin　Oxide）、ＺｎＯまたはＩＺＯ（Indium　Zinc　Oxide）からなる透光性電極層９を形成した後に、透光性電極層９の表面上にｐ側電極１０を形成する。その後、ｐ側電極１０の形成後の積層体の一部をエッチングにより除去することによって、ｎ型窒化物半導体コンタクト層４の表面の一部を露出させる。
　その後、図１に示すように、ｎ型窒化物半導体コンタクト層４の露出した表面上にｎ側電極１１を形成することによって、実施の形態の窒化物半導体発光ダイオード素子１００を作製することができる。
　＜素子の特性＞
　以上のようにして作製された実施の形態の窒化物半導体発光ダイオード素子１００においては、上述のように、基板１の成長面の法線方向（垂直方向）に伸長する結晶粒の揃った柱状結晶の集合体からなる良好な結晶性のＡｌＮＯバッファ層２の表面上に窒化物半導体下地層３、ｎ型窒化物半導体コンタクト層４、ｎ型窒化物半導体クラッド層５、窒化物半導体活性層６、ｐ型窒化物半導体クラッド層７およびｐ型窒化物半導体コンタクト層８がこの順序で積層されているため、ＡｌＮＯバッファ層２の表面上に積層されたこれら層については転位密度が低くなり優れた結晶性を有している。したがって、このような優れた結晶性を有する層から形成された実施の形態の窒化物半導体発光ダイオード素子１００は、動作電圧が低く、発光出力の高い素子となる。
　＜発光装置＞
　図８に、実施の形態の窒化物半導体発光ダイオード素子１００を用いた発光装置の一例の模式的な断面図を示す。ここで、図８に示す構成の発光装置２００は、実施の形態の窒化物半導体発光ダイオード素子１００を第１のリードフレーム４１上に設置した構成を有している。そして、窒化物半導体発光ダイオード素子１００のｐ側電極１０と第１のリードフレーム４１とが第１のワイヤ４５で電気的に接続されているとともに、窒化物半導体発光ダイオード素子１００のｎ側電極１１と第２のリードフレーム４２とが第２のワイヤ４４で電気的に接続されている。さらに、透明なモールド樹脂４３で窒化物半導体発光ダイオード素子１００がモールドされていることによって、発光装置２００は砲弾型の形状とされている。
　図８に示す構成の発光装置は、実施の形態の窒化物半導体発光ダイオード素子１００を用いていることから、動作電圧が低く、発光出力の高い発光装置とすることができる。
　実施例１においては、図２に示すように、表面が平坦なサファイア基板からなる基板１上に、図３に示すスパッタ装置を用いた反応性スパッタ法により様々な条件でＡｌＮＯバッファ層２を積層し、それぞれのＡｌＮＯバッファ層２の特性を調査した。さらに、それぞれのＡｌＮＯバッファ層２上にＭＯＣＶＤ法によりアンドープＧａＮからなる窒化物半導体下地層３を積層し、それぞれの窒化物半導体下地層３の特性を調査した。
　具体的には、まず、図３に示すスパッタ装置のヒータ２３上にサファイア基板からなる基板１を設置していない状態で、チャンバ２１の内部にマスフローコントローラ３０で流量制御されたアルゴンガスを供給し、供給したアルゴンガスと同量のガスを排気口２５から真空ポンプを用いて排気することによって、チャンバ２１の内部を一定の圧力に保った。
　次に、ヒータ２３とＡｌターゲット２６との間に電圧を印加することによって、ヒータ２３とＡｌターゲット２６との間にアルゴンガスのプラズマを発生させた。アルゴンガスのプラズマを発生させた状態で数分間保持し、チャンバ２１の内壁をアルミニウムリッチな金属膜で薄くコーティングした。さらに、アルゴンガスのプラズマを発生させた状態を保持して、アルゴンガスから窒素ガスに切り替えた。この際、チャンバ２１の内部の圧力の変動は小さい方がよい。続けて、窒素プラズマを発生させた状態で数分間保持し、チャンバ２１の内壁をＡｌＮ膜でコーティングした。
　次に、チャンバ２１の内部のヒータ２３上に基板１を設置して（基板１の表面とＡｌターゲット２６の表面との最短距離ｄ＝１８０ｍｍ）、基板１の温度が５００℃となるように基板１をヒータ２３により加熱して、基板１の温度が５００℃の状態を１０分間保持した。
　次に、チャンバ２１の内部に、マスフローコントローラ３１で流量制御された窒素ガスを供給するとともに、マスフローコントローラ３２で流量制御された酸素ガスを供給し、供給したガス量と同量のガスを排気口２５を介して真空ポンプで排気することによって、チャンバ２１の内部を一定の圧力に保った。
　次に、基板１とＡｌターゲット２６との間に電圧を印加することによって、基板１とＡｌターゲット２６との間に、窒素ガスおよび酸素ガスのプラズマを発生させた。これにより、Ａｌターゲット２６のアルミニウムがスパッタリングされるとともに、アルミニウムと、プラズマ中の酸素および窒素とが反応する反応性スパッタが行なわれて、基板１の表面の全面にアルミニウムと窒素と酸素との化合物からなる厚さ２５ｎｍのＡｌＮＯバッファ層２が形成された。このときのＡｌＮＯバッファ層２の形成速度は０．０４ｎｍ／秒であった。また、スパッタ直前のチャンバ２１の内部の圧力は１×１０-4Ｐａ以下であった。また、ＡｌＮＯバッファ層２の積層時のチャンバ２１の内部の圧力は０．２Ｐａ以上の雰囲気の圧力とされた。
　以上のようにして、表１のＡｌＮＯバッファ層の成膜条件の欄に示される様々な条件でサンプル１～６のＡｌＮＯバッファ層２の形成を行ない、サンプル１～６のＡｌＮＯバッファ層２のＸ線半値幅［ａｒｃｓｅｃ］、酸素濃度［原子％］および屈折率をそれぞれ測定した。その結果を表１に示す。
　なお、表１のＸ線半値幅［ａｒｃｓｅｃ］は、Ｘ線回折測定によって検出されるロッキングカーブについてＡｌＮ結晶の（００２）面、ＧａＮ結晶の（００４）面およびＧａＮ結晶の（１０２）面をそれぞれ反射面としたときに対応するピークの半値幅を測定することにより算出した。Ｘ線半値幅の値が小さいほど転位の少ない良好な結晶であると考えられるため、この数値を結晶性を評価する尺度としている。
　表１の酸素濃度［原子％］は、ＸＰＳ（X-ray　photoelectron　spectroscopy）により測定した。
　表１の屈折率は、波長４５０ｎｍの光に対する屈折率を示しており、分光エリプソメータにより測定した。
　次に、ＡｌＮＯバッファ層２の積層後の基板１を図３に示すスパッタ装置のチャンバ２１から取り出し、ＭＯＣＶＤ装置の反応炉の内部に設置した。
　その後、反応炉の内部にアンモニアガスを供給しながら、キャリアガスとして窒素ガスおよび水素ガスを供給した状態で基板１の温度を約１５分間かけて１１２５℃まで上昇させた。ここで、反応炉の内部の圧力を常圧とし、キャリアガスである水素ガスと窒素ガスの流量比（水素ガスの流量／窒素ガスの流量）を５０／５０とした。そして、基板１の温度が１１２５℃で安定したのを確認した後、ＴＭＧ（トリメチルガリウム）ガスの反応炉の内部への供給を開始して、図５に示すように、ＡｌＮＯバッファ層２の表面上に厚さ５μｍのアンドープのＧａＮからなる窒化物半導体下地層（ＧａＮ層）３をＭＯＣＶＤ法により積層した。
　以上のようにして、サンプル１～６のＡｌＮＯバッファ層２のそれぞれの表面上にサンプル１～６のＧａＮ層３を形成し、サンプル１～６のＧａＮ層３のＧａＮ結晶の（００４）面およびＧａＮ結晶の（１０２）面をそれぞれ反射面とするＸ線半値幅［ａｒｃｓｅｃ］をそれぞれ測定した。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果から、以下の知見が得られた。
　（ａ）全く酸素ガスを流さないで形成したサンプル１のＡｌＮＯバッファ層２の特性と、酸素ガスを微量（０．０５%）流して形成したサンプル２のＡｌＮＯバッファ層２の特性はほぼ同等であった。サンプル１、２のＡｌＮＯバッファ層２のＸ線半値幅は、それぞれ、２８２［ａｒｃｓｅｃ］、２８６［ａｒｃｓｅｃ］であり、酸素濃度はともに２原子％であった。しかしながら、４５０ｎｍの波長の光に対する屈折率は、サンプル１と２のＡｌＮＯバッファ層２において、それぞれ、２．１１、２．０８となっており、わずかながら違いがあった。一方、サンプル１とサンプル２のＧａＮ層の特性は、大きな差が生じており、サンプル１とサンプル２のＧａＮ層のＧａＮ（００４）を反射面とするＸ線半値幅は、それぞれ、６４２［ａｒｃｓｅｃ］、５３［ａｒｃｓｅｃ］であった。
　（ｂ）酸素ガス流量比を０％から０．９９％に増加させたときには、その増加に伴ってＡｌＮＯバッファ層２中の酸素濃度も２原子％から１２原子％に増加した。一方、酸素ガス流量比を０％から０．５％まで増加させたとき（サンプル１からサンプル５まで）には、ＡｌＮＯバッファ層２の屈折率は２．１１から２．０３に単調に減少するものの、酸素ガス流量比を０．９９％（サンプル６）まで増加させると逆に２．０６となって増加した。
　（ｃ）良好なＧａＮ特性が得られたサンプル２～５のＡｌＮＯバッファ層２においては、ＡｌＮ（００２）面のＸ線半値幅が３００［ａｒｃｓｅｃ］以下であり、かつ屈折率が２．０８以下であった。以上より、反応性スパッタによるＡｌＮＯバッファ層形成において、酸素ガス流量比（酸素ガス流量×１００／全ガスの総流量）は０．５％以下が好ましいことが確認された。
　ここで、特許文献６においては、ＡｌＮバッファ層中に不可避的に存在する酸素の量を極力少なくして良質の窒化物半導体素子を得ようとしているのに対し、本発明者らは逆に積極的に酸素を導入してＡｌＮＯバッファ層２を形成し、その表面上に窒化物半導体層を直接形成して良質の窒化物半導体素子を得ている。このような手法によって良好な結果を得られた理由について、確証はないが以下のように考えている。
　第１に、ＡｌＮＯバッファ層２の形成時におけるチャンバ２１の内部の雰囲気中に存在する酸素の性質の違いである。つまり、チャンバ２１内に導入された純度の高い酸素ガスから供給される酸素（高純度酸素）と元々チャンバ２１の内壁など残留した酸素含有物がスパッタ中に叩き出された酸素（残留酸素）との性質の違いである。残留酸素は、一般にチャンバ内壁に吸着する水分が分解して生成したものと考えられ、その形態としては、Ｈ2Ｏそのもの、ＯＨ（中性またはイオン）、Ｏ（中性またはイオン）であると考えられる。一方、高純度酸素は、Ｏ2そのもの、Ｏ2イオン、Ｏ（中性またはイオン）と考えられる。たとえば、高純度酸素は、Ｏ2という形態でＡｌＮＯバッファ層２に含まれる、あるいは水素を含まない状態でＡｌＮＯバッファ層２に含まれるため、残留酸素が混入したＡｌＮ膜とは性質が異なると推定される。
　第２に、適度に酸素を含むＡｌＮＯバッファ層２においては、ＡｌＮＯバッファ層２を形成する柱状のＡｌＮ結晶のすきま（結晶粒界）を酸素が埋める働きをし、その上に直接形成される窒化物半導体層の転位密度を低減させていると考えられる。そして、結晶粒界を埋めるために、高純度酸素が良好に働くと考えられる。
　なお、上記においては、チャンバ２１の内部に窒素ガスと酸素ガスとを供給する場合について説明したが、これに限定されるものではなく、たとえば、窒素ガスの少なくとも一部をアルゴンガスに置き換えてもよく、それにより反応性スパッタ時に発生する雰囲気ガスのプラズマ状態を調整することができる。
　図９に、実施例２の窒化物半導体発光ダイオード素子の模式的な断面図を示す。ここで、実施例２の窒化物半導体発光ダイオード素子３００は、表面が凹凸状に加工されたサファイア基板１と、サファイア基板１の表面に接して設置されたＡｌＮＯバッファ層２と、ＡｌＮＯバッファ層２の表面に接して設置された窒化物半導体下地層３と、窒化物半導体下地層３の表面に接して設置されたｎ型窒化物半導体コンタクト層４と、ｎ型窒化物半導体コンタクト層４の表面に接して設置されたｎ型窒化物半導体クラッド層５と、ｎ型窒化物半導体クラッド層５の表面に接して設置された窒化物半導体活性層６と、窒化物半導体活性層６の表面に接して設置されたｐ型窒化物半導体クラッド層７と、ｐ型窒化物半導体クラッド層７の表面に接して設置されたｐ型窒化物半導体コンタクト層８と、ｐ型窒化物半導体コンタクト層８の表面に接して設置された透光性電極層９と、を備えている。そして、ｎ型窒化物半導体コンタクト層４の露出表面に接するようにしてｎ側電極１１が設置されており、透光性電極層９の表面に接するようにしてｐ側電極１０が設置されている。
　ここで、サファイア基板１には窒化物半導体下地層３の結晶品質の向上および界面における光散乱を目的として凹凸形状が形成されている。この凹凸形状の深さは、ＡｌＮＯバッファ層２の厚さよりも十分深いことが好ましい。また、窒化物半導体下地層３も凹凸形状に沿って形成されることが好ましいため、凹凸の深さは０．３μｍ以上３μｍ以下であることが好ましい。また、凸部と凸部の間隔は２μｍ以上５μｍ以下であることが好ましい。凸部の断面形状は台形状であってもよいが、凸部の上部が丸みを帯びた形状であってもよい。
　以下に、実施の形態に示した半導体発光素子の実施例を詳細に説明する。まず、図９に示すサファイア基板１を、図４に示すＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ装置のチャンバ２１の内部に備え付けられたヒータ２３上に設置した。
　ここで、サファイア基板１のｃ面がＡｌターゲット２６の表面と対向し、かつＡｌターゲット２６の表面の中心とサファイア基板１のｃ面との最短距離ｄが１８０ｍｍとなるように基板１を設置した。その後、ヒータ２３によってサファイア基板１を５５０℃の温度に加熱した。スパッタ直前のチャンバ２１の内部の圧力は３×１０-5Ｐａ以下であった。
　次に、ＤＣマグネトロンスパッタ装置のチャンバ２１の内部に窒素ガスを４０ｓｃｃｍ、酸素ガスを０．０２ｓｃｃｍの流量で供給し、圧力を０．４Ｐａに保持した後に、サファイア基板１の温度を５５０℃に維持した。
　そして、サファイア基板１とＡｌターゲット２６との間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により３３０Ｗのバイアス電圧を印加してプラズマを生成して行なわれるＤＣマグネトロンスパッタ法を用いた反応性スパッタにより、図９に示すように、サファイア基板１のｃ面上に酸窒化アルミニウム（ＡｌＯＮ）の柱状結晶の集合体からなる厚さ３０ｎｍのＡｌＮＯバッファ層２を積層した。このときのＡｌＮＯバッファ層２の形成速度は０．０４ｎｍ／秒であった。
　なお、図４に示すＤＣマグネトロンスパッタ装置のカソード２８中のマグネット２７は、サファイア基板１のｃ面の窒化中およびＡｌＮＯバッファ層２の積層中のいずれの場合にも揺動させておいた。また、ＡｌＮＯバッファ層２の積層は、予め測定しておいたＡｌＮＯバッファ層２の成膜速度にしたがって所定の時間だけ行なわれ、ＡｌＮＯバッファ層２の厚さが３０ｎｍとなったところで窒素プラズマを停止した。
　次に、ＡｌＮＯバッファ層２の積層後のサファイア基板１をＤＣマグネトロンスパッタ装置のチャンバ２１から取り出し、ＭＯＣＶＤ装置の反応炉の内部に設置した。ここで、ＡｌＮＯバッファ層２の積層後のサファイア基板１は、高周波誘導加熱式ヒータで加熱するため、グラファイト製のサセプタ上に設置された。なお、ＡｌＮＯバッファ層２の積層後のサファイア基板１を抵抗加熱式ヒータで加熱する場合には、ＡｌＮＯバッファ層２の積層後のサファイア基板１は、グラファイト製のサセプタ上に設置される石英製のトレイ上に設置される。
　その後、反応炉の内部にアンモニアガスを供給しながら、キャリアガスとして窒素ガスおよび水素ガスを供給した状態でサファイア基板１０１の温度を約１５分間かけて１１２５℃まで上昇させた。ここで、反応炉の内部の圧力を常圧とし、キャリアガスである水素ガスと窒素ガスの流量比（水素ガスの流量／窒素ガスの流量）を５０／５０とした。そして、サファイア基板１０１の温度が１１２５℃で安定したのを確認した後、ＴＭＧガスの反応炉の内部への供給を開始して、図９に示すように、ＡｌＮＯバッファ層２の表面上に厚さ４μｍのアンドープＧａＮからなるＧａＮ下地層３をＭＯＶＰＥ法により積層した。なお、アンモニアガスは、ＩＩＩ族元素に対するＶ族元素のモル比（Ｖ族元素のモル数／ＩＩＩ族元素のモル数）が１５００となるように反応炉の内部に供給された。
　次に、サファイア基板１の温度を１１２５℃として、Ｓｉのドーピング濃度が１×１０19／ｃｍ3となるようにシランガスを反応炉の内部に供給することによって、図９に示すように、ＧａＮ下地層３の表面上に厚さ３μｍのＳｉドープｎ型ＧａＮコンタクト層４をＭＯＶＰＥ法により積層した。
　次に、反応炉の内部へのＴＭＧガスおよび水素ガスの供給を停止した後に、サファイア基板１の温度を８００℃に低下させ、キャリアガスを水素ガスから窒素ガスに変更した。そして、反応炉の内部の状態が安定するのを確認した後に、原料ガスとしてのＴＭＧガス、ＴＭＩガスおよびアンモニアガスを反応炉の内部に供給し、さらにはＳｉのドーピング濃度が１×１０18／ｃｍ3となるようにシランガスを反応炉の内部に供給することによって、図９に示すように、ｎ型ＧａＮコンタクト層４の表面上に厚さ８ｎｍのＳｉドープｎ型Ｉｎ0.01Ｇａ0.99Ｎクラッド層５を積層した。
　次に、シランガスの供給を停止した後に、ＴＭＧガスおよびＴＭＩガスを供給することによって厚さ３.５ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎからなる量子井戸層をＳｉドープｎ型Ｉｎ0.01Ｇａ0.99Ｎクラッド層５の表面上に積層した。さらに、続けて、シランガスの供給を開始し、ＴＭＩガスを供給停止して厚さ６ｎｍのＳｉドープｎ型ＧａＮからなる量子障壁層を積層した。
　以上のような量子井戸層と量子障壁層の形成手順を繰り返すことによって、６層のアンドープＩｎ0.15Ｇａ0.85Ｎからなる量子井戸層と６層のＳｉドープｎ型ＧａＮからなる量子障壁層とが１層ずつ交互に積層された多重量子井戸構造のＭＱＷ活性層６を積層した。
　次に、サファイア基板１の温度を１１００℃まで上昇させ、キャリアガスを窒素ガスから水素ガスに変更した。そして、反応炉の内部にＴＭＧガス、ＴＭＡガスおよびＣＰ2Ｍｇガスを供給開始して、その後２分間に亘って供給した後、ＴＭＧガスおよびＴＭＡガスの供給を停止した。これにより、厚さ２０ｎｍのｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層７をＭＱＷ活性層６の表面上に積層した。
　次に、サファイア基板１の温度を１１００℃に保持するとともに、反応炉の内部にアンモニアガスを供給しながら、ＴＭＡガスの供給を停止した。その後、反応炉の内部へのＴＭＧガスとＣＰ2Ｍｇガスの供給量を変更することによって、図９に示すように、厚さ０．２μｍのＭｇドープｐ型ＧａＮコンタクト層１０８をｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層７の表面上に積層した。
　ｐ型ＧａＮコンタクト層８の積層後は、直ちにヒータへの通電を停止するとともに、反応炉の内部に供給されるキャリアガスを水素ガスから窒素ガスに変更した。そして、サファイア基板１の温度が３００℃以下になったことを確認して、上記の層の積層後のサファイア基板１を反応炉から取り出した。
　次に、図９に示すように、ｐ型ＧａＮコンタクト層８の表面上にＩＴＯ層９を形成した後に、ＩＴＯ層９の表面上にチタン層、アルミニウム層および金層をこの順序で積層することによってｐ側ボンディングパッド電極１０を形成した。
　次に、図９に示すように、ｐ側ボンディングパッド電極１０の形成後の積層体の一部をドライエッチングにより除去することによって、ｎ型ＧａＮコンタクト層４の表面の一部を露出させた。
　その後、図９に示すように、ｎ型ＧａＮコンタクト層４の露出した表面上にニッケル層、アルミニウム層、チタン層および金層をこの順序で積層することによって、ｎ側ボンディングパッド電極１１を形成した。
　そして、サファイア基板１の裏面を研削および研磨してミラー状の面とした後に、サファイア基板１を３５０μｍ角の正方形状のチップに分割することによって、実施例２の窒化物半導体発光ダイオード素子を作製した。
　以上のようにして作製した実施例２の窒化物半導体発光ダイオード素子のｐ側ボンディングパッド電極１０とｎ側ボンディングパッド電極１１との間に２０ｍＡの順方向電流を流したところ、順方向電流２０ｍＡにおける順方向電圧は３．０Ｖであった。なお、この順方向電圧は窒化物半導体発光ダイオード素子の動作電圧に相当する。また、ＩＴＯ層９を通して実施例２の窒化物半導体発光ダイオード素子の発光を観察したところ、その発光波長は４５０ｎｍであり、発光出力は２３．４ｍＷであった。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、ＩＩＩ族窒化物半導体を用いた窒化物半導体発光ダイオード素子、窒化物半導体レーザ素子および窒化物半導体トランジスタ素子などの窒化物半導体素子の製造に好適に利用することができる可能性がある。
　１　基板、２　ＡｌＮＯバッファ層、３　窒化物半導体下地層、４　ｎ型窒化物半導体コンタクト層、５　ｎ型窒化物半導体クラッド層、６　窒化物半導体活性層、７　ｐ型窒化物半導体クラッド層、８　ｐ型窒化物半導体コンタクト層、９　透光性電極層、１０　ｐ側電極、１１　ｎ側電極、２１　チャンバ、２３　ヒータ、２４　ヒータ支持材、２５　排気口、２６　Ａｌターゲット、２７　マグネット、２８　カソード、２９　マグネット支持材、３０，３１，３２　マスフローコントローラ、４１　第１のリードフレーム、４２　第２のリードフレーム、４３　モールド樹脂、４４　第２のワイヤ、４５　第１のワイヤ、１００，３００　窒化物半導体発光ダイオード素子、２００　発光装置。

Claims (16)

  1. 　基板（１）上にアルミニウムと窒素と酸素とを少なくとも含有するＡｌＮＯバッファ層（２）を形成する工程と、
    　前記ＡｌＮＯバッファ層（２）上に窒化物半導体層（３，４，５，６，７，８）を形成する工程と、を含み、
    　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、窒素ガスと酸素ガスとを連続的に導入して排気する雰囲気中においてアルミニウムをターゲット（２６）とした反応性スパッタ法で形成され、
    　前記雰囲気は、前記窒素ガスの流量と前記酸素ガスの流量の合計に対する前記酸素ガスの流量の比が０．５％以下の雰囲気であることを特徴とする、窒化物半導体素子（１００）の製造方法。
  2. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記ＡｌＮＯバッファ層（２）の酸素濃度が１原子％以上１０原子％以下となるように形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  3. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記ＡｌＮＯバッファ層（２）の酸素濃度が前記ＡｌＮＯバッファ層（２）中で均一となるように形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  4. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記ＡｌＮＯバッファ層（２）の波長４５０ｎｍの光に対する屈折率が２以上２．１以下となるように形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  5. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記ＡｌＮＯバッファ層（２）の膜厚が５ｎｍ以上１００ｎｍ以下となるように形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  6. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記基板（１）の表面の９０％以上を覆うように形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  7. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、前記基板（１）の温度が３００℃以上１０００℃以下の温度で形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  8. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）の形成直前の雰囲気の圧力が１×１０-4Ｐａ以下であることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  9. 　前記ＡｌＮＯバッファ層（２）を形成する工程に先立って、スパッタ装置のチャンバ内のダミー放電を行なう工程をさらに含むことを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  10. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、０．２Ｐａ以上の雰囲気の圧力下で形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  11. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ＡｌＮＯバッファ層（２）は、０．０１ｎｍ／秒以上１ｎｍ／秒以下の形成速度で形成されることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  12. 　前記基板（１）はサファイア基板を含み、
    　前記窒化物半導体層（３，４，５，６，７，８）は、ｎ型窒化物半導体層（４，５）と、窒化物半導体活性層（６）と、ｐ型窒化物半導体層（７，８）と、を含むことを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  13. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記反応性スパッタ法は１００ｍｍ以上２５０ｍｍ以下の距離に配置された前記基板（１）と前記ターゲット（２６）との間にＤＣ－ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ法により行なわれることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  14. 　前記ＡｌＮＯバッファ層（２）を形成する工程において、前記ターゲット（２６）は前記基板（１）の表面に対して傾けて配置されていることを特徴とする、請求項１に記載の窒化物半導体素子（１００）の製造方法。
  15. 　請求項１に記載の窒化物半導体素子（１００）の製造方法により製造された、窒化物半導体発光素子（１００）。
  16. 　請求項１５に記載の窒化物半導体発光素子（１００）を含む、発光装置（２００）。
PCT/JP2011/054008 2010-03-01 2011-02-23 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置 WO2011108422A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11750532.1A EP2544250B1 (en) 2010-03-01 2011-02-23 Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
CN201180022108.5A CN102884644B (zh) 2010-03-01 2011-02-23 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
US13/580,330 US8647904B2 (en) 2010-03-01 2011-02-23 Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
JP2012503085A JP5399552B2 (ja) 2010-03-01 2011-02-23 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-044343 2010-03-01
JP2010044343 2010-03-01

Publications (1)

Publication Number Publication Date
WO2011108422A1 true WO2011108422A1 (ja) 2011-09-09

Family

ID=44542076

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054008 WO2011108422A1 (ja) 2010-03-01 2011-02-23 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Country Status (6)

Country Link
US (1) US8647904B2 (ja)
EP (1) EP2544250B1 (ja)
JP (1) JP5399552B2 (ja)
CN (1) CN102884644B (ja)
TW (2) TWI573291B (ja)
WO (1) WO2011108422A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013045190A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
WO2013160343A1 (de) * 2012-04-26 2013-10-31 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, verfahren zur herstellung eines epitaxiesubstrats und optoelektronischer halbleiterchip mit einem epitaxiesubstrat
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP2015160995A (ja) * 2014-02-27 2015-09-07 シャープ株式会社 ＡｌＮＯバッファ層の製造方法および窒化物半導体素子の製造方法
KR20150131217A (ko) * 2013-03-14 2015-11-24 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
EP2672530A3 (en) * 2012-06-07 2015-12-23 LG Innotek Co., Ltd. Light emitting device and light emitting device package
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
JP2016219593A (ja) * 2015-05-20 2016-12-22 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US9620671B2 (en) 2012-06-13 2017-04-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and method for manufacturing same
WO2019044173A1 (ja) * 2017-08-31 2019-03-07 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146887A (ko) * 2013-06-18 2014-12-29 엘지이노텍 주식회사 발광소자
CN105261681B (zh) * 2015-09-08 2019-02-22 安徽三安光电有限公司 一种半导体元件及其制备方法
CN105470357B (zh) * 2015-12-31 2018-05-22 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105633233B (zh) * 2015-12-31 2018-01-12 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105755536B (zh) * 2016-02-06 2019-04-26 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
CN105590839B (zh) * 2016-03-22 2018-09-14 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
CN106025026B (zh) * 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
US9824884B1 (en) * 2016-10-06 2017-11-21 Lam Research Corporation Method for depositing metals free ald silicon nitride films using halide-based precursors
CN107946418B (zh) * 2016-10-12 2019-12-03 兆远科技股份有限公司 一种紫外光发光二极管用衬底及其制作方法
JP6648685B2 (ja) * 2016-12-26 2020-02-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI626767B (zh) * 2017-07-17 2018-06-11 Crystalwise Tech Inc Ultraviolet light-emitting diode and its substrate and the substrate thereof law
CN109309082A (zh) * 2017-07-27 2019-02-05 兆远科技股份有限公司 紫外光发光二极管及其基板以及其基板的制造方法
US10818818B2 (en) * 2017-11-30 2020-10-27 Epistar Corporation Semiconductor device
CN109671819B (zh) * 2018-11-30 2020-05-19 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646A (ja) 1991-09-30 1993-04-06 Maeda Corp 梁を連設した鋼管柱の構築方法
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2002334790A (ja) * 2001-02-19 2002-11-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2006004970A (ja) 2004-06-15 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体薄膜の作製方法
JP2007019504A (ja) * 2002-09-30 2007-01-25 Toshiba Corp 絶縁膜及び電子素子
JP2008297138A (ja) * 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH0326087A (ja) 1989-06-23 1991-02-04 Fuji Photo Film Co Ltd 映像信号処理回路
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
SG143946A1 (en) 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3840207B2 (ja) 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
CN100389481C (zh) * 2003-08-12 2008-05-21 日本电信电话株式会社 氮化物半导体生长用衬底
JPWO2005106977A1 (ja) * 2004-04-27 2008-03-21 松下電器産業株式会社 窒化物半導体素子およびその製造方法
JP2006190716A (ja) * 2004-12-28 2006-07-20 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP2007258258A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子ならびにその構造および作製方法
JP4444304B2 (ja) * 2006-04-24 2010-03-31 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
WO2008010541A1 (fr) * 2006-07-19 2008-01-24 Ngk Insulators, Ltd. Procédé de réduction de dislocation dans un cristal de nitrure de groupe iii et substrat pour croissance épitaxiale
JP5311830B2 (ja) * 2008-01-07 2013-10-09 キヤノン株式会社 電子写真装置
JP4933513B2 (ja) * 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
JP2011009374A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 窒化物半導体レーザ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646A (ja) 1991-09-30 1993-04-06 Maeda Corp 梁を連設した鋼管柱の構築方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP2002334790A (ja) * 2001-02-19 2002-11-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2007019504A (ja) * 2002-09-30 2007-01-25 Toshiba Corp 絶縁膜及び電子素子
JP2006004970A (ja) 2004-06-15 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体薄膜の作製方法
JP2008297138A (ja) * 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
US9647174B2 (en) 2011-09-30 2017-05-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
CN103843160A (zh) * 2011-09-30 2014-06-04 欧司朗光电半导体有限公司 用于制造光电子半导体芯片的方法和相应的光电子半导体芯片
JP2014528178A (ja) * 2011-09-30 2014-10-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
US20140342484A1 (en) * 2011-09-30 2014-11-20 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and corresponding optoelectronic semiconductor chip
WO2013045190A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US9484490B2 (en) 2012-04-26 2016-11-01 Osram Opto Semiconductors Gmbh Epitaxy substrate, method for producing an epitaxy substrate and optoelectronic semiconductor chip comprising an epitaxy substrate
CN104272430A (zh) * 2012-04-26 2015-01-07 欧司朗光电半导体有限公司 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
KR102075177B1 (ko) * 2012-04-26 2020-02-07 오스람 옵토 세미컨덕터스 게엠베하 에피택시 기판, 에피택시 기판의 제조 방법 및 에피택시 기판을 구비한 광전 반도체 칩
JP2015516939A (ja) * 2012-04-26 2015-06-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
WO2013160343A1 (de) * 2012-04-26 2013-10-31 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, verfahren zur herstellung eines epitaxiesubstrats und optoelektronischer halbleiterchip mit einem epitaxiesubstrat
KR20150003788A (ko) * 2012-04-26 2015-01-09 오스람 옵토 세미컨덕터스 게엠베하 에피택시 기판, 에피택시 기판의 제조 방법 및 에피택시 기판을 구비한 광전 반도체 칩
EP2672530A3 (en) * 2012-06-07 2015-12-23 LG Innotek Co., Ltd. Light emitting device and light emitting device package
US9620671B2 (en) 2012-06-13 2017-04-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and method for manufacturing same
US10193014B2 (en) * 2013-03-14 2019-01-29 Applied Materials, Inc. Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices
KR102080926B1 (ko) * 2013-03-14 2020-02-24 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US11575071B2 (en) 2013-03-14 2023-02-07 Applied Materials, Inc. Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
KR102455498B1 (ko) 2013-03-14 2022-10-14 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US20160035937A1 (en) * 2013-03-14 2016-02-04 Mingwei Zhu Oxygen controlled pvd aln buffer for gan-based optoelectronic and electronic devices
KR20150131217A (ko) * 2013-03-14 2015-11-24 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
KR20210156356A (ko) * 2013-03-14 2021-12-24 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US10236412B2 (en) 2013-03-14 2019-03-19 Applied Materials, Inc. Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices
KR102342796B1 (ko) * 2013-03-14 2021-12-22 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
JP2016518697A (ja) * 2013-03-14 2016-06-23 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ＧａＮベースのオプトエレクトロニックデバイスおよび電子デバイス用の酸素制御したＰＶＤＡｌＮバッファ
KR20200020024A (ko) * 2013-03-14 2020-02-25 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US11081623B2 (en) 2013-03-14 2021-08-03 Applied Materials, Inc. Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices
KR102207804B1 (ko) * 2013-03-14 2021-01-26 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
KR20210010655A (ko) * 2013-03-14 2021-01-27 어플라이드 머티어리얼스, 인코포레이티드 Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
JP2015160995A (ja) * 2014-02-27 2015-09-07 シャープ株式会社 ＡｌＮＯバッファ層の製造方法および窒化物半導体素子の製造方法
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
JP2016219593A (ja) * 2015-05-20 2016-12-22 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JPWO2019044173A1 (ja) * 2017-08-31 2020-10-29 東芝マテリアル株式会社 半導体発光素子およびその製造方法
WO2019044173A1 (ja) * 2017-08-31 2019-03-07 東芝マテリアル株式会社 半導体発光素子およびその製造方法
JP7123322B2 (ja) 2017-08-31 2022-08-23 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JPWO2011108422A1 (ja) 2013-06-27
US8647904B2 (en) 2014-02-11
EP2544250A1 (en) 2013-01-09
CN102884644A (zh) 2013-01-16
EP2544250A4 (en) 2014-12-10
TWI573291B (zh) 2017-03-01
CN102884644B (zh) 2016-02-17
US20120319162A1 (en) 2012-12-20
TW201145584A (en) 2011-12-16
EP2544250B1 (en) 2020-01-08
TW201547057A (zh) 2015-12-16
TWI502770B (zh) 2015-10-01
JP5399552B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5399552B2 (ja) 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
JP5955226B2 (ja) 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
JP5916980B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
US8569794B2 (en) Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP3361285B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
WO2009142311A1 (ja) Iii族窒化物半導体積層構造体およびその製造方法
WO2009020235A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2009113497A1 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2012227479A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP5917245B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP2014241417A (ja) アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2013187296A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP2980379B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180022108.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11750532

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012503085

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13580330

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011750532

Country of ref document: EP