CN102884644A - 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置 - Google Patents

氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置 Download PDF

Info

Publication number
CN102884644A
CN102884644A CN2011800221085A CN201180022108A CN102884644A CN 102884644 A CN102884644 A CN 102884644A CN 2011800221085 A CN2011800221085 A CN 2011800221085A CN 201180022108 A CN201180022108 A CN 201180022108A CN 102884644 A CN102884644 A CN 102884644A
Authority
CN
China
Prior art keywords
alno
resilient coating
nitride semiconductor
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800221085A
Other languages
English (en)
Other versions
CN102884644B (zh
Inventor
荒木正浩
内海孝昭
阪田昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102884644A publication Critical patent/CN102884644A/zh
Application granted granted Critical
Publication of CN102884644B publication Critical patent/CN102884644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种氮化物半导体元件（100）的制造方法、氮化物半导体发光元件及发光装置。该制造方法包括：在基板（1）上形成至少含有铝、氮、氧的AlNO缓冲层（2）的工序、以及在AlNO缓冲层（2）上形成氮化物半导体层（3，4，5，6，7，8）的工序，在形成AlNO缓冲层（2）的工序中，在连续导入氮气和氧气并排放气体的环境气氛中通过将铝作为靶材（26）的反应溅射法而形成AlNO缓冲层（2），环境气氛为所述氧气流量相对所述氮气流量与所述氧气流量的总和之比为0.5%以下的环境气氛。

Description

氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
技术领域
本发明涉及氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置。
背景技术
因为含氮的III-V族化合物半导体（III族氮化物半导体）具有相当于波长为从红外线到紫外线区域光能的带隙，所以，作为发出波长为从红外线到紫外线区域的光的发光元件、或接受具有该区域的波长的光的受光元件的材料是有用的。
而且，III族氮化物半导体因为构成III族氮化物半导体的原子间的键合强，绝缘击穿电压高，饱和电子速度大，所以作为耐高温、高输出、高频晶体管等电子器件的材料也是有用的。
进而，III族氮化物半导体几乎不会危害环境，所以也作为容易处理的材料也备受瞩目。
为了使用如上所述的、作为良好材料的III族氮化物半导体制作实用的氮化物半导体元件，需要在规定的基板上层叠由III族氮化物半导体的薄膜形成的III族氮化物半导体层，从而形成规定的元件结构。
在此，作为基板，使用由具有能够在基板上使III族氮化物半导体直接生长的晶格系数及热膨胀系数的III族氮化物半导体形成的基板是最合适的，作为由III族氮化物半导体形成的基板，例如优选使用氮化镓（GaN）基板等。
然而，GaN基板在现有状况下其尺寸较小，直径为2英寸以下，而且价格昂贵，所以是不实用的。
因此，在现有状况下，作为用于制作氮化物半导体元件的基板，可以使用与III族氮化物半导体的晶格系数差及热膨胀系数差较大的蓝宝石基板或碳化硅（SiC）基板等。
在蓝宝石基板与作为典型的III族氮化物半导体的GaN之间存在大约16%左右的晶格系数差。而且，在SiC基板与GaN之间存在大约6%左右的晶格系数差。在基板和在该基板上生长的III族氮化物半导体之间存在这样大的晶格系数差的情况下，通常难以在基板上使由III族氮化物半导体形成的晶体外延生长。例如，在蓝宝石基板上使GaN晶体直接外延生长的情况下，无法避免GaN晶体在三维上的生长，存在不能得到具有平坦表面的GaN晶体的问题。
因此，在基板与III族氮化物半导体之间，一般都形成用来消除基板与III族氮化物半导体之间的晶格系数差的、被称为所谓缓冲层的层。
例如，在专利文献1（日本专利第3026087号公报）中记述一种方法，即在蓝宝石基板上通过金属有机化合物气相外延（MOVPE）法形成氮化铝（AlN）的缓冲层后，使由AlxGa1-xN形成的III族氮化物半导体生长。
然而，即使在专利文献1中所述的方法中，也难以再现性良好地得到具有平坦表面的AlN的缓冲层。这可以认为是因为在通过MOVPE法形成AlN的缓冲层的情况下，作为原料气使用的三甲基铝（TMA）气体和氨气（NH3）容易在气相中发生反应。
因此，在专利文献1中所述的方法中，难以在AlN的缓冲层上使由表面平坦、且缺陷密度小的高品质AlxGa1-xN形成的III族氮化物半导体再现性良好地生长。
而且，例如在专利文献2（日本特公平5-86646号公报）中公开了在蓝宝石基板上通过施加直流偏压的高频溅射法形成AlxGa1-xN（0＜x≦1）缓冲层的方法。
然而，通过专利文献2所述的方法在AlxGa1-xN（0＜x≦1）缓冲层上形成的III族氮化物半导体正如专利文献3的段落[0004]及专利文献4的段落[0004]所述，不具有良好的结晶度。
因此，在专利文献3（日本专利第3440873号公报）中提出在氢气和氨气的混合气体环境气氛下对由DC磁控溅射法形成的III族氮化物半导体形成的缓冲层进行热处理的方法，而且在专利文献4（日本专利第3700492号公报）中提出在升温至400℃以上的蓝宝石基板上通过DC磁控溅射法形成由膜厚为50埃以上、3000埃以下的III族氮化物半导体形成的缓冲层的方法。
还有，在专利文献5（日本特开2006-4970号公报）中公开了在蓝宝石基板上按照Al2O3层、AlOxNy层、以及AlN层的顺序层叠这三层的技术。这三层通过使用ECR（Electron Cyclotron Resonance：电子回旋共振）等离子体的反应溅射法而形成，为了缓和蓝宝石基板与这三层的最表层AlN层的晶格系数之差，在蓝宝石基板与AlN层之间***Al2O3层和AlOxNy层（专利文献5的段落[0019]～[0023]）。并且，提出在AlN层上进而通过MOVPE法形成由p型GaN形成的缓冲层、在该缓冲层上形成氮化物半导体层的方法（专利文献5的段落[0024]）。
进而，在专利文献6（日本特开2009-81406号公报）中公开了在基板上通过反应溅射法形成缓冲层、并在其上通过MOVPE法形成III族氮化物半导体层的技术。在此，缓冲层优选为含氧、且缓冲层中的氧浓度为1原子%以下（专利文献6的段落[0028]）。这是因为如果缓冲层中的氧浓度超过1原子％，则缓冲层中的氧过多，基板与缓冲层之间的晶格系数的整合性降低，推测将降低作为缓冲层的功能（专利文献6的段落[0028]）。
另外，在专利文献6中，作为在通过反应溅射法形成的缓冲层中含氧的原因为，附着于溅射装置腔体内壁的水分等含氧物质通过溅射被从内壁击出，在层叠于基板上的缓冲层中不可避免地混入氧（专利文献6的段落[0028]）。
而且，在专利文献6中，为了使缓冲层中的氧浓度为1原子%以下，在形成缓冲层之前，在腔体内通过反复十六次的虚拟放电（ダミ一放電）对腔体内进行减压，使内压降低至6×10-6Pa，除去腔体内的杂质。
专利文献1：（日本）特许第3026087号公报
专利文献2：（日本）特公平5-86646号公报
专利文献3：（日本）特许第3440873号公报
专利文献4：（日本）特许第3700492号公报
专利文献5：（日本）特开2006-4970号公报
专利文献6：（日本）特开2009-81406号公报
通过上述专利文献3~6中所述的各种溅射法，在形成主要由AlN形成的缓冲层（以下称为AlN缓冲层）的情况下，附着于溅射装置腔体内壁的水分等含氧物质通过溅射被从内部击出，在成膜中的AlN缓冲层中不可避免地混入氧。而且，因为残存于腔体的含氧物质的量也随着时间的推移而变化，所以在溅射中从腔体的内部被击出的含氧物质的量也变化，其结果为缓冲层中的含氧量不稳定，即存在缓冲层的结晶度缺乏再现性这样的问题。在缓冲层的结晶度缺乏再现性的情况下，形成于缓冲层上的氮化物半导体层的结晶度也缺乏再现性。
而且，如专利文献6所述，在形成缓冲层之前，在腔体内重复虚拟放电十六次的情况下，虚拟放电所需要的处理时间增加，所以，存在不能有效地制造缓冲层上的氮化物半导体层及氮化物半导体元件的问题。
发明内容
本发明是鉴于上述问题而提出的，目的在于提供氮化物半导体元件的制造方法，能够再现性良好地形成具有良好结晶度的氮化物半导体层、从而能够有效制造具有良好特性的氮化物半导体元件。
本发明提供一种氮化物半导体元件的制造方法，包括：在基板上形成至少含有铝、氮、氧的AlNO缓冲层的工序、以及在AlNO缓冲层上形成氮化物半导体层的工序，在形成AlNO缓冲层的工序中，在连续导入氮气和氧气并排放气体的环境气氛中通过将铝作为靶材的反应溅射法形成AlNO缓冲层，环境气氛为氧气流量相对氮气流量和氧气流量的总和之比为0.5%以下的环境气氛。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选形成AlNO缓冲层的氧浓度为1原子%以上、10原子%以下。
还有，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选形成AlNO缓冲层的氧浓度在AlNO缓冲层中均匀。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选形成AlNO缓冲层相对波长为450nm的光的折射率为2以上、2.1以下。
还有，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选形成AlNO缓冲层的膜厚为5nm以上、100nm以下。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选形成覆盖基板的表面的90%以上。
还有，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选基板的温度为300℃以上、1000℃以下。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，优选AlNO缓冲层形成之前的环境气氛压力为1×10-4Pa以下。
还有，在本发明的氮化物半导体元件的制造方法中，优选在形成AlNO缓冲层的工序之前，还包括在溅射装置的腔体内进行虚拟放电的工序。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选在0.2Pa以上的环境气氛压力下形成。
还有，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，AlNO缓冲层优选以0.01nm/秒以上、1nm/秒以下的形成速度而形成。
而且，在本发明的氮化物半导体元件的制造方法中，优选基板包括蓝宝石基板，并且氮化物半导体层包括n型氮化物半导体层、氮化物半导体活性层、以及p型氮化物半导体层。
还有，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，反应溅射法优选在以100mm以上、250mm以下的距离所配置的基板与靶材之间通过以DC-连续方式施加电压而进行的DC磁控溅射法进行。
而且，在本发明的氮化物半导体元件的制造方法中，在形成AlNO缓冲层的工序中，靶材优选与基板的表面倾斜而配置。
另外，本发明提供通过上述任一种所述的氮化物半导体元件的制造方法而制造的氮化物半导体发光元件。
进而，本发明提供包括上述氮化物半导体发光元件的发光装置。
根据本发明，在通过反应溅射法形成缓冲层时，通过主动导入氧，提高在该缓冲层上所层叠的氮化物半导体层的结晶度。其结果为能够制造具有良好发光特性的氮化物半导体发光元件。
而且，根据本发明，通过在形成缓冲层时主动地导入氧，能够再现性良好且有效地形成具有良好结晶度的缓冲层，所以，能够在该缓冲层上再现性良好且有效地形成具有良好结晶度的氮化物半导体层。其结果为能够再现性良好且有效地制造具有良好发光特性的氮化物半导体发光元件。
附图说明
图1是本实施方式的氮化物半导体发光二极管元件的剖面示意图；
图2是针对本实施方式的氮化物半导体发光二极管元件的制造方法的一例、对其制造工序的一部分进行图解的剖面示意图；
图3是在基板的表面上层叠AlNO缓冲层所使用的DC磁控溅射装置的一例的结构示意图；
图4是在基板的表面上层叠AlNO缓冲层所使用的DC磁控溅射装置的另一例的结构示意图；
图5是针对本实施方式的氮化物半导体发光二极管元件的制造方法一例、对其制造工序的一部分进行图解的剖面示意图；
图6是针对本实施方式的氮化物半导体发光二极管元件的制造方法一例、对其制造工序的一部分进行图解的剖面示意图；
图7是针对本实施方式的氮化物半导体发光二极管元件的制造方法一例、对其制造工序的一部分进行图解的剖面示意图；
图8是使用本实施方式的氮化物半导体发光二极管元件的发光装置的一例的剖面示意图；
图9是第二实施例的氮化物半导体发光二极管元件的剖面示意图。
附图标记说明
1基板；2AlNO缓冲层；3氮化物半导体基础层；4n型氮化物半导体接触层；5n型氮化物半导体包覆层；6氮化物半导体活性层；7p型氮化物半导体包覆层；8p型氮化物半导体接触层；9透光性电极层；10p侧电极；11n侧电极；21腔体；23加热装置；24加热装置支承材料；25排气口；26Al靶材；27磁铁；28阴极；29磁铁支承材料；30，31，32质量流量控制器；41第一引线框；42第二引线框；43模制树脂；44第二金属线；45第一金属线；100，300氮化物半导体发光二极管元件；200发光装置。
具体实施方式
下面说明本发明的实施方式。在本发明的附图中，相同标记表示相同部分或相当部分。
〈元件的结构〉
图1表示作为本发明氮化物半导体元件一例的本实施方式的氮化物半导体发光二极管元件的剖面示意图。
在此，本实施方式的氮化物半导体发光二极管元件100具有：基板1、与基板1的表面相接而设置且含有氧及铝的氮化物半导体（以下称为“氧氮化铝”或“AlNO”）缓冲层2、与AlNO缓冲层2的表面相接而设置的氮化物半导体基础层3、与氮化物半导体基础层3的表面相接而设置的n型氮化物半导体接触层4、与n型氮化物半导体接触层4的表面相接而设置的n型氮化物半导体包覆层5、与n型氮化物半导体包覆层5的表面相接而设置的氮化物半导体活性层6、与氮化物半导体活性层6的表面相接而设置的p型氮化物半导体包覆层7、与p型氮化物半导体包覆层7的表面相接而设置的p型氮化物半导体接触层8、与p型氮化物半导体接触层8的表面相接而设置的透光性电极层9。而且，与n型氮化物半导体接触层4所露出的表面相接设置n侧电极11，与透光性电极层9的表面相接设置p侧电极10。
另外，AlNO缓冲层2只要含有氧、氮、铝即可，例如可以层叠由分子式Alx0Ga1-x0Ny0O1-y0（0＜x0≤1、0＜y0＜1）所表示的由氮化物半导体形成的氮化物半导体层。其中，从获得在基板1的表面（生长面）的法线方向上延伸的、由晶粒整齐的柱状晶体集合体形成的良好结晶度的AlNO缓冲层2的观点出发，优选层叠由分子式AlNy0O1-y0（0＜y0＜1）所表示的氮化物半导体形成的氮化物半导体层作为AlNO缓冲层2。
〈元件的制法〉
下面说明本实施方式的氮化物半导体发光二极管元件100的制造方法的一例。
首先，如图2的剖面示意图所示，在基板1的表面上层叠AlNO缓冲层2。在此，AlNO缓冲层2在基板1与靶材之间通过以DC-连续方式施加电压而进行的DC磁控溅射法形成。另外，AlNO缓冲层2的形成方式不限于以DC-连续方式施加电压而进行的DC磁控溅射法，例如可以使用RF溅射法、ECR溅射法或其他的反应溅射法。
〈基板〉
作为基板1，例如可以使用由具有a面、c面、m面或r面等露出面的蓝宝石（Al2O3）单晶、尖晶石（MgAl2O4）单晶、ZnO单晶、LiAlO2单晶、LiGaO2单晶、MgO单晶、Si单晶、SiC单晶、GaAs单晶、AlN单晶、GaN单晶或ZrB2等硼化物单晶等形成的基板。另外，虽然可以不特别限定基板1的生长面的面方位，适当使用正基板或具有倾斜角的基板等，但其中，在使用由蓝宝石单晶形成的蓝宝石基板作为基板1、在蓝宝石基板的c面上形成有后述的AlNO缓冲层2的情况下，能够层叠由晶粒整齐的柱状晶体集合体形成的良好结晶度的AlNO缓冲层2的倾向增大，基于此点而优选该蓝宝石基板。
〈基板的前处理〉
也可以对层叠AlNO缓冲层2之前的基板1的生长面进行前处理。作为基板1生长面的前处理的一例，可以列出通过进行与对硅基板经常进行的处理相同的RCA洗净，对基板1的生长面进行氢终端化（水素終端化）处理。由此，具有能够在基板1的生长面上再现性良好地层叠具有良好结晶度的AlNO缓冲层2的倾向。
作为基板1生长面的前处理的另一例，可以列出将基板1的生长面暴露于氮气等离子体中的处理。由此，具有能够除去附着于基板1的生长面的有机物或氧化物等异物、使基板1的生长面的状态整齐的倾向。特别在基板1为蓝宝石基板的情况下，通过将基板1的生长面暴露于氮气的等离子体中，氮化基板1的生长面，从而具有容易形成面内均匀的、层叠于基板1的生长面上的AlNO缓冲层2的倾向。
〈溅射装置〉
图3表示在基板1的表面上层叠AlNO缓冲层2所使用的DC磁控溅射装置的一例的示意性结构。
在此，DC磁控溅射装置具有：腔体21、设置于腔体21内部下方的加热装置23、与加热装置23相向设置的阴极28、用来将腔体21内部的气体向腔体21的外部排放的排气口25。
另外，加热装置23由加热装置支承材料24支承。而且，阴极28具有由铝形成的Al靶材26、以及由磁铁支承材料29支承的磁铁27。还有，在腔体21中连接有用来向腔体21的内部提供氩气的质量流量控制器30、用来向腔体21的内部提供氮气的质量流量控制器31、以及用来向腔体21的内部提供氧气的质量流量控制器32。
而且，对于在基板1的表面上层叠AlNO缓冲层2，首先，在如上所述结构的DC磁控溅射装置内部的加热装置23上设置基板1。使基板1的生长面（AlNO缓冲层2生长的表面）与Al靶材26的表面相对、并且以间隔规定的距离d配置基板1。
上述距离d表示Al靶材26的表面中心与基板1的生长面之间的最短距离，该距离d优选为100mm以上、250mm以下，更优选为120mm以上、210mm以下，进而优选为150mm以上、180mm以下。这是因为在通过DC磁控溅射法层叠AlNO缓冲层2时向基板1提供高能量的反应物质，在上述距离d为100mm以上的情况下，能够减少上述反应物质对基板1的生长面的损坏，在上述距离d为250mm以下的情况下，容易引起等离子体放电，并且也加大AlNO缓冲层2的形成速度，所以，具有能够使在基板1的生长面的法线方向（垂直方向）延伸的、由晶粒整齐的柱状晶体集合体形成的良好结晶度的AlNO缓冲层2层叠的倾向。因此，通过在这样良好结晶度的AlNO缓冲层2的表面上使氮化物半导体层生长，能够再现性良好地得到位错密度低、结晶度良好的氮化物半导体层（本实施方式中氮化物半导体基础层3），进而能够再现性良好地制作具有良好特性的氮化物半导体元件。
在上述距离d为120nm以上、210nm以下的情况下，特别是在150nm以上、180nm以下的情况下，能够层叠良好结晶度的AlNO缓冲层2，所以，能够在这样的AlNO缓冲层2的表面上使位错密度低、结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向增大。
图4表示在基板1的表面上层叠AlNO缓冲层2所使用的DC磁控溅射装置的另一例的示意性结构。图4所示结构的DC磁控溅射装置的特征在于，在基板1与Al靶材26之间隔着间隔，与基板1的生长面倾斜配置Al靶材26。
在此，Al靶材26只相对于基板1的生长面的法线方向倾斜角度θ而配置。在此，从层叠结晶度良好的AlNO缓冲层2的观点出发，优选角度θ为10°以上45°以下，更优选为20°以上、45°以下。
这样，在基板1与Al靶材之间隔着间隔、相对于基板1的生长面倾斜地配置Al靶材26的状态下，在基板1与Al靶材26之间通过以DC-连续方式施加电压而进行的DC磁控溅射法层叠AlNO缓冲层2的情况下，能够减少层叠AlNO缓冲层2时向基板1所提供的高能量反应物质对基板1的生长面的损坏，所以，具有能够层叠结晶度良好的AlNO缓冲层2的倾向。进而具有在基板1的面内使AlNO缓冲层2的结晶度及层厚均匀的倾向。
在图4所示结构的DC磁控溅射装置中，Al靶材26的表面中心与基板1的生长面之间的最短距离d优选为100mm以上、250mm以下，更优选为120mm以上、210mm以下，进而优选为150mm以上、180mm以下。在图4所示结构的DC磁控溅射装置中，通过如上所述设定上述最短距离d，根据上述原因，具有能够层叠结晶度良好的AlNO缓冲层2的倾向。
〈AlNO缓冲层的形成〉
接着，从质量流量控制器31连续向腔体21的内部提供氮气、从质量流量控制器32连续向腔体21的内部提供氧气，由此，向基板1与Al靶材26之间连续导入氮气及氧气，并且从排气口25连续向外部排放腔体21内部的气体。
然后，通过在基板1与Al靶材26之间以DC-连续方式施加电压，在基板1与Al靶材26之间产生氮气与氧气的混合气体的等离子体。由此，对Al靶材26进行溅射，在基板1的表面上层叠由铝、氮、氧的化合物形成的AlNO缓冲层2。另外，DC-连续方式是在Al靶材26的溅射中，向基板1与Al靶材26之间连续施加规定大小的直流电压（随着时间的推移方向不改变的电压）的方式。
如上所述，本发明的发明者们发现，在向腔体21的内部连续导入氮气和氧气、并且从排气口25向腔体21的外部连续排放腔体21内部的气体、同时在腔体21的内部通过使用Al靶材26作为靶材的反应溅射法形成AlNO缓冲层2的情况下，能够形成位错密度低且具有良好结晶度的AlNO缓冲层2，在其上方可再现性良好地形成具有良好结晶度的氮化物半导体层，基于这一发现而作出了本发明。这可以认为是因为通过向腔体21的内部连续导入、排放一定流量的氧气和氮气，能够确保腔体21内部的环境气氛为新鲜状态，所以，在构成腔体21的环境气氛的气体中从腔体21内壁产生的气体所占的比例降低。
〈流量比〉
AlNO缓冲层2形成于氧气流量相对氮气流量和氧气流量的总和之比为0.5%以下的环境气氛中，更优选形成于流量比为0.25%以下的环境气氛中。在氧气流量相对氮气流量和氧气流量的总和之比为0.5%以下的情况下，特别是在0.25%以下的情况下，能够层叠良好结晶度的AlNO缓冲层2，所以，能够在这样的AlNO缓冲层2的表面上使位错密度低且结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向增大。
在此，AlNO缓冲层2优选形成于氧气流量相对氮气流量与氧气流量的总和之比为0.05%以上的环境气氛中，更优选形成于0.1%以上的环境气氛中。在氧气流量相对氮气流量与氧气流量的总和之比为0.05%以上的情况下，特别是在0.1%以上的情况下，能够层叠良好结晶度的AlNO缓冲层2，所以，能够在这样的AlNO缓冲层2的表面上使位错密度低且结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向增大。
另外，虽然在上述针对向腔体21的内部提供氮气和氧气的情况进行了说明，但并不限定于此，例如也可以将至少一部分氮气置换为氨气。
〈AlNO缓冲层的覆盖度〉
AlNO缓冲层2优选形成为覆盖基板1的表面90%以上。在AlNO缓冲层2覆盖基板1的表面90%以上的情况下，具有能够抑制在形成于AlNO缓冲层2上的氮化物半导体层上产生凸起（hillock）及凹坑（pit）的倾向。
〈AlNO缓冲层的氧浓度〉
对于AlNO缓冲层2，优选使AlNO缓冲层2中的氧浓度为1原子%以上、10原子%以下而形成，更优选使之为2原子%以上、9原子%以下而形成，进而优选为3原子%以上、7原子%以下。如上所述，虽然目前缓冲层2中的氧浓度必须为1原子%以下，但本发明的发明者们专心研究的结果为，在AlNO缓冲层2中的氧浓度为1原子%以上、10原子%以下的情况下、进而在2原子%以上、9原子%以下的情况、特别是在3原子%以上、7原子%的情况下可以发现，能够使位错密度低且结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而能够再现性良好地制作出具有良好特性的氮化物半导体元件的倾向增大。
AlNO缓冲层2优选以使AlNO缓冲层2中的氧浓度在AlNO缓冲层2中均匀而形成。在该情况下，能够使位错密度低且结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而具有能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向。另外，为了可以说AlNO缓冲层2中的氧浓度在AlNO缓冲层2中是均匀的，AlNO缓冲层2中氧浓度最大部分的氧浓度与AlNO缓冲层2中氧浓度最小部分的氧浓度之差只要为10原子%以下即可。
〈AlNO缓冲层的折射率〉
AlNO缓冲层2对波长为450nm的光的折射率优选为2以上、2.1以下，更优选为2.03以上、2.08以下，进而优选为2.03以上、2.05以下。在AlNO缓冲层2对波长为450nm的光的折射率为2以上、2.1以下的情况，进而为2.03以上、2.08以下的情况，特别是在2.03以上、2.05以下的情况下，能够使位错密度低且结晶度良好的氮化物半导体层再现性良好地生长的倾向增大，进而具有能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向。
〈AlNO缓冲层的厚度〉
层叠在基板1的生长面上的AlNO缓冲层2的厚度优选为5nm以上、100nm以下。在AlNO缓冲层2的厚度不足5nm的情况下，AlNO缓冲层2可能不能充分发挥作为缓冲层的作用。而且，在AlNO缓冲层2的厚度超过100nm的情况下，不能提高作为缓冲层的作用，而可能只延长了AlNO缓冲层2的形成时间。还有，从在面内均匀地发挥AlNO缓冲层2作为缓冲层的作用的观点出发，优选使AlNO缓冲层2的厚度为10nm以上、50nm以下。
〈基板温度〉
层叠AlNO缓冲层2时的基板1的温度优选为300℃以上、1000℃以下。在层叠AlNO缓冲层2时的基板1的温度不足300℃的情况下，AlNO缓冲层2不能充分覆盖基板1的生长面，基板1的生长面可能较多地从AlNO缓冲层2中露出。而且，在层叠AlNO缓冲层2时基板1的温度超过1000℃的情况下，原料在基板1的生长面的迁移变得过于活跃，与其说由柱状晶体的集合体形成AlNO缓冲层2，不如说形成了接近于单晶膜的AlNO缓冲层2，从而降低AlNO缓冲层2作为缓冲层的作用。
〈溅射装置的极限真空度〉
因为在层叠AlNO缓冲层2时希望在腔体21内部不存在杂质，所以，从获得具有良好结晶度的AlNO缓冲层2的观点出发，溅射之前的腔体21内部的压力优选为1×10-4Pa以下。即AlNO缓冲层形成之前的环境气氛压力优选为1×10-4Pa以下。
〈虚拟放电〉
为进一步提高腔体21的极限真空度，优选在AlNO缓冲层2形成之前，在腔体21内进行虚拟放电。通过进行这样的虚拟放电，能够提前除去腔体21内被击出的杂质。
作为虚拟放电的方法，例如可以使用不导入基板1而进行与形成AlNO缓冲层2时的处理相同的放电程序的方法等。
这样的虚拟放电除了作为与AlNO缓冲层2的形成条件相同的条件而进行的方法以外，还可以进而设定为方便击出杂质的条件而进行。作为这样的条件，例如可以举出将用来加热基板的设定温度设定得稍高的条件、以及将用来产生等离子体的能量设定得稍高的条件等。
在腔体21内持续产生等离子体的状态下，交替重复只提供氩气的工序和提供形成AlNO缓冲层2时的气体的工序的虚拟放电对提高极限真空度也是有效的。在该虚拟放电中，在只提供氩气的工序中利用富铝金属膜薄薄地涂布腔体21的内壁是至关重要的。因为富铝金属膜容易吸附杂质。但是，虚拟放电的最后工序优选在提供作为AlNO缓冲层2形成条件的气体的工序中结束。这是因为，如果在只提供氩气的工序中结束虚拟放电，则富铝金属膜成为覆盖腔体21的内壁的状态，因而该内部处于非常不稳定的状态，如果在不稳定的腔体21的内壁状态下使AlNO缓冲层2成膜，则AlNO缓冲层2具有膜质特性缺乏再现性的倾向。
通过进行上述的虚拟放电，进一步提高AlNO缓冲层2成膜前腔体21内的极限真空度，由此能够更确实地除去存在于腔体21内壁或空间中的氧气化合物。
〈AlNO缓冲层层叠时腔体内部的压力〉
AlNO缓冲层2层叠时腔体21内部的压力优选为0.2Pa以上。在AlNO缓冲层2层叠时腔体21的内部压力不足0.2Pa的情况下，腔体21内部的氮量减少，使得从Al靶材26被溅射的铝在未形成氮化物的状态下可能附着在基板1的生长面上。而且，AlNO缓冲层2层叠时腔体21内部的压力不特别限定上限，只要是能够在腔体21的内部产生等离子体程度的压力即可。
〈AlNO缓冲层的形成速度〉
AlNO缓冲层2的形成速度优选为0.01nm/秒以上、1nm/秒以下。在AlNO缓冲层2的形成速度不足0.01nm/秒的情况下AlNO缓冲层2未在基板1的生长面上均匀地扩散、生长，而是生长为岛状，不能均匀地在基板1的生长面上覆盖AlNO缓冲层2，基板1的生长面可能会从AlNO缓冲层2中露出。而且，在AlNO缓冲层2的形成速度超过1nm/秒的情况下，AlNO缓冲层2形成为非晶体，可能不能在AlNO缓冲层2上使位错密度小且具有良好结晶度的氮化物半导体层生长。
〈氮化物半导体基础层的形成〉
接着，如图5的剖面示意图所示，通过MOCVD（Metal Organic ChemicalVapor Deposition：金属有机化合物化学气相沉淀），在AlNO缓冲层2的表面上层叠氮化物半导体基础层3。
作为氮化物半导体基础层3，例如虽然能够层叠由分子式Alx1Gay1Inz1N（0≤x1≤1、0≤y1≤1、0≤z1≤1、x1+y1+z1≠0）所表示的III族氮化物半导体形成的氮化物半导体层，但为了不延续由柱状晶体的集合体形成的AlNO缓冲层2中位错等晶体缺陷而优选为含有作为III族元素的Ga或In的氮化物半导体层。为了不延续AlNO缓冲层2中的位错而需要在与AlNO缓冲层2的界面附近使位错成环，但在氮化物半导体基础层3由含有Ga或In的III族氮化物半导体形成的情况下容易使位错成环。因此，通过使用由含有Ga或In的III族氮化物半导体形成的氮化物半导体基础层3，能够在与AlNO缓冲层2的界面附近使位错成环而闭锁，从而能够抑制位错从AlNO缓冲层2向氮化物半导体基础层3延续。特别是在氮化物半导体基础层3由分子式Alx1Gay1N（0＜x1＜1、0＜y1＜1）所表示的III族氮化物半导体形成的情况下，特别是在由GaN形成的情况下，因为能够在与AlNO缓冲层2的界面附近使位错成环而闭锁，所以，具有能够获得位错密度小且具有良好结晶度的氮化物半导体基础层3的倾向。
也可以在层叠氮化物半导体基础层3之前对AlNO缓冲层2的表面进行热处理。通过该热处理，具有能够提高AlNO缓冲层2的表面清洁度和结晶度的倾向。该热处理例如可以在使用MOCVD法的MOCVD装置内进行，作为进行热处理时的环境气体，例如可以使用氢气或氮气等。而且，为了防止在进行上述热处理时AlNO缓冲层2分解，也可以在进行热处理时的环境气体中混合氨气。还有，上述热处理例如可以在900℃以上、1250℃以下的温度下进行例如1分钟以上、60分钟以下的时间。
虽然也可以在氮化物半导体基础层3中在1×1017cm-3以上、1×1019cm-3以下的范围内掺杂n型掺杂剂，但从维持良好结晶度的观点出发，氮化物半导体基础层3优选为无掺杂。另外，作为n型掺杂剂，例如可以使用硅、锗及锡等，其中优选使用硅及/或锗。
氮化物半导体基础层3层叠时的基板1的温度优选为800℃以上、1250℃以下，更优选为1000℃以上、1250℃以下。在氮化物半导体基础层3层叠时基板1的温度为800℃以上、1250℃以下的情况下，特别是在1000℃以上、1250℃以下的情况下，具有能够使结晶度良好的氮化物半导体基础层3生长的倾向。
〈氮化物半导体层的形成〉
接着，如图6的剖面示意图所示，通过MOCVD法，在氮化物半导体基础层3的表面上依次层叠n型氮化物半导体接触层4、n型氮化物半导体包覆层5、氮化物半导体活性层6、p型氮化物半导体包覆层7及p型氮化物半导体接触层8而形成叠层体。
〈n型氮化物半导体接触层〉
作为n型氮化物半导体接触层4，例如可以层叠向由分子式Alx2Gay2Inz2N（0≦x2≦1、0≦y2≦1、0≦z2≦1、x2+y2+z2≠0）所表示的III族氮化物半导体形成的氮化物半导体层掺杂n型掺杂剂的层等。
其中，n型氮化物半导体接触层4优选为在由分子式Alx2Ga1-x2N（0≦x2≦1、优选为0≦x2≦0.5、更优选为0≦x2≦0.1）所表示的III族氮化物半导体中掺杂有作为n型掺杂剂的硅的氮化物半导体层。
从维持与n侧电极11的良好的欧姆接触、抑制n型氮化物半导体接触层4产生裂纹以及维持良好的结晶度的观点出发，n型掺杂剂向n型氮化物半导体接触层4的掺杂浓度优选在5×1017cm-3以上、5×1019cm-3以下的范围内。
从维持氮化物半导体基础层3和n型氮化物半导体接触层4这些层的良好结晶度的观点出发，这两层的厚度总和优选为4μm以上、20μm以下，更优选为4μm以上、15μm以下，进而优选为6μm以上、15μm以下。在氮化物半导体基础层3和n型氮化物半导体接触层4的厚度总和不足4μm的情况下，可能将使这些层的结晶度恶化，或者在这些层的表面产生凹坑（pit）。另一方面，在氮化物半导体基础层3和n型氮化物半导体接触层4的厚度总和超过20μm的情况下，可能基板1的弯曲增大，导致元件的产量降低。
〈n型氮化物半导体包覆层〉
作为n型氮化物半导体包覆层5，例如可以层叠向由分子式Alx3Gay3Inz3N（0≦x3≦1、0≦y3≦1、0≦z3≦1、x3+y3+z3≠0）所表示的III族氮化物半导体形成的氮化物半导体层掺杂n型掺杂剂的层等。n型氮化物半导体包覆层5也可以是由III族氮化物半导体形成的多个氮化物半导体层的异质结结构或超晶格结构。而且，从对后述的氮化物半导体活性层6进行光封闭的观点出发，n型氮化物半导体包覆层5的带隙优选大于氮化物半导体活性层6的带隙。虽然未特别限定n型氮化物半导体包覆层5的厚度，但优选为0.005μm以上、0.5μm以下，更优选为0.005μm以上、0.1μm以下。至于n型掺杂剂向n型氮化物半导体包覆层5的掺杂浓度，从维持良好结晶度及降低元件的动作电压的观点出发，优选为1×1017cm-3以上、1×1020cm-3以下，更优选为1×1018cm-3以上、1×1019cm-3以下。
〈氮化物半导体活性层〉
还有，在氮化物半导体活性层6例如具有单一量子阱（SQW）结构的情况下，作为氮化物半导体活性层6，例如可以使用由分子式Ga1-z4Inz4N（0＜z4＜0.4）所表示的III族氮化物半导体形成的氮化物半导体层作为量子阱层，而且为形成希望的发光波长而控制In组成及厚度。虽然未特别限定氮化物半导体活性层6的厚度，但从提高发光输出的观点出发，优选为1nm以上、10nm以下，更优选为1nm以上、6nm以下。
氮化物半导体活性层6形成时的基板1的温度优选为700℃以上、900℃以下，更优选为750℃以上、850℃以下。在氮化物半导体活性层6形成时的基板1的温度不足700℃的情况下，可能会使氮化物半导体活性层6的结晶度恶化，而另一方面，在超过900℃的情况下，InN的升华显著，In向固相中的吸收效率降低，可能会使In组成变化。
而且，作为氮化物半导体活性层6，例如也可以使用具有多层量子阱（MQW）结构的层，该多层量子阱结构是将由分子式Ga1-z4Inz4N（0＜z4＜0.4）所表示的III族氮化物半导体形成的氮化物半导体层作为量子阱层，将带隙大于该阱层的、由分子式Alx5Gay5Inz5N（0≦x5≦1、0≦y5≦1、0≦z5≦1、x5+y5+z5≠0）所表示的氮化物半导体形成的氮化物半导体层作为量子势垒层，一层一层交替层叠这两层而形成的。另外，也可以在上述量子阱层及/或量子势垒层中掺杂n型或p型掺杂剂。
〈p型氮化物半导体包覆层〉
作为p型氮化物半导体包覆层7，例如可以层叠向由分子式Alx6Gay6Inz6N（0≦x6≦1、0≦y6≦1、0≦z6≦1、x6+y6+z6≠0）所表示的III族氮化物半导体形成的氮化物半导体层掺杂p型掺杂剂的层等，其中优选层叠向由分子式Alx6Ga1-x6N（0＜x6≦0.4、优选为0.1≦x6≦0.3）所表示的III族氮化物半导体形成的氮化物半导体层掺杂p型掺杂剂的层。另外，作为p型掺杂剂，例如可以使用镁等。
从对氮化物半导体活性层6进行光封闭的观点出发，p型氮化物半导体包覆层7的带隙优选大于氮化物半导体活性层6的带隙。而且，虽然未特别限定p型氮化物半导体包覆层7的厚度，但优选为0.01μm以上、0.4μm以下，更优选为0.02μm以上、0.1μm以下。从获得良好结晶度的p型氮化物半导体包覆层7的观点出发，p型掺杂剂向p型氮化物半导体包覆层7的掺杂浓度优选为1×1018cm-3以上、1×1021cm-3以下，更优选为1×1019cm-3以上、1×1020cm-3以下。
〈p型氮化物半导体接触层〉
作为p型氮化物半导体接触层8，例如可以层叠向由分子式Alx7Gay7Inz7N（0≦x7≦1、0≦y7≦1、0≦z7≦1、x7+y7+z7≠0）所表示的III族氮化物半导体形成的氮化物半导体层掺杂p型掺杂剂的层等，其中，从维持良好结晶度及获得良好的欧姆接触的观点出发，优选使用向GaN层掺杂p型掺杂剂的层。
从维持良好的欧姆接触、抑制p型氮化物半导体接触层8产生裂纹以及维持良好结晶度的观点出发，p型掺杂剂向p型氮化物半导体接触层8的掺杂浓度优选在1×1018cm-3以上、1×1021cm-3以下的范围内，更优选在5×1019cm-3以上、5×1020cm-3以下的范围内。而且，虽然未特别限定p型氮化物半导体接触层8的厚度，但从提高氮化物半导体发光二极管元件100的发光输出的观点出发，优选为0.01μm以上、0.5μm以下，更优选为0.05μm以上、0.2μm以下。
〈MOCVD法〉
在分别由III族氮化物半导体构成上述n型氮化物半导体接触层4、n型氮化物半导体包覆层5、氮化物半导体活性层6、p型氮化物半导体包覆层7及p型氮化物半导体接触层8的情况下，例如按照如下所述，通过MOCVD法层叠这些层。
即向MOCVD装置的反应炉内部提供例如由三甲基镓（TMG）、三甲基铝（TMA）及三甲基铟（TMI）形成的群中所选择的至少一种III族元素的有机金属原料气、以及例如氨等氮原料气，对这些气体进行热分解，使之反应，由此能够进行层叠。
而且，在掺杂作为n型掺杂剂的硅的情况下，除了作为掺杂气体的上述原料气以外，还向MOCVD装置的反应炉内部提供例如硅烷（SiH4）或乙硅烷（Si2H4），由此能够掺杂硅。
还有，在掺杂作为p型掺杂剂的镁的情况下，除了作为掺杂气体的上述原料气以外，还向MOCVD装置的反应炉内部提供例如二茂镁（ビスシクロペンタジエニルマグネシウム）（CP2Mg），由此能够掺杂镁。
〈电极的形成〉
接着，如图7的剖面示意图所示，在p型氮化物半导体接触层8的表面上形成例如由ITO（Indium Tin Oxide：氧化铟锡）、ZnO或IZO（Indium ZincOxide：氧化铟锌）形成的透光性电极层9后，在透光性电极层9的表面上形成p侧电极10。之后，通过蚀刻除去p侧电极10形成后的叠层体的一部分，由此露出n型氮化物半导体接触层4的表面的一部分。
之后，如图1所示，通过在n型氮化物半导体接触层4所露出的表面上形成n侧电极11，能够制作出本实施方式的氮化物半导体发光二极管元件100。
〈元件的特性〉
在按照上述方法所制作的本实施方式的氮化物半导体发光二极管元件100中，如上所述，在基板1的生长面的法线方向（垂直方向）上延伸的、由晶粒整齐的柱状晶体集合体形成的良好结晶度的AlNO缓冲层2的表面上依次层叠氮化物半导体基础层3、n型氮化物半导体接触层4、n型氮化物半导体包覆层5、氮化物半导体活性层6、p型氮化物半导体包覆层7及p型氮化物半导体接触层8，所以，层叠在AlNO缓冲层2的表面上的这些层位错密度降低，并且具有良好的结晶度。因此，由具有这样的良好结晶度的层所形成的本实施方式的氮化物半导体发光二极管元件100是动作电压低、发光输出高的元件。
〈发光装置〉
图8表示使用了本实施方式的氮化物半导体发光二极管元件100的发光装置的一例的剖面示意图。在此，图8所示结构的发光装置200具有将本实施方式的氮化物半导体发光二极管元件100设置于第一引线框41上的结构。而且，氮化物半导体发光二极管元件100的p侧电极10与第一引线框41通过第一金属线45电连接，并且氮化物半导体发光二极管元件100的n侧电极11与第二引线框42通过第二金属线44电连接。进而，通过透明模制树脂43铸造氮化物半导体发光二极管元件100，由此，使发光装置200形成为炮弹状。
因为图8所示结构的发光装置使用了本实施方式的氮化物半导体发光二极管元件100，所以能够成为动作电压低、发光输出高的发光装置。
第一实施例
在第一实施例中，如图2所示，在由表面平坦的蓝宝石基板形成的基板1上，通过使用图3所述的溅射装置的反应溅射法，在各种条件下层叠AlNO缓冲层2，并且调查各AlNO缓冲层2的特性。进而，在各AlNO缓冲层2上通过MOCVD法层叠由无掺杂GaN形成的氮化物半导体基础层3，并且调查各氮化物半导体基础层3的特性。
具体地说，首先，在图3所示的溅射装置的加热装置23上未设置由蓝宝石基板形成的基板1的状态下，向腔体21的内部提供由质量流量控制器30进行流量控制的氩气，使用真空泵从排气口25排放与所提供的氩气相同量的气体，由此确保腔体21的内部为一定的压力。
接着，通过向加热装置23与Al靶材26之间施加电压，在加热装置23与Al靶材26之间产生氩气气体的等离子体。在产生氩气等离子体的状态下维持数分钟，利用富铝的金属膜薄薄地涂布腔体21的内壁。进而，维持产生氩气等离子体的状态，将氩气切换为氮气。此时，最好使腔体21内部的压力变化最小。接着，在产生氮等离子体的状态下维持数分钟，利用AlN膜涂布腔体21的内壁。
接着，在腔体21内部的加热装置23上设置基板1（基板1的表面与Al靶材26的表面的最短距离d=180mm），通过加热装置23对基板1进行加热，使基板1的温度为500℃，维持基板1的温度为500℃的状态10分钟。
然后，向腔体21的内部提供由质量流量控制器31进行流量控制的氮气，并且提供由质量流量控制器32进行流量控制的氧气，经由排气口25，通过真空泵排出与提供的气体量等量的气体，由此，确保腔体21的内部为一定的压力。
接着，通过向基板1与Al靶材26之间施加电压，在基板1与Al靶材26之间产生氮气及氧气的等离子体。由此，Al靶材26的铝被溅射，并且进行使铝与等离子体中的氧及氮发生反应的反应溅射，在基板1的整个表面形成由铝、氮、氧的化合物形成的厚度为25nm的AlNO缓冲层2。此时AlNO缓冲层2的形成速度为0.04nm/秒。而且，溅射之前腔体21的内部压力为1×10-4Pa以下，并且AlNO缓冲层2层叠时腔体21的内部压力为0.2Pa以上的环境气氛压力。
按照上述方法，在表1的AlNO缓冲层成膜条件一栏所表示的各种条件下，形成第一~第六样品的AlNO缓冲层2，分别测量第一~第六样品的AlNO缓冲层2的X射线半值宽度[arcsec]、氧浓度[原子%]及折射率。其结果如表1所示。
另外，表1的X射线半值宽度[arcsec]是针对通过X射线衍射测量所检测出的摇摆曲线、通过测量分别将AlN晶体的（002）面、GaN晶体的（004）面及GaN晶体的（102）面作为反射面时所对应的峰值的半值宽度而算出的。因为可以认为X射线半值宽度的值小，才是位错少的良好晶体，所以将该数值作为评价结晶度的尺度。
表1的氧浓度[原子%]通过XPS（X-ray photoelectron Spectroscopy：X射线光电子光谱学）测量。
表1的折射率表示相对波长为450nm的光的折射率，通过光谱椭偏仪进行测量。
接着，从图3所示的溅射装置的腔体21中取出AlNO缓冲层2层叠后的基板1，设置在MOCVD装置的反应炉的内部。
之后，向反应炉的内部提供氨气，并且在提供作为载气的氮气及氢气的状态下使基板1的温度在15分钟内上升至1125℃。在此，反应炉内部的压力为常压，作为载气的氢气与氮气的流量比（氢气流量/氮气流量）为50/50。然后，在确认基板1的温度稳定在1125℃后，开始向反应炉内部提供TMG（三甲基镓）气体，如图5所示，在AlNO缓冲层2的表面上通过MOCVD法层叠由厚度为5μm的无掺杂GaN形成的氮化物半导体基础层（GaN层）3。
按照上述方法，分别在第一~第六样品的AlNO缓冲层2的表面上形成第一~第六样品的GaN层3，分别测量以第一~第六样品的GaN层3的GaN晶体的（004）面及GaN晶体的（102）面分别作为反射面的X射线半值宽度[arcsec]。其结果如表1所示。
表1
Figure BDA00002344142300211
Figure BDA00002344142300221
根据表1所示的结果，可获得如下见解。
（a）完全不提供氧气而形成的第一样品的AlNO缓冲层2的特性与提供微量（0.05%）氧气而形成的第二样品的AlNO缓冲层2的特性基本相同。第一、第二样品的AlNO缓冲层2的X射线半值宽度分别为282[arcsec]、286[arcsec]，氧浓度都为2原子%。然而，在第一、第二样品的AlNO缓冲层2中，对450nm波长的光的折射率分别为2.11、2.08，虽然差异很小但确实存在差异。另一方面，第一样品与第二样品在GaN层的特性上出现较大的差异，第一样品与第二样品的GaN层以GaN（004）作为反射面的X射线半值宽度分别为642[arcsec]、53[arcsec]。
（b）当氧气流量比由0%增加至0.99%时，随着氧气流量比的增加，AlNO缓冲层2中的氧浓度也由2原子%增加至12原子%。另一方面，当氧气流量比由0%增加至0.5%（从第一样品到第五样品）时，AlNO缓冲层2的折射率由2.11单调减少至2.03，但当氧气流量比增加至0.99%（第六样品）时，折射率反而却增加为2.06。
（c）在获得良好的GaN特性的第二~第五样品的AlNO缓冲层2中，AlN（002）面的X射线半值宽度为300[arcsec]以下，且折射率为2.08以下。由此可以确认，在通过反应溅射形成AlNO缓冲层时，氧气流量比（氧气流量×100/所有气体的总流量）优选为0.5%以下。
在此，在专利文献6中，尽力减少不可避免地存在于AlN缓冲层中的氧的量，从而得到品质良好的氮化物半导体元件，而与之相对，本发明的发明者们却反而主动地导入氧而形成AlNO缓冲层2，并在其表面上直接形成氮化物半导体层，从而得到品质良好的氮化物半导体元件。通过这样的方法得到良好结果的原因虽然未经证实，但可认为是如下原因。
第一是因为形成AlNO缓冲层2时存在于腔体21内部环境气氛中的氧的性质不同。即从向腔体21内所导入的高纯度氧气中提供的氧（高纯度氧）与在溅射中从原本残留于腔体21内壁等的含氧物质中被击出的氧（残留氧）的性质存在差异。残留氧一般可认为由吸附于腔体内壁的水分分解而生成，作为其形态，可认为是H2O自身、OH（中性或离子）、O（中性或离子）。另一方面，高纯度氧可认为是O2自身、O2离子、O（中性或离子）。例如，因为高纯度氧以O2这样的状态含在AlNO缓冲层2中，或者以未含有氢的状态含在AlNO缓冲层2中，所以可推测与混入残留氧的AlN膜的性质不同。
第二可认为是在适度含有氧的AlNO缓冲层2中，氧起到填补形成AlNO缓冲层2的柱状AlN晶体的空隙（晶粒边界）的作用，使直接形成于其上面的氮化物半导体层的位错密度降低。而且可认为是为了填补晶粒边界，高纯度氧起到了很好的作用。
另外，在上述中，虽然针对向腔体21的内部提供氮气和氧气的情况进行了说明，但不限于此，例如也可以将至少一部分氮气置换为氩气，由此能够调整在进行反应溅射时所产生的环境气体的等离子体状态。
第二实施例
图9表示第二实施例的氮化物半导体发光二极管元件的剖面示意图。在此，第二实施例的氮化物半导体发光二极管元件300具有：表面被加工成凹凸状的蓝宝石基板1、与蓝宝石基板1的表面相接而设置的AlNO缓冲层2、与AlNO缓冲层2的表面相接而设置的氮化物半导体基础层3、与氮化物半导体基础层3的表面相接而设置的n型氮化物半导体接触层4、与n型氮化物半导体接触层4的表面相接而设置的n型氮化物半导体包覆层5、与n型氮化物半导体包覆层5的表面相接而设置的氮化物半导体活性层6、与氮化物半导体活性层6的表面相接而设置的p型氮化物半导体包覆层7、与p型氮化物半导体包覆层7的表面相接而设置的p型氮化物半导体接触层8、与p型氮化物半导体接触层8的表面相接而设置的透光性电极层9。而且，与n型氮化物半导体接触层4所露出的表面相接设置n侧电极11，与透光性电极层9的表面相接设置p侧电极10。
在此，在蓝宝石基板1上以氮化物半导体基础层3结晶品质的提高及在界面的光散射为目的形成凹凸形状。该凹凸形状的深度优选足够深于AlNO缓冲层2的厚度。而且，氮化物半导体基础层3也优选沿凹凸形状而形成，所以，凹凸的深度优选为0.3μm以上、3μm以下。还有，凸部与凸部的间隔优选为2μm以上、5μm以下。凸部的剖面形状可以为台阶状，但也可以是凸部的上部带有圆形的形状。
下面详细说明本实施方式所表示的半导体发光元件的实施例。首先，在图4所示的、以DC-连续方式施加电压而进行的DC磁控溅射装置的腔体21内部所具有的加热装置23上设置图9所示的蓝宝石基板1。
在此，设置基板1，使蓝宝石基板1的c面与Al靶材26的表面相对、且Al靶材26的表面中心与蓝宝石基板1的c面的最短距离d为180mm。之后，通过加热装置23将蓝宝石基板1加热至550℃。溅射之前的腔体21的内部压力为3×10-5Pa以下。
接着，向DC磁控溅射装置的腔体21的内部以40sccm的流量提供氮气，以0.02sccm的流量提供氧气，在将压力维持在0.4Pa后，将蓝宝石基板1的温度维持在550℃。
然后，通过使用在蓝宝石基板1与Al靶材26之间以DC-连续方式施加330W偏压来生成等离子体而进行的DC磁控溅射法的反应溅射，如图9所示，在蓝宝石基板1的c面上层叠由氮氧化铝（AlON）的柱状晶体集合体形成的、厚度为30nm的AlNO缓冲层2。此时，AlNO缓冲层2的形成速度为0.04nm/秒。
另外，在对蓝宝石基板1的c面进行氮化的过程中及将AlNO缓冲层2层叠的过程中的任一情况下使图4所示的DC磁控溅射装置的阴极28中的磁铁27摇动。而且，以预先测量的AlNO缓冲层2的成膜速度、只在规定的时间内层叠AlNO缓冲层2，在AlNO缓冲层2的厚度达到30nm时停止提供氮等离子体。
接着，从DC磁控溅射装置的腔体21中取出层叠AlNO缓冲层2后的蓝宝石基板1，将之设置于MOCVD装置的反应炉内部。在此，层叠AlNO缓冲层2后的蓝宝石基板1因为要通过高频感应加热式加热装置进行加热，所以设置在石墨制的基座上。另外，在通过电阻加热式加热装置对层叠AlNO缓冲层2后的蓝宝石基板1进行加热的情况下，层叠AlNO缓冲层2后的蓝宝石基板1被设置在设置于石墨制基座上的石英制托盘上。
之后，向反应炉的内部提供氨气，并且在提供作为载气的氮气及氢气的状态下在15分钟内使蓝宝石基板101的温度升高至1125℃。在此，反应炉内部的压力为常压，作为载气的氢气与氮气的流量比（氢气流量/氮气流量）为50/50。然后，在确认蓝宝石基板101的温度稳定在1125℃后，开始向反应炉内部提供TMG气体，如图9所示，在AlNO缓冲层2的表面上通过MOVPE法层叠由厚度为4μm的无掺杂GaN形成的GaN基础层3。另外，向反应炉的内部提供氨气，使V族元素相对III族元素的摩尔比（V族元素的摩尔数/III族元素的摩尔比）为1500。
接着，使蓝宝石基板1的温度为1125℃，向反应炉的内部提供硅烷气，使Si的掺杂浓度为1×1019/cm-3，由此，如图9所示，通过MOVPE法在GaN基础层3的表面上层叠厚度为3μm的Si掺杂n型GaN接触层4。
然后，在停止向反应炉的内部提供TMG气体及氢气后，将蓝宝石基板1的温度降低至800℃，将载气由氢气改变为氮气。然后，在确认反应炉内部的状态稳定后，向反应炉的内部提供作为原料气的TMG气体、TMI气体及氨气，进而向反应炉的内部提供硅烷气体，使Si的掺杂浓度为1×1018/cm-3，由此，如图9所示，在n型GaN接触层4的表面上层叠厚度为8nm的Si掺杂n型In0.01Ga0.99N包覆层5。
接着，在停止提供硅烷气体后，通过提供TMG气体及TMI气体，在Si掺杂n型In0.01Ga0.99N包覆层5的表面上层叠由厚度为3.5nm的无掺杂In0.15Ga0.85N形成的量子阱层。进而，继续开始提供硅烷气体，停止提供TMI气体，从而层叠由厚度为6nm的Si掺杂n型GaN形成的量子势垒层。
通过重复以上量子阱层和量子势垒层的形成流程，一层一层交替层叠六层由无掺杂In0.15Ga0.85N形成的量子阱层和六层由Si掺杂n型GaN形成的量子势垒层，由此层叠出多层量子阱结构的MQW活性层6。
然后，使蓝宝石基板1的温度升高至1100℃，将载气由氮气改变为氢气。然后，开始向反应炉的内部提供TMG气体、TMA气体及CP2Mg气体，两分钟之后，停止TMG气体及TMA气体的提供。由此，在MQW活性层6的表面上层叠厚度为20nm的p型Al0.2Ga0.8N包覆层7。
接着，将蓝宝石基板1的温度维持在1100℃，并且向反应炉的内部提供氨气，同时停止提供TMA气体。之后，通过改变向反应炉的内部提供的TMG气体和CP2Mg气体的供给量，如图9所示，在p型Al0.2Ga0.8N包覆层7的表面上层叠厚度为0.2μm的Mg掺杂p型GaN接触层108。
在层叠p型GaN接触层8之后，立即停止向加热装置供电，并且将向反应炉的内部所提供的载气由氢气改为氮气。然后，确认蓝宝石基板1的温度为300℃以下，从反应炉中取出层叠上述层后的蓝宝石基板1。
接着，如图9所示，在p型GaN接触层8的表面上形成ITO层9后，在ITO层9的表面上依次层叠钛层、铝层及金层，由此形成p侧焊盘电极10。
然后，如图9所示，通过干式蚀刻除去形成p侧焊盘电极10后的层叠体的一部分，由此使n型GaN接触层4的表面的一部分露出。
之后，如图9所示，在n型GaN接触层4露出的表面上依次层叠镍层、铝层、钛层及金层，由此形成n侧焊盘电极11。
然后，对蓝宝石基板1的背面进行研磨及抛光，形成镜状面后，将蓝宝石基板1分割成350μm见方的正方形状的芯片，由此制作出第二实施例的氮化物半导体发光二极管元件。
在按照上述方法制作出的第二实施例的氮化物半导体发光二极管元件的p侧焊盘电极10与n侧焊盘电极11之间流有20mA的正向电流时，正向电流20mA的正向电压为3.0V。另外，该正向电压相当于氮化物半导体发光二极管元件的动作电压。而且，在观察通过ITO层9第二实施例的氮化物半导体发光二极管元件发光时，该发光波长为450nm，发光输出为23.4mW。
本次所公开的实施方式及实施例在所有方面都是例示而不应该认为是限制。本发明的范围不是上述的说明而是由权利要求范围来表示，目的在于包括与权利要求范围等同的含义和范围内的所有变更。
工业实用性
本发明具有能够适当地应用于使用III族氮化物半导体的氮化物半导体发光二极管元件、氮化物半导体激光元件及氮化物半导体晶体管元件等的氮化物半导体元件的制造中的可能性。

Claims (16)

1.一种氮化物半导体元件（100）的制造方法，其特征在于，具有：在基板（1）上形成至少含有铝、氮、氧的AlNO缓冲层（2）的工序；
在所述AlNO缓冲层（2）上形成氮化物半导体层（3，4，5，6，7，8）的工序；
在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层（2）在连续导入氮气和氧气并排放气体的环境气氛中通过将铝作为靶材（26）的反应溅射法而形成；
所述环境气氛为所述氧气流量相对所述氮气流量与所述氧气流量的总和之比为0.5%以下的环境气氛。
2.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层（2）形成为所述AlNO缓冲层（2）的氧浓度为1原子%以上、10原子%以下。
3.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2形成为所述AlNO缓冲层（2）的氧浓度在所述AlNO缓冲层（2）中均匀。
4.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2形成为所述AlNO缓冲层（2）相对于波长为450nm的光的折射率为2以上、2.1以下。
5.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2形成所述AlNO缓冲层（2）的膜厚为5nm以上、100nm以下。
6.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2形成为覆盖所述基板（1）的表面的90%以上。
7.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2在所述基板（1）的温度为300℃以上、1000℃以下的温度下形成。
8.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2在形成之前的环境气氛压力为1×10-4Pa以下。
9.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，进而在形成所述AlNO缓冲层（2）的工序之前还包括在溅射装置的腔体内进行虚拟放电的工序。
10.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2在0.2Pa以上的环境气氛压力下形成。
11.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述AlNO缓冲层2以0.01nm/秒以上、1nm/秒以下的形成速度而形成。
12.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，所述基板（1）包括蓝宝石基板；
所述氮化物半导体层（3，4，5，6，7，8）包括：n型氮化物半导体层（4，5）、氮化物半导体活性层（6）、p型氮化物半导体层（7，8）。
13.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述反应溅射法通过在以100mm以上、250mm以下的距离所配置的所述基板（1）与所述靶材（26）之间以DC-连续方式施加电压而进行的DC磁控溅射法而进行。
14.如权利要求1所述的氮化物半导体元件（100）的制造方法，其特征在于，在形成所述AlNO缓冲层（2）的工序中，所述靶材（26）相对于所述基板（1）的表面倾斜而配置。
15.一种氮化物半导体发光元件（100），其特征在于，其通过权利要求1所述的氮化物半导体元件（100）的制造方法而制造。
16.一种发光装置（200），其特征在于，包括权利要求15所述的氮化物半导体发光元件（100）。
CN201180022108.5A 2010-03-01 2011-02-23 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置 Active CN102884644B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010044343 2010-03-01
JP2010-044343 2010-03-01
PCT/JP2011/054008 WO2011108422A1 (ja) 2010-03-01 2011-02-23 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Publications (2)

Publication Number Publication Date
CN102884644A true CN102884644A (zh) 2013-01-16
CN102884644B CN102884644B (zh) 2016-02-17

Family

ID=44542076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180022108.5A Active CN102884644B (zh) 2010-03-01 2011-02-23 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置

Country Status (6)

Country Link
US (1) US8647904B2 (zh)
EP (1) EP2544250B1 (zh)
JP (1) JP5399552B2 (zh)
CN (1) CN102884644B (zh)
TW (2) TWI573291B (zh)
WO (1) WO2011108422A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241467A (zh) * 2013-06-18 2014-12-24 Lg伊诺特有限公司 发光器件以及照明***
CN105470357A (zh) * 2015-12-31 2016-04-06 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105590839A (zh) * 2016-03-22 2016-05-18 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
CN105755536A (zh) * 2016-02-06 2016-07-13 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
CN106025026A (zh) * 2016-07-15 2016-10-12 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
WO2017041661A1 (zh) * 2015-09-08 2017-03-16 厦门市三安光电科技有限公司 一种半导体元件及其制备方法
CN107346798A (zh) * 2016-05-06 2017-11-14 鼎元光电科技股份有限公司 金属键结的发光二极管及形成金属键结发光二极管的方法
CN107946418A (zh) * 2016-10-12 2018-04-20 兆远科技股份有限公司 一种紫外光发光二极管用衬底及其制作方法
CN109309082A (zh) * 2017-07-27 2019-02-05 兆远科技股份有限公司 紫外光发光二极管及其基板以及其基板的制造方法
CN109671819A (zh) * 2018-11-30 2019-04-23 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
KR20130137295A (ko) * 2012-06-07 2013-12-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5908979B2 (ja) 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP2015160995A (ja) * 2014-02-27 2015-09-07 シャープ株式会社 ＡｌＮＯバッファ層の製造方法および窒化物半導体素子の製造方法
JP6271390B2 (ja) * 2014-10-17 2018-01-31 日本電信電話株式会社 窒化物半導体結晶成長方法
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN105633233B (zh) * 2015-12-31 2018-01-12 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
US9824884B1 (en) * 2016-10-06 2017-11-21 Lam Research Corporation Method for depositing metals free ald silicon nitride films using halide-based precursors
JP6648685B2 (ja) * 2016-12-26 2020-02-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI626767B (zh) * 2017-07-17 2018-06-11 Crystalwise Tech Inc Ultraviolet light-emitting diode and its substrate and the substrate thereof law
JP7123322B2 (ja) * 2017-08-31 2022-08-23 東芝マテリアル株式会社 半導体発光素子およびその製造方法
US10818818B2 (en) 2017-11-30 2020-10-27 Epistar Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
CN1706030A (zh) * 2003-08-12 2005-12-07 日本电信电话株式会社 氮化物半导体生长用衬底
JP2007258258A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子ならびにその構造および作製方法
US20090136780A1 (en) * 2006-07-19 2009-05-28 Ngk Insulators, Ltd. Method of reducing dislocations in group iii nitride crystal, and substrate for epitaxial growth

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH0326087A (ja) 1989-06-23 1991-02-04 Fuji Photo Film Co Ltd 映像信号処理回路
JP3063289B2 (ja) 1991-09-30 2000-07-12 前田建設工業株式会社 梁を連設した鋼管柱の構築方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP4223218B2 (ja) * 2001-02-19 2009-02-12 株式会社半導体エネルギー研究所 発光装置
SG102681A1 (en) 2001-02-19 2004-03-26 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3840207B2 (ja) 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
JP2007019504A (ja) 2002-09-30 2007-01-25 Toshiba Corp 絶縁膜及び電子素子
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP4468744B2 (ja) 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
JP2006190716A (ja) * 2004-12-28 2006-07-20 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP4444304B2 (ja) * 2006-04-24 2010-03-31 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008297138A (ja) 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5311830B2 (ja) * 2008-01-07 2013-10-09 キヤノン株式会社 電子写真装置
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP4933513B2 (ja) * 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
JP2011009374A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 窒化物半導体レーザ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
CN1706030A (zh) * 2003-08-12 2005-12-07 日本电信电话株式会社 氮化物半导体生长用衬底
JP2007258258A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子ならびにその構造および作製方法
US20090136780A1 (en) * 2006-07-19 2009-05-28 Ngk Insulators, Ltd. Method of reducing dislocations in group iii nitride crystal, and substrate for epitaxial growth

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241467B (zh) * 2013-06-18 2017-06-13 Lg伊诺特有限公司 发光器件以及照明***
CN104241467A (zh) * 2013-06-18 2014-12-24 Lg伊诺特有限公司 发光器件以及照明***
WO2017041661A1 (zh) * 2015-09-08 2017-03-16 厦门市三安光电科技有限公司 一种半导体元件及其制备方法
CN105470357A (zh) * 2015-12-31 2016-04-06 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105470357B (zh) * 2015-12-31 2018-05-22 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105755536B (zh) * 2016-02-06 2019-04-26 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
CN105755536A (zh) * 2016-02-06 2016-07-13 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
CN105590839A (zh) * 2016-03-22 2016-05-18 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
CN105590839B (zh) * 2016-03-22 2018-09-14 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
CN107346798A (zh) * 2016-05-06 2017-11-14 鼎元光电科技股份有限公司 金属键结的发光二极管及形成金属键结发光二极管的方法
CN106025026A (zh) * 2016-07-15 2016-10-12 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
CN106025026B (zh) * 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
CN107946418A (zh) * 2016-10-12 2018-04-20 兆远科技股份有限公司 一种紫外光发光二极管用衬底及其制作方法
CN107946418B (zh) * 2016-10-12 2019-12-03 兆远科技股份有限公司 一种紫外光发光二极管用衬底及其制作方法
CN109309082A (zh) * 2017-07-27 2019-02-05 兆远科技股份有限公司 紫外光发光二极管及其基板以及其基板的制造方法
CN109671819A (zh) * 2018-11-30 2019-04-23 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
JPWO2011108422A1 (ja) 2013-06-27
WO2011108422A1 (ja) 2011-09-09
TW201547057A (zh) 2015-12-16
TWI502770B (zh) 2015-10-01
US20120319162A1 (en) 2012-12-20
EP2544250B1 (en) 2020-01-08
TWI573291B (zh) 2017-03-01
EP2544250A1 (en) 2013-01-09
CN102884644B (zh) 2016-02-17
US8647904B2 (en) 2014-02-11
TW201145584A (en) 2011-12-16
JP5399552B2 (ja) 2014-01-29
EP2544250A4 (en) 2014-12-10

Similar Documents

Publication Publication Date Title
CN102884644B (zh) 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
JP5521981B2 (ja) 半導体発光素子の製造方法
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101558502A (zh) Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
CN102024887B (zh) 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
WO2008041586A1 (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
CN104025260A (zh) 氮化物半导体元件结构体及其制造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102255020B (zh) 一种垂直结构氮化镓发光二极管的外延片及其制造方法
JP2007335484A (ja) 窒化物半導体ウェハ
EP2634294B1 (en) Method for manufacturing optical element and optical element multilayer body
CN103050594B (zh) 氮化物半导体结构的制造方法
CN101578715A (zh) Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
JP2007109713A (ja) Ｉｉｉ族窒化物半導体発光素子
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
CN102751412A (zh) 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
CN103320764A (zh) 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211104

Address after: No. 6, Jingxiu Road, Qinghe New District, Huai'an City, Jiangsu Province

Patentee after: HUAIAN AUCKSUN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

TR01 Transfer of patent right