JP2014528178A - オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2014528178A
JP2014528178A JP2014532297A JP2014532297A JP2014528178A JP 2014528178 A JP2014528178 A JP 2014528178A JP 2014532297 A JP2014532297 A JP 2014532297A JP 2014532297 A JP2014532297 A JP 2014532297A JP 2014528178 A JP2014528178 A JP 2014528178A
Authority
JP
Japan
Prior art keywords
layer
sputtering
growth
range
end values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014532297A
Other languages
English (en)
Inventor
ヨアヒム エルトコルン
ヨアヒム エルトコルン
カール エンゲル
カール エンゲル
ベルトールド ハーン
ベルトールド ハーン
アンドレアス ヴァイマル
アンドレアス ヴァイマル
ペーター スタウス
ペーター スタウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2014528178A publication Critical patent/JP2014528178A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、少なくとも一実施形態においては、オプトエレクトロニクス半導体チップ（１０）、特に発光ダイオードを製造する方法に関する。本方法は、少なくとも以下のステップ、すなわち、シリコン成長基板（１）を形成するステップと、成長基板（１）の上にＩＩＩ族窒化物バッファ層（３）をスパッタリングによって生成するステップと、バッファ層（３）の上に、活性層（２ａ）を有するＩＩＩ族窒化物半導体積層体（２）を成長させるステップと、を含んでいる。

Description

オプトエレクトロニクス半導体チップを製造する方法およびオプトエレクトロニクス半導体チップを開示する。
非特許文献１には、青色を放出する発光ダイオードをシリコン上に製造する方法が開示されている。
独国特許出願公開第１００３４２６３号明細書 米国特許出願公開第２０１０／０１７１１３５号明細書
Dadgar et al., Applied Physics Letters, Vol. 80, No. 20, from May 20, 2002
本発明の１つの目的は、オプトエレクトロニクス半導体チップを効率的に製造する方法を開示することである。
本方法の少なくとも一実施形態によると、本方法は、成長基板を形成するステップを含んでいる。成長基板は、シリコン基板であることが好ましい。成長させるための表面は、Ｓｉ−１１１面であることが好ましい。成長用に設けられる表面は、特に滑らかな面とすることができ、粗さは最大で１０ｎｍとすることができる。成長基板の厚さは、少なくとも５０μｍまたは少なくとも２００μｍであることが好ましい。
本方法の少なくとも一実施形態によると、本方法は、成長基板の上にＩＩＩ族窒化物バッファ層を形成するステップを含んでいる。このバッファ層は、スパッタリングによって形成される。言い換えれば、バッファ層は、有機金属気相成長法（略してＭＯＶＰＥ）などの気相成長法によって形成されるのではない。
本方法の少なくとも一実施形態によると、バッファ層の上に、活性層を有するＩＩＩ族窒化物半導体積層体を成長させる。半導体積層体の活性層は、半導体チップの動作時に、特に紫外スペクトル領域または可視スペクトル領域における電磁放射を生成するようにされている。特に、生成される放射の波長は、４３０ｎｍ〜６８０ｎｍの範囲内（両端値を含む）である。活性層は、１つまたは複数のｐｎ接合部、あるいは１つまたは複数の量子井戸構造を備えていることが好ましい。
半導体材料は、ＡｌｎＩｎ１−ｎ−ｍＧａｍＮ（０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１）などの窒化物化合物半導体材料であることが好ましい。この場合、半導体積層体は、ドーパントおよび追加の構成成分を備えていることができる。しかしながら、説明を単純にするため、半導体積層体の結晶格子の本質的な成分（すなわちＡｌ、Ｇａ、Ｉｎ、およびＮ）のみを開示してあり、これらの一部をさらなる少量の物質によって置き換える、もしくはさらなる少量の物質によって補足する、またはその両方を行うことができる。
本方法の少なくとも一実施形態によると、０≦ｎ≦０．２、０．３５≦ｍ≦０．９５、０＜１−ｎ−ｍ≦０．５のうちの少なくとも１つが成り立つ。ｎおよびｍの値の上記の範囲は、半導体積層体のすべてのサブ層において成り立つことが好ましい（ドーパントは含まれない）。しかしながら、この場合、半導体積層体が１層または複数層の中央層を有することが可能であり、中央層についてはｎおよびｍの上記の値が適用されず、代わりに、０．７５≦ｎ≦１または０．８０≦ｎ≦１が成り立つ。
本方法の少なくとも一実施形態によると、本方法は、オプトエレクトロニクス半導体チップ、特に発光ダイオードを製造するようにされている。本方法は、少なくとも以下のステップ、すなわち、
− シリコン成長基板を形成するステップと、
− 成長基板の上にスパッタリングによってＩＩＩ族窒化物バッファ層を形成するステップと、
− バッファ層の上または上方に、活性層を有するＩＩＩ族窒化物半導体積層体を成長させるステップと、
を、好ましくは記載した順序において含んでいる。
ＭＯＶＰＥとは異なり、スパッタリングによると、比較的高いコスト効率で、かつ比較的高い成長速度で、厚い層を形成することができる。これに関して、一例として、例えばＡｌＮから構成される最大で１μｍの厚さを有する層を、数分以内に堆積させることができる。
さらに、スパッタリングが行われる装置には、ガリウムが存在しないようにすることができる。ＭＯＶＰＥのためのエピタキシ装置には、特に青色スペクトル領域において放出する発光ダイオードの場合に、ガリウムが含まれる層が要求されるため、一般に不純物としてガリウムが存在する。しかしながら、シリコン基板とともに存在するガリウム不純物の結果として、いわゆるメルトバック（meltback）が生じることがある。メルトバックとは、ガリウムとシリコンから構成される茶色がかった比較的柔らかい化合物を意味する。ガリウムによって成長基板からシリコンが解放され、この結果として、成長のために設けられたシリコン基板の表面にエフロレセンス（efflorescence）および孔が生じる。これにより、良好な成長結果が得られないことがある。
さらに、バッファ層がスパッタリングによって形成される結果として、その後のＭＯＶＰＥ工程を短縮する、もしくは単純化する、またはその両方を達成することができる。特に、基板のすぐ上の核形成層を省いて、成長基板にバッファ層を直接堆積させることが可能である。
さらに、バッファ層がスパッタリングされる結果として、半導体積層体を作製するためのＭＯＶＰＥ工程におけるアルミニウムの使用量を低減することが可能である。ＭＯＶＰＥ工程における高温のため、一般にはグラファイトホルダー（graphite holder）が基板ホルダーとして使用される。グラファイトホルダーは、ＭＯＶＰＥにおいてアルミニウムもしくはガリウムまたはその両方を含んだ白色がかった薄層によって覆われることがあり、その結果として、グラファイトホルダーの熱放射挙動および加熱挙動が変化する。気相成長炉の外側においてバッファ層がスパッタリングによって形成されている結果として、グラファイトホルダーがアルミニウムによって覆われることが大幅に減少し、ＭＯＶＰＥ工程のパラメータをより容易に設定することができる。
本方法の少なくとも一実施形態によると、バッファ層は、多層構造として堆積される。例えば、バッファ層の第１のサブ層（この第１のサブ層は成長基板の最も近くに位置している）が、薄いアルミニウム層によって形成される。このアルミニウム層の厚さは、例えば、１層、２層、または３層の単原子層である。このアルミニウム層には、窒素がまったく、または実質的に存在しないことが好ましく、したがって、成長領域において成長基板が窒素に直接接触しない。
本方法の少なくとも一実施形態によると、バッファ層は、ＡｌＮから構成されている第２のサブ層を備えており、このサブ層は、ＡｌＮから構成される続く第３のサブ層よりもゆっくりと堆積される。第２のサブ層と第３のサブ層は互いに直接続いていることが好ましく、さらには第１の層に直接続いていることが好ましい。特に、バッファ層は、３層のこのようなサブ層からなる。
本方法の少なくとも一実施形態によると、スパッタリング時、バッファ層に酸素が混合される。バッファ層（アルミニウム窒化物系である）における酸素の重量割合は、特に、好ましくは少なくとも０．１％または少なくとも０．２％または少なくとも０．５％である。さらに、バッファ層における酸素の重量割合は、好ましくは最大で１０％または最大で５％または最大で１．５％である。バッファ層における酸素の導入は、特許文献１にも開示されており、この文書の開示内容は参照によって本明細書に組み込まれている。
本方法の少なくとも一実施形態によると、バッファ層における酸素の割合は、成長基板から離れる方向に単調に、または厳密に単調に減少する。特に、シリコン成長基板に直接隣接する、１０ｎｍ〜３０ｎｍの範囲内（両端値を含む）の厚さを有する薄層に、最高の酸素濃度が存在する。酸素含有量は、成長基板から離れる方向に段階的または線形的に減少することができる。
本方法の少なくとも一実施形態によると、バッファ層は、少なくとも１０ｎｍまたは少なくとも３０ｎｍまたは少なくとも５０ｎｍの厚さとして成長させる。これに代えて、またはこれに加えて、バッファ層の厚さは、最大で１０００ｎｍまたは最大で２００ｎｍまたは最大で１５０ｎｍである。特に、バッファ層の厚さは約１００ｎｍである。
本方法の少なくとも一実施形態によると、バッファ層に中間層が直接堆積される。中間層は、スパッタリングによって、またはＭＯＶＰＥなどの気相成長法によって堆積される。中間層は、ＡｌＧａＮ系であることが好ましい。
本方法の少なくとも一実施形態によると、中間層は、アルミニウム含有量が、成長基板から離れる方向に、単調に、または厳密に単調に（すなわち例えば段階的または線形的に）減少するように、成長させる。
本方法の少なくとも一実施形態によると、中間層は、複数の層（ply）を有するように成長させる。中間層の個々の層において、アルミニウム含有量は一定である、またはほぼ一定であることが好ましい。個々の層は、２０ｎｍ〜１００ｎｍの範囲内（両端値を含む）の厚さ、特に、約５０ｎｍの厚さを有することが好ましい。中間層は、特に、２層〜６層の範囲内（両端値を含む）、好ましくは４層を備えている。中間層の合計厚さは、例えば、５０ｎｍ〜５００ｎｍの範囲内（両端値を含む）または１００ｎｍ〜３００ｎｍの範囲内（両端値を含む）、好ましくは約２００ｎｍである。
本方法の少なくとも一実施形態によると、特に、中間層の上に成長層を直接成長させる。成長層は、ドープされたＧａＮ層、またはドープされていないＧａＮ層であることが好ましい。成長層の厚さは、５０ｎｍ〜３００ｎｍの範囲内（両端値を含む）であることが好ましい。成長層は、スパッタリングまたはＭＯＶＰＥによって形成されることが好ましい。
本方法の少なくとも一実施形態によると、成長層にマスキング層を特に直接形成する。マスキング層は、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、ホウ素窒化物、またはマグネシウム酸化物から形成される。マスキング層の厚さは、最大で２ｎｍまたは最大で１ｎｍまたは最大で０．５ｎｍであることが好ましい。特に、マスキング層は、平均して１層または２層の単分子層の厚さとして形成される。マスキング層は、スパッタリングまたはＭＯＶＰＥによって形成することができる。
本方法の少なくとも一実施形態によると、マスキング層は、少なくとも２０％または少なくとも５０％または少なくとも５５％の被覆率で、下層に堆積させる。被覆率は、最大で９０％または最大で８０％または最大で７０％であることが好ましい。言い換えれば、成長基板もしくは成長層またはその両方が、平面視において見たとき、上記の割合だけマスキング層の材料によって覆われる。したがって、成長層は部分的に露出している。
本方法の少なくとも一実施形態によると、マスキング層の上と、部分的に露出した成長層の上に、融合層を特に直接成長させる。融合層は、ドープされていない、または実質的にドープされていないＧａＮ系であることが好ましい。融合層は、部分的に露出した成長層の上、したがってマスキング層の開口部の中に、成長する。マスキング層のこの開口部から始まって融合層は融合し、比較的少ない欠陥を有する閉じた層を形成する。
本方法の少なくとも一実施形態によると、融合層は、少なくとも３００ｎｍまたは少なくとも４００ｎｍの厚さとして成長させる。これに代えて、またはこれに加えて、この厚さは、最大で３μｍまたは最大で１．２μｍである。
本方法の少なくとも一実施形態によると、融合層の上に、中央層を、特に物理的に直接接触した状態で成長させる。中央層は、７５％〜１００％の範囲内（両端値を含む）のアルミニウム含有量を有するＡｌＧａＮ層、またはＡｌＮ層であることが好ましい。中央層の厚さは、５ｎｍ〜５０ｎｍの範囲内（両端値を含む）、特に、１０ｎｍ〜２０ｎｍの範囲内（両端値を含む）であることが好ましい。中央層は、ドープすることができる。
本方法の少なくとも一実施形態によると、複数の中央層を成長させ、これらの中央層それぞれは、製造公差の範囲内で同一に形成することができる。２層の隣接する中央層の間には、それぞれのＧａＮ層（ドープする、またはドープしないことができる）が位置していることが好ましい。さらに、ＧａＮ層は、２層の隣接する中央層に直接接触していることが好ましい。ＧａＮ層の厚さは、少なくとも２０ｎｍまたは少なくとも５０ｎｍまたは少なくとも５００ｎｍであることが好ましく、これに代えて、またはこれに加えて、最大で１０００ｎｍまたは最大で２０００ｎｍまたは最大で３０００ｎｍとすることができる。
本方法の少なくとも一実施形態によると、中央層の上に、または複数の中央層のうち成長基板から最も離れて位置している中央層の上に、活性層を有する半導体積層体を成長させる。半導体積層体は、中央層に直接接触しており、ＡｌＩｎＧａＮ系またはＩｎＧａＮ系であることが好ましい。中央層に隣接している半導体積層体の層は、ｎ型にドープされていることが好ましい。ｎ型ドーピングは、例えば、シリコンもしくはゲルマニウムまたはその両方によって行われる。
本方法の少なくとも一実施形態によると、バッファ層、成長層、マスキング層のうちの１つまたは複数をスパッタリングするとき、５５０℃〜９００℃の範囲内（両端値を含む）の温度が存在する。さらに、スパッタリング時の圧力は、特に、１０−３ｍｂａｒ〜１０−２ｍｂａｒの範囲内（両端値を含む）である。
本方法の少なくとも一実施形態によると、バッファ層のスパッタリング時の成長速度、またはスパッタリングによって形成される他の層の成長速度は、少なくとも０．０３ｎｍ／ｓもしくは最大で０．５ｎｍ／ｓまたはその両方である。スパッタリングは、アルゴンおよび窒素を含んだ雰囲気下で行われることが好ましい。アルゴンと窒素の比は１：２であることが好ましく、この場合の公差は最大で１５％または最大で１０％である。
本方法の少なくとも一実施形態によると、成長基板とは反対側に位置する半導体積層体の面に、キャリア基板が取り付けられる。その後、成長基板は、例えばレーザリフトオフ法またはエッチングによって除去される。半導体積層体とキャリア基板の間には、さらなる層、特に、ミラー層、電気コンタクト層、結合手段層（例えばはんだ）のうちの少なくとも１層を配置することができる。
本方法の少なくとも一実施形態によると、バッファ層は、スパッタリング堆積装置の中で形成し、半導体積層体は、これとは異なる気相成長炉の中で成長させる。特に好ましくは、スパッタリング堆積装置には、ガリウムもしくはグラファイトまたはその両方が存在しない。
さらには、オプトエレクトロニクス半導体チップを開示する。オプトエレクトロニクス半導体チップは、上述した実施形態の１つまたは複数において開示した方法によって、製造することができる。したがって、本方法の特徴は、オプトエレクトロニクス半導体チップにもあてはまり、逆も同様である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態においては、オプトエレクトロニクス半導体チップは、放射を生成する目的で設けられている活性層を有する半導体積層体を備えている。さらに、半導体積層体は、少なくとも１層のｎ型ドープ層と少なくとも１層のｐ型ドープ層を備えており、これらのドープ層は活性層に直接隣接していることが好ましい。半導体積層体は、ＡｌＩｎＧａＮ系またはＩｎＧａＮ系である。
本半導体チップは、半導体積層体のｐ側にキャリア基板を備えている。キャリア基板とは反対側の半導体積層体のｎ型ドープ層の面には中央層が位置しており、この中央層は、ＡｌＧａＮ系であり、高いアルミニウム含有量を有し、５ｎｍ〜５０ｎｍの範囲内（両端値を含む）の厚さとして成長している。複数の中央層を形成することができ、中央層の間にガリウム窒化物層が配置される。
キャリア基板とは反対側の、中央層の面、または複数の中央層のうちの１つの中央層の面には、ドープされたＧａＮまたはドープされていないＧａＮから構成された、３００ｎｍ〜１．５μｍの範囲内（両端値を含む）の厚さを有する融合層が位置している。さらに、本半導体チップには粗面化部が設けられており、この粗面化部は、融合層から半導体積層体のｎ型ドープ層まで、またはｎ型ドープ層の中まで達している。半導体積層体の放射出口領域は、一部分が融合層によって形成されている。粗面化部によって、中央層、または中央層の少なくとも１層が、部分的に露出している。
以下では、本発明の方法および本発明の半導体チップについて、図面を参照しながら例示的な実施形態に基づいてさらに詳しく説明する。この場合、個々の図面において、同じ参照数字は同じ要素を示している。しかしながら、この場合、要素の互いの関係は正しい縮尺では描かれていない。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
本発明のオプトエレクトロニクス半導体チップを製造するための、本発明の方法の例示的な実施形態の概略図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。
図１は、オプトエレクトロニクス半導体チップ１０を製造する方法を概略的に示している。図１Ａによると、スパッタリング堆積装置Ａの中で、シリコン成長基板１を形成する。図１Ｂによる方法ステップにおいては、スパッタリング堆積装置Ａの中で、成長基板１の上にバッファ層３をスパッタリングする。バッファ層３はＡｌＮ層であり、この層には酸素が含まれることが好ましい。
バッファ層３のスパッタリング時の温度は、約７６０℃であることが好ましい。スパッタリング堆積装置Ａ内の圧力は、特に、約５×１０−２ｍｂａｒであり、アルゴン−窒素雰囲気が存在する。バッファ層３のスパッタリング時の堆積速度は、約０．１５ｎｍ／ｓである。スパッタリング出力は、０．５ｋＷ〜１．５ｋＷの範囲内（両端値を含む）、特に、約０．５ｋＷであることが好ましい。バッファ層３は、約１００ｎｍの厚さとして形成される。スパッタリング堆積装置Ａには、ガリウムが存在しない。
図１Ｃによる方法ステップにおいては、バッファ層３を有する成長基板１を、スパッタリング堆積装置ＡからＭＯＶＰＥ炉Ｂの中に移送する。成長基板１は、基板ホルダーｂの上に位置しており、基板ホルダーｂはグラファイトから形成されていることが好ましい。ＡｌＮバッファ層３がＭＯＶＰＥ炉Ｂの中ではなくスパッタリング堆積装置Ａの中で形成されるため、アルミニウムもしくはガリウムまたはその両方を含んだ反射性の層によって基板ホルダーｂが被覆されることを防止する、または大幅に低減することができる。
放射を生成する目的で設けられる活性層を有する半導体積層体２を成長させるため、バッファ層３を有する成長基板１をＭＯＶＰＥ炉Ｂ内に配置したままにする。したがって、スパッタリングされたバッファ層３に半導体積層体２がエピタキシャルに堆積される。
ガリウムを含む半導体積層体２の成長が、バッファ層３の形成とは空間的に個別に行われるため、スパッタリング堆積装置Ａの中にガリウム不純物が存在することを防止することが可能である。これにより、シリコン成長基板１またはその成長領域にガリウムが直接接触しないようにすることが可能である。結果として、いわゆるメルトバックを防止することができる。
本方法は、ウェハ集合体において行われることが好ましい。個々の半導体チップ１０に分割する、あるいは追加の機能層を形成するなどのさらなる方法ステップについては、図を単純にする目的で図１には示していない。
図２は、オプトエレクトロニクス半導体チップ１０の例示的な一実施形態を概略的に示している。スパッタリングされたバッファ層３がシリコン成長基板１の上に位置している。バッファ層３は、酸素に加えて、または酸素の代わりとして、インジウムもしくはシリコンまたはその両方を備えていることもできる。
バッファ層３の上には中間層４が直接配置されている。中間層４は、複数の層を有することが好ましい（図２には示していない）。各層は、例えば約５０ｎｍの厚さを有し、成長基板１から離れる方向に減少するアルミニウム含有量を示し、個々の層のアルミニウム含有量は、約９５％、６０％、３０％、１５％とすることができ、この場合の公差は、特に、最大で１０％または最大で５％である。
中間層４の上には、ドープされたＧａＮまたはドープされていないＧａＮから構成されている成長層８が直接配置されている。成長層８の厚さは、約２００ｎｍであることが好ましい。成長層８がドープされている場合、ドーパント濃度は、半導体積層体２のｎ型ドープ層２ｂのドーパント濃度の少なくとも１／２以下であることが好ましい。
成長基板１から離れる方向に、成長層８の上にマスキング層６が直接続いている。マスキング層６は、好ましくは約６０％程度または約７０％程度、成長層８を覆っている。成長層８は、シリコン窒化物の２〜３層の単分子層から形成されている。
マスキング層６の開口部の中、成長層８において、ドープされたＧａＮまたはドープされていないＧａＮから構成されている融合層７が成長している。融合層７は、成長基板１から離れる方向に融合して連続層を形成する。融合層７は、特に、２μｍより薄い、または１．５μｍより薄い。融合層７の厚さは、０．５μｍ〜１．０μｍの範囲内（両端値を含む）であることが好ましい。
融合層７の上には中央層９が直接続いている。好ましくは、中央層９は、高いアルミニウム含有量を有するＡｌＧａＮ層である、またはＡｌＮ層であり、約１５ｎｍまたは約２０ｎｍの厚さを有する。
中央層９が複数のサブ層を備えていることも可能である。例えば、融合層７の上に、ＡｌＧａＮから構成されている第１のサブ層が続いており、第１のサブ層の上に、より高いＡｌ含有量を有するＡｌＧａＮから構成されている第２のサブ層が続いている。「続いている」とは、好ましくは成長方向に沿っていることを意味し、互いに連続する層が互いに接触していることを意味しうる。
中央層９の上には、半導体積層体２のｎ型ドープ層２ｂが配置されており、このｎ型ドープ層２ｂは活性層２ａに隣接している。成長基板１とは反対側の活性層２ａの面には、少なくとも１層のｐ型ドープ層２ｃが位置している。半導体積層体２の層２ａ，２ｂ，２ｃは、ＩｎＧａＮ系であることが好ましい。ｎ型ドープ層２ｂのドーパント濃度は、５×１０１８／ｃｍ３〜１×１０２０／ｃｍ３の範囲内（両端値を含む）または１×１０１９／ｃｍ３〜６×１０１９／ｃｍ３の範囲内（両端値を含む）であることが好ましい。ｎ型ドープ層２ｂは、ゲルマニウムもしくはシリコンまたはその両方によってドープされていることが好ましい。ｐ型ドープ層２ｃは、マグネシウムによってドープされていることが好ましい。
ｎ型ドープ層２ｂの厚さＤは、例えば、１．０μｍ〜４μｍの範囲内（両端値を含む）、特に、１．５μｍ〜２．５μｍの範囲内（両端値を含む）である。中央層９に最も近いｎ型ドープ層２ｂの領域（この領域は好ましくは１００ｎｍ〜５００ｎｍの範囲内（両端値を含む）の厚さを有する）においては、オプションとしてドーパント濃度が低く、この領域では、例えば５×１０１７／ｃｍ３〜１×１０１９／ｃｍ３の範囲内（両端値を含む）、特に、約１×１０１８／ｃｍ３である。この領域は図には示していない。
図３による半導体チップ１０の例示的な実施形態においては、成長基板１、さらにはバッファ層３、および中間層４が除去されている（図２においても可能である）。半導体積層体２のｐ側に、第１のコンタクト層１２ａが取り付けられている。半導体積層体２は、この第１のコンタクト層１２ａを介してキャリア基板１１に接続されている。キャリア基板１１の厚さは、５０μｍ〜１ｍｍの範囲内（両端値を含む）であることが好ましい。
キャリア基板１１とは反対の半導体積層体２の側には、粗面化部１３が形成されている。粗面化部１３は、半導体積層体２のｎ型ドープ層２ｂまで、またはｎ型ドープ層２ｂの中まで達している。したがって、ｎ型ドープ層２ｂおよび中央層９は、粗面化部によって部分的に露出している。特に好ましくは、マスキング層６が粗面化部１３によって完全に除去されている。
オプションとして、キャリア基板とは反対側の面に、さらなるコンタクト層１２ｂが取り付けられており、このさらなるコンタクト層を介して、例えばボンディングワイヤによって、半導体チップ１０を電気的に接触接続して半導体チップ１０に通電することができる。ミラー層や結合手段層などのさらなるオプションの層は、図３には示していない。
図４は、半導体チップ１０のさらなる例示的な実施形態を示している。図を簡潔にする目的で、コンタクト層やミラー層などの層は図４には示していない。図４による半導体チップ１０は、２層の中央層９を備えており、これらの中央層９の間にＧａＮ層５が位置している。
粗面化部１３は、両方の中央層９を貫いてｎ型ドープ層２ｂの中まで達している。この図とは異なり、中央層９の一方が粗面化部によって影響されないようにすることが可能である。さらには、活性層２ａに近い方の中央層９を、粗面化部１３を形成するためのエッチング停止層として具体化することが可能である。さらに、図４の実施形態とは異なり、３層以上の中央層９が存在することも可能であり、中央層９それぞれは互いに同じ構造である、または互いに異なる構造である。
図５は、半導体チップ１０のさらなる例示的な実施形態を示している。半導体積層体２は、結合手段１８（例えばはんだである）を介してキャリア基板１１に固定されている。キャリア基板１１の側の半導体積層体２の面は、第１の電気接続層１４およびキャリア基板１１を介して電気的に接触接続されている。
さらに、キャリア基板１１とは反対の半導体積層体２の側は、第２の電気接続層１６を介して接触接続されている。第２の接続層１６は、キャリア基板１１から見て活性層２ａを貫いており、半導体積層体２に並ぶように横方向に導かれている。一例として、第２の接続層１６は、半導体積層体２の横においてボンディングワイヤ（図示していない）に接続することができる。
粗面化部１３は、第２の接続層１６まで達していない。さらに、接続層１６，１４は、例えばシリコン酸化物またはシリコン窒化物から構成されている分離層１５によって、互いに電気的に絶縁されている。図５には、中央層および融合層を示していない。したがって、半導体チップ１０は、特許文献２に開示されている半導体チップと同様に具体化することができ、この文書の開示内容は参照によって本明細書に組み込まれている。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
（関連出願）
本特許出願は、独国特許出願第１０２０１１１１４６７０．２号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。

Claims (13)

  1. オプトエレクトロニクス半導体チップ（１０）を製造する方法であって、
    − シリコン成長基板（１）を形成するステップと、
    − 前記成長基板（１）の上にＩＩＩ族窒化物バッファ層（３）をスパッタリングによって形成するステップと、
    − 前記バッファ層（３）の上に、活性層（２ａ）を有するＩＩＩ族窒化物半導体積層体（２）を成長させるステップと、
    を含んでいる、方法。
  2. 前記バッファ層（３）が、ＡｌＮ系であり、前記成長基板（１）に直接堆積される、
    請求項１に記載の方法。
  3. 前記バッファ層（３）に酸素が混合され、前記酸素の重量割合が０．１％〜１０％の範囲内（両端値を含む）である、
    請求項２に記載の方法。
  4. 前記バッファ層（３）における酸素の割合が、前記成長基板（１）から離れる方向に単調に減少する、
    請求項３に記載の方法。
  5. 前記バッファ層（３）が、１０ｎｍ〜１０００ｎｍの範囲内（両端値を含む）の厚さ、特に、５０ｎｍ〜２００ｎｍの範囲内（両端値を含む）の厚さを有する、
    請求項１から請求項４のいずれかに記載の方法。
  6. 前記バッファ層（３）の上に、スパッタリングによって、または気相成長法によって、中間層（４）が直接堆積され、
    前記中間層（４）がＡｌＧａＮ系であり、前記中間層（４）におけるＡｌ含有量が、前記成長基板（１）から離れる方向に単調に減少する、
    請求項１から請求項５のいずれかに記載の方法。
  7. 前記中間層（４）の上に、以下の層、すなわち、
    − ＧａＮ系であり、スパッタリングまたは気相成長法によって形成される成長層（８）と、
    − ＳｉＮ系であるマスキング層（６）であって、５０％〜９０％の範囲内（両端値を含む）の被覆率で前記成長層（８）を覆い、スパッタリングまたは気相成長法によって形成される、マスキング層（６）と、
    − ＧａＮ系であり、気相成長法によって成長させる融合層（７）と、
    − ＡｌＧａＮもしくはＡｌＮまたはその両方から構成されている１層または複数層の中央層（９）であって、複数層の中央層（９）の場合、２層の隣接する中央層（９）の間にそれぞれのＧａＮ層（５）を気相成長法によって成長させる、１層または複数層の中央層（９）と、
    − ＡｌＩｎＧａＮ系であり、気相成長法によって成長させる半導体積層体（２ａ，２ｂ，２ｃ）と、
    が、それぞれの下層の上に直接的に、示した順序において形成される、
    請求項６に記載の方法。
  8. 前記スパッタリングが、５５０℃〜９００℃の範囲内（両端値を含む）の温度において、１×１０−３ｍｂａｒ〜１×１０−２ｍｂａｒの範囲内（両端値を含む）の圧力において、行われる、
    請求項１から請求項７のいずれかに記載の方法。
  9. スパッタリング時の成長速度が、０．０３ｎｍ／ｓ〜０．５ｎｍ／ｓの範囲内（両端値を含む）に設定され、前記スパッタリングが、ＡｒおよびＮ２を含んだ雰囲気下で行われ、Ａｒ：Ｎ２の比が１：２であり、この場合の公差が最大で１５％である、
    請求項１から請求項８のいずれかに記載の方法。
  10. 前記成長基板（１）とは反対側の前記半導体積層体（２）の面にキャリア基板（１１）が取り付けられ、その後に前記成長基板（１）が除去される、
    請求項１から請求項９のいずれかに記載の方法。
  11. 前記バッファ層（３）がスパッタリング堆積装置（Ａ）の中で形成され、前記半導体積層体（２）が、前記スパッタリング堆積装置（Ａ）とは異なる気相成長炉（Ｂ）の中で成長し、
    前記スパッタリング堆積装置（Ａ）にガリウムが存在しない、
    請求項１から請求項１０のいずれかに記載の方法。
  12. 放射を生成する目的で設けられている活性層（２ａ）と少なくとも１層のｎ型ドープ層（２ｂ）とを有する半導体積層体（２）を備えたオプトエレクトロニクス半導体チップ（１０）であって、
    − 前記ｎ型ドープ層（２ｂ）が前記活性層（２ａ）に隣接しており、
    − 前記半導体積層体（２）がＡｌＩｎＧａＮ系であり、
    − キャリア基板（１１）とは反対側の前記ｎ型ドープ層（２ｂ）の面に、ＡｌＧａＮから構成されており、かつ５ｎｍ〜５０ｎｍの範囲内（両端値を含む）の厚さを有する少なくとも１層の中央層（９）が成長しており、
    − キャリア基板（１１）とは反対側の前記中央層（９）の面、または複数の前記中央層（９）のうちの１つの中央層の面に、ドープされたＧａＮまたはドープされていないＧａＮから構成された、３００ｎｍ〜１．２μｍの範囲内（両端値を含む）の厚さを有する融合層（７）が形成されており、
    − 粗面化部（１３）が、前記融合層（７）から前記ｎ型ドープ層（２ｂ）まで、または前記ｎ型ドープ層（２ｂ）の中まで達しており、
    − 前記半導体積層体（２）の放射出口領域が、部分的に前記融合層（７）によって形成されており、
    − 前記中央層（９）が部分的に露出している、
    オプトエレクトロニクス半導体チップ（１０）。
  13. 請求項１から請求項１１のいずれかに記載の方法によって製造される、
    請求項１２に記載のオプトエレクトロニクス半導体チップ（１０）。
JP2014532297A 2011-09-30 2012-08-28 オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ Pending JP2014528178A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011114670.2 2011-09-30
DE102011114670A DE102011114670A1 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
PCT/EP2012/066699 WO2013045190A1 (de) 2011-09-30 2012-08-28 Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip

Publications (1)

Publication Number Publication Date
JP2014528178A true JP2014528178A (ja) 2014-10-23

Family

ID=46851952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532297A Pending JP2014528178A (ja) 2011-09-30 2012-08-28 オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ

Country Status (7)

Country Link
US (1) US20140342484A1 (ja)
JP (1) JP2014528178A (ja)
KR (1) KR20140069036A (ja)
CN (1) CN103843160A (ja)
DE (1) DE102011114670A1 (ja)
TW (1) TWI497762B (ja)
WO (1) WO2013045190A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
JP6786307B2 (ja) * 2016-08-29 2020-11-18 株式会社ニューフレアテクノロジー 気相成長方法
CN114651084A (zh) * 2019-10-31 2022-06-21 东曹株式会社 层叠膜结构体和其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038218A1 (fr) * 1998-01-21 1999-07-29 Rohm Co., Ltd. Element luminescent a semiconducteur et procede de fabrication
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2011108422A1 (ja) * 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP3509709B2 (ja) * 2000-07-19 2004-03-22 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜共振子の製造方法
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR20150123293A (ko) * 2006-02-23 2015-11-03 아주로 세미컨턱터스 아게 질화물 반도체 컴포넌트 및 이의 제조를 위한 프로세스
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
CN101438429B (zh) * 2006-05-10 2011-04-27 昭和电工株式会社 Ⅲ族氮化物化合物半导体叠层结构体
US8227284B2 (en) * 2006-08-18 2012-07-24 Showa Denko K.K. Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5471440B2 (ja) * 2007-05-02 2014-04-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US20100176369A2 (en) * 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP5524235B2 (ja) * 2009-11-06 2014-06-18 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038218A1 (fr) * 1998-01-21 1999-07-29 Rohm Co., Ltd. Element luminescent a semiconducteur et procede de fabrication
WO2011108422A1 (ja) * 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2013045190A1 (de) 2013-04-04
US20140342484A1 (en) 2014-11-20
DE102011114670A1 (de) 2013-04-04
TW201318209A (zh) 2013-05-01
KR20140069036A (ko) 2014-06-09
CN103843160A (zh) 2014-06-04
TWI497762B (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
US9299880B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
JP6148756B2 (ja) オプトエレクトロニクス半導体チップ
US20060202211A1 (en) Method for fabricating light-emitting device utilizing substrate transfer by laser decomposition
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
TW200402896A (en) Semiconductor light-emitting device
JP2008288248A (ja) 半導体発光素子
US11575068B2 (en) Method of manufacturing semiconductor light emitting element
JP2014528178A (ja) オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
JP2016513879A (ja) ＩｎＧａＮを含んでいる活性領域を有している半導体発光構造及びその製造の方法
JP2006179922A (ja) 半導体チップを製作するための方法
JP2009129941A (ja) 発光デバイス
JP2018125430A (ja) 半導体発光素子および半導体発光素子の製造方法
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6945666B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP5190411B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
JP5379703B2 (ja) 紫外半導体発光素子
JP2004214500A (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
JP5811413B2 (ja) Ｌｅｄ素子
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ
US20160284957A1 (en) REFLECTIVE CONTACT FOR GaN-BASED LEDS
JP2005142545A (ja) 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
JP2013149676A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160825