JP2006004970A - 窒化物半導体薄膜の作製方法 - Google Patents

窒化物半導体薄膜の作製方法 Download PDF

Info

Publication number
JP2006004970A
JP2006004970A JP2004176527A JP2004176527A JP2006004970A JP 2006004970 A JP2006004970 A JP 2006004970A JP 2004176527 A JP2004176527 A JP 2004176527A JP 2004176527 A JP2004176527 A JP 2004176527A JP 2006004970 A JP2006004970 A JP 2006004970A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
thin film
semiconductor thin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176527A
Other languages
English (en)
Other versions
JP4468744B2 (ja
Inventor
Takashi Kobayashi
小林  隆
Haruki Yokoyama
春喜 横山
Masanobu Hiroki
正伸 廣木
Toshiki Makimoto
俊樹 牧本
Kazuhide Kumakura
一英 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004176527A priority Critical patent/JP4468744B2/ja
Publication of JP2006004970A publication Critical patent/JP2006004970A/ja
Application granted granted Critical
Publication of JP4468744B2 publication Critical patent/JP4468744B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】サファイア基板や炭化珪素基板などの窒化物半導体とは格子不整合な材料からなる基板の上に、再現性よく品質の高い窒化物半導体の結晶層が形成できるようにする。
【解決手段】まず、サファイア基板101の上に、例えばスパッタ法により、Al23層102、AlOxy層103、AlN層104が形成された状態とする。この後、AlN層104の上に、亜鉛がドープ(2×1018cm-3)されたp形のGaN(結晶)からなるバッファ層105が形成された状態とする。例えば、有機金属気相成長法によりバッファ層105が形成できる。
【選択図】 図1

Description

本発明は、サファイア基板などの上に高品質な窒化物半導体の薄膜が形成できる窒化物半導体薄膜の作製方法に関する。
窒素を含むIII−V族化合物半導体(窒化物半導体)は、遠赤外から紫外領域のバンドギャップを有するため、遠赤外から紫外領域での受光や発光素子用の材料として有望である。また、窒化物半導体は、原子結合力が強く、絶縁破壊電界が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタなどの電子デバイスの材料としても有望である。加えて、窒化物半導体は、環境を害することがほとんど無く、取り扱いやすい材料としても注目されている。
上述したような優れた材料である窒化物半導体を用いて実用的な素子を形成するためには、窒化物半導体の薄膜を所定の基板上に形成し、所定の素子構造を形成する必要がある。上記基板としては、窒化物半導体を直接結晶成長させることが可能な、格子定数や熱膨張係数が等しい窒素化合物基板が最も適している。しかしながら、窒素化合物基板は、現状では基板の寸法が直径2インチ以下と小さく、また非常に高価であり、実用的ではない。
このため、現状では、サファイア、炭化珪素など、窒化物半導体とは格子不整合が大きな材料が、基板として用いられている。この中で、化学的に安定で、より大きな基板がより安価に容易に得られるサファイア基板が、最も一般的に用いられている。
サファイア基板と代表的な窒化物半導体である窒化ガリウム(GaN)との間には、10〜20%もの格子不整合や熱膨張係数差がある。このため、サファイア基板の上に直接GaNを成長しようとすると、3次元的な成長が避けられず、平坦な状態のGaN膜が得られない。
窒化物半導体などの化合物半導体を利用した素子として有望な高電子移動度トランジスタを例にすると、上述したように平坦な状態が得られていないと、素子の高性能化に必須となる原子レベルでの急峻なヘテロ界面が得られない。また、サファイア基板の上に直接形成した場合、形成した膜中には多くの欠陥が存在し、所望とする特性の素子が得られない。
上述した問題を解消するために、低温バッファ層を用いる技術が提案されている(非特許文献1参照)。この技術では、サファイア基板の上に有機金属気相成長法で窒化物半導体を結晶成長させようとするときに、低温バッファ層と呼ばれる窒化物半導体の薄い層を500℃程度の低温領域で形成しておき、この後、1000℃程度にまで昇温して、窒化物半導体の結晶層を形成する。この技術によれば、低温バッファ層としてGaNやAlNなどを用い、GaN,AlN,及びAlGaNなどの結晶層が形成可能とされている。
低温バッファ層は、昇温の過程において、サファイア基板の表面で3次元的に固相成長し、部分的に凝集して複数の島部分となる。この状態となった後、高温の状態で窒化物半導体を結晶成長させようとすると、島部分の部分が核となり、窒化物半導体の結晶層が成長し、各島部分から結晶成長した層が融合して平坦化がなされる。この結果、上述した技術によれば、サファイア基板の上に、素子を構成する窒化物半導体の結晶層(膜)が形成されるようになる。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
H.Amano, N.Sawaki, L.Akasaki, and Y.Yoyoda, "Metal organic vapor phase epitaxial growth of a high quality GaN film using an AlN buffer layer", Appl Phys. Lett. 48, 353(1986).
しかしながら、上述した従来の技術においては、形成(結晶成長)した窒化物半導体層における欠陥密度などの品質の再現性が低いという問題があった。低温バッファ層の形成条件(基板の実際の温度や原料ガスの供給量,供給比,成長炉内の圧力など)や、低温バッファ層形成後の昇温方法(昇温速度,炉内雰囲気,圧力など)によって、上述した島部分の大きさや密度などが各々異なり、これらが再現性の低下を招く一因となっている。
特に、AlNからなる低温バッファ層を用いる場合、原料ガスのトリメチルアルミニウム(TMA)と窒化のためのアンモニアとが、気相中において反応し易い。このため、AlNからなる低温バッファ層をより広い面積に形成しようとすると、低温バッファ層の膜厚の面内均一性や再現性が低下し、上述したように島部分の不均一を招き、この上に形成する結晶層の品質の再現性低下を招いているものと考えられる。
また、形成した窒化物半導体の結晶層における欠陥密度のバラツキは、この上に形成される素子の動作におけるリーク電流を抑制するための絶縁性にも影響する。欠陥密度のバラツキにより、基板と結晶層との界面の抵抗にバラツキが発生し、界面に抵抗の低い領域が存在するようになる。例えば、高電子移動度トランジスタや電界効果トランジスタなどでは、基板の平面方向となるソース・ドレインの間に流れる電流を、ゲート電極に印加して電圧により制御するようにしている。このような素子を形成した場合、基板と結晶層との界面付近にリーク電流が発生すると、界面部分にも電流が流れることになり、ゲート電圧を変化させても、所望のトランジスタ特性が得られなくなる。
本発明は、以上のような問題点を解消するためになされたものであり、サファイア基板や炭化珪素基板などの窒化物半導体とは格子不整合な材料からなる基板の上に、再現性よく品質の高い窒化物半導体の結晶層が形成できるようにすることを目的とする。
本発明に係る窒化物半導体薄膜の作製方法は、基板の上に所定の酸素組成比x及び所定の窒素組成比yとされた酸窒化アルミニウムからなるAlOxy層が形成された状態とする工程と、AlOxy層の上にp形の不純物が導入された窒化物半導体からなるバッファ層が形成された状態とする工程とを少なくとも備えるようにしたものである。
AlOxy層により格子定数の差が小さくされ、バッファ層においては、導入されたp形の不純物により、p形準位が形成されるようになり、バッファ層の基板側の界面に発生するn形の欠陥準位が補償されるようになる。
上記窒化物半導体薄膜の作製方法において、AlOxy層の酸素組成比xは、基板の側からバッファ層の側にかけて減少し、AlOxy層の窒素組成比yは、基板の側からバッファ層の側にかけて増加するようにすればよい。
また、上記窒化物半導体薄膜の作製方法において、基板は、例えば、サファイア基板である。
上記窒化物半導体薄膜の作製方法において、p形の不純物は、亜鉛,マグネシウム,鉄,カーボンのいずれかを含んでいればよく、また、これらのうち少なくとも2つ以上を含むようにしてもよい。
以上説明したように、本発明によれば、AlOxy層により格子定数の差を小さくし、バッファ層においては、導入されたp形の不純物によりp形準位が形成されるようにし、バッファ層の基板側の界面に発生するn形の欠陥準位を補償するようにしたので、サファイア基板や炭化珪素基板などの窒化物半導体とは格子不整合な材料からなる基板の上に、再現性よく品質の高い窒化物半導体の結晶層が形成できるようなるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
以下では、窒化物半導体としてGaN系の材料を対象とし、サファイアを基体とした基板の上にGaN系の材料の結晶の層を形成する場合を例にして説明する。
図1は、本発明の実施の形態における窒化物半導体薄膜の作製方法例を示す工程図である。まず、図1(a)に示すように、例えば、直径3インチの円板状のサファイア基板101の上に、Al23層102、AlOxy層103、AlN層104が形成された状態とする。
AlOxy層103は、Al23層102の側からAlN層104の側にかけて、酸素の組成比xが減少し、窒素の組成比yが増加している層である。この変化は、連続的であってもよく、段階的(非連続)であってもよい。AlOxy層103は、窒素の組成比yが0の場合、Al23層102と同様の構成となり、酸素の組成比xが0の場合、AlN層104と同様の構成となる。なお、Al23層102は、化学量論的組成の酸化アルミニウムから構成され、AlN層104は、化学量論的組成の窒化アルミニウムから構成されたものである。
上記各層は、次に示すようにスパッタ法により形成する。まず、Al23層102は、例えば、ECR(Electro Cyclotron Resonance)プラズマを用いた反応性スパッタ法により、ターゲットにアルミニウムを用い、反応性ガスの酸素を用い、膜厚10nm程度に形成すればよい。なお、スパッタガスにはArを用いればよい。
また、AlOxy層103は、同様の反応性スパッタ法により、反応性ガスとして酸素及びNを用い、供給する酸素ガスの量を変化させることで、Al23層102の上に膜厚10nm程度に形成すればよい。
また、AlN層104は、同様の反応性スパッタ法により、反応性ガスとして窒素ガスを用い、Al23層102の上に膜厚10nm程度に形成すればよい。
上述したスパッタ法による各層の形成は、同じ装置内において連続して行うようにしてもよい。例えば、供給する反応性ガスを、酸素から徐々に窒素へと変えるようにすることで、同一装置により連続して各層を形成することができる。また、各層を個別の装置で形成するようにしてもよいことは、いうまでもない。
ここで、各層の格子定数は、Al23層102>AlOxy層103>AlN層104となっている。特に、酸素の組成比xが減少して窒素の組成比yが増加しているAlOxy層103は、Al23層102との界面近傍においては、ほぼ酸化アルミニウムの状態であり、AlN層104との界面においては、ほぼ窒化アルミニウムの状態である。このため、Al23層102からAlN層104にかけて、各層間の格子定数の差が、ほぼない状態となる。
このように、サファイア基板101からAlN層104にかけて、AlOxyからなる層を用いることで、各層の間で格子定数の差が小さくなり、この上に形成する化合物半導体の層の転位密度を非常に小さくできる。なお、AlOxy層103は、所定の酸素組成比x及び所定の窒素組成比yとされていてもよいが、酸素組成比xがAlN層104の側にかけて減少し、窒素組成比yがAlN層104の側にかけて増加する状態とすることで、各層間の格子定数の差がほぼない状態が得られる。
以上のようにすることで、Al23層102、AlOxy層103、AlN層104からなる格子定数の差を緩和させるための層を形成した後、図1(b)に示すように、AlN層104の上に亜鉛がドープ(2×1018cm-3)されたp形のGaN(結晶)からなるバッファ層105が形成された状態とする。バッファ層105は、有機金属気相成長法により、ソースガスとしてトリエチルガリウム及び亜鉛ドープ用にジエチルジンクを用い、基板温度を1000℃程度とすることで結晶成長させればよい。
次に、図1(c)に示すように、バッファ層105の上に、アンドープのGaNからなる能動層106が形成された状態とする。能動層106は、有機金属気相成長法により、ソースガスとしてトリエチルガリウムを用い、基板温度を1000℃程度とすることで結晶成長させればよい。
次に、図1(d)に示すように、能動層106の上に、アンドープのAlGaNからなるスペーサ層107,シリコンがドープされたn形のAlGaNからなる電子供給層108,アンドープのAlGaNからなるバリア層109が形成された状態とする。
このように各層を積層することで、電子供給層108にドープされているドナー不純物から供給された電子が、能動層106へ移動し、スペーサ層107と能動層106とのヘテロ接合界面近傍に蓄積してチャネル115が形成される。チャネル115の厚さは非常に薄く、2次元電子チャネルと称されている。
上述したバッファ層105以降の窒化物半導体からなる各層は、基板温度を1000℃とした有機金属気相成長法により、同一の装置内で連続して結晶成長させることで形成すればよい。
以上に説明したことにより、バリア層109までを形成した後、図1(e)に示すように、バリア層109の上に、ゲート電極110、及びこれを挾むように配置されたソース電極111とドレイン電極112が形成された状態とすれば、高電子移動度トランジスタが得られる。ゲート電極110は、例えば、ニッケル層とこの上に形成された金層とから構成した積層構造とすればよい。また、ソース電極111及びドレイン電極112は、チタン層/アルミニウム層/チタン層/金層の順に積層して形成し、加熱処理によるシンターで、チャネル115とのオーミック接続を得ればよい。
以上に説明したように、本実施の形態では、まず、AlOxy層103により、基板側と窒化物半導体薄膜側との格子定数の差が小さくなるようにした。加えて、図1に示した作製方法によれば、p形不純物がドープされたバッファ層105によりp形の準位が存在する状態とした。格子定数が異なり熱膨張係数が異なる基板の上に窒化物半導体薄膜を結晶成長させると、窒化物半導体薄膜(バッファ層105)の界面で発生する転位密度が高いことに起因してn形の欠陥準位が生じるものと考えられている。このn形の欠陥準位が、上述したバッファ層105におけるp形の準位により補償されるようになる。
これらの結果、本実施の形態によれば、サファイア基板の上に、より高い品質の窒化物半導体薄膜が作製できるようになる。
次に、p形不純物を添加することについて、より詳細に説明する。なお、図1において、バッファ層105からバリア層109までが窒化物半導体薄膜となる。
図2は、窒化物半導体薄膜(バッファ層105)と基板(AlN層104)との界面におけるリーク電流の状態を示す特性図であり、電流−電圧(I−V)特性から評価した結果を示している。なお、同様の評価が、ホール効果測定やうず電流測定によっても可能である。
図2では、バッファ層105の膜厚を変化させたときの抵抗変化を示しており、膜厚200nm程度において最も高い抵抗を示し、最もリーク電流が低減することが示されている。
バッファ層105の膜厚が薄い場合の低い抵抗の状態は、バッファ層105中のp形不純物濃度(p形準位密度)が、前述したn形の欠陥準位密度を補償するだけの濃度に足りないために発生する。
一方、バッファ層105の膜厚が厚い場合の低い抵抗の状態は、バッファ層105中のp形不純物濃度(p形準位密度)が、前述したn形の欠陥準位密度より多いために発生する。
亜鉛の添加量が2×1018cm-3の場合、バッファ層105の膜厚が200nmであれば、バッファ層105によるp形準位密度と、n形の欠陥準位密度とがほぼ一致するものと考えられる。なお、この例の場合、バッファ層105の厚さが150nm以上であれば、所望の特性が得られることがわかる。
図3は、直径3インチの円形のサファイア基板の上に図1に示したバリア層109までを形成した試料における、前述したリーク電流の基準となる面内抵抗分布を示した特性図である。サファイア基板のオリエンテーションフラットに垂直方向への分布を示している。図3において、Aは、亜鉛をドープした膜厚200nmのバッファ層105が形成されている試料の特性を示し、Bは、従来技術にように低温バッファ層を用いて能動層106〜バリア層109を同様に作製した試料の特性を示している。
図3から明らかなように、試料Aは、基板の面内分布が均一であるが、試料Bは、面内の抵抗に分布が存在している。
ところで、上述では、p形不純物として亜鉛を例にしたが、マグネシウム,鉄,カーボンなどをp形の不純物として用いるようにしてもよい。窒化物半導体層を結晶成長するときに、ソースガスと共にシクロペンタジエニルマグネシウム(Cp2Mg)を同時に導入し、窒化物半導体層にマグネシウムがドープされた状態とした場合も、マグネシウムの添加量が5×1018cm-3までの範囲において、図2と同様の傾向が示される。
また、窒化物半導体層を結晶成長するときに、ソースガスと共にフェロセンを同時に導入し、窒化物半導体層に鉄がドープされた状態とした場合、鉄の添加量が5×1019cm-3までの範囲において、図2と同様の傾向が示される。同様に、窒化物半導体層を結晶成長するときに、ソースガスと共に四臭化炭素を同時に導入し、窒化物半導体層にカーボンがドープされた状態とした場合、カーボンの添加量が5×1019cm-3までの範囲において、図2と同様の傾向が示される。
鉄やカーボンにおいて添加量が約1桁多くなるのは、これらのドーパントが形成する不純物準位が、亜鉛やマグネシウムの場合よりも深いことに起因するものと考えられる。
また、上述した各ドーパントを、2つ以上組み合わせて添加するようにしても、上述と同様の効果が得られることが判明している。この場合、単独で用いる場合に比較して、不純物の添加量が低減できるようになることも判明している。
以上に説明したように、図1に例示する窒化物半導体薄膜の作製方法によれば、基板と窒化物半導体の結晶層との界面での高抵抗状態が、再現性よくかつ均一に得られるようになり、窒化物半導体を用いた素子作製における歩留り向上に大きく貢献するようになる。また、本作製方法によれば、欠陥準位密度が低下したより高い品質の窒化物半導体薄膜が得られるので、図1に示すような窒化物半導体を用いた高電子移動度トランジスタや、窒化物半導体を用いた他の電界効果トランジスタを、設計通りに動作させることが可能となる。
なお、上述では、サファイア基板を用いるようにしたが、これに限るものではなく、炭化珪素基板においても、サファイア基板の場合と同様である。また、上述では、窒化物半導体の層を、有機金属気相成長法に形成するようにしたが、これに限るものではなく、MBE,CBE,MOMBEなどの他の結晶成長法を用いるようにしてもよいことはいうまでもない。
また、上述では、p形不純物を導入するバッファ層をGaNから構成するようにしたが、これに限るものではなく、AlNなどの他の窒化物半導体から構成してもよい。また、作製対象の窒化物半導体薄膜としてGaN,AlGaNを例にしたが、InNやInGaNであっても同様である。
本発明の実施の形態における窒化物半導体薄膜の作製方法例を示す工程図である。 窒化物半導体薄膜(バッファ層105)と基板(AlN層104)との界面におけるリーク電流の状態を示す特性図である。 直径3インチの円形のサファイア基板の上に図1に示したバリア層109までを形成した試料における、リーク電流の基準となる面内抵抗分布を示した特性図である。
符号の説明
101…サファイア基板、102…Al23層、103…AlOxy層、104…AlN層、105…バッファ層、106…能動層、107…スペーサ層、108…電子供給層、109…バリア層、110…ゲート電極、111…ソース電極、112…ドレイン電極。

Claims (8)

  1. 基板の上に所定の酸素組成比x及び所定の窒素組成比yとされた酸窒化アルミニウムからなるAlOxy層が形成された状態とする工程と、
    前記AlOxy層の上にp形の不純物が導入された窒化物半導体からなるバッファ層が形成された状態とする工程と
    を少なくとも備え、
    前記バッファ層の上に窒化物半導体薄膜が形成される
    ことを特徴とする窒化物半導体薄膜の作製方法。
  2. 請求項1記載の窒化物半導体薄膜の作製方法において、
    前記AlOxy層の酸素組成比xは、前記基板の側から前記バッファ層の側にかけて減少し、
    前記AlOxy層の窒素組成比yは、前記基板の側から前記バッファ層の側にかけて増加する
    ことを特徴とする窒化物半導体薄膜の作製方法。
  3. 請求項1又は2記載の窒化物半導体薄膜の作製方法において、
    前記基板は、サファイア基板である
    ことを特徴とする窒化物半導体薄膜の作製方法。
  4. 請求項1〜3のいずれか1項に記載の窒化物半導体薄膜の作製方法において、
    前記p形の不純物は、亜鉛を含む
    ことを特徴とする窒化物半導体薄膜の作製方法。
  5. 請求項1〜3のいずれか1項に記載の窒化物半導体薄膜の作製方法において、
    前記p形の不純物は、マグネシウムを含む
    ことを特徴とする窒化物半導体薄膜の作製方法。
  6. 請求項1〜3のいずれか1項に記載の窒化物半導体薄膜の作製方法において、
    前記p形の不純物は、鉄を含む
    ことを特徴とする窒化物半導体薄膜の作製方法。
  7. 請求項1〜3のいずれか1項に記載の窒化物半導体薄膜の作製方法において、
    前記p形の不純物は、カーボンを含む
    ことを特徴とする窒化物半導体薄膜の作製方法。
  8. 請求項1〜3のいずれか1項に記載の窒化物半導体薄膜の作製方法において、
    前記p形の不純物は、亜鉛,マグネシウム,鉄,及びカーボンのうち少なくとも2つ以上を含む
    ことを特徴とする窒化物半導体薄膜の作製方法。
JP2004176527A 2004-06-15 2004-06-15 窒化物半導体薄膜の作製方法 Expired - Lifetime JP4468744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004176527A JP4468744B2 (ja) 2004-06-15 2004-06-15 窒化物半導体薄膜の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176527A JP4468744B2 (ja) 2004-06-15 2004-06-15 窒化物半導体薄膜の作製方法

Publications (2)

Publication Number Publication Date
JP2006004970A true JP2006004970A (ja) 2006-01-05
JP4468744B2 JP4468744B2 (ja) 2010-05-26

Family

ID=35773123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176527A Expired - Lifetime JP4468744B2 (ja) 2004-06-15 2004-06-15 窒化物半導体薄膜の作製方法

Country Status (1)

Country Link
JP (1) JP4468744B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
WO2009041256A1 (ja) 2007-09-27 2009-04-02 Showa Denko K.K. Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009531859A (ja) * 2006-03-29 2009-09-03 クリー インコーポレイテッド 高効率および/または高電力密度のワイドバンドギャップトランジスタ
WO2011108422A1 (ja) 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
JP2011254068A (ja) * 2010-05-07 2011-12-15 Sumitomo Chemical Co Ltd 半導体基板
JP2012164988A (ja) * 2006-02-17 2012-08-30 Cree Inc エネルギー障壁を有するヘテロ接合トランジスタおよび関連する方法
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2014187386A (ja) * 2014-06-06 2014-10-02 Sanken Electric Co Ltd 半導体基板及び該半導体基板を用いた半導体装置
CN104272430A (zh) * 2012-04-26 2015-01-07 欧司朗光电半导体有限公司 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
JP2016518697A (ja) * 2013-03-14 2016-06-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated GaNベースのオプトエレクトロニックデバイスおよび電子デバイス用の酸素制御したPVDAlNバッファ
CN105755536A (zh) * 2016-02-06 2016-07-13 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
WO2017041661A1 (zh) * 2015-09-08 2017-03-16 厦门市三安光电科技有限公司 一种半导体元件及其制备方法
WO2018011769A1 (en) * 2016-07-15 2018-01-18 Xiamen Changelight Co., Ltd. Light-emitting diodes with buffer layers
CN109888070A (zh) * 2019-01-22 2019-06-14 华灿光电(浙江)有限公司 AlN模板、发光二极管外延片及其制造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035354B2 (en) 2004-02-05 2015-05-19 Cree, Inc. Heterojunction transistors having barrier layer bandgaps greater than channel layer bandgaps and related methods
JP2012164988A (ja) * 2006-02-17 2012-08-30 Cree Inc エネルギー障壁を有するヘテロ接合トランジスタおよび関連する方法
JP2009531859A (ja) * 2006-03-29 2009-09-03 クリー インコーポレイテッド 高効率および/または高電力密度のワイドバンドギャップトランジスタ
JP2013084976A (ja) * 2006-03-29 2013-05-09 Cree Inc 高効率および/または高電力密度のワイドバンドギャップトランジスタ
KR101359767B1 (ko) 2006-03-29 2014-02-06 크리 인코포레이티드 고 효율 및/또는 고 전력 밀도의 넓은 밴드갭 트랜지스터들
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
WO2009041256A1 (ja) 2007-09-27 2009-04-02 Showa Denko K.K. Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2011108422A1 (ja) 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
US8647904B2 (en) 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
JP2011254068A (ja) * 2010-05-07 2011-12-15 Sumitomo Chemical Co Ltd 半導体基板
JP2017147464A (ja) * 2010-05-07 2017-08-24 住友化学株式会社 半導体基板
US9647174B2 (en) 2011-09-30 2017-05-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR102009535B1 (ko) * 2011-09-30 2019-08-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
CN104272430A (zh) * 2012-04-26 2015-01-07 欧司朗光电半导体有限公司 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
JP2015516939A (ja) * 2012-04-26 2015-06-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
US9484490B2 (en) 2012-04-26 2016-11-01 Osram Opto Semiconductors Gmbh Epitaxy substrate, method for producing an epitaxy substrate and optoelectronic semiconductor chip comprising an epitaxy substrate
JP2016518697A (ja) * 2013-03-14 2016-06-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated GaNベースのオプトエレクトロニックデバイスおよび電子デバイス用の酸素制御したPVDAlNバッファ
JP2014187386A (ja) * 2014-06-06 2014-10-02 Sanken Electric Co Ltd 半導体基板及び該半導体基板を用いた半導体装置
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
WO2017041661A1 (zh) * 2015-09-08 2017-03-16 厦门市三安光电科技有限公司 一种半导体元件及其制备方法
CN105755536B (zh) * 2016-02-06 2019-04-26 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
CN105755536A (zh) * 2016-02-06 2016-07-13 上海新傲科技股份有限公司 一种采用AlON缓冲层的氮化物的外延生长技术
WO2018011769A1 (en) * 2016-07-15 2018-01-18 Xiamen Changelight Co., Ltd. Light-emitting diodes with buffer layers
US10937926B2 (en) 2016-07-15 2021-03-02 Xiamen Changelight Co., Ltd. Light-emitting diodes with buffer layers
CN109888070A (zh) * 2019-01-22 2019-06-14 华灿光电(浙江)有限公司 AlN模板、发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
JP4468744B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
KR100690413B1 (ko) 질화물 반도체 성장용 기판
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
KR101553721B1 (ko) 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
KR20120138652A (ko) 질화물 반도체장치의 제조방법
TWI685884B (zh) 半導體異質結構及其製造方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP4276135B2 (ja) 窒化物半導体成長用基板
JP2005005657A (ja) 電界効果トランジスタの結晶層構造
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4933513B2 (ja) 窒化物半導体成長用基板
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
WO2022176412A1 (ja) 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
WO2023248702A1 (ja) 窒化物半導体ウェーハ、及びその製造方法
JP2006339453A (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100225

R151 Written notification of patent or utility model registration

Ref document number: 4468744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350