JP5916980B2 - 窒化物半導体発光ダイオード素子の製造方法 - Google Patents
窒化物半導体発光ダイオード素子の製造方法 Download PDFInfo
- Publication number
- JP5916980B2 JP5916980B2 JP2009210382A JP2009210382A JP5916980B2 JP 5916980 B2 JP5916980 B2 JP 5916980B2 JP 2009210382 A JP2009210382 A JP 2009210382A JP 2009210382 A JP2009210382 A JP 2009210382A JP 5916980 B2 JP5916980 B2 JP 5916980B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- contact
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
図1に、本発明の窒化物半導体素子の一例である実施の形態1の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
(a)ターゲットの表面の中心と基板の成長面との間の最短距離を100mm以上250mm以下とすること、より好ましくは120mm以上210mm以下とすること、さらに好ましくは150mm以上180mm以下とすること。
(b)DCマグネトロンスパッタ装置に供給されるガスにおいて窒素ガスが占める体積比率(窒素比率:%)を50%以上とすること、より好ましくは75%以上とすること、さらに好ましくは100%とすること(窒素ガスのみが供給されること)。
(c)基板の成長面に対してターゲットを傾けて配置すること。
本実施の形態においては、窒化物半導体発光ダイオード素子ではなく、窒化物半導体レーザ素子を作製した点に特徴がある。
本実施の形態においては、窒化物半導体発光ダイオード素子や窒化物半導体レーザ素子などの発光デバイスではなく、電子デバイスの一例である窒化物半導体トランジスタ素子を作製した点に特徴がある。
まず、図15の模式的断面図に示すサファイア基板101を図16に示すDC−continuous方式により電圧を印加して行なわれるDCマグネトロンスパッタ装置のチャンバ21の内部のヒータ23上に設置した。
実験例2〜8においては、Alターゲット26の表面の中心とサファイア基板101のc面との最短距離dをそれぞれ75mm(実験例2)、100mm(実験例3)、150mm(実験例4)、180mm(実験例5)、210mm(実験例6)、250mm(実験例7)および280mm(実験例8)としたこと以外は実験例1と同様にして、AlNバッファ層102およびGaN下地層103を形成して、GaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)を算出した。その結果を表1に示す。表1に示すように、実験例2〜8におけるGaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)はそれぞれ273(実験例2)、42(実験例3)、40(実験例4)、34(実験例5)、40(実験例6)、50(実験例7)および242(実験例8)であった。
実験例9〜12においては、図22に示す構成のDC−continuous方式により電圧を印加して行なわれるDCマグネトロンスパッタ装置を用い、サファイア基板101のc面の法線方向に対するAlターゲットの傾斜角度θをそれぞれ10°(実験例9)、20°(実験例10)、45°(実験例11)および50°(実験例12)としたこと以外は実験例5と同様にして、AlNバッファ層102およびGaN下地層103を形成して、GaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)を算出した。その結果を表1に示す。表1に示すように、実験例9〜12におけるGaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)はそれぞれ、40(実験例9)、33(実験例10)、35(実験例11)および180(実験例12)であった。
実験例13〜15においては、図16に示すチャンバ21の内部に供給されるガスを窒素ガスとアルゴンガスとの混合ガスにしたこと以外は実験例4と同様にして、AlNバッファ層102およびGaN下地層103を形成して、GaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)を算出した。その結果を表1に示す。なお、実験例13〜15においては、チャンバ21の内部に供給されるガスにおいて窒素ガスが占める体積比率(窒素比率)はそれぞれ、75%(実験例13)、50%(実験例14)および25%(実験例15)であった。表1に示すように、実験例13〜15におけるGaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)はそれぞれ、77(実験例13)、222(実験例14)および422(実験例15)であった。
表1に示すように、Alターゲット26の表面の中心とサファイア基板101のc面との最短距離d(mm)が100mm以上250mm以下の範囲内にある実験例3〜7においては、最短距離dがこの範囲外にある実験例1、2および8と比べて、GaN下地層103の(004)面におけるX線ロッキングカーブの半値幅(arcsec)が極端に狭くなっていることから優れた結晶性のGaN下地層103が得られており、また順方向電圧が低くかつ発光出力が高い優れた特性の窒化物半導体発光ダイオード素子が得られることがわかった。
Claims (3)
- 少なくとも基板と、前記基板の表面に接して設置されたアルミニウム含有窒化物中間層と、前記アルミニウム含有窒化物中間層の表面に接して設置された窒化物半導体下地層と、前記窒化物半導体下地層の表面に接して設置されたn型窒化物半導体コンタクト層と、前記n型窒化物半導体コンタクト層の表面に接して設置されたn型窒化物半導体クラッド層と、前記n型窒化物半導体クラッド層の表面に接して設置された窒化物半導体活性層と、前記窒化物半導体活性層の表面に接して設置されたp型窒化物半導体クラッド層と、前記p型窒化物半導体クラッド層の表面に接して設置されたp型窒化物半導体コンタクト層と、前記p型窒化物半導体コンタクト層の表面に接して設置された透光性電極層と、を備え、前記n型窒化物半導体コンタクト層の露出表面に接するようにしてn側電極が設置されており、前記透光性電極層の表面に接するようにしてp側電極が設置されてなる窒化物半導体発光ダイオード素子の製造方法であって、
c面を主面とするサファイア基板の成長面がアルミニウムを含有するターゲットの表面と向かい合うようにして100mm以上250mm以下の距離dをあけて配置する工程と、
前記基板と前記ターゲットとの間にDC−continuous方式により電圧を印加して行なわれるDCマグネトロンスパッタ法により前記基板の成長面上に前記基板の成長面の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなる10nm以上50nm以下の厚さを有するアルミニウム含有窒化物中間層としてAlNの式で表される窒化物半導体からなる窒化物半導体層を形成する工程と、
前記アルミニウム含有窒化物中間層上にAl x1 Ga y1 N(0<x1<1、0<y1<1)の式で表わされるIII族窒化物半導体下地層を形成する工程と、を含み、
前記基板と前記ターゲットとを配置する工程において、前記ターゲットは前記サファイア基板の前記成長面の法線方向に対して0°以上45°以下の範囲内で傾けて配置し、
前記基板と前記ターゲットとを配置する工程と前記アルミニウム含有窒化物中間層を形成する工程との間に、前記基板と前記ターゲットとの間に体積比率(窒素比率:%)で75%以上の窒素ガスを導入する工程をさらに含み、
前記窒素ガスを導入する工程の後に前記電圧を印加して前記アルミニウム含有窒化物中間層を形成することを特徴とする、窒化物半導体発光ダイオード素子の製造方法。 - 少なくとも基板と、前記基板の表面に接して設置されたアルミニウム含有窒化物中間層と、前記アルミニウム含有窒化物中間層の表面に接して設置された窒化物半導体下地層と、前記窒化物半導体下地層の表面に接して設置されたn型窒化物半導体コンタクト層と、前記n型窒化物半導体コンタクト層の表面に接して設置されたn型窒化物半導体クラッド層と、前記n型窒化物半導体クラッド層の表面に接して設置された窒化物半導体活性層と、前記窒化物半導体活性層の表面に接して設置されたp型窒化物半導体クラッド層と、前記p型窒化物半導体クラッド層の表面に接して設置されたp型窒化物半導体コンタクト層と、前記p型窒化物半導体コンタクト層の表面に接して設置された透光性電極層と、を備え、前記n型窒化物半導体コンタクト層の露出表面に接するようにしてn側電極が設置されており、前記透光性電極層の表面に接するようにしてp側電極が設置されてなる窒化物半導体発光ダイオード素子の製造方法であって、
c面を主面とするサファイア基板の成長面がアルミニウムを含有するターゲットの表面と向かい合うようにして100mm以上250mm以下の距離dをあけて配置する工程と、
前記基板と前記ターゲットとの間に体積比率(窒素比率:%)で75%以上の窒素ガスを導入する工程と、
前記基板と前記ターゲットとの間にDC−continuous方式により電圧を印加して行なわれるDCマグネトロンスパッタ法により前記基板の成長面上に前記基板の成長面の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなる10nm以上50nm以下の厚さを有するアルミニウム含有窒化物中間層としてAlNの式で表される窒化物半導体からなる窒化物半導体層を形成する工程と、
前記アルミニウム含有窒化物中間層上にAl x1 Ga y1 N(0<x1<1、0<y1<1)の式で表わされるIII族窒化物半導体下地層を形成する工程と、を含み、
前記基板と前記ターゲットとを配置する工程において、前記ターゲットは前記サファイア基板の前記成長面の法線方向に対して0°以上45°以下の範囲内で傾けて配置することを特徴とする、窒化物半導体発光ダイオード素子の製造方法。 - 前記窒素ガスを導入する工程は、体積比率(窒素比率:%)で100%(窒素ガスのみが供給されること)の窒素ガスを導入する、請求項1または請求項2に記載の窒化物半導体発光ダイオード素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210382A JP5916980B2 (ja) | 2009-09-11 | 2009-09-11 | 窒化物半導体発光ダイオード素子の製造方法 |
US12/854,715 US20110062016A1 (en) | 2009-09-11 | 2010-08-11 | Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element |
TW099128320A TW201133557A (en) | 2009-09-11 | 2010-08-24 | Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element |
CN201010282757.6A CN102024887B (zh) | 2009-09-11 | 2010-09-13 | 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210382A JP5916980B2 (ja) | 2009-09-11 | 2009-09-11 | 窒化物半導体発光ダイオード素子の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012087592A Division JP5917245B2 (ja) | 2012-04-06 | 2012-04-06 | 窒化物半導体発光ダイオード素子の製造方法 |
JP2014145211A Division JP2014241417A (ja) | 2014-07-15 | 2014-07-15 | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061063A JP2011061063A (ja) | 2011-03-24 |
JP5916980B2 true JP5916980B2 (ja) | 2016-05-11 |
Family
ID=43729422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009210382A Active JP5916980B2 (ja) | 2009-09-11 | 2009-09-11 | 窒化物半導体発光ダイオード素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110062016A1 (ja) |
JP (1) | JP5916980B2 (ja) |
CN (1) | CN102024887B (ja) |
TW (1) | TW201133557A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8525194B2 (en) | 2011-05-16 | 2013-09-03 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer |
US20130026480A1 (en) * | 2011-07-25 | 2013-01-31 | Bridgelux, Inc. | Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow |
JP2013143475A (ja) * | 2012-01-11 | 2013-07-22 | Ulvac Japan Ltd | 発光デバイスの製造方法及び真空処理装置 |
JP5908979B2 (ja) * | 2012-06-13 | 2016-04-26 | シャープ株式会社 | 窒化物半導体発光素子及びその製造方法 |
JP5978893B2 (ja) * | 2012-09-27 | 2016-08-24 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法 |
KR102052287B1 (ko) * | 2015-09-11 | 2019-12-04 | 고쿠리츠다이가쿠호진 미에다이가쿠 | 질화물 반도체 기판의 제조방법 |
US11824511B2 (en) * | 2018-03-21 | 2023-11-21 | Qorvo Us, Inc. | Method for manufacturing piezoelectric bulk layers with tilted c-axis orientation |
JP7352271B2 (ja) * | 2018-09-03 | 2023-09-28 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法 |
US11401601B2 (en) | 2019-09-13 | 2022-08-02 | Qorvo Us, Inc. | Piezoelectric bulk layers with tilted c-axis orientation and methods for making the same |
DE102020121750B3 (de) * | 2020-08-19 | 2022-01-27 | Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts | Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59229480A (ja) * | 1983-06-10 | 1984-12-22 | Nippon Telegr & Teleph Corp <Ntt> | スパツタリング装置 |
JPS63162862A (ja) * | 1986-12-26 | 1988-07-06 | Hitachi Ltd | スパツタ装置 |
JPH01270321A (ja) * | 1988-04-22 | 1989-10-27 | Anelva Corp | スパッタリング装置 |
JP3026087B2 (ja) * | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
US5290393A (en) * | 1991-01-31 | 1994-03-01 | Nichia Kagaku Kogyo K.K. | Crystal growth method for gallium nitride-based compound semiconductor |
JP3208439B2 (ja) * | 1994-09-07 | 2001-09-10 | 日本電信電話株式会社 | 膜形成用プラズマ装置 |
EP1653524A1 (en) * | 1995-11-06 | 2006-05-03 | Nichia Corporation | Nitride semiconductor device |
JPH09232629A (ja) * | 1996-02-26 | 1997-09-05 | Toshiba Corp | 半導体素子 |
JP3782608B2 (ja) * | 1998-05-22 | 2006-06-07 | キヤノン株式会社 | 薄膜材料および薄膜作成法 |
US6713789B1 (en) * | 1999-03-31 | 2004-03-30 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method of producing the same |
JP3994623B2 (ja) * | 2000-04-21 | 2007-10-24 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子の製造方法 |
JP2004179457A (ja) * | 2002-11-28 | 2004-06-24 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
US6824653B2 (en) * | 2003-02-21 | 2004-11-30 | Agilent Technologies, Inc | Magnetron with controlled DC power |
JP4481118B2 (ja) * | 2003-09-12 | 2010-06-16 | 株式会社トクヤマ | 高結晶性窒化アルミニウム積層基板の製造方法 |
US7338555B2 (en) * | 2003-09-12 | 2008-03-04 | Tokuyama Corporation | Highly crystalline aluminum nitride multi-layered substrate and production process thereof |
JP4336206B2 (ja) * | 2004-01-07 | 2009-09-30 | Hoya株式会社 | マスクブランクの製造方法、及びマスクブランク製造用スパッタリングターゲット |
JP4358053B2 (ja) * | 2004-07-16 | 2009-11-04 | 日本電信電話株式会社 | 表面弾性波フィルターおよびその製造方法 |
JP2007137727A (ja) * | 2005-11-18 | 2007-06-07 | Nippon Light Metal Co Ltd | 酸化ガリウム単結晶複合体の製造方法、及びこれを用いた窒化物半導体膜の製造方法 |
JP5045292B2 (ja) * | 2007-07-27 | 2012-10-10 | 三菱化学株式会社 | 窒化物半導体基板の製造方法 |
-
2009
- 2009-09-11 JP JP2009210382A patent/JP5916980B2/ja active Active
-
2010
- 2010-08-11 US US12/854,715 patent/US20110062016A1/en not_active Abandoned
- 2010-08-24 TW TW099128320A patent/TW201133557A/zh unknown
- 2010-09-13 CN CN201010282757.6A patent/CN102024887B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW201133557A (en) | 2011-10-01 |
JP2011061063A (ja) | 2011-03-24 |
US20110062016A1 (en) | 2011-03-17 |
CN102024887B (zh) | 2017-06-30 |
CN102024887A (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5399552B2 (ja) | 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置 | |
JP5916980B2 (ja) | 窒化物半導体発光ダイオード素子の製造方法 | |
JP5955226B2 (ja) | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 | |
JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP5246219B2 (ja) | Iii族窒化物半導体素子の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
KR101151167B1 (ko) | Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프 | |
KR101074178B1 (ko) | Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 | |
WO2009148075A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、およびランプ | |
JP2010232464A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード | |
WO2007129773A1 (ja) | Iii族窒化物化合物半導体積層構造体 | |
JPWO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法 | |
JP2011077499A (ja) | 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子 | |
JP2007103774A (ja) | Iii族窒化物半導体積層構造体およびその製造方法 | |
KR101071450B1 (ko) | Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
JP2008034444A (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子及びランプ | |
CN102067286B (zh) | 氮化物半导体的晶体生长方法和半导体装置的制造方法 | |
KR100841269B1 (ko) | Ⅲ족 질화물 반도체 다층구조물 | |
JP5917245B2 (ja) | 窒化物半導体発光ダイオード素子の製造方法 | |
JP2014241417A (ja) | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 | |
JP2012227479A (ja) | 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法 | |
JP2008294449A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP2980379B2 (ja) | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 | |
JP2005179089A (ja) | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140723 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5916980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |