WO2006038395A1 - 陽極接合構造を用いた電子装置 - Google Patents

陽極接合構造を用いた電子装置 Download PDF

Info

Publication number
WO2006038395A1
WO2006038395A1 PCT/JP2005/015740 JP2005015740W WO2006038395A1 WO 2006038395 A1 WO2006038395 A1 WO 2006038395A1 JP 2005015740 W JP2005015740 W JP 2005015740W WO 2006038395 A1 WO2006038395 A1 WO 2006038395A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
electronic device
anodic bonding
voltage
substrate
Prior art date
Application number
PCT/JP2005/015740
Other languages
English (en)
French (fr)
Inventor
Hideo Sotokawa
Hiroaki Huruichi
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US11/573,371 priority Critical patent/US20080128839A1/en
Publication of WO2006038395A1 publication Critical patent/WO2006038395A1/ja

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate

Definitions

  • the present invention relates to an electronic apparatus in which a device is sealed and packaged by anodic bonding.
  • Anodic bonding can be directly bonded to a semiconductor such as Si and glass, and is therefore used mainly in the field of MEMS (Micro Electro Mechanical Systems) in which minute mechanical parts are manufactured by processing Si.
  • MEMS Micro Electro Mechanical Systems
  • Typical examples where anodic bonding is actually applied include various sensor parts such as pressure sensors, acceleration sensors, angular velocity sensors, and micropumps represented by ink ejection nozzles of ink jet printers. .
  • Patent Document 1 An example in which bonding can be performed even at a relatively low voltage is disclosed in Patent Document 1, for example.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-348149
  • An object of the present invention is to realize an anodic bonding sealing type electronic device that ensures high reliability even for a device having low resistance to a high voltage.
  • a first member including a second electrode electrically insulated from the first electrode and the first electrode, and a second member including the third electrode
  • An electronic device having a structure in which the second electrode is sealed by joining a member, the first electrode, and the third electrode by anodic bonding.
  • the first electrode The third electrode is not overlapped with the second electrode and is formed in a region.
  • FIG. 1 is a cross-sectional view of an electronic device according to an embodiment of the present invention and shows a state in which anodic bonding is performed.
  • the electronic device has a structure in which the substrate 1 and the substrate 2 are joined.
  • Substrate 2 is electrically connected to electrode 3 at the time of anodic bonding at a position corresponding to electrode 3 on the back side of the surface facing substrate 1.
  • An electrode 4 for applying pressure is provided.
  • the substrate 1 and the substrate 2 are joined by anodic bonding.
  • the electrode 3 and the electrode 4 are formed on the substrate 1 and the substrate 2 on which the device 11 is formed at positions facing each other.
  • the electrodes 3 and 4 are formed by sputtering, heat deposition, or CVD (Chemical Vapor Deposition) through photolithography or a metal mask.
  • the electrode 3 and the electrode 4 are bonded to face each other.
  • the voltage application power source 5 is heated while applying a voltage to the electrodes 3 and 4 to perform anodic bonding.
  • Si is used as the substrate 1
  • float glass is used as the substrate 2
  • electrode 3 and electrode is used as the substrate 3.
  • the substrate 2 is not limited thereto, and for example, the substrate 2 may be a dielectric such as glass containing an element that can move when a voltage such as Na is applied.
  • a metal having at least one kind of force selected from Sn can be used.
  • the surface or inner layer of electrode 3 and electrode 4 may contain Au for the purpose of reducing contact resistance or DC resistance, etc.
  • the applied voltage can be appropriately changed depending on the situation in the range of several volts to several hundred volts.
  • the heating temperature can also be appropriately changed depending on the situation within a range of several ° C force and several hundred ° C.
  • FIG. 2 is a cross-sectional view of an electronic device according to another embodiment of the present invention and shows a state in which anodic bonding is performed.
  • Example 2 differs from Example 1 in that substrate 1 is a substrate on which device 11 and MEMS (Micro Electro Mechanical Systems) 12 made of thin film electronic circuits and the like that are not highly resistant to high voltages are formed. It is a point to beat! [0032] The electrodes 3 and 4 are formed around the MEMS so as not to overlap with the MEMS, and are subjected to anodic bonding.
  • substrate 1 is a substrate on which device 11 and MEMS (Micro Electro Mechanical Systems) 12 made of thin film electronic circuits and the like that are not highly resistant to high voltages are formed. It is a point to beat!
  • the electrodes 3 and 4 are formed around the MEMS so as not to overlap with the MEMS, and are subjected to anodic bonding.
  • FIG. 3 is a cross-sectional view of an electronic device according to another embodiment of the present invention, showing a state in which anodic bonding is performed.
  • Example 3 differs from Example 2 in that the substrate thickness around the cavity (concave portion) of Example 2 is reduced! The back of the taper part of the cavity is also tapered! /
  • FIG. 4 shows a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • the difference between the fourth embodiment and the second embodiment is that the arrangement of the electrodes 3 is changed to the surface of the substrate 1 facing the substrate 2. Therefore, the electrode 3 becomes a bonding interface.
  • a voltage can be applied to the electrodes 3 and 4 to perform anodic bonding.
  • the detailed procedure for performing anodic bonding is similar to that of Examples 1 to 3, and is omitted here.
  • a merit other than that described in Example 2 is that the applied voltage can be reduced because the thickness to which the voltage is applied is only that of the substrate 2.
  • the dielectric 7 can also be formed by thin film technology such as CVD, but is not limited thereto.
  • the detailed procedure for performing anodic bonding is similar to that of Examples 1 to 4, and is omitted here.
  • FIG. 6 shows a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • Example 6 differs from Example 4 in that a soft metal 8 is provided under the electrode 3.
  • Example 7 A merit other than that described in Example 4 is that the thermal stress generated by heating during anodic bonding can be relaxed by soft metal 8 when substrate 1 and substrate 2 have different thermal expansion coefficients.
  • FIG. 7 shows a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • Example 7 differs from Example 5 in that a soft metal 8 is provided under the electrode 3.
  • FIG. 8 shows a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • Example 8 differs from Example 1 in that an electromagnetic shielding electrode 31 and an electrode 41 are provided beside electrodes 3 and 4, respectively.
  • a significant difference from the prior art is that the electrodes 3 and 31 and the electrodes 4 and 41 are electrically insulated from each other.
  • the electrode for anodic bonding is arranged in an area around the device part so as not to be overlapped by avoiding the device part. If a voltage is applied to the anode and anodic bonding is performed, damage to the device due to voltage can be essentially avoided. Therefore, for devices that are not resistant to high voltages In contrast, the device can be reliably sealed by anodic bonding.
  • an electrode for anodic bonding is formed with a thin thickness on the inner side where two substrates to be bonded face each other with an insulator contributing to anodic bonding moved by a voltage of Na element or the like Therefore, it is possible to perform anodic bonding at a voltage of several to several tens of volts without the need to apply a voltage of several hundred volts, which has been performed in conventional anodic bonding.
  • the substrate 1 and the substrate 2 to be anodically bonded have different thermal expansion coefficients.
  • the thermal stress caused by heating can be relieved and destruction of the anode joint can be prevented.
  • an electrode for anodic bonding is formed with a thin thickness on the inner side where two substrates to be bonded face each other with an insulator that moves by a voltage of Na element or the like and contributes to anodic bonding.
  • anodic bonding configuration at least one of the two substrates required in the conventional anodic bonding does not need to be a dielectric material such as glass. Therefore, for example, as an upper substrate for sealing Metal can be used. This allows for EMI countermeasures for devices
  • the metal is arranged so as to cover the top and bottom of the device, so that the device EMI measures can be taken.
  • a device formed on one of the substrates has a high withstand voltage between the pair of substrates to be anodically bonded using the electrodes, even if the withstand voltage is not high. It is securely sealed without deterioration.
  • a CSP (chip size mounting) type electronic device having such a device sealed by the anodic bonding method is realized with high reliability.
  • FIG. 1 is a cross-sectional view of an electronic device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of an electronic device according to another embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of an electronic device according to another embodiment of the present invention. Explanation of symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

 本発明の主たる目的は、高電圧に対して耐性の高くないデバイスに与えるダメージを抑えた電子装置を提供することである。そのために、第1の電極とデバイスを備えた第1の部材と、第2の電極を備えた第2の部材とを備え、前記第1の電極と第2の電極は、デバイスと重畳しない領域に形成され、該第1の電極と該第2の電極とに電圧が印加されることにより第1の部材と第2の部材が陽極接合され、該デバイスが第1の部材と第2の部材の間で封止されている構造とする。

Description

陽極接合構造を用レ、た電子装置
技術分野
[0001] 本発明はデバイスを、陽極接合により封止してパッケージィ匕した電子装置に関する 背景技術
[0002] 陽極接合は、 Siなどの半導体とガラスを直接接合することができるため、主に Siを 加工して微小な機械部品を作製する MEMS(Micro Electro Mechanical Systems)分野 で用いられている。
[0003] 陽極接合が実際に適用されている代表的な例としては、圧力センサ、加速度セン サ、角速度センサなど各種センサ部品、あるいはインクジェットプリンタのインク噴出ノ ズルに代表されるマイクロポンプなどがある。
[0004] これらは、まず Siに異方性エッチングにより加工を施し、その後別のガラス層と陽極 接合して封止構造を得ることで製造される。これらの製品に陽極接合技術が用いら れてきたのは、陽極接合が Siとガラスを直接接合させるもので、外圧変化などを極め て敏感に検出できるからである。
[0005] 近年、 MEMSデバイス、各種センサ類をはじめとするあらゆるデバイス力 集積回 路を内蔵する等で高機能化 ·複雑ィ匕してきており、デバイスの高電圧に対する耐性 が低 、ものが増えつつある。
[0006] 陽極接合によりデバイスの上面にガラス等の基板を貼り合せて接合する場合、通常 数百ボルトの高電圧を必要とする。
[0007] しかし、デバイスがそのような高電圧に耐えられない場合には、デバイスが高電圧 により静電破壊されてしま 、、陽極接合法は適用できな力つた。
[0008] 比較的低電圧でも接合できるとする例が、例えば特許文献 1に開示されて!ヽる。
[0009] 特許文献 1:特開 2002— 348149号公報
発明の開示
発明が解決しょうとする課題 [0010] 上記特許文献 1でも、陽極接合を行うための電圧を印加する電極はデバイスをほぼ 全面覆っているため、基板の厚さが薄い部分での局所的な接合は実現できるが、結 局 200ボルト程度の大きな電圧がデバイスに印加されてしまうことになる。
[0011] つまり、従来の陽極接合技術では、高電圧に対する耐性が低いデバイスに対して 適用した場合、デバイス本来の機能が損なわれる可能性があった。
[0012] 本発明は、高電圧に対する耐性が低いデバイスであっても、高い信頼性を確保し た陽極接合封止型の電子装置を実現することにある。
課題を解決するための手段
[0013] 上記課題を解決する手法として、第 1の電極と電気的に第 1の電極と絶縁された第 2の電極を備えた第 1の部材と、第 3の電極を備えた第 2の部材と該第 1の電極と該第 3の電極とが陽極接合により接合されることにより該第 2の電極が封止された構造を 備えた電子装置にお!、て、前記第 1の電極と第 3の電極が第 2の電極と重畳しな 、 領域に形成されて ヽる構造とする。
発明の効果
[0014] 本発明によれば、高電圧に対して耐性の高くないデバイスの信頼性を損なわずに 陽極接合構造を備えた電子装置を提供することができる。
発明を実施するための最良の形態
[0015] 以下本発明を実施する複数の形態を説明する。
実施例 1
[0016] 図 1は本発明の実施例となる電子装置の断面図で、陽極接合を行っている状態を 示す。
[0017] 電子装置は、基板 1と基板 2が接合された構造となっている。
[0018] 基板 1は、基板 2と対向する面にキヤビティを備え、そのキヤビディの底面に高電圧 に対して耐性が高くない薄膜電子回路等カゝらなるデバイス 11を備え、その基板 2と対 向する面の裏面のデバイス 11の周囲、つまり、デバイス 11を避けた重畳しない位置 に、陽極接合時の電圧印加用の電極 3を備えている。
[0019] 基板 2は、基板 1に対向する面の裏面の電極 3に対応した位置に陽極接合時の電 圧印加用の電極 4を備えて 、る。
[0020] 電極 3と電極 4とに電圧が印加されることにより、基板 1と基板 2とが陽極接合によつ て接合されている。
[0021] この構造は次のように形成される。
[0022] まずデバイス 11が形成された基板 1と基板 2とに、電極 3と電極 4をそれぞれ対向す る位置に形成する。この電極 3と 4の形成はスパッタリング、加熱蒸着、又は CVD (Ch emical Vapor Deposition)によりフォトリソグラフィーゃメタルマスクを経てなされる。
[0023] 次に、電極 3と電極 4とを対向させて貼り合せる。
[0024] 次いで、電圧印加用電源 5により電極 3と電極 4に電圧を印加しながら加熱し、陽極 接合を行う。
[0025] これにより、デバイス 11にダメージを与えることなぐクリーンで信頼性の高い封止を
6の位置で行うことができる。
[0026] 尚、本実施例では、基板 1として Si、基板 2としてフロートガラス、電極 3および電極
4として A1を用いた。しかし、これらに限定されるものではなぐ例えば、基板 2として は、 Na等の電圧印加時に移動することができる元素を含んだガラス等の誘電体であ れば良い。
[0027] 電極 3および電極 4としては、 Al、 Cr、 Ti、 V、 Mo、 W、 Cu、 Ag、 Ni、 Pt、 Pd、 Pb、
Snから選ばれる少なくとも 1種力もなる金属を用いることができる。
[0028] 電極 3および電極 4の表面または内層には、接触抵抗や直流抵抗を低減する目的 等のために Auを含有して 、ても何ら差し支えな!/、。
[0029] 印加電圧は、数ボルトから数百ボルトの範囲で状況により適宜変えることが出来る。
加熱温度も、数 °C力 数百 °Cの範囲で状況により適宜変えることが出来る。
実施例 2
[0030] 図 2は本発明の他の実施例となる電子装置の断面図で、陽極接合を行っている状 態を示す。
[0031] 実施例 2が、実施例 1と異なるのは基板 1として、高電圧に対して耐性が高くない薄 膜電子回路等からなるデバイス 11と MEMS(Micro Electro Mechanical Systems) 12 を形成した基板を用いて!/ヽる点である。 [0032] 電極 3と電極 4は、 MEMSの周囲に、 MEMSを避けて重畳しないように形成して、 陽極接合を行っている。
実施例 3
[0033] 図 3は本発明の他の実施例となる電子装置の断面図で、陽極接合を行っている状 態を示す。
[0034] 実施例 3が実施例 2と異なる点は、実施例 2のキヤビティ(凹部)の周囲の基板厚み を薄くして!/、る点である。キヤビティのテーパ部の裏面もテーパ状になって!/、る。
[0035] この構造は陽極接合時の電圧を下げることができるので、デバイスに与える負荷を /J、さくすることができる。
実施例 4
[0036] 図 4に、本発明の他の実施例となる電子装置の断面図を示す。
[0037] 実施例 4が実施例 2と異なる点は、電極 3の配置を基板 1の基板 2との対向面に変 更している点である。従って、電極 3が接合界面となる。
[0038] この電極 3と電極 4に電圧を印加し、陽極接合を行うことができる。陽極接合を行う 詳細な手順は実施例 1〜3と類似でありここでは割愛する。
[0039] 実施例 2で述べた以外のメリットは、電圧が印加される厚さが、基板 2の分のみであ るため、印加する電圧を低減できるというものである。
実施例 5
[0040] 図 5に、本発明の他の実施例となる電子装置の断面図を示す。
[0041] 実施例 5が実施例 4と異なる点は、電極 4の配置を基板 1の基板 2との対向面に変 更して、さらに電極 3と電極 4の間にガラスの誘電体 7を設けている点である。
[0042] 誘電体 7も CVD等の薄膜技術で形成できるが、これに限定されな 、。陽極接合を 行う詳細な手順は実施例 1〜4と類似でありここでは割愛する。
[0043] 実施例 4で述べた以外のメリットは、電圧が印加される厚さが、誘電体 7の分のみで あるため、極めて薄くでき、従って印加する電圧も極端に低減することができるという ものである。 [0044] 図 6に、本発明の他の実施例となる電子装置の断面図を示す。
[0045] 実施例 6が実施例 4と異なる点は、電極 3の下に軟質金属 8を設けた例である。
[0046] 陽極接合を行う詳細な手順は実施例 1〜3と類似でありここでは割愛する。
[0047] 実施例 4で述べた以外のメリットは、基板 1と基板 2で熱膨張係数が異なる場合に、 陽極接合時の加熱によって発生する熱応力を、軟質金属 8により緩和できる点である 実施例 7
[0048] 図 7に、本発明の他の実施例となる電子装置の断面図を示す。
[0049] 実施例 7が実施例 5と異なる点は、電極 3の下に軟質金属 8を設けた点である。
[0050] 陽極接合を行う詳細な手順は実施例 1〜3と類似でありここでは割愛する。
[0051] 実施例 5で述べた以外のメリットは、基板 1と基板 2で熱膨張係数が異なる場合に、 陽極接合時の加熱によって発生する熱応力を、軟質金属 8により緩和できる点である 実施例 8
[0052] 図 8に、本発明の他の実施例となる電子装置の断面図を示す。
[0053] 実施例 8が実施例 1と異なる点は、電極 3と電極 4の横に、電磁遮蔽用の電極 31と 電極 41をそれぞれ設けた点である。
[0054] 陽極接合を行う詳細な手順は実施例 1〜3と類似でありここでは割愛する。
[0055] 実施例 1で述べた以外のメリットは、電磁遮蔽用の電極 31と電極 41をそれぞれ設 けたことにより、デバイス 11やデバイス 12の EMI (Electro Magnetic Interference)対 策 (電磁遮蔽対策)を行うことができる点である。
[0056] なお、従来技術との大きな相違点は、電極 3と電極 31の間及び電極 4と電極 41の 間は電気的に絶縁されて!ヽる点である。
[0057] 以上の 8つの実施例から次のことがわかる。
[0058] 先ず、高電圧に対して耐性の高くな!/ヽデバイス部が存在する場合でも、このデバィ ス部を避けて重畳する位置とならないように陽極接合用の電極をデバイス部周囲の 領域に配置して電圧を印加して陽極接合を行えば、本質的にデバイスへの電圧によ るダメージを回避することができる。従って高電圧に対して耐性の高くないデバイスに 対しても、陽極接合によりデバイスの封止を確実に行うことができる。
[0059] また、陽極接合用の電極を、 Na元素等の電圧により移動し陽極接合に寄与する誘 電体を挟んで、接合を行う 2つの基板が対向する内側に薄い厚さで形成することによ つて、従来の陽極接合で実施されていた数百ボルトもの電圧を印加する必要がなぐ 数〜数十ボルトの電圧で陽極接合を行うことが可能になっている。
[0060] また、上記で述べた陽極接合を行う領域で、電極の下部等に軟質金属を設けること により、陽極接合される基板 1と基板 2の熱膨張係数が異なる場合でも、陽極接合時 の加熱によって生ずる熱応力を緩和し、陽極接合部の破壊を防止することができて いる。
[0061] また、陽極接合用の電極を、 Na元素等の電圧により移動し陽極接合に寄与する誘 電体を挟んで、接合を行う 2つの基板が対向する内側に薄い厚さで形成して陽極接 合を行う構成とすることにより、従来の陽極接合で必要であった 2つの基板の少なくと も一方がガラス等の誘電体である必要がなぐ従って、例えば封止を行う上部の基板 として金属を用いることができる。これにより、デバイスの EMI対策を行うことができる
[0062] 更に、陽極接合を行う 2つの基板が誘電体であっても、陽極接合の電極として機能 する金属の他に、デバイスの上下をカバーするように金属を配置したことにより、デバ イスの EMI対策を行うことができる。
産業上の利用可能性
[0063] 本発明による一対の基板における電極の配置により、当該基板の一方に形成され たデバイスは、その耐電圧が高くなくとも、当該電極を用いて陽極接合される当該一 対の基板間に劣化することなく確実に封止される。これにより、斯様に陽極接合法で 封止されたデバイスを有する、例えば CSP (チップサイズ実装)型の電子装置が、そ の高 、信頼性をもって実現される。
図面の簡単な説明
[0064] [図 1]図 1は本発明の実施例となる電子装置の断面図である。
[図 2]図 2は本発明の他の実施例となる電子装置の断面図である。
[図 3]図 3は本発明の他の実施例となる電子装置の断面図である。 [図 4]図 4は本発明の他の実施例となる電子装置の断面図である。
[図 5]図 5は本発明の他の実施例となる電子装置の断面図である。
[図 6]図 6は本発明の他の実施例となる電子装置の断面図である。
[図 7]図 7は本発明の他の実施例となる電子装置の断面図である。
[図 8]図 8は本発明の他の実施例となる電子装置の断面図である。 符号の説明
1…基板、
2···基板、
3···電極、
4···電極、
5…電圧印加用電源、
6…接合界面、
7…誘電体、
8…軟質金属、
11…デバイス、
12---MEMS,
31···ΕΜΙ対策用金属、
41···ΕΜΙ対策用金属。

Claims

請求の範囲
[1] 第 1の電極と、デバイスを備えた第 1の部材と、
第 2の電極を備えた第 2の部材とを備え、
前記第 1の電極と第 2の電極は、デバイスと重畳しない領域に形成され、 該第 1の電極と該第 2の電極とに電圧が印加されることにより第 1の部材と第 2の部 材が陽極接合され、該デバイスが第 1の部材と第 2の部材の間で封止されている電 子装置。
[2] 請求項 1において、
前記第 1の電極又は前記第 2の電極は、 Al、 Cr、 Ti、 V、 Mo、 W、 Cu、 Ag、 Ni、 Pt、 Pd、 Pb、 Snから選ばれる少なくとも 1種力もなる金属で構成されていることを特徴と する電子装置。
[3] 請求項 1において、
前記第 1の電極と第 2の電極がそれぞれ対向する基板面に形成されている場合、 該第 1の電極と該第 2の電極との間には、電圧が印加されることにより移動する元素 を含む誘電体が介在して ヽることを特徴とする電子装置。
[4] 請求項 1において、
前記第 1の電極と前記第 2の電極との間の接合界面には、 Al、 Cu、 Ag、 Ni、 Pt、 P d、 Pb、 Sn、 Auから選ばれる少なくとも 1種の軟質金属が介在していることを特徴と する電子装置。
[5] 請求項 3において、
前記誘電体は、前記第 1の電極又は第 2の電極と実質的に同じパターンをしている ことを特徴とする電子装置。
[6] 第 1の電極と該第 1の電極によって囲まれた領域に形成されたデバイスとを備えた 第 1の部材と、
第 2の電極を備えた第 2の部材とを備え、
該第 1の電極と該第 2の電極とに電圧が印加されることにより第 1の部材と第 2の部 材が陽極接合され、該デバイスが第 1の部材と第 2の部材の間で封止されている電 子装置。
[7] 請求項 6において、
前記第 1の電極又は前記第 2の電極は、 Al、 Cr、 Ti、 V、 Mo、 W、 Cu、 Ag、 Ni、 Pt、 Pd、 Pb、 Snから選ばれる少なくとも 1種力もなる金属で構成されていることを特徴と する電子装置。
[8] 請求項 6において、
前記第 1の電極と第 2の電極がそれぞれ対向する基板面に形成されている場合、 該第 1の電極と該第 2の電極との間には、電圧が印加されることにより移動する元素 を含む誘電体が介在して ヽることを特徴とする電子装置。
[9] 請求項 6において、
前記第 1の電極と前記第 2の電極との間の接合界面には、 Al、 Cu、 Ag、 Ni、 Pt、 P d、 Pb、 Sn、 Auから選ばれる少なくとも 1種の軟質金属が介在していることを特徴と する電子装置。
[10] 請求項 8において、
前記誘電体は、前記第 1の電極又は第 2の電極と実質的に同じパターンをしている ことを特徴とする電子装置。
PCT/JP2005/015740 2004-09-30 2005-08-30 陽極接合構造を用いた電子装置 WO2006038395A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/573,371 US20080128839A1 (en) 2004-09-30 2005-08-30 Electronic Apparatus Applied Anodic Bonding

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004285634A JP4375186B2 (ja) 2004-09-30 2004-09-30 陽極接合構造を用いた電子装置
JP2004-285634 2004-09-30

Publications (1)

Publication Number Publication Date
WO2006038395A1 true WO2006038395A1 (ja) 2006-04-13

Family

ID=36142480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/015740 WO2006038395A1 (ja) 2004-09-30 2005-08-30 陽極接合構造を用いた電子装置

Country Status (3)

Country Link
US (1) US20080128839A1 (ja)
JP (1) JP4375186B2 (ja)
WO (1) WO2006038395A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997502A (zh) * 2009-08-25 2011-03-30 精工电子有限公司 封装件的制造方法、压电振动器的制造方法、振荡器、电子设备及电波钟

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201260A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
JP4916874B2 (ja) * 2006-12-27 2012-04-18 京セラキンセキ株式会社 圧電振動子の製造方法
JP4986611B2 (ja) * 2006-12-27 2012-07-25 京セラクリスタルデバイス株式会社 圧電振動子の製造方法
US8404568B2 (en) * 2008-06-27 2013-03-26 Honeywell International Inc. Systems and methods for fabricating an out-of-plane MEMS structure
JP5421690B2 (ja) * 2009-08-12 2014-02-19 セイコーインスツル株式会社 パッケージの製造方法
JP5621262B2 (ja) * 2010-01-12 2014-11-12 大日本印刷株式会社 Memsデバイスの製造方法
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP2015215502A (ja) * 2014-05-12 2015-12-03 日本電気硝子株式会社 ガラスセル、液晶素子及びこれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH06310615A (ja) * 1993-04-21 1994-11-04 Seiko Epson Corp 半導体容器形成方法と半導体基板積載圧電体振動子
JPH0946164A (ja) * 1995-07-28 1997-02-14 Canon Inc 弾性表面波装置
JP2000211951A (ja) * 1999-01-22 2000-08-02 Canon Inc 陽極接合を用いた真空封止方法及び真空装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539741B1 (en) * 1991-09-30 2003-01-15 Canon Kabushiki Kaisha Anodic bonding process with light irradiation
US6809424B2 (en) * 2000-12-19 2004-10-26 Harris Corporation Method for making electronic devices including silicon and LTCC and devices produced thereby
US6921894B2 (en) * 2002-09-10 2005-07-26 The Regents Of The University Of California Fiber optic micro accelerometer
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 mems 소자 패키지 및 패키지 방법
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4115859B2 (ja) * 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
JP2005172543A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 加速度センサおよび加速度センサの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH06310615A (ja) * 1993-04-21 1994-11-04 Seiko Epson Corp 半導体容器形成方法と半導体基板積載圧電体振動子
JPH0946164A (ja) * 1995-07-28 1997-02-14 Canon Inc 弾性表面波装置
JP2000211951A (ja) * 1999-01-22 2000-08-02 Canon Inc 陽極接合を用いた真空封止方法及び真空装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997502A (zh) * 2009-08-25 2011-03-30 精工电子有限公司 封装件的制造方法、压电振动器的制造方法、振荡器、电子设备及电波钟

Also Published As

Publication number Publication date
JP2006100614A (ja) 2006-04-13
US20080128839A1 (en) 2008-06-05
JP4375186B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
WO2006038395A1 (ja) 陽極接合構造を用いた電子装置
KR100943370B1 (ko) 기능 소자 패키지
JP4495711B2 (ja) 機能素子及びその製造方法
US8080869B2 (en) Wafer level package structure and production method therefor
US8264307B2 (en) Dual substrate MEMS plate switch and method of manufacture
US10593860B2 (en) Piezoelectric device
US6876071B2 (en) Masking layer in substrate cavity
JP2007013636A (ja) 圧電振動子の製造方法及び圧電振動子
KR20170080648A (ko) 비자성 패키지를 실링하기 위한 리드 및 방법
JP2009014469A (ja) 半導体装置及びその製造方法
CN107004642B (zh) 非磁性封装以及制造方法
KR20010052618A (ko) 압전체 박막소자와 이를 이용한 잉크젯 방식 기록헤드 및이들의 제조방법
US20080284283A1 (en) Piezo Stack With Novel Passivation
JP2009533861A (ja) 電子組立体を製造する方法、電子組立体、カバーおよび基板
JP4443438B2 (ja) エレクトロメカニカルスイッチ
JP2009253155A (ja) 電気部品
JP2004202604A (ja) パッケージ構造および製造方法
JP2007013608A (ja) 圧電振動子の製造方法及び圧電振動子
JP7222838B2 (ja) センサ
JP2010067587A (ja) Memsスイッチ素子およびその製造方法
US20240059554A1 (en) Mems module
JPH11241966A (ja) 静電容量式圧力検出器
TWI706911B (zh) 微機電系統元件及其靜電接合方法
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JP2023012252A (ja) Memsモジュール及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11573371

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11573371

Country of ref document: US