JP3802211B2 - 半導体装置の電極構造、および半導体装置における電極構造の製造方法 - Google Patents
半導体装置の電極構造、および半導体装置における電極構造の製造方法 Download PDFInfo
- Publication number
- JP3802211B2 JP3802211B2 JP33685397A JP33685397A JP3802211B2 JP 3802211 B2 JP3802211 B2 JP 3802211B2 JP 33685397 A JP33685397 A JP 33685397A JP 33685397 A JP33685397 A JP 33685397A JP 3802211 B2 JP3802211 B2 JP 3802211B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pad
- protective film
- bump electrode
- metal protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、ＩＣやＬＳＩといった半導体チップのバンプ電極に関連する半導体装置の電極構造、および半導体装置における電極構造の製造方法に関する。
【０００２】
【従来の技術】
従来、たとえばＴＣＰ（Tape Carrier Package）型の半導体装置においては、半導体チップとフィルム基板とがＩＬＢ（Inner Lead Bonding）という工程技術によって接合されている。このＩＬＢによって接合を図るために、半導体チップの表面には、凸状のバンプ電極が多数形成され、他方、フィルム基板上には、インナーリードという導体パターンが形成されている。このようなバンプ電極とインナーリードとを互いに接合することにより、半導体チップとフィルム基板とが導通接続を保ちながら接合されている。
【０００３】
この種の従来における半導体装置の電極構造は、図１０に示すように、マッシュルームタイプのバンプ電極２５を備えており、この電極構造においては、半導体チップＣ表面の電極パッド２１上に、パシベーション膜２２、金属保護膜２４、およびバンプ電極２５が形成されている。パシベーション膜２２は、電極パッド２１のパッド面２１ａ外縁部にわずかなオーバラップ領域２２ａをもって被膜形成され、そのパッド面２１ａの中央部分は、大きく開けた状態とされている。さらに、パッド面２１ａ中央部分からパシベーション膜２２のオーバラップ領域２２ａにかけては、バリヤメタルと呼ばれる金属保護膜２４が被膜形成されており、この金属保護膜２４を介してバンプ電極２５と電極パッド２１との密着性や導電性が良好とされている。バンプ電極２５は、プロセス工程において上記パッド面２１ａ外縁部より外側に積層されたレジスト層２６を介して上記金属保護膜２４上にメッキ処理により生成される。このバンプ電極２５は、メッキ処理後レジスト層２６を除去することでその除去部分が底面くびれ部２５ａとなることからマッシュルーム形状を呈している。このマッシュルーム形状のバンプ電極２５は、メッキ処理の際、上記パッド面２１ａ外縁部に位置するレジスト層２６からはみ出しつつ、盛り上がるような状態で被着生成される。これにより、バンプ電極２５の上面外縁部２５ｂは、パッド面２１ａ外縁部において被膜されたパシベーション膜２２のオーバラップ領域２２ａや金属保護膜２４、さらにはレジスト層２６の盛り上がり形状に相応して膨らんだ形状となっている。このようなバンプ電極２５の上面２５ｃとインナーリードとが接合されることとなる。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来のバンプ電極２５を有する半導体装置の電極構造では、インナーリードとの接合面となるバンプ電極２５の上面２５ｃは、その外縁部２５ｂが膨らんだ形状となっているので、インナーリードとの接合に実質的に寄与する面積が上面全域の面積より小さくなって不十分となることから、インナーリードとバンプ電極２５との接合性および導電性が不安定になるという不具合もあった。
【０００５】
本願発明は、上記した事情のもとで考え出されたものであって、バンプ電極を機械的ストレスに対して堅固な構造としつつ、しかも、インナーリードなどとの接合性および導電性についても良好とすることができる半導体装置の電極構造、および半導体装置における電極構造の製造方法を提供することをその課題とする。
【０００６】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００７】
すなわち、本願発明の第１の側面により提供される半導体装置の電極構造は、半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置の電極構造であって、上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたって被膜形成されたパシベーション膜と、上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して被膜形成された金属保護膜とを備え、上記バンプ電極は、その底面全域を上記金属保護膜に被着した状態で、その底面全域から直上に伸長されているとともに、当該バンプ電極の上面は、上記開口部に相対する部分に狭小な凹部を有するものの、この凹部以外の部分が平坦化されていることを特徴としている。
【０００８】
上記技術的手段が講じられた第１の側面により提供される半導体装置の電極構造によれば、バンプ電極は、その底面全域を金属保護膜に被着した状態で、その底面全域から直上に伸長されており、金属保護膜は、溝状の開口部以外のパシベーション膜と一体となって電極パッドのパッド面上において平坦化されている。つまり、開口部の内面には、金属保護膜が被膜形成されていることから、この開口部を介して金属保護膜により電極パッドとバンプ電極とが導通接続された状態とされている。また、金属保護膜は、上記パッド面上において溝状の開口部以外のパシベーション膜に被膜されて平坦化されていることから、この金属保護膜に被着したバンプ電極の底面も平坦化された状態といえる。したがって、バンプ電極の形状は、その底面全域を平坦とした側面直立状のストレートウォール形状であり、その底面全域が金属保護膜に被着しているので、金属保護膜との接合に寄与するバンプ電極の底面がバンプ電極の断面全体と同じ程度となり、ＩＬＢにおける接合時などの機械的ストレスに対してバンプ電極を堅固な構造とすることができる。また、インナーリードなどとの接合面となるバンプ電極の上面は、平坦とされた底面の形状に相応してほぼ平坦となっているので、インナーリードなどの接合対象との接合の際、バンプ電極の上面全域が接合対象の表面に接触することとなり、接合対象とバンプ電極との接合性および導電性について良好とすることができる。また、開口部は、電極パッドのパッド面外縁部にそって環状に延びる溝状に設けられているので、その溝状の開口部に相対してバンプ電極の上面中央部にわずかな溝部を生ずるが、この溝部は、バンプ電極の上面全域に対して小面積であり、しかも上面の他の部分よりもくぼんだ状態であることから、実質的な接合に寄与する面積を減少させることなく、良好な接合状態を保つことができる。
【０００９】
金属保護膜としては、ＴｉやＣｒあるいはＰｔやＮｉなどといった多層金属からなる、いわゆるバリヤメタルが適用可能である。
【００１４】
また、本願発明の第２の側面により提供される半導体装置における電極構造の製造方法は、半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置における電極構造の製造方法であって、上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたってパシベーション膜を被膜形成するパシベーション膜形成工程と、上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して金属保護膜を被膜形成する金属保護膜形成工程と、上記金属保護膜の上に直立状の空間部を残存させつつ、その金属保護膜上に上記バンプ電極の高さにつりあう膜厚のレジスト層を形成するレジスト層形成工程と、上記レジスト層の空間部に金属を被着生成させることにより、上記バンプ電極を形成するバンプ電極形成工程と、上記金属保護膜上に形成されたレジスト層を除去するレジスト層除去工程と、上記バンプ電極以外に被膜形成された金属保護膜を除去する工程とを備えたことを特徴としている。
【００１５】
上記技術的手段が講じられた第２の側面により提供される半導体装置における電極構造の製造方法によれば、上記第１の側面により提供される半導体装置の電極構造を実現することができる。
【００１６】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１７】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００１８】
図１は、本願発明にかかる半導体装置の電極構造の基本的形態についてその断面を示した断面図、図２は、図１に示す電極構造をＸ方向から示した平面図であって、これらの図に示すように、半導体装置における電極構造は、半導体チップＡの表面に形成された電極パッド１、電極パッド１のパッド面１ａ内外域にわたって被膜形成されたパシベーション膜２、パシベーション膜２に開口形成された開口部３、パシベーション膜２の上から被膜形成された金属保護膜４、および金属保護膜４に被着されたバンプ電極５を具備して構成されている。このバンプ電極５は、ＩＬＢによってたとえばインナーリードに接合されるものである。
【００１９】
電極パッド１は、ウェハプロセスによって半導体チップＡの表面にたとえばＡｌなどで薄膜形成されたものである。電極パッド１は、そのパッド面１ａを略矩形状とする一方、その厚みを略１μｍ程度として半導体チップＡの表面端縁寄りに多数形成されている。このような電極パッド１は、半導体チップＡの内部回路と外部のリード端子などとの導通接続を図るためのものである。
【００２０】
パシベーション膜２は、上記電極パッド１のパッド面１ａ上において開口部３を残存させつつ、そのパッド面１ａ全域から半導体チップＡの表面にわったて被膜形成されたものである。パシベーション膜２は、その膜厚を略１μｍ程度とされ、電極パッド１のパッド面１ａ上において略１μｍ程度盛り上がった状態とされている。一方、開口部３は、電極パッド１のパッド面１ａ中央部に設けられており、その開口形状を一辺略５μｍ程度より大きい略矩形状に形成されている。つまり、パシベーション膜２は、電極パッド１のパッド面１ａ上において、わずかに開口部３の部分を残してそれ以外の大部分が平坦化された状態とされている。このようなパシベーション膜２とは、半導体チップＡに加えられる熱的ストレスや機械的ストレス、および不純物による汚染から内部回路を保護するために表面形成されたものであり、代表的なものではＣＶＤ法（Chemical Vapor Deposition Method）などによって形成される。
【００２１】
金属保護膜４は、いわゆるバリヤメタルと呼ばれるものであり、たとえば三層構造により最下層を略２０００Å程度のＴｉ、中間層を略１０００Å程度のＰｔ、および最上層を略５００Å程度のＡｕとしてスパッタリング法や真空蒸着法などによって形成されたものである。金属保護膜４は、上記パシベーション膜２の上から上記開口部３の内面に被着しつつ、上記電極パッド１のパッド面１ａに相対して被膜形成される。つまり、金属保護膜４は、開口部３の内側面３ａに位置したパシベーション膜２に被着する一方、開口部３の底面３ｂに位置した電極パッド１のパッド面１ａに略５μｍ程度の領域をもって被着した状態とされる。したがって、金属保護膜４は、上記パシベーション膜２と同様に開口部３以外の大部分が平坦化された状態とされている。また、金属保護膜４における三層構造の最下層のＴｉによれば、上記電極パッド１のＡｌやパシベーション膜２との密着性を良好なものとし、中間層のＰｔによれば、電極パッド１のＡｌと後述するバンプ電極５のたとえばＡｕとの拡散を防止することができる。さらに、最上層のＡｕによれば、バンプ電極５のＡｕとの密着性を良好なものとすることができる。つまり、金属保護膜４は、上記電極パッド１と後述するバンプ電極５との密着性および導電性を良好とするために被膜形成されたものである。
【００２２】
バンプ電極５は、半導体チップＡの表面における電極パッド１のパッド面１ａに相対する位置において凸状に形成されており、先に述べたように、バンプ電極５は、インナーリードなどと直接接合されるものである。バンプ電極５は、たとえばＡｕによりメッキ処理によって上記金属保護膜４に被着され、全体的な平面視形状を一辺４０μｍ程度の略矩形状として、その厚みを略２０μｍ程度に伸長生成される。つまり、バンプ電極５は、その底面５ａ全域から直上に伸長生成された形状のいわゆるストレートウォール形状を呈しており、上記開口部３に相対する部分以外の上面５ｂ大部分が平坦化されている。また、バンプ電極５は、その上面５ｂ中央部に全体に比べて狭小な凹部５ｃを有し、その凹部５ｃ以外の平坦な上面５ｂ大部分がインナーリードなどの表面に異方性導電接着剤などを介して接合されることとなる。
【００２３】
次に、上記基本的構成を有する半導体装置における電極構造の製造方法について、図３ないし図７を参照して説明する。
【００２４】
まず、図３は、半導体チップＡの表面に電極パッド１が形成された状態にあって、さらにその表面上にＣＶＤ法などによってパシベーション膜２を被膜形成する。この際、電極パッド１のパッド面１ａ中央部に開口部３を残存させた状態でパシベーション膜２が被膜形成される。このような工程をパシベーション膜形成工程（１）と呼ぶ。
【００２５】
上記パシベーション膜形成工程（１）の後、図４に示すように、パシベーション膜２の上からスパッタリングによって金属保護膜４を被膜形成することにより、電極パッド１のパッド面１ａに相対して金属保護膜４を被膜させた状態とする。このような工程を金属保護膜形成工程（２）と呼ぶ。
【００２６】
上記金属保護膜形成工程（２）の後、図５に示すように、フォトリソグラフィ法などによってレジスト層６を形成する。この際、電極パッド１のパッド面１ａに相対する金属保護膜４の上には、直立状の空間部６ａが残存された状態で、それ以外の金属保護膜４上にレジスト層６が形成される。また、上記空間部６ａにおける内側面６ｂの高さｈは、その空間部６ａに上記バンプ電極５が形成されることから、バンプ電極５の厚みとほぼ同一となるように膜厚調整されている。このような工程をレジスト層形成工程（３）と呼ぶ。
【００２７】
上記レジスト層形成工程（３）の後、図６に示すように、メッキ処理によってたとえばＡｕを上記空間部６ａに被着生成させる。これにより、Ａｕからなるバンプ電極５が形成されるが、このバンプ電極５の底面５ａに相当する部分が平坦化された金属保護膜４の上に被着しつつ伸長生成されるため、バンプ電極５の上面５ｂも凹部５ｃを除いてほぼ平坦化されている。このようなメッキ処理による工程をバンプ電極形成工程（４）と呼ぶ。
【００２８】
上記バンプ電極形成工程（４）の後、金属保護膜４上に形成された上記レジスト層６を除去することにより、ストレートウォール形状のバンプ電極５が現れることとなる。このような工程をレジスト層除去工程（５）と呼ぶ。
【００２９】
上記レジスト層除去工程（５）の後、最終的にバンプ電極５との接合に関与しない金属保護膜４をエッチングによって除去し、熱処理工程などを経て図１に示すような最終形態の電極構造が形成されることとなる。
【００３０】
次に、上記半導体装置Ａの電極構造の作用について、特に図１を参照して説明する。
【００３１】
図１に示すように、バンプ電極５は、電極パッド１のパッド面１ａと相対する位置において、その底面５ａ全域を金属保護膜４に被着した状態とされている。また、バンプ電極５は、パシベーション膜２に開口形成された開口部３の金属保護膜４を介して電極パッド１と導通接続された状態とされている。これにより、半導体チップＡの内部回路は、電極パッド１、開口部３における金属保護膜４、およびバンプ電極５を介して外部のインナーリードなどと接続された状態といえる。
【００３２】
さらに、バンプ電極５は、その上面５ｂにおける凹部５ｃを除いた大部分が平坦化されており、その上面５ｂのほぼ全域にわたってインナーリードなどが接合されることから、そのような接合に実質的に寄与する面積が十分に確保されているといえる。
【００３３】
このようなバンプ電極５の全体形状は、その底面５ａ全域を平坦とした側面直立状のストレートウォール形状であり、その底面５ａ全域が金属保護膜４に被着している。そのため、ＩＬＢなどによる接合の際に圧着力が底面５ａ全域において受け止められることとなり、しかも、そのような底面５ａ全域において金属保護膜４との密着力が十分に発揮されることとなる。
【００３４】
したがって、このような基本的構成を備えた半導体装置の電極構造によれば、バンプ電極５の形状がストレートウォール形状であり、その底面５ａ全域が金属保護膜４に被着しているので、ＩＬＢなどにおける接合時の機械的ストレスに対してバンプ電極５を堅固な構造とすることができる。
【００３５】
また、インナーリードなどとの接合面となるバンプ電極５の上面５ｂは、狭小な凹部５ｃを除く大部分が底面５ａの形状に相応して平坦とされているので、インナーリードなどの接合対象との接合の際、バンプ電極５の上面５ｂ全域が接合対象の表面に接触することとなり、接合に際して実質的に寄与する面積が十分に確保されていることから、バンプ電極５と接合対象との接合性および導電性について良好とすることができる。
【００３６】
上記説明した基本的形態に基づき、本願発明にかかる半導体装置の電極構造の好ましい実施形態としては、図８および図９に示すようなものとなる。このような電極構造においては、電極パッド１１のパッド面１１ａの外縁部にそった位置のパシベーション膜１２に、環状に延びる溝状の開口部１３を設けたものである。この場合、バンプ電極１５と電極パッド１１とは、パシベーション膜１２に溝状に開口形成された開口部１３の金属保護膜１４を介して導通接続された状態にあるので、溝状とされた開口部１３によって導通接続に寄与する面積が大きく確保される結果、バンプ電極１５と電極パッド１１との密着性および導電性を著しく向上することができる。
【図面の簡単な説明】
【図１】 本願発明にかかる半導体装置の電極構造の基本的形態について、その断面を示した断面図である。
【図２】 図１に示す電極構造をＸ方向から示した平面図である。
【図３】 図１に示す電極構造の製造方法について、パシベーション膜形成工程を示した説明図である。
【図４】 図１に示す電極構造の製造方法について、金属保護膜形成工程を示した説明図である。
【図５】 図１に示す電極構造の製造方法について、レジスト層形成工程を示した説明図である。
【図６】 図１に示す電極構造の製造方法について、バンプ電極形成工程を示した説明図である。
【図７】 図１に示す電極構造の製造方法について、レジスト層除去工程を示した説明図である。
【図８】 本願発明にかかる半導体装置の電極構造の好ましい実施形態について、その断面を示した断面図である。
【図９】 図８に示す電極構造をＹ方向から示した平面図である。
【図１０】 従来の半導体装置の電極構造について、その断面を示した断面図である。
【発明の属する技術分野】
本願発明は、ＩＣやＬＳＩといった半導体チップのバンプ電極に関連する半導体装置の電極構造、および半導体装置における電極構造の製造方法に関する。
【０００２】
【従来の技術】
従来、たとえばＴＣＰ（Tape Carrier Package）型の半導体装置においては、半導体チップとフィルム基板とがＩＬＢ（Inner Lead Bonding）という工程技術によって接合されている。このＩＬＢによって接合を図るために、半導体チップの表面には、凸状のバンプ電極が多数形成され、他方、フィルム基板上には、インナーリードという導体パターンが形成されている。このようなバンプ電極とインナーリードとを互いに接合することにより、半導体チップとフィルム基板とが導通接続を保ちながら接合されている。
【０００３】
この種の従来における半導体装置の電極構造は、図１０に示すように、マッシュルームタイプのバンプ電極２５を備えており、この電極構造においては、半導体チップＣ表面の電極パッド２１上に、パシベーション膜２２、金属保護膜２４、およびバンプ電極２５が形成されている。パシベーション膜２２は、電極パッド２１のパッド面２１ａ外縁部にわずかなオーバラップ領域２２ａをもって被膜形成され、そのパッド面２１ａの中央部分は、大きく開けた状態とされている。さらに、パッド面２１ａ中央部分からパシベーション膜２２のオーバラップ領域２２ａにかけては、バリヤメタルと呼ばれる金属保護膜２４が被膜形成されており、この金属保護膜２４を介してバンプ電極２５と電極パッド２１との密着性や導電性が良好とされている。バンプ電極２５は、プロセス工程において上記パッド面２１ａ外縁部より外側に積層されたレジスト層２６を介して上記金属保護膜２４上にメッキ処理により生成される。このバンプ電極２５は、メッキ処理後レジスト層２６を除去することでその除去部分が底面くびれ部２５ａとなることからマッシュルーム形状を呈している。このマッシュルーム形状のバンプ電極２５は、メッキ処理の際、上記パッド面２１ａ外縁部に位置するレジスト層２６からはみ出しつつ、盛り上がるような状態で被着生成される。これにより、バンプ電極２５の上面外縁部２５ｂは、パッド面２１ａ外縁部において被膜されたパシベーション膜２２のオーバラップ領域２２ａや金属保護膜２４、さらにはレジスト層２６の盛り上がり形状に相応して膨らんだ形状となっている。このようなバンプ電極２５の上面２５ｃとインナーリードとが接合されることとなる。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来のバンプ電極２５を有する半導体装置の電極構造では、インナーリードとの接合面となるバンプ電極２５の上面２５ｃは、その外縁部２５ｂが膨らんだ形状となっているので、インナーリードとの接合に実質的に寄与する面積が上面全域の面積より小さくなって不十分となることから、インナーリードとバンプ電極２５との接合性および導電性が不安定になるという不具合もあった。
【０００５】
本願発明は、上記した事情のもとで考え出されたものであって、バンプ電極を機械的ストレスに対して堅固な構造としつつ、しかも、インナーリードなどとの接合性および導電性についても良好とすることができる半導体装置の電極構造、および半導体装置における電極構造の製造方法を提供することをその課題とする。
【０００６】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００７】
すなわち、本願発明の第１の側面により提供される半導体装置の電極構造は、半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置の電極構造であって、上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたって被膜形成されたパシベーション膜と、上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して被膜形成された金属保護膜とを備え、上記バンプ電極は、その底面全域を上記金属保護膜に被着した状態で、その底面全域から直上に伸長されているとともに、当該バンプ電極の上面は、上記開口部に相対する部分に狭小な凹部を有するものの、この凹部以外の部分が平坦化されていることを特徴としている。
【０００８】
上記技術的手段が講じられた第１の側面により提供される半導体装置の電極構造によれば、バンプ電極は、その底面全域を金属保護膜に被着した状態で、その底面全域から直上に伸長されており、金属保護膜は、溝状の開口部以外のパシベーション膜と一体となって電極パッドのパッド面上において平坦化されている。つまり、開口部の内面には、金属保護膜が被膜形成されていることから、この開口部を介して金属保護膜により電極パッドとバンプ電極とが導通接続された状態とされている。また、金属保護膜は、上記パッド面上において溝状の開口部以外のパシベーション膜に被膜されて平坦化されていることから、この金属保護膜に被着したバンプ電極の底面も平坦化された状態といえる。したがって、バンプ電極の形状は、その底面全域を平坦とした側面直立状のストレートウォール形状であり、その底面全域が金属保護膜に被着しているので、金属保護膜との接合に寄与するバンプ電極の底面がバンプ電極の断面全体と同じ程度となり、ＩＬＢにおける接合時などの機械的ストレスに対してバンプ電極を堅固な構造とすることができる。また、インナーリードなどとの接合面となるバンプ電極の上面は、平坦とされた底面の形状に相応してほぼ平坦となっているので、インナーリードなどの接合対象との接合の際、バンプ電極の上面全域が接合対象の表面に接触することとなり、接合対象とバンプ電極との接合性および導電性について良好とすることができる。また、開口部は、電極パッドのパッド面外縁部にそって環状に延びる溝状に設けられているので、その溝状の開口部に相対してバンプ電極の上面中央部にわずかな溝部を生ずるが、この溝部は、バンプ電極の上面全域に対して小面積であり、しかも上面の他の部分よりもくぼんだ状態であることから、実質的な接合に寄与する面積を減少させることなく、良好な接合状態を保つことができる。
【０００９】
金属保護膜としては、ＴｉやＣｒあるいはＰｔやＮｉなどといった多層金属からなる、いわゆるバリヤメタルが適用可能である。
【００１４】
また、本願発明の第２の側面により提供される半導体装置における電極構造の製造方法は、半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置における電極構造の製造方法であって、上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたってパシベーション膜を被膜形成するパシベーション膜形成工程と、上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して金属保護膜を被膜形成する金属保護膜形成工程と、上記金属保護膜の上に直立状の空間部を残存させつつ、その金属保護膜上に上記バンプ電極の高さにつりあう膜厚のレジスト層を形成するレジスト層形成工程と、上記レジスト層の空間部に金属を被着生成させることにより、上記バンプ電極を形成するバンプ電極形成工程と、上記金属保護膜上に形成されたレジスト層を除去するレジスト層除去工程と、上記バンプ電極以外に被膜形成された金属保護膜を除去する工程とを備えたことを特徴としている。
【００１５】
上記技術的手段が講じられた第２の側面により提供される半導体装置における電極構造の製造方法によれば、上記第１の側面により提供される半導体装置の電極構造を実現することができる。
【００１６】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１７】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００１８】
図１は、本願発明にかかる半導体装置の電極構造の基本的形態についてその断面を示した断面図、図２は、図１に示す電極構造をＸ方向から示した平面図であって、これらの図に示すように、半導体装置における電極構造は、半導体チップＡの表面に形成された電極パッド１、電極パッド１のパッド面１ａ内外域にわたって被膜形成されたパシベーション膜２、パシベーション膜２に開口形成された開口部３、パシベーション膜２の上から被膜形成された金属保護膜４、および金属保護膜４に被着されたバンプ電極５を具備して構成されている。このバンプ電極５は、ＩＬＢによってたとえばインナーリードに接合されるものである。
【００１９】
電極パッド１は、ウェハプロセスによって半導体チップＡの表面にたとえばＡｌなどで薄膜形成されたものである。電極パッド１は、そのパッド面１ａを略矩形状とする一方、その厚みを略１μｍ程度として半導体チップＡの表面端縁寄りに多数形成されている。このような電極パッド１は、半導体チップＡの内部回路と外部のリード端子などとの導通接続を図るためのものである。
【００２０】
パシベーション膜２は、上記電極パッド１のパッド面１ａ上において開口部３を残存させつつ、そのパッド面１ａ全域から半導体チップＡの表面にわったて被膜形成されたものである。パシベーション膜２は、その膜厚を略１μｍ程度とされ、電極パッド１のパッド面１ａ上において略１μｍ程度盛り上がった状態とされている。一方、開口部３は、電極パッド１のパッド面１ａ中央部に設けられており、その開口形状を一辺略５μｍ程度より大きい略矩形状に形成されている。つまり、パシベーション膜２は、電極パッド１のパッド面１ａ上において、わずかに開口部３の部分を残してそれ以外の大部分が平坦化された状態とされている。このようなパシベーション膜２とは、半導体チップＡに加えられる熱的ストレスや機械的ストレス、および不純物による汚染から内部回路を保護するために表面形成されたものであり、代表的なものではＣＶＤ法（Chemical Vapor Deposition Method）などによって形成される。
【００２１】
金属保護膜４は、いわゆるバリヤメタルと呼ばれるものであり、たとえば三層構造により最下層を略２０００Å程度のＴｉ、中間層を略１０００Å程度のＰｔ、および最上層を略５００Å程度のＡｕとしてスパッタリング法や真空蒸着法などによって形成されたものである。金属保護膜４は、上記パシベーション膜２の上から上記開口部３の内面に被着しつつ、上記電極パッド１のパッド面１ａに相対して被膜形成される。つまり、金属保護膜４は、開口部３の内側面３ａに位置したパシベーション膜２に被着する一方、開口部３の底面３ｂに位置した電極パッド１のパッド面１ａに略５μｍ程度の領域をもって被着した状態とされる。したがって、金属保護膜４は、上記パシベーション膜２と同様に開口部３以外の大部分が平坦化された状態とされている。また、金属保護膜４における三層構造の最下層のＴｉによれば、上記電極パッド１のＡｌやパシベーション膜２との密着性を良好なものとし、中間層のＰｔによれば、電極パッド１のＡｌと後述するバンプ電極５のたとえばＡｕとの拡散を防止することができる。さらに、最上層のＡｕによれば、バンプ電極５のＡｕとの密着性を良好なものとすることができる。つまり、金属保護膜４は、上記電極パッド１と後述するバンプ電極５との密着性および導電性を良好とするために被膜形成されたものである。
【００２２】
バンプ電極５は、半導体チップＡの表面における電極パッド１のパッド面１ａに相対する位置において凸状に形成されており、先に述べたように、バンプ電極５は、インナーリードなどと直接接合されるものである。バンプ電極５は、たとえばＡｕによりメッキ処理によって上記金属保護膜４に被着され、全体的な平面視形状を一辺４０μｍ程度の略矩形状として、その厚みを略２０μｍ程度に伸長生成される。つまり、バンプ電極５は、その底面５ａ全域から直上に伸長生成された形状のいわゆるストレートウォール形状を呈しており、上記開口部３に相対する部分以外の上面５ｂ大部分が平坦化されている。また、バンプ電極５は、その上面５ｂ中央部に全体に比べて狭小な凹部５ｃを有し、その凹部５ｃ以外の平坦な上面５ｂ大部分がインナーリードなどの表面に異方性導電接着剤などを介して接合されることとなる。
【００２３】
次に、上記基本的構成を有する半導体装置における電極構造の製造方法について、図３ないし図７を参照して説明する。
【００２４】
まず、図３は、半導体チップＡの表面に電極パッド１が形成された状態にあって、さらにその表面上にＣＶＤ法などによってパシベーション膜２を被膜形成する。この際、電極パッド１のパッド面１ａ中央部に開口部３を残存させた状態でパシベーション膜２が被膜形成される。このような工程をパシベーション膜形成工程（１）と呼ぶ。
【００２５】
上記パシベーション膜形成工程（１）の後、図４に示すように、パシベーション膜２の上からスパッタリングによって金属保護膜４を被膜形成することにより、電極パッド１のパッド面１ａに相対して金属保護膜４を被膜させた状態とする。このような工程を金属保護膜形成工程（２）と呼ぶ。
【００２６】
上記金属保護膜形成工程（２）の後、図５に示すように、フォトリソグラフィ法などによってレジスト層６を形成する。この際、電極パッド１のパッド面１ａに相対する金属保護膜４の上には、直立状の空間部６ａが残存された状態で、それ以外の金属保護膜４上にレジスト層６が形成される。また、上記空間部６ａにおける内側面６ｂの高さｈは、その空間部６ａに上記バンプ電極５が形成されることから、バンプ電極５の厚みとほぼ同一となるように膜厚調整されている。このような工程をレジスト層形成工程（３）と呼ぶ。
【００２７】
上記レジスト層形成工程（３）の後、図６に示すように、メッキ処理によってたとえばＡｕを上記空間部６ａに被着生成させる。これにより、Ａｕからなるバンプ電極５が形成されるが、このバンプ電極５の底面５ａに相当する部分が平坦化された金属保護膜４の上に被着しつつ伸長生成されるため、バンプ電極５の上面５ｂも凹部５ｃを除いてほぼ平坦化されている。このようなメッキ処理による工程をバンプ電極形成工程（４）と呼ぶ。
【００２８】
上記バンプ電極形成工程（４）の後、金属保護膜４上に形成された上記レジスト層６を除去することにより、ストレートウォール形状のバンプ電極５が現れることとなる。このような工程をレジスト層除去工程（５）と呼ぶ。
【００２９】
上記レジスト層除去工程（５）の後、最終的にバンプ電極５との接合に関与しない金属保護膜４をエッチングによって除去し、熱処理工程などを経て図１に示すような最終形態の電極構造が形成されることとなる。
【００３０】
次に、上記半導体装置Ａの電極構造の作用について、特に図１を参照して説明する。
【００３１】
図１に示すように、バンプ電極５は、電極パッド１のパッド面１ａと相対する位置において、その底面５ａ全域を金属保護膜４に被着した状態とされている。また、バンプ電極５は、パシベーション膜２に開口形成された開口部３の金属保護膜４を介して電極パッド１と導通接続された状態とされている。これにより、半導体チップＡの内部回路は、電極パッド１、開口部３における金属保護膜４、およびバンプ電極５を介して外部のインナーリードなどと接続された状態といえる。
【００３２】
さらに、バンプ電極５は、その上面５ｂにおける凹部５ｃを除いた大部分が平坦化されており、その上面５ｂのほぼ全域にわたってインナーリードなどが接合されることから、そのような接合に実質的に寄与する面積が十分に確保されているといえる。
【００３３】
このようなバンプ電極５の全体形状は、その底面５ａ全域を平坦とした側面直立状のストレートウォール形状であり、その底面５ａ全域が金属保護膜４に被着している。そのため、ＩＬＢなどによる接合の際に圧着力が底面５ａ全域において受け止められることとなり、しかも、そのような底面５ａ全域において金属保護膜４との密着力が十分に発揮されることとなる。
【００３４】
したがって、このような基本的構成を備えた半導体装置の電極構造によれば、バンプ電極５の形状がストレートウォール形状であり、その底面５ａ全域が金属保護膜４に被着しているので、ＩＬＢなどにおける接合時の機械的ストレスに対してバンプ電極５を堅固な構造とすることができる。
【００３５】
また、インナーリードなどとの接合面となるバンプ電極５の上面５ｂは、狭小な凹部５ｃを除く大部分が底面５ａの形状に相応して平坦とされているので、インナーリードなどの接合対象との接合の際、バンプ電極５の上面５ｂ全域が接合対象の表面に接触することとなり、接合に際して実質的に寄与する面積が十分に確保されていることから、バンプ電極５と接合対象との接合性および導電性について良好とすることができる。
【００３６】
上記説明した基本的形態に基づき、本願発明にかかる半導体装置の電極構造の好ましい実施形態としては、図８および図９に示すようなものとなる。このような電極構造においては、電極パッド１１のパッド面１１ａの外縁部にそった位置のパシベーション膜１２に、環状に延びる溝状の開口部１３を設けたものである。この場合、バンプ電極１５と電極パッド１１とは、パシベーション膜１２に溝状に開口形成された開口部１３の金属保護膜１４を介して導通接続された状態にあるので、溝状とされた開口部１３によって導通接続に寄与する面積が大きく確保される結果、バンプ電極１５と電極パッド１１との密着性および導電性を著しく向上することができる。
【図面の簡単な説明】
【図１】 本願発明にかかる半導体装置の電極構造の基本的形態について、その断面を示した断面図である。
【図２】 図１に示す電極構造をＸ方向から示した平面図である。
【図３】 図１に示す電極構造の製造方法について、パシベーション膜形成工程を示した説明図である。
【図４】 図１に示す電極構造の製造方法について、金属保護膜形成工程を示した説明図である。
【図５】 図１に示す電極構造の製造方法について、レジスト層形成工程を示した説明図である。
【図６】 図１に示す電極構造の製造方法について、バンプ電極形成工程を示した説明図である。
【図７】 図１に示す電極構造の製造方法について、レジスト層除去工程を示した説明図である。
【図８】 本願発明にかかる半導体装置の電極構造の好ましい実施形態について、その断面を示した断面図である。
【図９】 図８に示す電極構造をＹ方向から示した平面図である。
【図１０】 従来の半導体装置の電極構造について、その断面を示した断面図である。
Claims (2)
- 半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置の電極構造であって、
上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたって被膜形成されたパシベーション膜と、
上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して被膜形成された金属保護膜と、
を備え、
上記バンプ電極は、その底面全域を上記金属保護膜に被着した状態で、その底面全域から直上に伸長されているとともに、当該バンプ電極の上面は、上記開口部に相対する部分に狭小な凹部を有するものの、この凹部以外の部分が平坦化されていることを特徴とする、半導体装置の電極構造。 - 半導体チップの表面に電極パッドを有し、そのパッド面上に凸状のバンプ電極を備えた半導体装置における電極構造の製造方法であって、
上記電極パッドのパッド面上に、その外縁部にそって環状に延びる溝状の開口部を残存させつつ、そのパッド面の内外域にわたってパシベーション膜を被膜形成するパシベーション膜形成工程と、
上記パシベーション膜の上から上記開口部の内面に被着しつつ、上記電極パッドのパッド面に相対して金属保護膜を被膜形成する金属保護膜形成工程と、
上記金属保護膜の上に直立状の空間部を残存させつつ、その金属保護膜上に上記バンプ電極の高さにつりあう膜厚のレジスト層を形成するレジスト層形成工程と、
上記レジスト層の空間部に金属を被着生成させることにより、上記バンプ電極を形成するバンプ電極形成工程と、
上記金属保護膜上に形成されたレジスト層を除去するレジスト層除去工程と、
上記バンプ電極以外に被膜形成された金属保護膜を除去する工程と、
を備えたことを特徴とする、半導体装置における電極構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33685397A JP3802211B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33685397A JP3802211B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176859A JPH11176859A (ja) | 1999-07-02 |
| JP3802211B2 true JP3802211B2 (ja) | 2006-07-26 |
Family
ID=18303269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33685397A Expired - Fee Related JP3802211B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802211B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102256590B1 (ko) * | 2014-07-31 | 2021-05-26 | 서울바이오시스 주식회사 | 발광 다이오드 |
-
1997
- 1997-12-08 JP JP33685397A patent/JP3802211B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11176859A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141364B2 (ja) | 半導体チップ | |
| US20020043723A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| US20200013741A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP3263859B2 (ja) | 半導体装置 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2000286662A (ja) | 弾性表面波素子、その製造方法、及びｓａｗデバイスの構造 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH03295242A (ja) | 半導体装置 | |
| JPS621249A (ja) | 半導体装置 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH0194641A (ja) | 半導体装置 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH0322436A (ja) | 半導体装置およびその製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPS61239647A (ja) | 半導体装置 | |
| JPH11233544A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |