JP2009014469A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009014469A
JP2009014469A JP2007175841A JP2007175841A JP2009014469A JP 2009014469 A JP2009014469 A JP 2009014469A JP 2007175841 A JP2007175841 A JP 2007175841A JP 2007175841 A JP2007175841 A JP 2007175841A JP 2009014469 A JP2009014469 A JP 2009014469A
Authority
JP
Japan
Prior art keywords
semiconductor chip
cap member
semiconductor
movable sensor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007175841A
Other languages
English (en)
Inventor
Shinichi Tanabe
慎一 田辺
Tomomi Sato
友美 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2007175841A priority Critical patent/JP2009014469A/ja
Publication of JP2009014469A publication Critical patent/JP2009014469A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】半導体装置のコストの低減化を図る。
【解決手段】MEMSセンサである微小可動センサ2dが主面2a上に形成された半導体チップ2と、半導体チップ2を支持するパッケージ基板1と、半導体チップ2上に搭載され、かつキャビティ部3aを備え、さらにキャビティ部3aによって微小可動センサ2dを覆って微小可動センサ2dを気密封止するキャップ部材3と、パッケージ基板1の裏面に設けられた複数のバンプ電極7とから成り、半導体チップ2の主面2a上に形成された軟金属製のボス4aと、キャップ部材3に形成されたくさび状の凹部3bとがかしめにより嵌合されて半導体チップ2とキャップ部材3とが接合され、微小可動センサ2dは、キャップ部材3のキャビティ部3aによって真空状態で気密封止されている。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関し、特に、MEMS(Micro Electro Mechanical Systems) 素子を有する半導体装置及びその製造方法に適用して有効な技術に関する。
静電容量式センサの封止構造として、第1の基板の中央に電極、その電極に連結する配線取出部を形成し、第2の基板についても同様に電極と電極取出部を形成し、第3の基板は高導電性材料で構成し、中央の錘を梁で周辺より弾性的に支持し、これら電極と錘が微小ギャップを隔てて対向するように配置し、フリットガラスを溶融させてその内部を気密に構成する技術が開示されている(例えば、特許文献1参照)。
特開2000−310648号公報
MEMSセンサ等のMEMSデバイスは、微小な梁構造や可動体が振動や回転動作を高精度に行うため、水分吸着や気体の粘性を避ける必要がある。また、センサの検出部分には酸化やガスの吸着で性能が劣化するものがある。
そこで、MEMSパッケージ(半導体装置)では、真空状態や不活性ガス雰囲気での気密封止が必要となる。
一般に用いられる真空封止は、陽極接合と呼ばれる技術でシリコン(Si)とガラスをホットプレート等で300〜400℃程度に加熱しながら、数百Vの高電圧を印加して接合し、真空や不活性ガスの封入構造体を形成する。
しかしながら、前記陽極接合では、使用する接合材料がシリコンとガラスに限定され、材料的に制約されるという問題がある。さらに、高電圧を高温状態で印加するため、MOS(Metal Oxide Semiconductor)デバイスが劣化するという問題が生じる。
また、他の気密封止技術として、材料の表面をプラズマ処理して材料同士を接合する技術も開発されている。
しかしながら、前記プラズマ処理方法では、材料の表面の平坦性や清浄度が悪いと接合不良を生じる。
また、他の気密封止技術として、PolySiやSiO2のCVD(Chemical Vapor Deposition)膜を真空構造の封止剤として用いる方法がある。しかしながら、前記CVD封止方法では、半導体前工程に適用が限定され、封止後には工程中の熱処理や膜ストレスで、封止部が破壊されるという問題が起こる。
また、他の気密封止技術として、メタル溶接を用いたパッケージを使用する方法がある。しかしながら、前記メタル溶接を用いたパッケージは大がかりな設備とコスト高の問題がある。
なお、前記特許文献1(特開2000−310648号公報)の静電容量式センサにおける気密方法は、ガラスを溶融するものであるが、この場合にもガラスを使用することに限定され材料的に制約されるという問題が生じる。
本発明の目的は、半導体装置のコストの低減化を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の組み立て工程の簡略化を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、微小可動素子が形成された半導体チップと、前記半導体チップ上に搭載され、かつキャビティ部を備え、前記キャビティ部によって前記微小可動素子を覆って前記微小可動素子を気密封止するキャップ部材と、前記半導体チップの電極に電気的に接続する複数の外部端子とを有し、前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とがかしめにより嵌合されて前記半導体チップと前記キャップ部材とが接合され、前記微小可動素子が真空状態または不活性ガス雰囲気で前記気密封止されているものである。
また、本発明は、微小可動素子が形成された半導体チップを準備する工程と、キャビティ部が形成されたキャップ部材を準備する工程と、前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とをかしめにより嵌合して前記半導体チップと前記キャップ部材とを接合し、前記キャビティ部で前記微小可動素子を覆って前記微小可動素子を真空状態または不活性ガス雰囲気で気密封止する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
微小可動素子が形成された半導体チップと、微小可動素子を気密封止するキャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とがかしめにより嵌合されて前記微小可動素子が真空状態または不活性ガス雰囲気で気密封止されていることにより、特別な組み立てプロセスを用いることなく、半導体プロセスを用いて微小可動素子の気密封止を行うため、コストを抑えて微小可動素子の気密封止を行うことができる。その結果、微小可動素子が気密封止された半導体装置のコストの低減化を図ることができる。
また、通常の半導体プロセスを用いて微小可動素子の気密封止を行うため、高電圧を高温状態で印加することもなく、かつプラズマ処理等も行わないため、半導体装置の信頼性を向上させることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を示す断面図、図2は図1に示す半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図、図3は図2に示すA−A線に沿って切断した構造を示す断面図、図4は図1に示す半導体装置の組み立てにおけるセンサ形成〜キャップ部材接合までの構造の一例を示すプロセスフロー図、図5は図1に示す半導体装置の組み立てにおけるキャップ部材形成までの構造の一例を示すプロセスフロー図、図6は図1に示す半導体装置の組み立てにおけるダイシング及びダイボンディング工程での構造の一例を示すプロセスフロー図、図7は図1に示す半導体装置の組み立てにおけるワイヤボンディング及び封止工程での構造の一例を示すプロセスフロー図、図8は図1に示す半導体装置の組み立てにおけるバンプ形成後の構造の一例を示す断面図である。
図1に示す本実施の形態1の半導体装置12は、微小で、かつ可動素子であるMEMS素子が形成された半導体チップを有するものであり、本実施の形態1では、微小可動素子が微小可動センサの場合を一例として取り上げて説明する。すなわち、半導体チップ2の主面2a上に形成された微小可動センサ2dは、MEMSセンサであり、加速度または振動を感知するシリコン・メカニカル素子である。
図1に示す半導体装置12の構成について説明すると、梁構造の容量センサであり、かつMEMSセンサである微小可動センサ2dが主面2a上に形成された半導体チップ2と、半導体チップ2を支持するパッケージ基板1と、半導体チップ2上に搭載され、かつキャビティ部3aを備え、さらにキャビティ部3aによって微小可動センサ2dを覆って微小可動センサ2dを気密封止するキャップ部材3と、パッケージ基板1の裏面に設けられ、かつ半導体チップ2の電極であるパッド2bにワイヤ5を介して電気的に接続する複数のバンプ電極(外部端子)7と、半導体チップ2と複数のワイヤ5を封止するキャップ6とから成る。
さらに、半導体装置12では、半導体チップ2の主面2a上に形成された軟金属製の突起部であるボス4aと、キャップ部材3に形成されたくさび状の凹部3bとがかしめにより嵌合されて半導体チップ2とキャップ部材3とが接合されている。
また、微小可動センサ2dは、キャップ部材3のキャビティ部3aによって封止される際に、真空状態で封止されることで、キャビティ部3aの内部が真空状態を維持して気密封止されている。
すなわち、微小可動センサ2dは、図1に示すように梁構造であるとともに、図2に示すようにくし状に並んで配置されており、微量の加速度や振動の変化を検知可能なようにキャビティ部3aの内部が真空状態となるように気密封止されている。
なお、必要に応じてキャビティ部3aの内部を不活性ガスの雰囲気として気密封止してもよい。
このように半導体装置12は、金属のかしめによってMEMSセンサである微小可動センサ2dを気密封止したものである。
なお、半導体チップ2とキャビティ部3aの接合は、半導体チップ2の主面2a上に形成した軟金属製のボス(突起部)4aをキャップ部材3の凹部3bにかしめによって塑性変形させてはめ込むことで行うものである。したがって、ボス4aは、例えば、半田、金(Au)、インジウム(In)あるいは銅(Cu)等の塑性変形し易い柔らかい材料を用いることが好ましい。
また、ボス4aを形成する際には、図4に示すように、その接着層4bとして、半導体ウェハ8の主面8aの表面にチタン(Ti)、タングステン(W)またはクロム(Cr)等の層を形成し、主面8aの表面の酸化膜(SiO2) との間で酸化還元を行って接合させる。
また、キャップ部材3にもシリコン(半導体)を用いることで、キャビティ部3aや凹部3bの形成の際には、半導体プロセスにおけるウェットエッチングやドライエッチングで加工することができる。すなわち、半導体装置12における微小可動センサ2dの気密封止を半導体プロセスを用いて、かつ、金属加工のかしめによって行うことが可能である。
なお、図4に示すように、キャップ部材3の凹部3bは、くさび状に形成することが好ましい。すなわち、凹部3bの孔の奥に向かうほど孔径が大きくなるように形成することが好ましい。
凹部3bの孔形状をくさび状にすることにより、ボス4aと凹部3bの接合力を高めることができ、したがって、半導体チップ2とキャップ部材3の接合強度をより高めることができる。その結果、キャビティ部3a内の気密性をさらに高めることができる。
なお、図1に示すように半導体チップ2の主面2a上に形成される梁構造の微小可動センサ2dは、半導体チップ2の内部配線2cを介してパッド2bに電気的に接続されている。また、半導体チップ2のパッド2bは、ワイヤ5を介してパッケージ基板1の電極及びスルーホール配線1aに電気的に接続され、さらにスルーホール配線1aに接続された外部端子であるバンプ電極7に電気的に接続されている。
ここで、ワイヤ5は、例えば、金線である。
次に、本実施の形態1の半導体装置の製造方法について、図2、図3及び図4〜図8のプロセスフロー図を用いて説明する。ここでは、半導体ウェハ上での組み立てを一例として取り上げて説明する。その際、図2及び図3に示すように、半導体ウェハ8上の2つのチップ領域8bを代表として取り上げて説明する。
まず、図4のステップS1に示すMEMSセンサ形成を行う。ここでは、主面8aに複数のチップ領域8bを有する半導体ウェハ8の前記複数のチップ領域8bに、図2及び図4に示すような梁構造のMEMSセンサである微小可動センサ2dを形成する。
その後、ステップS2に示すボス形成を行う。ここでは、半導体ウェハ8の主面8a上において、軟金属製で、かつ主面8aから突出するボス(突起部)4aを図2に示すように各微小可動センサ2dの周囲に形成する。その際、まず、接着剤となる接着層4bを形成する。接着層4bは、例えば、チタン(Ti)、タングステン(W)またはクロム(Cr)等の層である。
接着層4bは、半導体ウェハ8の主面8aの表面の酸化膜(SiO2) との間で酸化還元を行うため、主面8aに接合する。
その後、各接着層4b上にボス4aを形成する。ボス4aは、例えば、半田、金(Au)、インジウム(In)あるいは銅(Cu)等の塑性変形し易い軟金属であり、各接着層4bに接合させる。
なお、ボス4aの形成工程は、一般的な半導体プロセス形成工程における金バンプ形成工程と同等であり、特別なプロセスを使用することなくウェハ上で加工可能である。
一方、図5のステップS11に示すキャップ形成を行う。ここでは、まず、シリコンウェハから成る薄板部材であるキャップ用ウェハ9を準備し、その後、ステップS12のキャップホール開口に示すように、キャップ用ウェハ9に複数のキャビティ部3aを形成するとともに、キャビティ部3aを囲む位置に凹部3bを形成してキャップ部材3を形成する。
なお、キャビティ部3aや凹部3bの形成は、半導体プロセスにおけるウェットエッチングやドライエッチング等で加工することができる。また、凹部3bは、くさび状に形成することが好ましい。すなわち、凹部3bの孔の奥に向かうほど孔径が大きくなるように形成することが好ましい。凹部3bの孔形状をくさび状にすることにより、ボス4aと凹部3bの接合力を高めることができ、半導体チップ2とキャップ部材3の接合強度をより高めることができる。その結果、キャビティ部3a内の気密性をさらに高めることができる。
その後、図4のステップS3に示す真空圧着を行う。すなわち、ここでは真空状態で微小可動センサ2dを気密封止する。つまり、真空排気が行われている状態で、半導体ウェハ8上のボス4aとキャップ部材3の凹部3bとを、ステップS4の圧着接合に示すように、かしめにより嵌合して半導体ウェハ8とキャップ部材3とを接合し、これにより、キャビティ部3aで微小可動センサ2dを覆って微小可動センサ2dを真空状態で気密封止する。その際、軟金属製のボス4aは、圧着接合時の応力で凹部3bの溝に沿って塑性変形して凹部3bにはめ込まれる。
これにより、金属のかしめによる嵌めあいの結合でボス4aと凹部3bを結合でき、機械的強度を維持することができる。
また、真空排気を行っている状態でキャビティ部3aで微小可動センサ2dを覆うことで、キャビティ部3aの内部を真空状態として微小可動センサ2dを気密封止することができる。
なお、真空状態に限らず、必要に応じて不活性ガスの雰囲気でステップS4の圧着接合を行ってもよく、その場合、キャビティ部3aの内部を不活性ガス雰囲気として微小可動センサ2d等のMEMS素子を気密封止することができる。
また、ステップS4の圧着接合時に、熱を加えることにより、軟金属製のボス4aの融点が下がって硬度が下がるため、ボス4aが変形し易くなり、かしめをスムーズに行うことができる。ただし、熱を加えることは必ずしも行わなくてもよい。
その後、図6のステップS5に示すダイシングを行う。すなわち、図4に示す半導体ウェハ8を各チップ領域8bに沿って切断してそれぞれに微小可動センサ2dが気密封止された複数の半導体チップ2を取得する。
その後、図6のステップS6に示すダイボンディングを行う。ここでは、半導体チップ2をパッケージ基板1上に搭載する。
その後、図7のステップS7に示すワイヤボンディングを行う。ここでは、半導体チップ2の主面2aのパッド(電極)2bと、パッケージ基板1のスルーホール配線1aに接続する電極とをワイヤ5によって電気的に接続する。
その後、図7のステップS8に示す封止を行う。ここでは、半導体チップ2と複数のワイヤ5をキャップ6等で覆ってパッケージ全体を封止する。ただし、半導体チップ2と複数のワイヤ5を覆うパッケージ全体の封止は、封止用レジンを用いた樹脂封止で行ってもよい。
その後、図8のステップS9に示すバンプ形成を行う。ここでは、パッケージ基板1の裏面に外部端子となるバンプ電極7を接続する。バンプ電極7は、例えば、半田バンプであり、スルーホール配線1aを介してワイヤ5と電気的に接続するように設ける。
これにより、本実施の形態1の半導体装置12の組み立て完了となる。
本実施の形態1の半導体装置及びその製造方法によれば、微小可動センサ2dが形成された半導体チップ2を有する半導体ウェハ8上に軟金属製のボス4aが形成され、このボス4aと、微小可動センサ2dを気密封止するキャップ部材3に形成された凹部3bとがかしめにより嵌合されて微小可動センサ2dが真空状態(または不活性ガス雰囲気)で気密封止されていることにより、特別な組み立てプロセスを用いることなく、半導体プロセスを用いて微小可動センサ2dの気密封止を行うため、コストを抑えて微小可動センサ2dの気密封止を行うことができる。
したがって、微小可動センサ2dが気密封止された半導体装置12のコストの低減化を図ることができる。
また、キャップ部材3は、シリコンに限定されることなく、ガラスやプラスチック、あるいは金属の使用も可能であり、材料的制約はないため、安い材料を選択することでコストの低減化を図ることができる。
さらに、通常の半導体プロセスを用いて微小可動センサ2dの気密封止を行うため、大がかりな設備を必要とせずに組み立てることが可能となり、半導体装置12のコストの低減化を図ることができる。
また、通常の半導体プロセスを用いて微小可動センサ2dの気密封止を行うため、高電圧を高温状態で印加することもなく、素子が劣化することも防止できる。これにより、半導体装置12の信頼性を向上させることができる。
また、プラズマ処理等は行わずに微小可動センサ2dの気密封止を行うため、材料の表面の平坦性や清浄度に対する製造許容度が増加し、半導体装置12の信頼性を向上させることができる。
また、半導体ウェハ8上でキャップ部材3をかしめによって嵌合して気密封止するため、機械強度に優れた接合構造を実現することができる。これにより、半導体装置12の信頼性を向上させることができる。
また、通常の半導体プロセスを用いて微小可動センサ2dの気密封止を行うとともに、適用される組み立て工程が限定されることもないため、半導体装置12の組み立て工程の簡略化を図ることができる。
また、本実施の形態1の半導体装置の製造においては、一般的な半導体プロセスの金バンプ形成工程でウェハ加工によるボス形成を行い、別途形成したキャップ部材3と組み合わせて最終パッケージ(半導体装置12)を製造できるため、特別な製造技術を必要とすることなく組み立てることができる。すなわち、本実施の形態1の半導体装置の製造では、半導体プロセスを採用するとともに、金属によるかしめを行うことで、MEMSセンサである微小可動センサ2dの気密封止を実現することができる。
(実施の形態2)
図9は本発明の実施の形態2の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図、図10は図9に示すA−A線に沿って切断した構造を示す断面図、図11は図10に示すB部の構造の一例を拡大して示す拡大部分断面図である。
本実施の形態2の半導体装置は、実施の形態1の半導体装置12と略同様の構造であるが、図9〜図11に示すように、半導体チップ2(半導体ウェハ8)とキャップ部材3の接合面11を跨がって、弾性部材であるエラストマ10が半導体チップ2(半導体ウェハ8)とキャップ部材3に嵌合しており、これにより、MEMSセンサである微小可動センサ2dが真空状態で気密封止されているものである。
エラストマ10は、例えば、リング状に形成されており、2列に配置されたボス4aの間に設けられている。その際、微小可動センサ2dを囲んだ状態で、半導体チップ2(半導体ウェハ8)とキャップ部材3の接合面11を跨がって半導体チップ2(半導体ウェハ8)とキャップ部材3に嵌合されている。
これにより、キャビティ部3aの内部の気密性をさらに高めることができる。
なお、前記弾性部材は、エラストマ10に限らず、液状やペースト状の弾性部材であってもよい。
本実施の形態2の半導体装置のその他の構造及び製造方法、並びにこれらによって得られる作用効果については実施の形態1と同様であるため、その重複説明は省略する。
(実施の形態3)
図12は本発明の実施の形態3の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図、図13は図12に示すA−A線に沿って切断した構造を示す断面図、図14は図13に示すB部の構造の一例を拡大して示す拡大部分断面図である。
図12に示す本実施の形態3の半導体装置は、実施の形態1の半導体装置12と略同様の構造であるが、図13及び図14に示すように、キャップ部材3の凹部3bの底部に合金化金属13を蒸着させておくものである。
これにより、圧着接合の際には、合金化金属13とボス4aが合金化反応することで、ボス4aと凹部3bの結合力が高まり、キャビティ部3aの内部の気密性をさらに高めることができる。
なお、MEMSセンサである微小可動センサ2dは、実施の形態1の半導体装置12と同様に、真空状態で気密封止されている。
本実施の形態3の半導体装置のその他の構造及び製造方法、並びにこれらによって得られる作用効果については実施の形態1と同様であるため、その重複説明は省略する。
(実施の形態4)
図15は本発明の実施の形態4の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図、図16は図15に示すA−A線に沿って切断した構造を示す断面図である。
図15に示す本実施の形態4の半導体装置は、実施の形態1の半導体装置12と略同様の構造であるが、図16に示すように半導体装置の組み立ての際に、ボス4aをキャップ部材3側に形成し、かつ凹部8cを半導体ウェハ8側に形成しておくものであり、これによって、圧着接合の際には、キャップ部材3側のボス4aを半導体ウェハ8側の凹部8cにはめ込んでキャップ部材3を半導体ウェハ8に接合するものである。
この場合においても、実施の形態1と同様の作用効果を得ることができる。
なお、MEMSセンサである微小可動センサ2dは、実施の形態1の半導体装置12と同様に、真空状態で気密封止されている。
本実施の形態4の半導体装置のその他の構造及び製造方法については実施の形態1と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態1では、その半導体装置の製造において、ウェハ状態でキャップ部材3との接合(気密封止)を行い、その後、ダイシングによって個片化を行う場合を説明したが、前記半導体装置の製造としては、キャップ部材3によって気密封止を行う前に、まず、半導体ウェハ8をダイシングして個片化を行い、さらに各チップごとにキャップ部材3との接合(気密封止)を行い、その後、気密封止以降の組み立てを行うようにしてもよい。
本発明は、MEMS素子を有する電子装置に好適である。
本発明の実施の形態1の半導体装置の構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図である。 図2に示すA−A線に沿って切断した構造を示す断面図である。 図1に示す半導体装置の組み立てにおけるセンサ形成〜キャップ部材接合までの構造の一例を示すプロセスフロー図である。 図1に示す半導体装置の組み立てにおけるキャップ部材形成までの構造の一例を示すプロセスフロー図である。 図1に示す半導体装置の組み立てにおけるダイシング及びダイボンディング工程での構造の一例を示すプロセスフロー図である。 図1に示す半導体装置の組み立てにおけるワイヤボンディング及び封止工程での構造の一例を示すプロセスフロー図である。 図1に示す半導体装置の組み立てにおけるバンプ形成後の構造の一例を示す断面図である。 本発明の実施の形態2の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図である。 図9に示すA−A線に沿って切断した構造を示す断面図である。 図10に示すB部の構造の一例を拡大して示す拡大部分断面図である。 本発明の実施の形態3の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図である。 図12に示すA−A線に沿って切断した構造を示す断面図である。 図13に示すB部の構造の一例を拡大して示す拡大部分断面図である。 本発明の実施の形態4の半導体装置の組み立てにおける気密封止後の構造の一例をキャップ部材を透過して示す平面図である。 図15に示すA−A線に沿って切断した構造を示す断面図である。
符号の説明
1 パッケージ基板
1a スルーホール配線
2 半導体チップ
2a 主面
2b パッド(電極)
2c 内部配線
2d 微小可動センサ(微小可動素子)
3 キャップ部材
3a キャビティ部
3b 凹部
4a ボス(突起部)
4b 接着層
5 ワイヤ
6 キャップ
7 バンプ電極(外部端子)
8 半導体ウェハ
8a 主面
8b チップ領域
8c 凹部
9 キャップ用ウェハ(薄板部材)
10 エラストマ(弾性部材)
11 接合面
12 半導体装置
13 合金化金属

Claims (5)

  1. 微小可動素子が形成された半導体チップと、
    前記半導体チップ上に搭載され、かつキャビティ部を備え、前記キャビティ部によって前記微小可動素子を覆って前記微小可動素子を気密封止するキャップ部材と、
    前記半導体チップの電極に電気的に接続する複数の外部端子とを有し、
    前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とがかしめにより嵌合されて前記半導体チップと前記キャップ部材とが接合され、前記微小可動素子が真空状態または不活性ガス雰囲気で前記気密封止されていることを特徴とする半導体装置。
  2. 梁構造の微小可動センサが形成された半導体チップと、
    前記半導体チップ上に搭載され、かつキャビティ部を備え、前記キャビティ部によって前記微小可動センサを覆って前記微小可動センサを気密封止するキャップ部材と、
    前記半導体チップの電極に電気的に接続する複数の外部端子とを有し、
    前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成されたくさび状の凹部とがかしめにより嵌合されて前記半導体チップと前記キャップ部材とが接合され、前記微小可動センサが真空状態または不活性ガス雰囲気で前記気密封止されていることを特徴とする半導体装置。
  3. 梁構造の微小可動センサが形成された半導体チップと、
    前記半導体チップ上に搭載され、かつキャビティ部を備え、前記キャビティ部によって前記微小可動センサを覆って前記微小可動センサを気密封止するキャップ部材と、
    前記半導体チップの電極に電気的に接続する複数の外部端子とを有し、
    前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とがかしめにより嵌合されて前記半導体チップと前記キャップ部材とが接合され、さらに、前記半導体チップと前記キャップ部材の接合面を跨がって弾性部材が前記半導体チップと前記キャップ部材に嵌合し、前記微小可動センサが真空状態または不活性ガス雰囲気で前記気密封止されていることを特徴とする半導体装置。
  4. (a)微小可動素子が形成された半導体チップを準備する工程と、
    (b)キャビティ部が形成されたキャップ部材を準備する工程と、
    (c)前記半導体チップと前記キャップ部材のうち、いずれか一方に形成された軟金属製の突起部と、いずれか他方に形成された凹部とをかしめにより嵌合して前記半導体チップと前記キャップ部材とを接合し、前記キャビティ部で前記微小可動素子を覆って前記微小可動素子を真空状態または不活性ガス雰囲気で気密封止する工程とを有することを特徴とする半導体装置の製造方法。
  5. (a)主面に複数のチップ領域を有する半導体ウェハの前記複数のチップ領域に梁構造の微小可動センサを形成する工程と、
    (b)前記半導体ウェハの主面上において、軟金属製で、かつ前記主面から突出する突起部を各微小可動センサの周囲に形成する工程と、
    (c)シリコンから成る薄板部材に複数のキャビティ部とそのキャビティ部を囲む凹部とを形成してキャップ部材を形成する工程と、
    (d)前記半導体ウェハの突起部と、前記キャップ部材の凹部とをかしめにより嵌合して前記半導体ウェハと前記キャップ部材とを接合し、前記キャビティ部で前記微小可動センサを覆って前記微小可動センサを真空状態または不活性ガス雰囲気で気密封止する工程と、
    (e)前記半導体ウェハを各チップ領域に沿って切断してそれぞれに前記微小可動センサが気密封止された複数の半導体チップを取得する工程とを有することを特徴とする半導体装置の製造方法。
JP2007175841A 2007-07-04 2007-07-04 半導体装置及びその製造方法 Withdrawn JP2009014469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007175841A JP2009014469A (ja) 2007-07-04 2007-07-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007175841A JP2009014469A (ja) 2007-07-04 2007-07-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009014469A true JP2009014469A (ja) 2009-01-22

Family

ID=40355562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007175841A Withdrawn JP2009014469A (ja) 2007-07-04 2007-07-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009014469A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2269946A1 (en) * 2009-06-29 2011-01-05 STMicroelectronics S.r.l. Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
JP2014078707A (ja) * 2010-07-15 2014-05-01 Infineon Technologies Austria Ag ガラス基板を有する半導体デバイスの製造方法
CN104030232A (zh) * 2013-03-08 2014-09-10 昌微***科技(上海)有限公司 一种微型器件、用于该微型器件的封装模具及封装方法
CN104030237A (zh) * 2013-03-08 2014-09-10 昌和生物医学科技(扬州)有限公司 一种微型器件及用于微型器件的封装模具
KR20160126212A (ko) 2015-04-23 2016-11-02 삼성전기주식회사 압력 센서 패키지
JP2017501041A (ja) * 2013-10-24 2017-01-12 アナログ デバイシス, インコーポレイテッド ガス抜け遮蔽を備えるmemsデバイス
JPWO2018207681A1 (ja) * 2017-05-09 2020-03-12 大塚製薬株式会社 包装薬剤
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备
US12048672B2 (en) 2017-05-09 2024-07-30 Otsuka Pharmaceutical Co., Ltd. Packaged medicine

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415754B2 (en) 2009-06-29 2013-04-09 Stmicroelectronics S.R.L. Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
US8669141B2 (en) 2009-06-29 2014-03-11 Stmicroelectronics S.R.L. Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
EP2269946A1 (en) * 2009-06-29 2011-01-05 STMicroelectronics S.r.l. Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
JP2014078707A (ja) * 2010-07-15 2014-05-01 Infineon Technologies Austria Ag ガラス基板を有する半導体デバイスの製造方法
CN104030232A (zh) * 2013-03-08 2014-09-10 昌微***科技(上海)有限公司 一种微型器件、用于该微型器件的封装模具及封装方法
CN104030237A (zh) * 2013-03-08 2014-09-10 昌和生物医学科技(扬州)有限公司 一种微型器件及用于微型器件的封装模具
US9764946B2 (en) 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield
JP2017501041A (ja) * 2013-10-24 2017-01-12 アナログ デバイシス, インコーポレイテッド ガス抜け遮蔽を備えるmemsデバイス
KR20160126212A (ko) 2015-04-23 2016-11-02 삼성전기주식회사 압력 센서 패키지
JPWO2018207681A1 (ja) * 2017-05-09 2020-03-12 大塚製薬株式会社 包装薬剤
JP7244415B2 (ja) 2017-05-09 2023-03-22 大塚製薬株式会社 包装薬剤
US12048672B2 (en) 2017-05-09 2024-07-30 Otsuka Pharmaceutical Co., Ltd. Packaged medicine
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备

Similar Documents

Publication Publication Date Title
JP2009014469A (ja) 半導体装置及びその製造方法
JP4486229B2 (ja) ウエハパッケージの製造方法
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
JP4420538B2 (ja) ウェーハパッケージの製造方法
JP4495711B2 (ja) 機能素子及びその製造方法
US6879035B2 (en) Vacuum package fabrication of integrated circuit components
JPH1167820A (ja) 半導体装置及びその製造方法
US9422152B2 (en) Hybridly integrated module having a sealing structure
JP2003294451A (ja) マイクロ慣性センサ及びその製造方法
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
JP2009506323A (ja) 圧力センサ及び製造方法
CN102398888A (zh) 晶圆级封装
US20100283138A1 (en) Nickel-Based Bonding of Semiconductor Wafers
JP2003329704A (ja) 慣性力センサ、およびその製造方法
JP2017504490A (ja) 垂直フィードスルーを用いたウェハレベル気密パッケージング方法
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
JP2005528995A (ja) マイクロマシニング型の構成エレメントおよび相応の製作法
JP2001176365A (ja) 圧力スイッチ
JP2008182014A (ja) パッケージ基板及びその製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP4383854B2 (ja) マイクロメカニカルキャップ構造及び相応する製造方法
JPWO2011118785A1 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP5771921B2 (ja) 封止型デバイス及びその製造方法
JP2018006577A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907