JP4115859B2 - 陽極接合方法および電子装置 - Google Patents

陽極接合方法および電子装置 Download PDF

Info

Publication number
JP4115859B2
JP4115859B2 JP2003053410A JP2003053410A JP4115859B2 JP 4115859 B2 JP4115859 B2 JP 4115859B2 JP 2003053410 A JP2003053410 A JP 2003053410A JP 2003053410 A JP2003053410 A JP 2003053410A JP 4115859 B2 JP4115859 B2 JP 4115859B2
Authority
JP
Japan
Prior art keywords
layer
film
glass
bonding
anodic bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003053410A
Other languages
English (en)
Other versions
JP2004262698A (ja
Inventor
昌平 秦
英男 外川
浩朗 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003053410A priority Critical patent/JP4115859B2/ja
Priority to EP04004218A priority patent/EP1462422A3/en
Priority to US10/786,106 priority patent/US7153758B2/en
Publication of JP2004262698A publication Critical patent/JP2004262698A/ja
Application granted granted Critical
Publication of JP4115859B2 publication Critical patent/JP4115859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Pressure Sensors (AREA)
  • Die Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はマイクロセンサ、マイクロポンプを始めとするマイクロマシン技術における導体および半導体とガラスの陽極接合、および光学部品におけるガラス層と導体および半導体の陽極接合に関する。
【0002】
【従来の技術】
陽極接合は、Siなどの半導体とガラスを直接接合することができるため、主にSiを加工して微小な機械部品を作製するMEMS(Micro Electro Mechanical Systems)分野で用いられている。陽極接合の原理は、例えば特開平10-259039号公報など多くの文献で報告されているので、ここでは概略を説明する。
【0003】
ガラスとSiを接触させて、加熱しながら、ガラス側を陰極、Si側を陽極として直流電圧を印加すると、ガラス中に含まれる陽イオンが陰電極側へ強制的に拡散され、Siとの接合界面近傍には陽イオン欠乏層が生じる。その結果、この陽イオン欠乏層では相対的に陰イオンリッチとなって負電荷が蓄積し、またSi側には界面を挟んで正電荷の蓄積が起こり、ガラス/Siの間に大きな静電引力が発生して接合される。さらに、このような静電引力だけではなくSiとガラスの界面での化学反応も接合力に大きな影響を与えることが知られており、特開平10-259039号公報(特許文献1)でもその影響が述べられている。
【0004】
陽極接合が実際に適用されている代表的な例としては、圧力センサ、加速度センサ、角速度センサなど各種センサ部品、あるいはインクジェットプリンタのインク噴出しノズルに代表されるマイクロポンプなどがある。これらは、まずSiに異方性エッチングにより加工を施し、その後別のガラス層と陽極接合して製造される。これらの製品に陽極接合技術が用いられてきたのは、陽極接合がSiとガラスを直接接合させるもので、外圧変化などを極めて敏感に検出できるからである。
【0005】
以下にその理由を圧力センサを例に説明する。圧力センサでは、異方性エッチングによりSiの一部に溝を形成する。溝の底面のSiは外圧でたわむ程度まで薄く加工される。この溝底面の薄いSi部には歪みゲージのような抵抗体が形成される。次にこのSiとガラス層を陽極接合させる。ガラスと溝底面のSiの間にはSiが異方性エッチングされた分だけ空間が形成され、外圧変化によって溝底面のSiがたわむようにする。これにより、外圧変化があった時に溝底面のSiがたわみ、これによって歪みゲージの抵抗が変化し、圧力変化を瞬時に電気信号として取り出すことが出きる。
【0006】
ガラスとSiを直接接合させることの利点は、外圧変化があった時に、それが直接Siへ伝達されることにある。すなわち、もし低弾性の接合剤を用いてSiとガラスを接合していたならば、外圧変化があってもそれによる変形は接合剤で吸収され、Si自身の変形が小さくなったり、不安定な信号になったりする。また通常これらの装置は非常に微小であり、個別の取り扱いは困難であることから、ウェハ状で加工、接合が行われる。陽極接合は、高精度でウェハを位置合せして接合できるため、製造プロセス的にもこれらの製品の製造に適している。以上が、陽極接合が各種センサ部品の製造に多く用いられてきた理由である。
【0007】
しかし、固体状態でウェハ同士を接合する技術であるため、Siとガラス層の間にごみが存在したり、ウェハにうねりがあったりすると、接合界面にボイドが多く発生し、接合不良の原因となる。多少のゴミやウェハのうねりならば、ガラスの軟化温度以上に加熱することで、ガラス自身にも若干の変形が起こるので、界面のボイドの発生は幾分抑制される可能性もあるが、通常ガラスの変形は小さく、ゴミやウェハのうねりは接合の品質を劣化させる。
【0008】
このような問題を解決するために、特開平10-259039号公報では、ガラス層の軟化温度よりも低温で導体または半導体と共晶化する金属層を介在させ、これを利用してガラスとSiの密着状態を改善する技術が開示されている。その実施例において、具体的にはSi表面にAuメタライズを施し、これをAu−Siの共晶温度である363℃以上に加熱し共晶融体を形成して、界面に存在するごみ、うねりなどにかかわらず界面を密着させる技術が開示されている。この技術において重要な点は、接合時にSi側表面を液体にすることでウェハのうねりやごみを液体内に吸収し、ウェハ同士の密着を高めることであり、必ず接合界面に液体が必要な点である。
【0009】
【特許文献1】
特開平10-259039号公報
【0010】
【発明が解決しようとする課題】
しかし、約400℃という接合温度であれば、Siと共晶の融体を形成する元素は存在するが、例えば300℃以下でSiウェハを接合させようとした場合、そのような共晶融体を形成させることはできない。なぜなら、二元系平衡状態図を参考にSiと共晶を形成する金属元素を見渡しても、Siと300℃以下で融体を形成する元素が見つからないためである。したがって、さらに低い温度で陽極接合を行うには、新たな技術が必要である。
【0011】
陽極接合技術は、ガラスと導体または半導体を接合剤を用いずに接合できる技術であり、またウェハ状態で高い位置精度で接合できる技術である。したがって、これまで述べたような、センサ部品の製造だけではなく、今後多方面への適用が進むと思われる。例えば、異方性エッチングにより加工した光学部品用のSiベンチ上に発光素子あるいは受光素子を実装するような光部品(電子装置,半導体装置)において、レンズ、あるいは封止用ガラスの実装にも適用できると考えられる。このような製品に適用するためには、従来よりも低い温度で接合することが要求される。その理由を以下に説明する。
【0012】
発光あるいは受光素子の実装には、Au−20Snはんだ、あるいは融点183℃〜240℃のSn基のはんだが使用される。これらの光素子の実装と、レンズあるいは封止用のガラスとSiの陽極接合を両立させるためには、素子接合用のはんだを溶融させないレベルまで、陽極接合の温度を低下させる必要がある。これは、素子接合部のはんだが溶融すると、素子が動いてしまったり、接続部の電極メタライズと反応して、メタライズ部を損傷させたりするためである。
【0013】
このような陽極接合における接合温度の低温化を目的として、ウェハ間の密着状態の改善と界面での反応に着目した。
【0014】
本発明の目的は、従来よりも低い接合温度で、ガラス層と導体層または半導体層の密着を高め、両者の界面での化学反応を促進させて、強固で高信頼度な陽極接合を得るものである。
【0015】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【0016】
【課題を解決するための手段】
本発明の請求項に開示された技術によれば、従来よりも低い接合温度で、ガラス層と導体層または半導体層の良好な密着を達成し、さらに活性金属により化学的にも強固な接合を得ることができる。良好な密着を得る手段としては、導体あるいは半導体の表面に軟質金属層を設ける。これにより静電引力でガラスと導体または半導体が引きつけられた時に、界面にごみあるいはうねりが存在しても、軟質金属層が変形して、良好な密着を得ることができる。軟質金属層にSn、Pb、あるいはこれらを含む合金を用いた場合には、これが接合時に溶融することもあり得るが、たとえ溶融したとしてもCu、Ni、Pt、Pd、Ti、Crのうちの少なくとも一つからなる純金属膜あるいは少なくとも一つを含む合金薄膜を予め活性金属層との間に形成するため、活性金属層との拡散、反応を防止することができ、接合が損なわれることは無い。またガラスとの陽極接合で接合強度をさらに高めるには、ガラス層の接合面を粗化させてアンカー効果を増大させることが有効な手段となる。一般的にはガラスとSiのような硬い固体同士の接合では、接合面を粗化させると接合面積が小さくなり強固な接合が得られなくなるが、本発明によれば、導体または半導体表面に形成した軟質金属層の変形により、粗化されたガラス形状にならって軟質金属が変形し、かつ表面の活性金属によりガラスと化学的にも強固に接合することができる。
【0017】
【発明の実施の形態】
本発明の第一の実施の形態について図1を用いて説明する。Si1上に真空蒸着あるいはスパッタなどによりTi膜3、Pt膜4、Au膜5を形成する。Ti膜3はSi1との密着性向上、Pt膜4は、Au膜5とTi膜3の密着性向上の役割を有する。Au膜5は、軟質金属層として、陽極接合時に変形してガラスとの密着性を高める役割を有する。ここでは軟質金属の代表的としてAuを例に説明するが、軟質金属層はAuに限定されるものではない。接合温度にもよるがAu、Ag、Cu、Pb、Snなどは200℃程度でも極めて軟質であり、十分な変形を示す。したがって、このような軟質金属を用いる場合には、接合界面に多少のゴミ、ウェハのうねりがあっても十分に変形して、それらの悪影響を除去することができる。これらに比べ、Pt、Pd、Niなどは若干硬いが、それでもゴミあるいは、ウェハのうねりが幾分少ない場合には、接合性を向上させる効果がある。
【0018】
次に真空蒸着あるいはスパッタなどによりPt膜6を形成する。さらに、Ti膜7およびAl膜8を形成する。本実施例の場合は、軟質金属膜としてAu膜5、活性金属膜としてAl膜8を使用している。この場合Al膜8とAu膜5を直接積層すると、AlとAuは化学的に反応し、脆弱な金属間化合物を形成し、界面剥離などの原因となる。一般的にAl電極膜とAu線のワイヤボンディングで知られるパープルプレイグと呼ばれる現象である。
【0019】
したがって、このような反応を抑制し、かつ良好な密着を得るためにPt膜6とTi膜7を介在させる。
【0020】
活性金属として、酸素との親和力が大きい代表的な金属としてAlを用いているが、活性金属はAlに限定されるものではなく、請求項に述べた他のCr、Ti、V、Wなどでも接合性は向上する。
【0021】
Ti膜3の厚みは0.1μm程度、Pt膜4は0.2μm程度、Au膜5は0.5〜10μm程度、Pt膜6は0.2μm程度、Ti膜7は0.1μm程度、Al膜8は0.5〜5μm程度の厚さが好適であるが、これ以外の厚さでも構わない。特にAu膜5の厚さは、接合界面に存在するごみやウェハのうねりの大きさによって変わり、これらが大きい程厚くする必要がある。
【0022】
以上のような接合層構造を有し、接合面と反対側に陽極電極膜9が形成されているSi基板14と、接合面と反対側に陰極電極膜10が形成されているガラス基板15を密着させ、それぞれ電源13からの陽極端子11あるいは陰極端子12に接続する。これを250℃程度に加熱し、さらに数百ボルトの直流電圧を印加することにより接合される。
【0023】
陽極接合の接合機構について図2を用いて説明する。図1の構成で加熱しながら直流電圧を印加することによって、ガラス中の陽イオン16が、陰電極膜10側に拡散する。これにより接合面近傍には、陽イオンの欠乏層が発生し、その部分はガラス側陰電荷帯電領域17となる。これに引きつけられて、Si基板14側では、Al膜8内の接合界面近傍にSi基板側陽電荷帯電領域18ができる。この17と18の静電引力により、Si基板14とガラス基板15は接続される。同時にAl膜8は、ガラス2中の酸素と結びつこうとして化学的結合が発生する。
【0024】
図3は、Si基板14とガラス基板15の間に、ごみなどの介在物19があった場合の接合機構を示す図である。介在物19の分だけ、Al膜8、Ti膜7、Pt膜6、Au膜5が変形し、介在物19の周囲に隙間をほとんど作らずに接合される。
【0025】
本発明の第2の実施の形態について図4を用いて説明する。これは第一の実施の形態のガラス2の接合面を粗化した状態を示す。ミクロンオーダでガラス表面を粗化することにより、ガラス2とAl膜8の界面は波状になり、アンカー効果が発生する。これにより界面の靭性は各段に向上し、Si基板14とガラス基板15は強固に陽極接合される。
【0026】
本発明の第3の実施の形態について図5を用いて説明する。軟質金属としてAu膜5の代わりにSn膜20を形成するものである。陽極接合の温度を232℃以下で行う場合には、Sn膜は溶融せず、原理的には本発明の第一および第二の実施の形態と同様に接合される。陽極接合の温度が232℃以上の場合には、Sn膜が溶融する。この際、界面に介在物があったり、ガラス2の表面が粗化されていたりすると、これにならってAl膜8、Ti膜7、Pt膜6、Sn膜20が変形する。Sn膜20の上下のPt膜4およびPt膜6によって、Snの拡散が防止されているので、SnがAl膜8側に拡散して、脆弱な金属間化合物を生成して強度が劣化することは無く、強固に接合させることができる。
【0027】
通常、Snなどを溶融させて接続するものは、はんだ付けと呼ばれるが、本実施例において、単純にウェハとガラスにメタライズを形成してはんだ付けを行わずに、陽極接合の一環としてSn膜を溶融させるのには理由がある。その理由とは、加工を施したウェハとガラス基板をはんだ付けしようとすると、ウェハ全面で均一な接合を得るためには圧力が必要となり、これによりはんだがはみ出し、ウェハの一部に形成された回路部あるいはセンサ部を破損させる恐れがあるためである。しかしはみ出しを抑制するために、はんだ量を少なくすると未接続が多くなる。したがって、本実施例のように、Sn膜は表面のうねりやゴミの影響を除去できる程度の薄さとし、この状態で陽極接合を行うことで、はみ出しによる破損を起こさず、ウェハ全面を接合させることができるようになる。
【0028】
本発明の第4の実施の形態について図6を用いて説明する。軟質金属層としてAu膜5およびSn膜20の積層したものを使用する。このような積層体を例えば接合温度300℃で加熱すると、Sn膜20は溶融し、その直後に介在物やガラス2の表面にならうようにAl膜8、Ti膜7、Pt膜6は変形する。その後電圧によりガラス中の陽イオンの拡散が促進され、陽極接合される。加熱中にSn膜20は、Au膜5中へすぐに拡散し、Au−Snの合金を形成する。このAu−Sn合金は、その平均組成がAu−12%Sn以下のSn濃度になるように元々のAu膜5とSn膜20の厚さを設計すれば、これ以降のプロセスで280℃以上に加熱してもこの部分は溶融しない。すなわち、陽極接合時には良好な密着を得るために一時的に溶融させ、その後は高融点化させて、耐熱性を上げることが可能である。この場合、陽極接合後にAu−20Snはんだを用いてはんだ付けをする時でも、陽極接合部での溶融を防ぐことができる。
【0029】
本発明の第5の実施の形態について図7を用いて説明する。陽極接合用の金属膜23をレンズ24の光の通過部分30以外で接続されるように形成する。Siベンチ21の下面の陽電極膜26は、Siベンチ21下面全面でも接合条件によっては問題無いが、図7のようにSiベンチ21裏面で金属膜23と同じ位置とし、かつレンズ24側の陰電極膜25も同じ位置とすることで、直流電圧がこの部分に集中してかかるようになり、レンズ24中のイオンの拡散が光の通過部分以外に制限される。したがって、レンズ中のイオンの拡散による微妙な屈折率変化の影響を回避しながら実装することができる。その実装プロセスは、まずレンズ24をSiベンチ21上の金属膜23上に正確に位置合わせして押し付ける。この状態で200℃程度に加熱して、直流電圧を印加して陽極接合を行う。次に光素子22をはんだ膜27に正確に位置合わせして押し付け、はんだ膜27を溶融させて光素子22をSiベンチ21上に実装する。
【0030】
このような構造で実装する場合には、Siベンチに切断前のウェハ状態でレンズアレイを実装することも可能である。図8は、本発明の第6の実施の形態を示す図である。第5の実施の形態で説明したSiベンチが、個別に切断される前のウェハ状態28になっている。これにレンズアレイ29を陽極接合する。その後、ダイシングにより個別のSiベンチに切断し、その後個別に光素子を実装する。これにより、レンズ接続接合工程の時間、および位置合わせの時間が少なくなり、生産性が向上する。
【0031】
本発明の第7の実施の形態を図9を用いて説明する。本実施例は、Siウェハをエッチングにより溝を形成し、溝内部に光素子を実装し、Siウェハの肉厚部をガラスと陽極接合することで、Siウェハの溝内を封止する構造の回路装置(電子装置)である。
【0032】
まず、Siウェハ31上に異方性エッチングにより溝33を形成し、溝33以外でガラス基板32と接触する部分には、陽極接合のための金属膜23を形成する。このようなウェハ状態での接合では、Siウェハ31の反り、Siウェハ31とガラス基板32の間に挟まったごみ、などの影響により、ウェハ全面で均質かつ強固な接合を得るのが難しくなる場合がある。そこで本発明のように、軟質金属膜と活性金属膜を組み合わせた陽極接合用の金属膜23をSi基板上に形成しておくと、従来よりも接合性が向上し、ウェハ全面で均質で強固な接合を得ることができる。近年、ウェハは大型化してきており、従来以上に、ウェハの反り、ごみによる接合品質の劣化が問題になると考えられるが、本発明によれば、ウェハが大きくなっても強固に接合させることができる。
【0033】
この陽極接合用金属膜23を形成する際に、図10のように、薄膜形成工程で使用するマスクのパターンの設計次第で、Siウェハの溝の底面部に、光素子を実装するための電極メタライズ(光素子実装用電極膜)35を同時に形成することもできる。例えば、軟質金属層とSiとの密着を向上させるのに使用する、Ti、Ptなどのメタライズは、マスクパターンに光素子実装部も含ませておき、同時に形成させる。次に軟質金属層としてAu層を形成する際には、まず0.5ミクロンメートル程度のAu膜をTi、Ptと同じマスクで形成しておき、ここで一旦リフトオフを行う。これにより陽極接合用金属膜23と光素子実装用電極膜35として、Ti、Pt、Au(0.5ミクロンメートル)がSi基板上に形成されている。この後、新たに陽極接合用金属膜23専用のマスクを形成し、Auに続く軟質金属膜層、活性金属層を形成する。
【0034】
次に、光素子実装用電極膜35の上に、素子実装のための薄膜はんだ36を形成する。この時には、薄膜はんだ専用のマスクを形成し、例えばAu−20Sn共晶近傍の組成のはんだ、あるいはSn-Ag-Cu、Sn-Pb,Sn-Zn、Au-90Snはんだなど、を形成する。はんだの厚さは、1ミクロンメートルから5ミクロンメートルくらいの範囲が好適であるが、これに限定されるものではない。
【0035】
ここまでの工程で、光素子を実装するための基板が完成する。次の工程では、光素子のウェハ上への実装を行う。光素子の実装方法には二通りあり、一つ目の方法は、薄膜はんだに光素子を一旦押し付けて仮固定し、全ての光素子を仮固定した後に、ウェハ全体を加熱して光素子を接続する方法である。二つ目の方法は、薄膜はんだを溶融させた状態で個別に光素子をはんだに押し付けて実装する方法である。
【0036】
一つ目の方法のメリットは、はんだを溶融させずに光素子を仮固定するので、はんだの表面酸化をそれほど気にする必要は無いことである。しかしデメリットは、はんだを溶融させた際に、はんだの溶融時の挙動によっては、光素子が所定の位置から動いてしまう場合があることである。
【0037】
二つ目の方法のメリットは、位置合わせしながら、溶融したはんだ上に確実に光素子を実装するので、素子が動く心配があまりないことである。デメリットは、溶融したはんだの表面が酸化して、はんだの濡れが悪くなる場合があるので、周囲を完全に覆い、雰囲気を窒素、あるいは還元性のガスで置換するなどの対策が必要である。
【0038】
いずれの方法にもメリット、デメリットが存在するが、素子搭載装置の改良などにより、どちらの方法も可能である。
【0039】
以上のようにして、光素子37をウェハ上の実装部に全て実装したら、次にガラスを陽極接合により、接合用金属膜23に接合する。この際に、雰囲気を乾燥したヘリウムや窒素などにすることで、Siウェハの溝内を完全にガス置換させることができる。これにより、水分により光素子が破壊されることも無くなる。さらにガラスとSiウェハは陽極接合用金属膜23を介して完全に接合されており、周囲からの水分の侵入は完全に抑制される。
【0040】
なお、溝内部の光素子への給電経路は、Siあるいはガラスにあらかじめエッチングにより溝加工を施し、内部を導体で完全に埋めてビアホールを形成したりすることで確保されている。
【0041】
最後に、ウェハ状態で光素子の実装、ならびにガラスによる封止が完了した接合体をダイシングにより個別に切断する。封止が完了しているので、ダイシング時の冷却水で光素子が破壊されることもない。これらの工程をまとめて図11にフロー図として示す。図11において、Step1は、SiウェハV溝加工工程であり、Step2は、ガラスあるいはSiウェハの貫通孔形成工程であり、Step3は、ガラスあるいはSiウェハの貫通孔の導体充填工程であり、Step4は、ガラスあるいはSiウェハ表面を研磨し、貫通孔部の平坦化を行う工程であり、Step5は、Siウェハに、光素子実装用の電極膜および陽極接合用金属膜の一部を同時形成する工程であり、Step6は、リフトオフ後、マスクを変えて、残りの陽極接合用金属膜を形成する工程であり、Step7は、リフトオフにより、陽極接合用金属膜完成工程であり、Step8は、さらにマスクを変え、薄膜はんだを形成する工程であり、Step9は、リフトオフにより、Si基板側完成工程であり、Step10は、光素子をウェハ上に実装する工程であり、Step11は、陽極接合によりガラスをSiウェハに接合する工程であり、Step12は、ダイシングにより個別に切断する工程である。
【0042】
以上のようにして、ウェハ状態で光部品を製造することも可能になる。封止のガラスには、あらかじめ光路にレンズを形成しておくこともできる。もし光素子を面発光あるいは面入射のタイプを用いるならば、光素子の上部にレンズを配置する。もし端面発光型の光素子を用いるならば、Si溝底面の周囲の斜面部で上方へ反射させる。したがって、この場合には、溝上部にレンズを配置する。斜面部には、電極膜35を形成する時のマスク設計により、メタライズを施すことが可能であり、メタライズにより鏡の役割を持たせることができる。
このような製造工程を用いて、ウェハ状態で光素子を実装して、本発明による陽極接合方法を用いることで、ウェハ状態で封止、レンズ実装を行うことで、製造工程でのハンドリングおよびアライメントが大幅に減少し、製造原価を大幅に低減することが可能である。
【0043】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0044】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0045】
本発明によれば、陽極接合により導体または半導体とガラスを接合する場合に、両者の間にごみが存在したり、ウェハにうねりがあったり反ったりしていても、軟質金属膜の変形によりそれらが吸収されて、強固に接合させることができる。また、このような軟質金属の変形を利用して、ガラス側の接合面を予め粗化させておき、接合界面の靭性を向上させることができる。これにより接合界面の高信頼度化が達成される。また低温で接合させる場合には、導体または半導体とガラスの良好な密着を得るのが難しく、高温での接合時に比べて接合強度が低下するのが一般的であったが、本発明により、低温でも良好な密着を達成し、従来よりも強固な接合を得ることができる。
【0046】
本発明を製品に適用した場合には、さらに光学部品の位置ずれを防止して高信頼度な光学部品を製造することができる。またウェハ、またはアレイ状の部品を接合することにより、個別に実装するよりも製造にかかる時間を短縮し、製造原価を低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す図である。
【図2】本発明の実施の形態の接合機構を示す図である。
【図3】本発明の実施の形態の接合機構を示す図である。
【図4】本発明の実施の形態の接合機構を示す図である。
【図5】本発明の一実施の形態を示す図である。
【図6】本発明の一実施の形態を示す図である。
【図7】本発明を製品に適用した形態の一例を示す図である。
【図8】本発明を製品に適用した形態の一例を示す図である。
【図9】本発明を製品に適用した形態の一例を示す図である。
【図10】本発明を製品に適用した形態の一例を示す図である。
【図11】本発明を製品に適用した形態の一例を示すフロー図である。
【符号の説明】
1…Si、2…ガラス、3…Ti膜、4…Pt膜、5…Au膜、6…Pt膜、7…Ti膜、8…Al膜、9…陽極電極膜、10…陰極電極膜、11…陽極端子、12…陰極端子、13…電源、14…Si基板、15…ガラス基板、16…ガラス中の陽イオン、17…ガラス側陰電荷帯電領域、18…Si基板側陽電荷帯電領域、19…介在物、20…Sn膜、21…Siベンチ、22…光素子、23…軟質金属層および活性金属層を組み合わせた陽極接合用金属膜、24…レンズ、25…陰電極膜、26…陽電極膜、27…はんだ膜、28…ウェハ状態のSiベンチ、29…レンズアレイ、30…レンズの光通過部、31…Siウェハ、32…ガラス基板、33…エッチング加工により形成した溝、34…陰電極膜、35…光素子実装用電極膜、36…薄膜はんだ、37…光素子。

Claims (8)

  1. 導体層または半導体層の上に軟質金属層が形成され、この軟質金属層の上には、これよりも酸素との反応性が高い活性金属層が形成され、前記導体層または半導体層と前記軟質金属層との間に、密着力を向上させるためにAl、Ti、Cr、V、Wのうちの少なくとも一つからなる金属層が形成され、前記軟質金属層と前記活性金属層との間には、両者の拡散および反応を防止するためにCu、Ni、Pt、Pd、Ti、Crのうちの少なくとも一つからなる金属膜が形成され、前記活性金属層とガラス層を接触させて加熱し、前記導体層または半導体層側を陽極、前記ガラス層側を陰極として、両電極間に直流電圧を印加することにより、前記ガラス層と前記導体層または半導体層を接合することを特徴とする陽極接合方法。
  2. 請求項1に記載の陽極接合方法において、前記軟質金属層としてAu、Ag、Cu、Ni、Pt、Pd、Pb、Snの純金属膜、あるいは複数の純金属の積層膜、あるいはこれらの合金膜が用いられていることを特徴とする陽極接合方法。
  3. 請求項1に記載の陽極接合方法において、前記活性金属層としてAl、Cr、Ti、V、Wのうち少なくとも一つからなる純金属膜あるいは少なくとも一つを含む合金膜が用いられていることを特徴とする陽極接合方法。
  4. 請求項1に記載の陽極接合方法において、前記導体層または半導体層としてSiを用いることを特徴とする陽極接合方法。
  5. 導体層または半導体層の上に軟質金属層が形成され、この軟質金属層の上には、これよりも酸素との反応性が高い活性金属層が形成され、前記導体層または半導体層と前記軟質金属層との間に、密着力を向上させるためにAl、Ti、Cr、V、Wのうちの少なくとも一つからなる金属層が形成され、前記軟質金属層と前記活性金属層との間には、両者の拡散および反応を防止するためにCu、Ni、Pt、Pd、Ti、Crのうちの少なくとも一つからなる金属膜が形成され、前記活性金属層とガラス層を接触させて加熱し、前記導体層または半導体層側を陽極、前記ガラス層側を陰極として、両電極間に直流電圧を印加することにより、前記ガラス層と前記導体層または半導体層とを接合した接合体を有することを特徴とする電子装置。
  6. 請求項に記載の電子装置において、前記軟質金属層としてAu、Ag、Cu、Ni、Pt、Pd、Pb、Snの純金属膜、あるいは複数の純金属の積層膜、あるいはこれらの合金膜が用いられていることを特徴とする電子装置。
  7. 請求項に記載の電子装置において、前記活性金属層としてAl、Cr、Ti、V、Wのうち少なくとも一つからなる純金属膜あるいは少なくとも一つを含む合金膜が用いられていることを特徴とする電子装置。
  8. 請求項に記載の電子装置において、前記導体層または半導体層としてSiが用いられていることを特徴とする電子装置。
JP2003053410A 2003-02-28 2003-02-28 陽極接合方法および電子装置 Expired - Fee Related JP4115859B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003053410A JP4115859B2 (ja) 2003-02-28 2003-02-28 陽極接合方法および電子装置
EP04004218A EP1462422A3 (en) 2003-02-28 2004-02-25 Anodic bonding method and its use to manufacture an electronic device
US10/786,106 US7153758B2 (en) 2003-02-28 2004-02-26 Anodic bonding method and electronic device having anodic bonding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003053410A JP4115859B2 (ja) 2003-02-28 2003-02-28 陽極接合方法および電子装置

Publications (2)

Publication Number Publication Date
JP2004262698A JP2004262698A (ja) 2004-09-24
JP4115859B2 true JP4115859B2 (ja) 2008-07-09

Family

ID=32821131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003053410A Expired - Fee Related JP4115859B2 (ja) 2003-02-28 2003-02-28 陽極接合方法および電子装置

Country Status (3)

Country Link
US (1) US7153758B2 (ja)
EP (1) EP1462422A3 (ja)
JP (1) JP4115859B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1569263B1 (de) * 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
US7115182B2 (en) * 2004-06-15 2006-10-03 Agency For Science, Technology And Research Anodic bonding process for ceramics
JP4375186B2 (ja) * 2004-09-30 2009-12-02 株式会社日立製作所 陽極接合構造を用いた電子装置
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
KR20060108395A (ko) * 2005-04-13 2006-10-18 삼성전자주식회사 광스캐너 배선 구조 및 제조방법
DE102005032115A1 (de) * 2005-07-07 2007-01-11 Atotech Deutschland Gmbh Verfahren zum Fügen von Werkstücken und mikrostrukturiertes Bauteil
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
KR100813834B1 (ko) * 2006-03-04 2008-03-17 삼성에스디아이 주식회사 산화된 다공성 실리콘 물질계 전자방출원을 구비한디스플레이 소자의 제조방법
JP2007281062A (ja) * 2006-04-04 2007-10-25 Hitachi Ltd 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
EP2022097A2 (en) * 2006-05-31 2009-02-11 Corning Incorporated Thin film photovoltaic structure and fabrication
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
JP2008044219A (ja) 2006-08-15 2008-02-28 Fuji Xerox Co Ltd 基板の製造方法と基板、及び液滴吐出ヘッドの製造方法と液滴吐出ヘッド、並びに液滴吐出装置
JP4495711B2 (ja) * 2006-10-27 2010-07-07 株式会社日立製作所 機能素子及びその製造方法
US10221630B2 (en) 2013-09-11 2019-03-05 Halliburton Energy Services, Inc. Anodic bonding of thermally stable polycrystalline materials to substrate
US9154138B2 (en) 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US9315375B2 (en) * 2013-12-27 2016-04-19 Innovative Micro Technology Method using glass substrate anodic bonding
JP2016128185A (ja) * 2015-01-09 2016-07-14 オムロン株式会社 接合構造体の製造方法および接合構造体
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
US9577047B2 (en) 2015-07-10 2017-02-21 Palo Alto Research Center Incorporated Integration of semiconductor epilayers on non-native substrates
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
KR101837999B1 (ko) * 2016-12-21 2018-03-14 재단법인 포항산업과학연구원 압력센서 및 그 제조방법
US10026651B1 (en) 2017-06-21 2018-07-17 Palo Alto Research Center Incorporated Singulation of ion-exchanged substrates
US10626048B2 (en) 2017-12-18 2020-04-21 Palo Alto Research Center Incorporated Dissolvable sealant for masking glass in high temperature ion exchange baths
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
US12013043B2 (en) 2020-12-21 2024-06-18 Xerox Corporation Triggerable mechanisms and fragment containment arrangements for self-destructing frangible structures and sealed vessels
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels
CN114953643A (zh) * 2022-06-15 2022-08-30 Oppo广东移动通信有限公司 终端及其壳体组件以及壳体组件的键合方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632871A (en) * 1984-02-16 1986-12-30 Varian Associates, Inc. Anodic bonding method and apparatus for X-ray masks
JPH0746065B2 (ja) * 1985-03-25 1995-05-17 株式会社日本自動車部品総合研究所 高圧用圧力検出器
US5313832A (en) * 1991-12-23 1994-05-24 Ford Motor Company Composite mass air flow sensor
DE19508222C1 (de) * 1995-03-08 1996-06-05 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
JPH10259039A (ja) * 1997-03-18 1998-09-29 Fujitsu Ltd 陽極接合方法及び装置
JP3961182B2 (ja) * 1999-01-29 2007-08-22 セイコーインスツル株式会社 陽極接合方法
US6497995B2 (en) * 1999-04-29 2002-12-24 Alliedsignal Inc. Method of machining glass
US6555404B1 (en) * 2000-08-01 2003-04-29 Hrl Laboratories, Llc Method of manufacturing a dual wafer tunneling gyroscope
AU2001288249A1 (en) * 2000-08-14 2002-02-25 The Regents Of The University Of California Biosensors and methods for their use
KR100446624B1 (ko) * 2002-02-27 2004-09-04 삼성전자주식회사 양극접합 구조체 및 그 제조방법
US6939778B2 (en) * 2002-04-18 2005-09-06 The Regents Of The University Of Michigan Method of joining an insulator element to a substrate

Also Published As

Publication number Publication date
US20040197949A1 (en) 2004-10-07
US7153758B2 (en) 2006-12-26
EP1462422A3 (en) 2007-11-21
EP1462422A2 (en) 2004-09-29
JP2004262698A (ja) 2004-09-24

Similar Documents

Publication Publication Date Title
JP4115859B2 (ja) 陽極接合方法および電子装置
US11508694B2 (en) Chip assembly
US7939938B2 (en) Functional device package with metallization arrangement for improved bondability of two substrates
JP4513513B2 (ja) 電子部品の製造方法
US8564969B2 (en) Component arrangement and method for production thereof
US20100047588A1 (en) Electronic Component Union, Electronic Circuit Module Utilizing the Same, and Process for Manufacturing the Same
KR20040055642A (ko) 관통 전극의 형성방법 및 관통 전극을 갖는 기판
CN101295692B (zh) 半导体装置
JP5052459B2 (ja) 半導体センサー装置
JP4548799B2 (ja) 半導体センサー装置
CN112786468A (zh) 预成型扩散焊接
JPH10275826A (ja) 半導体装置およびその製造方法
JP5006429B2 (ja) 半導体センサー装置およびその製造方法
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
JP2012159310A (ja) 薄膜サーミスタセンサおよびその製造方法
JPS6029218B2 (ja) キャリアテ−プを用いた半導体装置
JPH0964093A (ja) 電子部品
JP5195715B2 (ja) 半導体装置の部品実装方法、及び半導体装置の実装部品
KR100273126B1 (ko) 압력 센서 패키지 제조방법
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH0572751B2 (ja)
JPH06216396A (ja) 加速度センサ
JPH06268013A (ja) 半導体装置とそれに用いられるキャリアテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees