JP2009533861A - 電子組立体を製造する方法、電子組立体、カバーおよび基板 - Google Patents
電子組立体を製造する方法、電子組立体、カバーおよび基板 Download PDFInfo
- Publication number
- JP2009533861A JP2009533861A JP2009504887A JP2009504887A JP2009533861A JP 2009533861 A JP2009533861 A JP 2009533861A JP 2009504887 A JP2009504887 A JP 2009504887A JP 2009504887 A JP2009504887 A JP 2009504887A JP 2009533861 A JP2009533861 A JP 2009533861A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- cover
- electronic component
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00833—Methods for preserving structures not provided for in groups B81C1/00785 - B81C1/00825
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/035—Soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1147—Sealing or impregnating, e.g. of pores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本発明は、電子コンポーネント、キャビティおよび基板を備えた電子組立体(50)の製造方法に関し、この方法は、・ほぼ閉じた構造の第1パターンを有する電子コンポーネント(10)を設けるステップと、・カバーと電子コンポーネントの表面にカバー(18)を設けるステップであって、このカバー(18)が表面とともにキャビティ(20)を画定し、第1パターンの閉じた構造が前記表面におけるカバーを包囲するようにする、該カバーを設けるステップと、・ほぼ閉じた構造の第2パターンを有する基板(30)を設け、この閉じた構造は少なくとも部分的に第1パターンの閉じた構造に一致し、またはんだパッドを有する基板(30)を設けるステップと、・はんだパッドにはんだ材料を配置するステップと、・第1および第2パターンにおけるほぼ閉じた構造の双方が互いに整列するよう、電子コンポーネントおよび基板を位置決めするとともに、基板がカバーの頂面(28)を支持するように位置決めするステップと、・第1および第2パターンの間にはんだ接続(52)を生ずるように、はんだ材料をリフローはんだ付けするステップと、を有する。さらに本発明は、電子組立体(50)、カバー(18)および基板(30)に関する。
Description
本発明は、電子コンポーネント、キャビティおよび基板を有する電子組立体の製造方法に関する。
このような方法は、例えば、特許文献1(欧州特許第0951069号)から既知である。この特許文献1は、はんだリングによって電子コンポーネントを基板に組み立てることについて記載しており、電子コンポーネントの少なくとも一部にキャビティが存在するようにしている。電子コンポーネントは、キャビティ内に配置したMEMS(micro-electronic-mechanical-system)要素などの微細構造を備えている。はんだリングを、電子コンポーネント上に設けるとともに、対応する金属パターンを基板上に設ける。はんだリングを金属パターンに整列させ、また結合することによってキャビティを形成する。ここでリングは閉じた構造を形成するとともに、コンポーネント、はんだリングおよび基板の組み合わせは密封構造を形成する。キャビティから不要なガスを除去できるようにするために、接合ステップの前にはんだリングにほぞ孔(インデント)を設ける。代案として、接合中に、ほぞ孔(インデント)を使用して、所望の圧力で所望のガスをキャビティ内に充填することもできる。この後のリフローはんだ付けステップによって、キャビティを最終的に閉止する。
上述の段落に記載した既知の方法の欠点は、適切なはんだ接続部を得るために、不要な酸化物を取り除くために一種のフラックスを使用することが不可避であることである。このフラックスが、例えば腐食性フラックスを移動させることによって、保護されておらずデリケートなMEMS構造に容易に損傷を与えるおそれがあることが知られている。
特許文献1に記載されているはんだ付けステップに先立つステップ、例えば電子コンポーネントまたは基板上に金属化シード層を堆積しまたパターン形成するステップも、MEMS構造に損傷を与えるリスクがある。このことは、例えば基板および金属化デバイスまたはツールが適切に整列されないときに起こり得る。
欧州特許第0951069号明細書
したがって、本発明の目的は、上述の欠点がない電子組立体の他の製造方法を提供することである。
この目的を達成するために、本発明は、電子コンポーネント、キャビティおよび基板を有する電子組立体の製造方法を提供し、この方法は、
−ほぼ閉じた構造を持つ第1パターンを有する電子コンポーネントを設けるステップと、
電子コンポーネントの表面にカバーを設けるステップであって、このカバーは電子コンポーネントの表面とともにキャビティを画定し、前記第1パターンの閉じた構造が前記表面におけるカバーを包囲するように該カバーを設けるステップと、
−他のほぼ閉じた構造を持つ第2パターンを有する基板を設けるステップであって、前記他の閉じた構造が少なくとも部分的に第1パターンの閉じた構造に対応し、またはんだパッドを有する、該基板を設けるステップと、
−はんだ材料をはんだパッドに配置するステップと、
−第1パターンおよび第2パターンの双方におけるほぼ閉じた構造が互いに整列するとともに、基板がカバーの頂面を支持するように、電子コンポーネントおよび基板を相対位置決めするステップと、
−第1パターンと第2パターンとの間にはんだ接続部を生ずるように、はんだ材料をリフローはんだ付けするステップと、
を有することを特徴とする。
−ほぼ閉じた構造を持つ第1パターンを有する電子コンポーネントを設けるステップと、
電子コンポーネントの表面にカバーを設けるステップであって、このカバーは電子コンポーネントの表面とともにキャビティを画定し、前記第1パターンの閉じた構造が前記表面におけるカバーを包囲するように該カバーを設けるステップと、
−他のほぼ閉じた構造を持つ第2パターンを有する基板を設けるステップであって、前記他の閉じた構造が少なくとも部分的に第1パターンの閉じた構造に対応し、またはんだパッドを有する、該基板を設けるステップと、
−はんだ材料をはんだパッドに配置するステップと、
−第1パターンおよび第2パターンの双方におけるほぼ閉じた構造が互いに整列するとともに、基板がカバーの頂面を支持するように、電子コンポーネントおよび基板を相対位置決めするステップと、
−第1パターンと第2パターンとの間にはんだ接続部を生ずるように、はんだ材料をリフローはんだ付けするステップと、
を有することを特徴とする。
本発明による電子コンポーネント上にカバーを設けることによって、製造プロセスもしくは接合プロセスの初期において、キャビティのある種一時的保護を行うことができる。カバーがキャビティを密封すること自体は必要としない。カバーは、キャビティ内に収納したMEMS構造または類似構造における後続の処理ステップ中に、一時的な保護として効率的に機能する。ここで、キャビティの密封は、はんだ材料のリフローはんだ付けによって達成される。ここで双方の閉じた構造によって画定され、カバーを完全に包囲する、はんだ付けした構造が得られる。
ウエハレベルに複数個のカバーを配置するとき、これらカバーは個々の電子コンポーネントのダイシングおよび輸送中適正な保護を行う。
さらに本発明は、電子コンポーネントと基板との間にはんだ接続部を設ける効率的で融通性のある方法を提供する。基板のはんだパッドに単に十分な量のはんだ材料を配置するだけで、以下に詳細に説明するように、双方のほぼ閉じた構造間に適切なはんだ接続部が得られる。
他の利点は、カバーの頂面を支持する基板に対して、電子コンポーネントと基板との間における距離がカバーの高さによって規定されることであり、このことにより、この距離が融通性をもって制御することができる。さらにカバーにより、整列および接合またははんだ付け中に、特許文献1に記載のこれらの処理ステップに比べ、より安定的でありかつ信頼性の高い電子コンポーネントの支持を行うことができる。
カバーは、以下に詳細に説明するように、例えば米国特許第6621163号に記載の方法によって製造することができる。特許文献は電子コンポーネント内にキャビティを有するカバーを設ける方法について記載しているが、このようなカバーを一時的なパッケージとして使用することについて、またはカバーを支持する電子コンポーネントに接続された基板を設けることについては記載していない。
本発明の好適な実施形態において、カバーを電子コンポーネントの表面上に設けるステップは、
−第1層が露出領域を残して、この露出領域をほぼ包囲するように、前記表面に第1層を配置するステップと、
−第2層が前記露出領域をカバーするように、第1層上に第2層を配置するステップと、
をを有するものとする。これにより、米国特許第6621163号に記載の方法に類似の、キャビティを有するカバーの簡単かつ効率的な製造方法が得られる。第1層は、スクリーン印刷などの一般的な技術によって設けることができる。第2層は、感光性有機フィルムなどの固体箔とすることができる。好適には、双方の層は、はんだをはじく物質によって構成する。MEMS要素または類似構造が、第1層に囲まれたこの領域にあることは明らかである。
−第1層が露出領域を残して、この露出領域をほぼ包囲するように、前記表面に第1層を配置するステップと、
−第2層が前記露出領域をカバーするように、第1層上に第2層を配置するステップと、
をを有するものとする。これにより、米国特許第6621163号に記載の方法に類似の、キャビティを有するカバーの簡単かつ効率的な製造方法が得られる。第1層は、スクリーン印刷などの一般的な技術によって設けることができる。第2層は、感光性有機フィルムなどの固体箔とすることができる。好適には、双方の層は、はんだをはじく物質によって構成する。MEMS要素または類似構造が、第1層に囲まれたこの領域にあることは明らかである。
本発明の他の実施形態においては、電子コンポーネントおよび基板を設けるステップは、それぞれ電子コンポーネントの電気接点に電気的に接続した接点領域を有する第1パターンを設けるステップと、基板の電気接点に電気的に接続する接点領域を有する第2パターンを設けるステップを有し、第1パターンの接点領域は第2パターンの接点領域に対応するものとし、はんだ材料を第2パターンの接点領域上にも設けるものとする。この方法において、双方のパターンの配置およびその後のはんだ付けステップは、密封構造を得るだけでなく、電子コンポーネントと基板との間で所望のあらゆる電気接続を行う。これにより、電子コンポーネントと基板との間における、例えばワイヤボンディングなどの他のより複雑な接続方法を不要とする。
本発明の他の好適な実施形態においては、キャビティを包囲する通気性壁を有するカバーを設け、リフローはんだ付けステップに先立ってまたはリフローはんだ付けステップ中に、少なくとも電子コンポーネントを保護環境下または真空環境下に配置する。これにより、例えば電子コンポーネントのキャビティ内を低圧力もしくは真空環境とすることが可能になる。このような環境は、互いに整列した通気性カバーを有する電子コンポーネントおよび基板を、はんだ付けステップに先立っておよび/またははんだ付けステップ中に真空環境下に置くことにより達成される。同様の原理は、キャビティ内に一種の保護雰囲気を充填したいときに使用することができる。例えばこの電子コンポーネントを窒素ガスもしくはアルゴンガス環境下にはんだ付けステップに先立っておよび/またははんだ付けステップ中に置くことができる。特許文献1(欧州特許0951069号)に記載の方法の場合、キャビティ内を特定環境にするために、予めはんだ層にほぞ孔(インデント)を設ける必要がある。
さらに本発明は、請求項5〜8に記載の電子組立体に関する。この場合、第1パターンおよび第2パターンのそれぞれにおけるほぼ閉じた構造間に、はんだ接続部を設け、キャビティを密封するだけでなく、電気的機能を付与するのが好ましい。とくに、電子コンポーネントの接地信号を伝送する機能は都合がよい。さらに、電子コンポーネントがキャビティ内に収納したMEMS要素を備える場合に、これは都合がよい。MEMS要素は、このような電子コンポーネントの加工処理中、特に適切に保護しなくてはならないとともに、MEMS要素を適用する場合には、キャビティを真空にしたり保護ガスを充てんしたり、キャビティ内の環境に特別な要求がなされることが一般的である。最終的には、基板がさらなる電子コンポーネントを備える場合には、特別な機能を要求するより複雑な電子組立体を達成可能とすることが望ましい。これに相当するパッケージは、パッケージ内システムと称され、この用語は当業界では広く用いられている。
さらに本発明は、請求項9に記載のカバーおよび請求項10に記載の基板に関する。このような基板により、本発明による電子組立体を常に簡単に直接的に得られる。
以下に、好適な実施例を示す添付図面につき本発明を説明する。
上述したように、図面における同一の参照符号は、同一部分に言及する。
以下に、好適な実施例を示す添付図面につき本発明を説明する。
上述したように、図面における同一の参照符号は、同一部分に言及する。
図1Aおよび1Bは、ほぼ閉じた構造14の第1パターン12を有する電子コンポーネント10を示す。電子コンポーネントの表面16上には、カバー18を配置する。カバー18は表面16とともにキャビティ20を画定する。キャビティ20には、MEMS素子22を収納する。第1パターンは、電子コンポーネントの電子接点(図示せず)に接続する接点領域24を有する。
図1Aおよび1Bに示すように、第1パターンの閉じた構造14は、表面16におけるカバー18を囲んでいる。図示の実施例では、閉じた構造14は、長方形形状である。しかし、円形、六角形または他の適当な形状とすることもできる。
好適には、電子コンポーネント10の本体26は、集積回路、および接点領域24に接続すべきこのような集積回路の接着パッドを有する。MEMS素子22は、集積回路の一部であり、例えばスイッチ、調整可能なキャパシタまたはセンサとしての機能することができる。MEMS素子の代わりに、バルク超音波フィルタ(BAW)、表面音響波フィルタ(SAW)、または他のタイプのセンサを適用することもできる。
接点領域は好適には閉じた構造の内側に位置するが、これら接点領域はこの構造の外側に位置することもできる。
図1Bは、電子コンポーネント10の表面16上にどのようにしてカバー18を好適に製造するかを示す。まず、第1層19を表面16上に配置し、この場合、表面16の露出領域23を残して、この第1層19が露出領域23をほぼ囲むように配置する。つぎに、第2層21が領域23を覆うように、第2層21を第1層19上に配置する。第1層は、スクリーン印刷などの一般的な技術によって塗布することができる。第2層は、固体箔、例えば感光性有機フィルムとすることができる。好適には、双方の層は、はんだをはじく物質により構成する。カバー材料は、好適には、リフローはんだ付けの際に加わる温度および化学物質に対して耐性のあるポリマー材料とする。
図2Aおよび2Bにつき説明すると、これら図面は、基板の表面40上に配置した第2パターン32を有する基板30を示す。第2パターン32は、ほぼ閉じた構造34を有し、この閉じた構造34にはんだパッド36を接続する。さらに、第2パターン32は、基板の電気接点(図示せず)に電気的に接続する接点領域38を有する。このような電気接点は、基板の電子機器レイアウトの一部である。このようにして、例えばより大きな基板を適用するとき、第2パターンを基板の他の部分に接続した他の電子コンポーネントに接続することができる。基板は、例えばプリント基板とすることができる。しかし、コンポーネントと基板との熱膨張の違いに関して都合のよい半導体材料で作成した基板を使用することもできる。
図1Aおよび2Aから明らかなように、第2パターンは、少なくともそのジオメトリ(幾何学的構成配置)に関して第1パターンに対応する。このことは、閉じた構造14,34および接点領域24,38の双方について当てはまる。
電子コンポーネント10および基板30の構成に関して示した後に、電子組立体の製造方法を、図3Aおよび3Bにつき説明する。
図3Aにおいて、電子コンポーネント10および基板30を、第1および第2パターンのほぼ閉じた構造14,34の双方が互いに整列するように、互いに整列させる。この場合、それぞれ第1パターン12および第2パターン32の接点領域24,34も互いに整列する。はんだ材料54のある量または液滴を、はんだパッド36上および接点領域38上にそれぞれ配置する。好適には、このことは電子コンポーネント10と基板30を整列させる前に行う。はんだ材料54またははんだペーストは、以下に説明するように、はんだ接続を達成するのに十分な量にすべきである。
つぎのステップにおいて、まず基板30および電子コンポーネント10を相対位置決めし、基板30がカバー18の頂面28を支持するようにする(図3B参照、ただしこの図はリフローはんだ付けした後の電子コンポーネントおよび基板を示している)。この整列した、支持位置において、基板30および電子コンポーネント10は、リフローはんだ付けを行うリフロー炉内に配置する。リフローはんだ付けにより、第1および第2パターン間、またはより詳細には閉じた構造14,34間および互いに対向する接点領域24,38間に、はんだ接続部52が生じる。このようなはんだ付けの後に図3Bに示したような最終的な電子組立体50が得られる。
一方では電子コンポーネント10と基板30との間における比較的狭い開口56によって、また他方では閉じた構造14,34の材料間および表面16,40の材料間における濡れ性(ウェット特性)の違いによって、はんだ材料54は、はんだ付けを行う際に閉じた構造間を自動的に流れる。ここにおいて、キャビティ20を密封できる、はんだ付け構造が得られる。リフローはんだ付けに先立って、カバー18はキャビティ20を保護する。
必要であれば、キャビティ内を真空環境または保護環境にすることができる。この目的を達成するために、少なくとも電子コンポーネントをこのような雰囲気下に、はんだ付けの直前もしくは最中に配置することができる。例えば、通気性の壁を有するカバーを使用することにより、このことを容易にする。
とくに好適には、本発明の組立体に関連して、基板の頂面上の層として画定した可動電極を有するMEMSコンポーネントとする。可動電極は、主に金属により構成する、または圧電性材料有するものとする。このようなMEMSコンポーネントとしては、例えば国際公開第2005/043573号から既知である。基板内に画定した可動電極を有するMEMSコンポーネントは、所定の低圧または相強化CVD層、例えば窒化ケイ素、酸化ケイ素またはポリシリコンを堆積することによってカバーすることができるが、この堆積は、基板上に可動電極を有するMEMSコンポーネントに関しては不可能なように見える。しかし基板上に可動電極を有する好適なMEMSコンポーネントは、とくにRFアプリケーションにおいて調整可能なキャパシタ、またはとくにRF用途のためのスイッチとして使用するのに好適である。都合のよいことに、可動電極に十分な厚さの金属層を設け、これによりMEMSコンポーネントとの低インピーダンスの相互接続を可能にする。最も適切には、他の受動コンポーネント、例えば不変キャパシタ、抵抗器および/またはインダクタ(誘導子)をMEMSに一体に統合する。これらはキャビティの外側に画定することができる。適切には、MEMSコンポーネントの基板は、半導体基板である。基板の抵抗特性は、使用可能なコンポーネント、とくにインダクタ(誘導子)の品質係数を向上するように調整することができる。
図3Bには示さいないが、基板は、好適には、基板の電気接点に接続する他の電子コンポーネントを有する。このような他のコンポーネントとしては、能動コンポーネント、例えばMEMS素子をも有することができる集積回路、または受動コンポーネントとすることもできる。
各部分の寸法間における比例関係は図面から導き出すことは、図面は単に線図的な説明図であるから、勿論できない。図1Bにつき説明すると、第1層19は、約40マイクロセンチメートルの厚さを有する。第2層21は、約60マイクロセンチメートルの厚さを有する。したがって、カバーの厚さは最大で約40マイクロセンチメートルである。
リフローはんだ付け中の温度は、約280±10℃である。好適には、90−10PbSnなどの高い融点を有するはんだ合金を使用する。好適には、例えば基板に付加的なコンポーネントをはんだ付けするステップなどの、あり得る後続の結合ステップ中には、280℃±10℃以下の温度を使用する。これは、このようなステップにおいて、はんだ付け接続部52が溶融するのを防ぐためである。これは、例えば250〜260℃のはんだとする。
第1および第2パターンには、好適には金仕上げをするニッケル層を適用する。
基板の電子機器レイアウトは、導電材料の複数の層を有し、表面40から基板の他の部分に電気信号を伝達する。このような信号は、電子コンポーネントから接点領域24、38およびはんだ付け接続部52をそれぞれ経てこの表面に伝達される。必要であれば、この目的のため、例えば接地信号を伝達するために、閉じた構造14,34間にはんだ接続部を使用することもできる。
上述の実施形態は、本発明を限定するものではなく、添付の特許請求の範囲によって定義した発明の範囲を逸脱することなく、当業者によって代替の実施形態を設計することができるものであることに留意されたい。特許請求の範囲において、カッコ内に示した参照符号は、特許請求の範囲を限定するものと解すべきではない。用語「備える(有する)」およびその活用形は、特許請求の範囲または明細書において記載した要素もしくはステップを除外するものではない。単一の要素に言及したことは、そのような要素が複数存在することを除外するものではなく、逆もまたしかりである。
Claims (10)
- 電子コンポーネント、キャビティおよび基板を有する電子組立体の製造方法において、
−ほぼ閉じた構造を持つ第1パターンを有する電子コンポーネントを設けるステップと、
−電子コンポーネントの表面にカバーを設けるステップであって、このカバーは電子コンポーネントの表面とともにキャビティを画定し、前記第1パターンの閉じた構造が前記表面におけるカバーを包囲するように該カバーを設けるステップと、
−他のほぼ閉じた構造を持つ第2パターンを有する基板を設けるステップであって、前記他の閉じた構造が少なくとも部分的に第1パターンの閉じた構造に対応し、またはんだパッドを有する、該基板を設けるステップと、
−はんだ材料を前記はんだパッドに配置するステップと、
前記第1パターンおよび第2パターンの双方におけるほぼ閉じた構造が互いに整列するとともに、前記基板が前記カバーの頂面を支持するように、前記電子コンポーネントおよび基板を相対位置決めするステップと、
−第1パターンと第2パターンとの間にはんだ接続部を生ずるように、前記はんだ材料をリフローはんだ付けするステップと、
を有することを特徴とする方法。 - 請求項1に記載の方法において、カバーを電子コンポーネントの表面に設けるステップは、
−第1層が露出領域を残して、この露出領域をほぼ包囲するように、前記表面に前記第1層を配置するステップと、
−第2層が前記露出領域をカバーするように、前記第1層上に前記第2層を配置するステップと、
を有するものとした、方法。 - 請求項1に記載の方法において、電子コンポーネントおよび基板を設けるステップは、それぞれ電子コンポーネントの電気接点に電気的に接続する接点領域を有する第1パターンを設けるステップと、基板の電気接点に電気的に接続する接点領域を有する第2パターンを設けるステップを有し、前記第1パターンの接点領域は第2パターンの接点領域に対応するものとし、はんだ材料を前記第2パターンの接点領域上にも設けるものとした、方法。
- 請求項1に記載の方法において、キャビティを包囲する通気性壁を有するカバーを設け、またリフローはんだ付けステップに先立ってまたははリフローはんだ付けステップ中に、少なくとも電子コンポーネントを保護環境下または真空環境下に配置する、方法。
- 電子組立体において、
−電子コンポーネントの表面上に配置したカバー、前記表面と前記カバーとの間に位置したキャビティ、および前記表面に配置した第1パターンを有し、この第1パターンは、ほぼ閉じた構造および電子コンポーネントの電気接点に接続する接点領域(24)を有し、前記閉じた構造が前記表面における前記カバーをほぼ包囲する電子コンポーネントと、
−前記カバーの頂面を支持し、また基板の表面に配置した第2パターンを有し、この第2パターンは、ほぼ閉じた構造、および基板の電気接点に電気的に接続する接点領域を有するものとした基板であって、第2パターンの閉じた構造は、少なくとも部分的に前記第1パターンの閉じた構造に対応し、またはんだパッドを有する該基板と、
−前記第1パターンおよび第2パターン間に設けたはんだ接続部と、
を備えたことを特徴とする電子組立体。 - 請求項5に記載の電子組立体において、第1パターンおよび第2パターンのそれぞれにおけるほぼ閉じた構造間のはんだ接続部は、接地機能などの電気的機能を提供するものとした、電子組立体。
- 請求項5に記載の電子組立体において、前記電子コンポーネントは、キャビティ)内に収納したMEMS要素(22)を有するものとした、電子組立体。
- 請求項5に記載の電子組立体において、前記基板は、他の電子コンポーネントを有するものとした、電子組立体。
- 請求項5に記載の電子組立体に使用するカバー。
- 請求項5に記載の電子組立体に使用する基板において、前記基板は、ほぼ閉じた構造を有する第2パターンを備え、この第2パターンは、前記ほぼ閉じた構造に接続したはんだパッドおよび前記基板の電気接点に電気的に接続する接点領域を備え、また前記基板は、前記はんだパッドおよび前記接点領域に配置されたある量のはんだ材料(54)を有する基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06112653 | 2006-04-13 | ||
PCT/IB2007/051297 WO2007119206A2 (en) | 2006-04-13 | 2007-04-11 | A method for manufacturing an electronic assembly; an electronic assembly, a cover and a substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009533861A true JP2009533861A (ja) | 2009-09-17 |
Family
ID=38573407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504887A Withdrawn JP2009533861A (ja) | 2006-04-13 | 2007-04-11 | 電子組立体を製造する方法、電子組立体、カバーおよび基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7884289B2 (ja) |
EP (1) | EP2010452B1 (ja) |
JP (1) | JP2009533861A (ja) |
CN (1) | CN101421178B (ja) |
AT (1) | ATE516246T1 (ja) |
WO (1) | WO2007119206A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093176A2 (en) * | 2008-01-21 | 2009-07-30 | Nxp B.V. | Clean and hermetic sealing of a package cavity |
US9343651B2 (en) * | 2010-06-04 | 2016-05-17 | Industrial Technology Research Institute | Organic packaging carrier |
CN101962166B (zh) * | 2010-08-16 | 2012-07-25 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
US9287188B2 (en) * | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
DE102014202609B4 (de) | 2014-02-13 | 2020-06-04 | tooz technologies GmbH | Aminkatalysierte Thiolhärtung von Epoxidharzen |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317922A (en) * | 1992-04-30 | 1994-06-07 | Ford Motor Company | Capacitance transducer article and method of fabrication |
EP0951069A1 (en) | 1998-04-17 | 1999-10-20 | Interuniversitair Microelektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
FR2780200B1 (fr) * | 1998-06-22 | 2003-09-05 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
JP2003531475A (ja) * | 2000-02-02 | 2003-10-21 | レイセオン・カンパニー | 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 |
US6392144B1 (en) * | 2000-03-01 | 2002-05-21 | Sandia Corporation | Micromechanical die attachment surcharge |
JP2004514316A (ja) * | 2000-11-09 | 2004-05-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス、電子デバイスを有する半導体デバイス、及び電子デバイスを製造する方法 |
US6808955B2 (en) * | 2001-11-02 | 2004-10-26 | Intel Corporation | Method of fabricating an integrated circuit that seals a MEMS device within a cavity |
SG99386A1 (en) * | 2002-01-29 | 2003-10-27 | Sensfab Pte Ltd | Method of manufacturing an accelerometer |
US6852926B2 (en) * | 2002-03-26 | 2005-02-08 | Intel Corporation | Packaging microelectromechanical structures |
TW546794B (en) * | 2002-05-17 | 2003-08-11 | Advanced Semiconductor Eng | Multichip wafer-level package and method for manufacturing the same |
US6953985B2 (en) * | 2002-06-12 | 2005-10-11 | Freescale Semiconductor, Inc. | Wafer level MEMS packaging |
US20040016995A1 (en) * | 2002-07-25 | 2004-01-29 | Kuo Shun Meen | MEMS control chip integration |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
EP2444368A3 (en) | 2003-10-31 | 2012-07-25 | Epcos AG | A method of manufacturing an electronic device and electronic device |
US8191756B2 (en) * | 2004-11-04 | 2012-06-05 | Microchips, Inc. | Hermetically sealing using a cold welded tongue and groove structure |
US7339275B2 (en) * | 2004-11-22 | 2008-03-04 | Freescale Semiconductor, Inc. | Multi-chips semiconductor device assemblies and methods for fabricating the same |
CN1295138C (zh) * | 2004-12-17 | 2007-01-17 | 华中科技大学 | 一种薄膜微桥结构的制作方法 |
-
2007
- 2007-04-11 AT AT07735462T patent/ATE516246T1/de not_active IP Right Cessation
- 2007-04-11 WO PCT/IB2007/051297 patent/WO2007119206A2/en active Application Filing
- 2007-04-11 JP JP2009504887A patent/JP2009533861A/ja not_active Withdrawn
- 2007-04-11 EP EP07735462A patent/EP2010452B1/en not_active Not-in-force
- 2007-04-11 CN CN2007800129896A patent/CN101421178B/zh not_active Expired - Fee Related
- 2007-04-11 US US12/297,022 patent/US7884289B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007119206A3 (en) | 2008-01-10 |
WO2007119206A2 (en) | 2007-10-25 |
EP2010452A2 (en) | 2009-01-07 |
US7884289B2 (en) | 2011-02-08 |
US20090159331A1 (en) | 2009-06-25 |
CN101421178A (zh) | 2009-04-29 |
EP2010452B1 (en) | 2011-07-13 |
ATE516246T1 (de) | 2011-07-15 |
CN101421178B (zh) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868448B2 (en) | Electrical component and production thereof | |
JPWO2006001125A1 (ja) | 圧電デバイス | |
US20110038132A1 (en) | Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate | |
JP2009533861A (ja) | 電子組立体を製造する方法、電子組立体、カバーおよび基板 | |
JP2014187354A (ja) | デバイス、及びデバイスの作製方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JPH01168045A (ja) | 気密封止回路装置 | |
JP4799211B2 (ja) | 蓋体およびそれを用いた電子装置 | |
US20190270636A1 (en) | Packaged semiconductor devices and methods for producing packaged semiconductor devices | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2006294757A (ja) | 表面実装型電子部品、その実装方法および実装構造 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2013539253A (ja) | モジュール及びその製造方法 | |
JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
WO2023074616A1 (ja) | サーミスタ搭載型圧電振動デバイス | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4562301B2 (ja) | 電子部品収納用パッケージ | |
JP3881542B2 (ja) | 配線基板 | |
JP3847220B2 (ja) | 配線基板 | |
JP3850338B2 (ja) | 配線基板 | |
JP5005429B2 (ja) | 圧電発振器の製造方法 | |
JP2007294636A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |