WO2004040325A1 - 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 - Google Patents

接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 Download PDF

Info

Publication number
WO2004040325A1
WO2004040325A1 PCT/JP2003/013595 JP0313595W WO2004040325A1 WO 2004040325 A1 WO2004040325 A1 WO 2004040325A1 JP 0313595 W JP0313595 W JP 0313595W WO 2004040325 A1 WO2004040325 A1 WO 2004040325A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
socket
connection unit
connector
test
Prior art date
Application number
PCT/JP2003/013595
Other languages
English (en)
French (fr)
Inventor
Kentaro Fukushima
Masashi Hoshino
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to AU2003275636A priority Critical patent/AU2003275636A1/en
Priority to JP2004548034A priority patent/JP4188917B2/ja
Priority to DE10392309T priority patent/DE10392309T5/de
Priority to US10/800,189 priority patent/US7098680B2/en
Publication of WO2004040325A1 publication Critical patent/WO2004040325A1/ja
Priority to US11/487,091 priority patent/US7518379B2/en
Priority to US12/378,856 priority patent/US7791360B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present invention relates to a test device.
  • the present invention relates to a board for mounting a device under test, which is generally called a performance board, a probe card, or a socket board, and is used for mounting a device under test (DUT). It relates to the structure of the connection unit that connects the board and the test equipment body.
  • This application is related to the following Japanese patent application. For those designated countries that are allowed to be incorporated by reference to the literature, the contents described in the following application are incorporated into this application by reference, and are incorporated as part of the description of this application.
  • FIG. 14 shows an outline of the configuration of the IC test apparatus. First, the configuration of the IC test apparatus will be briefly described with reference to FIG.
  • the IC test equipment is roughly divided into a mainframe 1, a test head 2, and a device interface (DUT interface) 3, and the mainframe 1 and the test head 2 are connected by a cable 4, and the device interface Part 3 is mounted on and connected to test head 2.
  • DUT interface device interface
  • the device interface unit 3 includes a mother board (mother board unit) 10 having a board 11 and a large number (for example, thousands) of cables 12 and a board generally called a performance board. It consists of a measurement device mounting board 20 and an IC socket 3 20.
  • the board 11 has a connector for connecting to the test head 2 on its lower surface (Fig. (Not shown).
  • the lower end of the cable 12 is soldered to the board 11 or connected via a connector, and the upper end is connected to the device mounting board 20 via a connector or the like (not shown). .
  • one IC socket 320 is mounted on the device mounted board 20 in this example.
  • reference numeral 40 denotes a device to be measured (IC to be measured) mounted on the IC socket 320.
  • Reference numeral 13 denotes a cover for covering the cable 12.
  • Figure 15 shows the conventional configuration of the device-under-test mounting board 20 and the device-under-test 40 with respect to the device-under-test mounting board 20 and the connector (the upper end of the cable 12) in the IC test apparatus having the above configuration.
  • the device to be measured mounting board 20 has a multilayer printed wiring board structure, and required electrode pads 21 and 22 are provided on the upper and lower surfaces thereof for connection of the device to be measured 40 and connector 15 respectively. Is formed.
  • the corresponding electrode pads 21 and 22 on the upper and lower surfaces are formed with through holes 23 at the electrode pads 21 and 22 respectively, and the through holes 23 are connected by the inner wiring pattern 24.
  • the conventional device mounting board 20 to be measured has a multilayer printed wiring board structure in which through holes 23 are used to connect the electrode pads 21 and 22 to the inner wiring pattern 24. (For example, see Non-Patent Document 1). Arrows in FIG. 14 indicate the flow of electric signals.
  • the speed of the test is increased, and a high-speed signal of, for example, 4 Gbps is used in the high-speed test of the device under test.
  • the part unnecessary as a transmission line is called a stub part.
  • the capacitance of this stub part 25 becomes a problem, causing waveform distortion and capacitive reflection.
  • the signal quality has been impaired, and the problem of not being able to cope with high-speed signals has become evident in conventional ports 20 with devices under test.
  • One object of the present invention is to provide a board with a device to be measured with reduced stub capacity and capable of responding to high-speed signals in view of this problem.
  • the purpose is to provide a device interface section of the IC test equipment.
  • a test apparatus for generating a test signal a performance board on which the electronic device is mounted, and a connection unit for electrically connecting the test apparatus and the performance board.
  • the performance board and the connection unit are provided with mating connectors facing each other, and the connector on the connection unit receives the test signal from the test equipment and tests the electronic device via the connector on the performance board. Supply signal.
  • connection unit and the connector on the performance board are fixed at predetermined positions on the connection unit and the performance board, respectively.
  • are electrically connected for example, see Patent Document 1).
  • each connector is provided near the outermost periphery of the connection unit and the performance board.
  • the connector on the connection unit side is fixed, it has been difficult to connect a performance board with a different connector position to the connection unit. Therefore, it is necessary to prepare connection units each having a connector arrangement corresponding to each of the performance boards having different connector positions.
  • connection unit side when supplying a high-frequency test signal to an electronic device, it is necessary to arrange a performance board connector near the electronic device in order to shorten the transmission line length from the performance board connector to the electronic device. . in this case,
  • the connector on the connection unit side also needs to be arranged corresponding to the position of the connector on the performance socket, but since the conventional connection unit side connector is fixed, the connection unit for high-frequency signals must be connected. I had to prepare.
  • an object of the present invention is to provide a connection unit, a device-under-test measurement board, a probe card, and a device interface unit which can solve the above-mentioned problems.
  • This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous embodiments of the present invention.
  • Patent Literature 1 Japanese Patent Application Laid-Open No. 2000-81 4 61 (P. 5, FIG. 12)
  • a device mounting board on which an IC socket is mounted and a test apparatus for testing an electronic device held in the IC socket are electrically connected.
  • a connection unit to be connected, a holding substrate provided facing the device mounting port, and a performance board side provided on the holding substrate so that the position on the holding substrate can be changed and provided on the device mounting board A connection unit comprising a connector and a connection cut side connector to be connected.
  • the holding board may have a structure that can move and hold the connector on the connection unit side to a position corresponding to the different installation position.
  • connection board side connector can be attached to and detached from the holding board provided in the connection unit.
  • the connection unit side connector is removed from the holding board, and other devices to be measured with different performance board side connector placement positions.
  • the holding substrate may have a structure that can be replaced by another holding substrate having an arrangement relationship corresponding to the mounting board.
  • the connection unit preferably includes a plurality of connection unit side connectors provided on the holding substrate so that the distance between the connection units can be changed.
  • the connection unit side connector is I when the connection unit is connected to the device mounting board. The distance with respect to the position of the socket may be provided so as to be changeable.
  • connection unit further includes a connection cable having one end fixed to the connection unit side connector and a connection cable for electrically connecting the connection unit side connector and the test apparatus, and the holding board holds the connection side unit side connector.
  • the connection unit side connector may have a through hole at a position where the connection unit side connector is to be connected.
  • connection unit further includes a connection cable having one end fixed to the connection unit side connector, and a connection cable for electrically connecting the connection unit side connector and the test apparatus, and the holding substrate is capable of changing the connection unit side connector. It may have a through hole provided between a plurality of positions and through which the connection cable passes.
  • the holding substrate can be changed in both the radial and circumferential directions around the mounting position of the IC socket when the connection unit and the device-under-test mounting board are connected.
  • the connector may be held.
  • the cross sections of the IC socket and the connection unit side connector in a plane substantially parallel to the holding substrate are each rectangular, and the connection unit side connector is held at a position closest to the mounting position of the IC socket in the radial direction.
  • the holding board may hold the connection unit side connector such that the long side of the cross section of the connection unit side connector faces the closest side of the cross section of the IC socket.
  • the holding board may be provided at a plurality of predetermined positions on the holding board, respectively, and may have a plurality of connector positioning members for specifying a position where the connection unit side connector can be changed.
  • the connector on the connection unit side has one of a groove and a projection that fit together, the plurality of connector positioning members have the other of the groove and the projection, and the holding board is a connector on the connection cut side.
  • the connection unit side connector may be held by fitting the groove or projection of the connector with the groove or projection of the connector positioning member.
  • the device mounting board mounts a plurality of IC sockets, the connection kit includes a plurality of connection unit side connectors provided corresponding to the plurality of IC sockets, and the holding substrate includes a plurality of holding boards. Each of the connectors on the connection unit side may be held so that the position on the holding board can be changed.
  • connection unit is provided on the holding substrate, and has a small-diameter performance board positioning member that determines a position to hold the measurement target board having a diameter smaller than a predetermined size, and a small-diameter performance board on the holding substrate.
  • a large-diameter performance board positioning member which is provided at a position farther from the IC socket mounting position than the board positioning member and has a diameter larger than a predetermined size and defines a position to hold a device mounting board to be measured. Further provision may be made.
  • a device mounting board under test for electrically connecting an electronic device and a test apparatus for testing the electronic device, wherein the IC socket for holding the electronic device and the IC socket are provided.
  • the socket board to be held, the test signal to be supplied to the electronic device from the test equipment, and the high-frequency signal connector to be supplied to the IC socket, and the high-frequency signal connector are provided farther from the IC socket than the high-frequency signal connector.
  • a board for mounting a device under test comprising: a connector for receiving a signal having a lower frequency than the test signal supplied to the IC socket by the connector for test from the test apparatus; and a connector for a low-frequency signal supplied to the IC socket.
  • the socket board is electrically connected to the low-frequency signal connector, electrically connected to the high-frequency signal connector, and the middle layer that does not reach the upper surface of the socket board from the lower surface of the socket board where the high-frequency signal connector is provided.
  • the high-frequency single-sided hole formed up to the position, and the socket substrate is provided on the outer peripheral side of the socket substrate with respect to the high-frequency single-sided hole and the lower surface of the socket substrate on which the low-frequency signal connector is provided. And a low-frequency through-hole that penetrates to the upper surface on which is mounted.
  • the socket board is electrically connected to the high-frequency signal pins of the electronic device, and is provided at a high-frequency through hole penetrating from the upper surface to the lower surface of the socket board.
  • the low frequency of electronic devices A low-frequency single-sided hole electrically connected to the wave signal pin and formed from an upper surface of the socket substrate to a middle layer position not reaching the lower surface of the socket substrate may be further provided.
  • wiring is formed on a plurality of layers in the depth direction, and formed on any of the plurality of layers, and a low-frequency signal for electrically connecting the low-frequency through hole and the low-frequency single-sided hole.
  • High-frequency signal formed on the lower surface side of the socket board from the layer on which the low-frequency signal wiring is formed, and electrically connects the high-frequency single-sided hole and the high-frequency through-hole among the plurality of layers. Wiring may be further provided.
  • a device mounting board under test for electrically connecting an electronic device and a test apparatus for testing an electronic device
  • the socket substrate has wiring formed on a plurality of layers
  • a connector provided on a lower surface of the socket board for receiving a test signal supplied to the electronic device from a test apparatus
  • the socket board is formed on any layer of the socket board and transmits a test signal to the electronic device.
  • the lower GND wiring connected to the ground potential and the lower surface of the socket are formed from the lower surface of the socket to the upper surface of the socket.
  • the horizontal distance between at least a part of the plurality of upper-layer GND wirings and the single-sided hole is the horizontal distance between the lower-layer GND wiring and the single-sided hole.
  • a device mounted port equipped with a device to be measured.
  • the horizontal distance between the upper-layer GND wiring closest to the signal wiring and the single-sided hole among the multiple upper-layer GND wirings is almost the same as the horizontal distance between the lower-layer GND wiring and the single-sided hole. It is preferable that the distance between the upper-layer GND wiring and the one-sided hole in the horizontal direction is smaller.
  • the single-sided hole may be formed from the lower surface of the socket to a middle layer position that does not reach the upper surface of the socket.
  • a device mounting board under test for electrically connecting an electronic device and a test apparatus for testing the electronic device, wherein wiring is provided in a plurality of layers.
  • a socket board formed on the socket board; and a connector provided on a lower surface of the socket board for receiving a test signal supplied to the electronic device from a test apparatus.
  • Wiring for signal transmission to the electronic device a single-sided hole formed from the lower surface of the socket to a middle layer position that does not reach the upper surface of the socket, and electrically connecting the connector and the signal wiring; and a signal wiring.
  • the single-sided hole When a single-sided hole is extended to the upper surface of the socket substrate in a plurality of different layers, the single-sided hole is formed in a region other than a region where the single-sided hole is formed, and has a plurality of GND lines connected to the ground potential. To provide a device mounting board under test.
  • a board used for interfacing an electric signal for testing a device under test in an IC test apparatus having a multi-layer printed wiring board structure and an inner layer wiring pattern. Either one of the two ends is connected to the through horn and connected to the remaining force (Surface Buried Via Hole), and ground layers are provided above and below so as to sandwich the inner wiring pattern layer.
  • the ground layer around the SVH In order to reduce the deterioration of transmission characteristics due to the presence of the stub part of the SVH, the distance between the stub part and the ground layer is formed, and the connected SVH, inner layer wiring pattern, and through hole form the front and back surfaces.
  • a board for mounting a device under test characterized in that wiring between them is configured.
  • the device mounting board to be measured is provided with a multi-layer printed circuit board having a multi-layer structure having an inner wiring pattern layer and a ground layer.After bonding at least two multi-layer printed circuit boards, one of both ends of the inner layer wiring pattern is attached.
  • a multi-layer printed wiring board is formed by forming through holes that are connected to the internal wiring pattern, and the predetermined through holes formed at the stage of the multi-layer printed circuit board are applied as SVHs that are connected to the other end of the inner layer wiring pattern.
  • a predetermined characteristic impedance may be formed based on the conductor width of the extension wiring pattern and the distance between the upper and lower ground layers.
  • an electric device for testing the device under test is provided in a device interface section of an IC test apparatus for interfacing an electric signal passing between a test head and a device under test.
  • the device mounting board to be used has a multilayer printed wiring board structure, and one of both ends of the inner layer wiring pattern is connected to the through hole, and the other is connected to the SVH (Surface Buried Via Hole).
  • SVH Surface Buried Via Hole
  • Ground layers are provided above and below so as to sandwich the Torii's pattern layer, and the ground layer around the SVH is designed to reduce the deterioration of transmission characteristics due to the presence of the SVH stub.
  • FIG. 1 is a diagram for explaining a first embodiment of a device-under-test mounting board according to the present invention.
  • FIG. 2 is a view for explaining a second embodiment of the device-under-test mounting board according to the present invention.
  • FIG. 3 is a view for explaining a third embodiment of a board for mounting a device to be measured according to the present invention.
  • FIG. 4 is a diagram for explaining various configuration examples of the device interface unit of the IC test apparatus.
  • FIG. 4 (a) shows an example of the configuration of the device interface unit
  • FIG. 4 (b) shows another example of the configuration of the device interface unit.
  • FIG. 5 is a diagram illustrating an example of a detailed configuration of the performance board 300, which is an example of a device mounting board.
  • FIG. 6 is a diagram showing an example of an enlarged view of a cross section of the socket substrate 350. As shown in FIG. FIG. 6A shows an example of an enlarged view in the vicinity of the low-frequency through hole 374, and FIG. 6B shows another example of the enlarged view in the vicinity of the low-frequency through hole 374. Figure 6 (c) shows the high An example of an enlarged view near the single-sided hole 382 for frequency is shown.
  • FIG. 7 is a diagram showing an example of a measurement result of a reflection component generated in each of the examples described in FIG.
  • FIG. 8 is a diagram showing another example of an enlarged view near the single-sided hole 382 for high frequency.
  • FIG. 9 is a diagram showing an example of a detailed configuration of a probe card 400, which is an example of a device mounting board.
  • FIG. 10 is a diagram illustrating a test of an electronic device.
  • FIG. 11 is a diagram illustrating an example of a top view of the holding substrate 30.
  • FIG. 12 is a diagram showing an example of a cross section of the holding board 30 and the connection tub side connector 64.
  • FIG. 13 is a diagram showing another example of a top view of the holding substrate 30.
  • FIG. 13 is a diagram showing another example of a top view of the holding substrate 30.
  • FIG. 14 is a diagram for explaining the overall configuration of the IC test apparatus.
  • FIG. 15 is a diagram for explaining a conventional structure of a device mounting board. C Best Mode for Carrying Out the Invention
  • FIG. 1 schematically shows an embodiment of a device-under-test mounting board according to the present invention.
  • the portions corresponding to those in FIG. 15 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the board 50 to be measured having a multilayer printed wiring board structure is connected to the electrode pads 21 and 22 on the upper and lower surfaces of the board 50 and the inner wiring pattern 24 by the through holes 23 and the SVH (Surface). Buried Via Hole) 51.
  • each of the inner wiring patterns 24 is connected to the through hole 23, and the other end is connected to the SVH 51, and the connected SVH 51, the inner wiring pattern 24 and Wiring between the corresponding electrode pads 21 and 22 on the upper and lower surfaces is formed by the through hole 23.
  • Fig. 1 schematically shows three inner layer wiring patterns 24, two of which are SVH 51 formed on the electrode pad 21 for connecting the device under test 40. The remaining one has SVH 51 formed on the electrode pad 22 for connecting the connector 15.
  • Which side of the both ends of the inner wiring pattern 24 is provided with the SVH 51 takes into consideration the wiring position of the inner wiring pattern 24, the pitch of the electrode pads 21 on the device under test 40 connection side, and the like. Selected as appropriate.
  • the SVH 51 is employed at one of the two ends of the inner layer wiring pattern 24, so that the conventional device shown in FIG.
  • the length of the stub part 25 can be shortened by the use of the SVH 51, and the capacity of the stub part 25 can be reduced, so that the signal speed is increased. Can be handled.
  • the chain double-dashed line indicates the bonded portion (bonded surface) 52.
  • FIG. 2 shows another embodiment of the device-under-test mounting board according to the present invention, in which, for example, it is necessary to mount a resistance element or the like on a part of the inner layer wiring pattern 24, and an SVH 51 This is an example of the provision.
  • 53 indicates an element such as a resistance element.
  • the element 53 is mounted on a pair of electrode pads 54 on which the SVH 51 is formed.
  • the device-to-be-measured board 55 as shown in FIG. 2 is also used according to the required specifications.
  • the device mounting board 55 can be manufactured by the same manufacturing method as the manufacturing method of the device mounting board 50 described above.
  • FIG. 3 differs from the structure of the device-under-test mounting boards 50 and 55 shown in FIGS. 1 and 2 in that a third wiring board is provided between two wiring boards having via holes to form the SVH 51.
  • This figure shows the device-under-test mounting board 56 with a structure in which these three wiring boards are interposed, and if such a structure is adopted, the device under test shown in FIG.
  • the capacity of the stap portion 25 can be further reduced as compared to the port 50 equipped with depises.
  • the above-mentioned boards 50, 55 and 56 mounted on the device to be measured are called performance boards in the device interface section 3 of the IC test apparatus shown in FIG.
  • the structure of part 3 is not limited to the structure shown in Fig. 14, but some other structures may be used depending on the use and application of the IC test equipment.
  • FIGS. 4A and 4B show other examples of the configuration of the device interface unit 3 together with the test head 2, and these configurations will be briefly described below.
  • the device interface section 3 is a performance board 60, a number of cables 12 similar to those in FIG. 14, a plurality of devices under test mounting boards 57 commonly called socket boards, and an IC. It consists of socket 320.
  • the performance board 60 has a connector (not shown) for connection to the test head 2 on the lower surface thereof, and is connected to the test head 2 and mounted on the test head 2.
  • the position of the board called the performance board is different from that in Fig. 14.
  • the device interface unit 3 is composed of a mother board (mother board unit) 70 composed of a large number of cables 12 and, similarly to FIG. 4 (a), a plurality of socket boards. And the IC sockets 320 mounted on the device-under-installation boards 57 respectively.
  • the cable 12 has connectors (not shown) at its lower and upper ends, respectively.
  • the lower end is directly connected to the test head 2 and the upper end is connected to the device under test mounting board 57. It is something to be done.
  • the structure of the device mounting port according to the present invention as shown in FIGS. 1 to 3 is the same as that of the device interface of the device interface 3 shown in FIGS. 4 (a) and 4 (b). The same can be applied to the device mounting board 57, which can support high-speed signals.
  • FIG. 5 is a diagram showing an example of a detailed configuration of a performance board 300, which is an example of a device-equipped device mounted port.
  • FIG. 5 shows a cross-sectional view of the performance board 300.
  • the performance board 300 has the same or similar function and configuration as the board under test (50, 55, 56, and 57) described with reference to FIGS.
  • the electronic device 310 (device under test 40) is electrically connected to a test apparatus for testing the electronic device 310.
  • the performance board 300 includes an IC socket 320, a socket board 350, a plurality of high-frequency signal connectors 370, and a plurality of low-frequency signal connectors 372.
  • the IC socket 320 holds the electronic device 310 and electrically connects each pin of the electronic device 310 to each pin of the performance board 300.
  • the socket board 350 holds the IC socket 320 on the upper surface of the socket board 350, and is electrically connected to the electronic device 310 via the IC socket 320.
  • the socket substrate 350 is electrically connected to a test apparatus 200 (see FIG. 10) via a connection unit 100 (see FIG. 10).
  • the plurality of high-frequency signal connectors 37 0 and the plurality of low-frequency signal connectors 37 2 are provided on the lower surface of the socket board 350 and are used to connect test strip signals to be supplied to the electronic device 310. 0 and received from the test apparatus 200 via the socket board 350 and the IC socket 3200 to the electronic device 310.
  • the surface facing the electronic device 310 is described as the upper surface, and the surface facing the test apparatus 200 is described as the lower surface, but in other examples, Alternatively, the surface facing the test apparatus 200 may be the upper surface, and the surface facing the electronic device 310 may be the lower surface.
  • the low-frequency signal connector 372 is provided farther from the IC socket 370 than the high-frequency signal connector 370, and the high-frequency signal connector 370 is supplied to the IC socket 322. A signal having a lower frequency than the test signal to be received is received from the test apparatus 200 via the connection unit 100.
  • a low-frequency signal wiring 376, a high-frequency signal wiring 380, and a GND wiring are formed in a plurality of layers in the depth direction. Wiring for low frequency signal 3
  • the high-frequency signal wiring 380 are examples of the inner-layer wiring pattern 24 described with reference to FIGS.
  • the socket substrate 350 includes a through hole for low frequency 37 4, a through hole for low frequency 36 2, a single-sided hole for low frequency 360, a single-sided hole for high frequency 3
  • the through hole for low frequency 3 7 4, the through hole for high frequency 3 6 2, and the through hole for GND 3 8 4 are examples of the through hole 23 described with reference to FIGS. 1 to 4.
  • the low-frequency single-sided hole 360 and the high-frequency single-sided hole 382 are examples of the SVH 51 described with reference to FIGS.
  • the low-frequency through-hole ⁇ 374 is electrically connected to the low-frequency signal connector 372, and the socket board 350 is provided with a socket board from the lower surface where the low-frequency signal connector 372 is provided. It is provided so as to penetrate up to the upper surface on which the electronic device 310 is mounted.
  • the low-frequency through-hole 374 is provided on the outer periphery of the socket substrate 350 from the high-frequency one-sided hole 382, the low-frequency one-sided hole 360, and the high-frequency through-hole 362.
  • the low-frequency single-sided hole 360 is the above-described SVH 51, which is electrically connected to the low-frequency signal pin of the electronic device 310, and is connected to the socket board 350 from the upper surface. It is formed up to the middle layer position that does not reach the lower surface of the substrate 350.
  • the low-frequency single-sided hole 360 is provided on the outer peripheral side of the socket substrate 350 with respect to the high-frequency through-hole 362.
  • the low-frequency signal wiring 3 7 6 is connected to one of the plurality of layers of the socket substrate 3 50.
  • the low-frequency through-hole 374 and the low-frequency single-sided hole 360 are electrically connected to transmit a low-frequency test signal.
  • GND wirings 378 are formed in a plurality of layers, and the low-frequency signal wiring 376 is formed between any of the GND wirings 378.
  • the socket substrate 350 can supply a low-frequency test signal to the electronic device 310. Also, since SVH is used as the low-frequency single-sided hole 360 for electrical connection with the IC socket 320, the area of the stub portion that does not contribute to the transmission of test signals can be reduced. Test signals can be transmitted accurately.
  • the high-frequency single-sided hole 382 is the SVH 51 described above, and is electrically connected to the high-frequency signal connector 370, and the high-frequency signal connector 370 of the socket board 350 is provided. It is formed from the lower surface to the middle position that does not reach the upper surface of the socket substrate 350.
  • the high-frequency through-hole 362 is electrically connected to the high-frequency signal pin of the electronic device 310 and penetrates from the upper surface to the lower surface of the socket substrate 350.
  • the high-frequency signal wiring 380 is formed on the lower surface side of the socket substrate 350 from the layer on which the low-frequency signal wiring 376 is formed, of the plurality of layers of the socket substrate 350.
  • the high-frequency single-sided hole 382 and the high-frequency through-hole 362 are electrically connected to transmit a high-frequency test signal.
  • the high-frequency single-sided hole 3 8 2 does not interfere with the upper-layer low-frequency signal wiring 3 7 6, and the low-frequency single-sided hole 3 6 0 does not interfere with the lower-layer high-frequency signal wiring 3 8 0.
  • the advantage that high-density pattern wiring can be obtained is obtained.
  • a high-frequency test signal can be supplied to the electronic device 310.
  • the SVH is used as the high-frequency single-sided hole 382
  • the area of the stub portion that does not contribute to the transmission of the test signal can be reduced, so that the test signal can be transmitted accurately.
  • the transmission path length of the high-frequency test signal is increased. Can be shortened, and the test signal can be transmitted with higher accuracy.
  • the GND wiring 378 formed in a plurality of layers is a solid ground plane formed on almost the entire surface of the GND layer, and is electrically connected to the through hole 384 for GND. Connected to the ground potential.
  • a plurality of through holes 384 for GND are provided on the entire surface of the socket substrate 350 at a required pitch.
  • it is provided near a single-sided hole such as a high-frequency single-sided hole 382 or a through-hole.
  • FIG. 6 is a diagram showing an example of an enlarged view of a cross section of the socket substrate 350. As shown in FIG.
  • the GND wiring 378 is formed in a plurality of layers in the depth direction on the socket substrate 350, and the signal wiring of the low-frequency signal wiring 376 or the high-frequency signal wiring 380 is a layer between the GND wiring 378. And a characteristic impedance of, for example, 50 ⁇ . In the region where the low-frequency through-hole 374, the high-frequency single-sided hole 382, the low-frequency single-sided hole 360, and the high-frequency through-hole 362 are formed in the GND layer of the socket substrate 350, these through holes or A predetermined pattern must be formed in advance on each GND layer between the single-sided hole and GND wiring 378.
  • the through hole or one-sided hole and the GND wiring 378 need to be formed with a predetermined interval.
  • the diameter of the through hole or the single-sided hole is formed to be about 0.3 mm to 0.35 mm.
  • FIG. 6A is a diagram illustrating an example of an enlarged view of the vicinity of the low-frequency through hole 374.
  • the GND wiring 378 does not exist in a circular area of each GND layer that is concentric with the low-frequency through-hole 374 and larger in diameter than the low-frequency through-hole 374. It is formed.
  • the GND wiring 378 is not formed in a circular region having a diameter of 0.75 mm, which is concentric with the low-frequency through hole 374 in each GND layer.
  • FIG. 6B shows another example of an enlarged view of the vicinity of the low-frequency through hole 374.
  • each GND layer is different from the example described in FIG.
  • the GND wiring 378 is not formed in a circular area having a large diameter.
  • the GND wiring 378 is not formed in a circular area having a diameter of 1.25 mm.
  • FIG. 6 (c) is a diagram showing an example of an enlarged view near the single-sided hole 382 for high frequency.
  • the single-sided holes 382 for the high-frequency single-sided holes 382 or the low-frequency single-sided holes 360 are formed without penetrating the socket substrate 350. Therefore, when the single-sided hole is extended to the upper surface or the lower surface of the socket substrate 350, the GND wiring 378 is formed in a region where the single-sided hole is formed.
  • the socket substrate 350 is formed by bonding a plurality of substrates each having a single-sided hole formed as a through hole, the length of the single-sided hole (SVH) in the depth direction is constant. Become. For this reason, when electrically connected to the signal wiring in each layer having a different depth, a stub portion that does not contribute to the transmission of the test signal occurs even when the SVH is used.
  • the plurality of GND wirings 378 are connected to the upper layer GND wiring 378 _ 2 formed on the upper layer side of the socket substrate 350 from the high frequency signal wiring 380 and the lower layer side of the socket substrate 350 from the high frequency signal wiring 380. And the lower layer GND wiring 377-1.
  • the horizontal distance between at least a part of the plurality of upper-layer GND wires 378-2 and the high-frequency single-sided hole 382 is equal to the lower-layer GND wire 378-1 and the high-frequency single-sided hole.
  • the capacitance component in the stub portion can be reduced.
  • a circular area where the lower GND wiring 378-1 is not formed is formed.
  • the diameter of the region is x, it is preferable that the region is formed so that X is smaller than 1.25 mm.
  • the horizontal distance between the upper-layer GND wiring 3 78-2 closest to the high-frequency signal wiring 380 and the high-frequency single-sided hole 382 among the plurality of upper-layer GND wirings 378-2 is as follows.
  • the horizontal distance between the lower-layer GND wiring 3 78-1 and the high-frequency single-sided hole 3 82 is almost the same, and the horizontal distance between the other upper-layer GND wiring 3 7 8-2 and the high-frequency single-sided hole 382.
  • FIG. 7 is a diagram illustrating an example of a measurement result of a reflection component generated in each example described in FIG.
  • the vertical axis indicates the magnitude of the reflection component
  • the horizontal axis indicates the position where the reflection component occurs.
  • (a) is the reflection component in the example shown in Fig. 6 (a)
  • (b) is the reflection component in the example shown in Fig. 6 (b)
  • (c) is that in Fig. 6 (c).
  • 5 shows the magnitude of the reflection component in the example shown.
  • the stub portion of the single-sided hole has a reflection component of 19.5% with respect to the test signal.
  • a reflection component of 12.5% is generated for the test signal, and the distance between the single-sided hole and the GND wiring 378 is increased. It can be seen that the reflection component is reduced.
  • a reflection component of 17.2% occurs for the test signal, and a single-sided hole (S VH) is used instead of a through hole. It can be seen that the reflection component is further reduced by forming the GND wiring 378 as shown in c).
  • FIG. 8 is a view showing another example of an enlarged view of the vicinity of the single-sided hole 382 for high frequency.
  • This example is an example in which the GND wiring 378 in the region 390 is removed. With such a configuration, the capacitance component generated between the GND wiring 378 formed above the stub and the high-frequency single-sided hole 382 is reduced, and the accuracy is further improved. Test signals can be transmitted.
  • the diameter of a circular region where the GND wiring 3778 is not formed is 1.5 mm in each GND layer.
  • the diameter of the circular region is preferably as large as possible except for the GND layer adjacent to the high-frequency signal wiring 380, but as described above, the through hole for GND 380 is provided on the entire surface of the socket substrate 350. 4 are formed and are adjacent to each other, so their size is limited.
  • the diameter of the circular area where the GND wiring 378 is not formed in each GND layer is a predetermined margin with the GND through hole 384 formed on the entire surface of the socket substrate 350. Preferably, it is formed so as to have a maximum as long as it does not overlap.
  • FIG. 9 is a diagram showing an example of the detailed configuration of the probe force 400, which is an example of the device-under-test mounting board.
  • FIG. 9 shows a sectional view of the probe card 400. 5 to 8, the performance board 300 is used to electrically connect to the electronic device 310. However, instead of the performance board 300, the probe card 400 is used to connect the electronic device 310 to the electronic device 310. It may be electrically connected to 0.
  • the probe card 400 has the same function and configuration as the performance board 300.
  • the probe card 400 has a plurality of probe pins 3 6 electrically connected to terminals of the electronic device 3 10 instead of the IC socket 3 2 in the configuration of the performance board 3. 4 is provided.
  • the socket board 350 functions as a probe board that holds the probe pins 365.
  • the electronic device 310 can be tested in an unpackaged wafer shape.
  • connection unit is an example of the mother port 70 described with reference to FIG.
  • FIG. 10 is a diagram illustrating a test of an electronic device.
  • the electronic device 310 to be tested is mounted on the performance board 300, which is an example of a device-under-test mounting board.
  • Performance board 300 It has the same or similar function and configuration as the performance board 300 described in FIGS.
  • the test apparatus 200 generates a test signal for testing an electronic device 310 such as a semiconductor element.
  • the connection unit 100 electrically connects the test apparatus 2000 to the performance board 300 and supplies a test signal to the electronic device 310 mounted on the performance board 300. I do.
  • the test apparatus 200 generates a test signal having a desired pattern corresponding to the electronic device 310, and supplies the test signal to the electronic device 310 via the connection unit 100 and the performance board 300. .
  • the test apparatus 200 receives the output signal output from the electronic device 310 via the connection unit 1 and the performance board 300.
  • the test apparatus 200 generates an expected value signal corresponding to the electronic device 310 and compares it with the received output signal to determine whether the electronic device 310 is good.
  • the performance board 300 includes a socket board 350, an IC socket 320, a plurality of connectors 330 on the performance board side, and a plurality of signal wires 340.
  • the performance board 300 holds a plurality of performance board-side connectors 330 on a surface facing the connection unit 100, and holds an IC socket 320 on the upper surface of the facing surface.
  • the performance port side connector 330 is, for example, the high frequency signal connector 370 and the low frequency signal connector 372 described with reference to FIG.
  • the IC socket 320 holds the electronic device 310.
  • the IC socket 320 has terminals that are electrically connected to respective pins of the electronic device 310.
  • the plurality of connectors 330 on the performance board side receive a test signal to be supplied to the electronic device 310 from the test apparatus 200 via the connection unit 100, and connect the signal wiring 340 to the electronic device 310.
  • the output signal of the electronic device 310 is received from the IC socket 320 and supplied to the connection cut 100.
  • the signal wiring 340 is the high-frequency signal wiring 380, the high-frequency single-sided hole 382, the high-frequency through-hole 362, the low-frequency through-hole 374, described in FIG. This corresponds to the low frequency signal wiring 376 and the low frequency single-sided hole 360.
  • the performance board provided near the IC socket 320 The connector 330c receives a high-frequency test signal among test signals to be supplied to the electronic device 310, and functions as a high-frequency signal socket 370 supplied to the IC socket 320.
  • the performance board connectors (330a, 330b) provided farther from the IC socket 320 than the performance board connector 330c are connected to the performance pod connector 33 0 c receives a signal having a lower frequency than the test signal supplied to the IC socket 320 through the connection unit 100, and receives the signal for the low-frequency signal supplied to the IC socket 320. Functions as connector 3 7 2.
  • the position of the performance board connector 330 changes in accordance with the number of IC pins and the arrangement of IC pins of the electronic device 310. Also, the performance board side connector 330 for receiving a higher frequency signal is provided closer to the IC socket 320. Therefore, the distance to the IC socket 320 varies depending on the electronic device 310.
  • the performance board side connectors (330a, 330b) provided far from the IC socket 320 may be used for the power supply voltage of the electronic device 310.
  • the performance board 300 in this example since the performance board connector 330 is provided at a position corresponding to the frequency of the received signal, the signal is supplied to the electronic device 310 with good transmission characteristics. can do.
  • a board is produced in which the position of the performance board side connector 330 is changed in accordance with the number of IC pins and the IC pin arrangement of the electronic device 310.
  • the connection unit 100 includes a holding substrate 30, a plurality of connection cut-side connectors 64, and a plurality of connection cables (66 a, 66 b, 66 c).
  • the holding substrate 300 is a structure that fixes a plurality of connection cut-side connectors 64 at predetermined positions, and is provided to face the performance board 300.
  • the holding substrate 30 holds a plurality of connection cut-side connectors 64 on a surface facing the performance board 300.
  • connection unit side connectors 64a, 64b, 64c
  • the performance board connector (330a, 330b, 330) provided on the performance board 300 is provided.
  • the connection unit side connector 64 can be used as it is.
  • connection cable 66 One end of each connection cable 66 is fixed to the corresponding connection unit side connector 64, and the connection cable side connector 64 is electrically connected to the test apparatus 200.
  • the test apparatus 200 is connected to the other end of the connection cable 66, supplies a test signal to the connection unit 100 via this connection, and connects the connection unit 100 via the connection cable 66. Then, the output signal output by the electronic device 310 is received.
  • the performance board connector 330 can be connected to a plurality of types of performance boards 300 having different arrangements only by replacing the inexpensive holding board 30. be able to. For this reason, a great advantage is obtained that the plurality of connection unit-side connectors 64 can be reused repeatedly without change.
  • test signal was supplied to the electronic device 310 using the performance board 300, but in another example, as described in FIG. 9, the electronic signal was supplied using the probe card 400.
  • a test signal may be supplied to the device 310.
  • FIG. 11 shows an example of a top view of the holding substrate 30. When the connection unit 100 is connected to the performance board 300, the electronic device 310 is placed at the placement position 312.
  • a plurality of connection unit side connectors 64 are detachable, and can be moved to a plurality of arrangement positions 34.
  • a plurality of arrangement positions 34 are provided on the holding board 30 so that the distance between the plurality of connection unit side connectors 64 on the holding board 30 can be changed.
  • a plurality of connection unit side connectors 64 are arranged on the holding substrate 30 so that the distance from the mounting position 3 12 of the IC socket 320 can be changed.
  • Positions 3 and 4 are provided Can be When a probe card is used in place of the performance board 300, the mounting position 312 of the IC socket 320 is a mounting position of the probe pin.
  • the holding substrate 30 has a positioning member 42 for holding the connection unit side connector 64 at each of the arrangement positions 34.
  • the connection position 34 on which the connection-side connector 64 can be changed is specified.
  • the holding substrate 30 has a through-hole 32 in a position where each of the arrangement positions 34 is large enough to allow the connection unit side connector 6 4 to pass therethrough.
  • the through hole 32 is provided from the surface of the holding substrate 30 facing the performance board 300 to the surface facing the test apparatus 200.
  • the through holes 32 may be provided over a plurality of arrangement positions 34. That is, the openings of the through holes 32 may be provided over a plurality of arrangement positions 34.
  • the opening of the through hole 32_1 shown in FIG. 11 may be connected to the opening of the through hole 32-4 to form one through hole.
  • the connection unit side connector 64 is moved from the arrangement position 34-1 to the arrangement position 3 4-4, the connection cables 66 are arranged from the arrangement position 34-1 to the arrangement position 34-1-4. Since it can pass through the through hole, the position of the connector 64 on the connection unit side can be easily changed.
  • the plurality of arrangement positions 34 are connected to the connection position in the radial direction and the circumferential direction with the placement position 312 of the IC socket 320 as a center. Preferably, it is provided so that the position of 64 can be changed.
  • the cross sections of the IC socket 320 and the connection unit side connector 64 in a plane substantially parallel to the holding substrate 30 are rectangular.
  • the holding board 30 is connected to the long side of the cross section of the connector 6 4 on the connection unit side.
  • the connection unit side connector 64 so as to face the closest side of the cross section of the socket 320.
  • the positioning member 42 provided at the arrangement position 34-4 is connected to the connection unit side such that the long side of the connection unit side connector 64 is substantially parallel to the closest side of the cross section of the IC socket 320. Hold the connector.
  • connection unit side connector 64 A plurality of terminals are provided in the connection unit side connector 64 along the long side direction.
  • the connection unit side is provided near the IC socket 320 to supply a high frequency signal.
  • the connector 64 When the connector 64 is provided, the distance between each terminal and the pin of the electronic device 310 can be made substantially equal, and a signal can be supplied to the electronic device 310 with good transmission specification.
  • the holding substrate 30 has a small-diameter performance board positioning member 46 and a large-diameter performance board positioning member 44.
  • the small-diameter performance board positioning member 46 and the large-diameter performance port positioning member 44 are formed by a plurality of fitting protrusions provided on the surface of the holding substrate 30 facing the performance board 300. May be.
  • the small-diameter performance board positioning member 46 determines a position where the performance board 300 having a diameter equal to or less than a predetermined size is to be held.
  • the large-diameter performance board positioning member 44 is provided on the holding substrate 30 at a position farther from the mounting position 3 12 of the IC socket 320 than the small-diameter performance board positioning member 46. Determines the position at which the performance board 300 is to be held which is larger than a predetermined size.
  • the connection unit 100 in this example it is possible to accurately connect to a plurality of types of performance boards 300 having different diameters.
  • FIG. 12 shows an example of a cross section of the holding substrate 30 and the connection unit side connector 64. As described with reference to FIG.
  • the holding substrate 30 has the positioning member 42 on the surface that holds the connection unit side connector 64.
  • the positioning member 42 is a projection extending in the direction of the connection unit side connector 64.
  • the connection unit side connector 64 has a groove 12 for fitting with the positioning member 42 on a surface facing the holding substrate 30. By fitting the positioning member 42 and the groove 12 of the connection unit side connector 64, the connection unit side connector 64 can be held on the holding substrate 30.
  • the positioning member 42 may have a groove shape and the connection unit side connector 64 may have a projection.
  • FIG. 13 shows another example of a top view of the holding substrate 30.
  • the performance board 300 mounts two IC sockets 320.
  • the connection cut 100 includes a plurality of connection cut-side connectors 64 provided corresponding to the plurality of IC sockets 320.
  • the holding board 30 holds the connection unit side connector 64 corresponding to the mounting position 3 12 of each IC socket 3 20 so that the position on the holding board 30 can be changed. That is, the holding substrate 30 has the function and configuration described in FIG. 11 with respect to each of the IC sockets 320.
  • the connection unit side connector 64 can be moved to a desired position by passing the connection unit side connector 64 through a through hole (not shown).
  • the device mounting board according to the present invention it is possible to reduce the stub capacitance in the through-hole portion, and thus obtain a device mounting board capable of responding to high-speed signals. it can.
  • connection unit of the present invention a signal can be supplied to an electronic device with good transmission characteristics by connecting to a plurality of types of performance boards or probe cards. Therefore, the electronic device can be tested with high accuracy.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　ＩＣソケットが載置されたパフォーマンスボードと、ＩＣソケットに保持される電子デバイスを試験する試験装置とを電気的に接続する接続ユニットであって、パフォーマンスボードと対向して設けられる保持基板と、保持基板上における位置が変更可能に保持基板上に設けられ、パフォーマンスボードが備えるパフォーマンスボード側コネクタと接続されるべき接続ユニット側コネクタとを備えることを特徴とする接続ユニットを提供する。

Description

明 細 書 接続ュ-ット、 被測定デバイス搭載ボード、 プローブカード、 及びデバイスイン タフエース部 技術分野
本発明は、 試験装置に関する。 特に本発明は、 パフォーマンスボード、 プロ一 ブカード、 ソケットボードと一般に称され、 被測定デバイス （DUT : device under test )を搭載するために使用されている被測定デバイス搭載ボード、 及 ぴ被測定デバイス搭載ボードと試験装置本体とを接続する接続ュニッ トの構造 に関する。 また本出願は、 下記の日本国特許出願に関連する。 文献の参照による 組み込みが認められる指定国については、下記の出願に記載された内容を参照に より本出願に組み込み、 本出願の記載の一部とする。
特願 2002— 3 1 728 7号 出願日 2002年 1 0月 3 1 日 特願 2002 _ 338560号 出願日 2002年 1 1月 2 1 日 背景技術
図 14は I C試験装置の一構成の概要を示したものであり、 まず図 14を参照し て I C試験装置の構成を簡単に説明する。
I C試験装置は大別してメインフレーム 1とテストへッド 2とデバイスインタフ エース部 (DUTィンタフェース部) 3とよりなり、 メインフレーム 1とテストへ ッド 2とはケーブル 4によって接続され、 デバイスインタフェース部 3はテストへ ッド 2上に搭載されてテストへッド 2と接続されている。
デバイスインタフェース部 3はこの例では基板 1 1と多数 （例えば、 数千本） の ケーブル 1 2とを備えたマザ一ボード （マザ一ボードユニット） 10と、 一般にパ フォーマンスボードと称される被測定デバィス搭載ボード 20と、 I Cソケット 3 20とよりなり、 基板 1 1はその下面にテストヘッド 2との接続用のコネクタ （図 示せず） を具備している。
ケーブル 1 2はその下端が基板 1 1に半田付けされ、 またはコネクタを介して接 続されており、 上端はコネクタ等 （図示せず） を介して被測定デバイス搭載ボード 2 0に接続されている。 被測定デバイス搭載ボード 2 0上にはこの例では I Cソケ ット 3 2 0が 1つ実装されている。 図 1 4中、 4 0は I Cソケット 3 2 0に装着さ れた被測定デパイス （被測定 I C) を示す。 また、 1 3はケーブル 1 2を覆うカバ 一を示す。
図 1 5は上記のような構成を有する I C試験装置における被測定デバイス搭載ボ ード 2 0の従来の構成及ぴ被測定デバィス搭載ボード 2 0に対する被測定デバィス 4 0とコネクタ （ケーブル 1 2上端のコネクタ） 1 5との接続関係を模式的に示し たものであり、 I Cソケット 3 2 0の図示は省略している。
被測定デパイス搭載ボード 2 0は多層プリント配線板構造を有するものとされ、 その上面及び下面には所要の電極パッド 2 1、 2 2がそれぞれ被測定デバィス 4 0 接続用及びコネクタ 1 5接続用として形成されている。
上下面の対応する電極パッド 2 1と 2 2とは、 電極パッド 2 1、 2 2部分にスル 一ホール 2 3がそれぞれ形成され、 それらスルーホール 2 3が内層配線パターン 2 4によって接続されることにより互いに接続されており、 即ち従来の被測定デバィ ス搭載ボード 2 0は電極パッド 2 1、 2 2と内層配線パターン 2 4との接続にスル 一ホール 2 3を用いるといった多層プリント配線板構造を採用していた （例えば、 非特許文献 1参照）。 なお、 図 1 4中、 矢印は電気信号の流れを示す。
ところで、 I C試験装置においては試験の高速化が図られ、 被測定デバイスの高 速試験において例えば 4 G b p sといった高速信号が使用される状況になってきて いる。
このような信号の高速化に伴い、 図 1 5に示したような構造を有する従来の被測 定デバイス搭载ボード 2 0ではスルーホール 2 3周りの設計が反射や帯域遮断の面 で影響を及ぼすようになつてきた。
即ち、 図 1 5中に点線で囲んで示したように、 スルーホール 2 3におけるスタブ 部分 （ここでは伝送線路として不要な部分をスタブ部分と言う。） 2 5が大きい （長 レ、） ため、 このスタプ部分 2 5の容量が問題となり、 波形歪みや容量性反射が発生 し、 これにより信号品質 （波形品質） が損なわれ、 信号の高速化に対応できないと いった問題が従来の被測定デバイス搭載ポード 2 0で顕在化してきた。
この発明の目的の一つは、 この問題に鑑み、 スタブ容量を削減し、 高速信号に対 応できるようにした被測定デバィス搭載ボードを提供することにあり、 さらにその 被測定デバィス搭載ボードを具備した I C試験装置のデバイスィンタフエース部を 提供することにある。 また、 従来半導体素子等の電子デバイスを試験する場合、 試験信号を生成する試 験装置と、 電子デバイスを載置するパフォーマンスボードと、 試験装置及びパフォ 一マンスボードを電気的に接続する接続ュュットとが用いられている。 パフォーマ ンスボード及び接続ュニットには、 互いに嵌合するコネクタが対向して設けられて おり、 接続ユニット側のコネクタは、 試験装置から試験信号を受け取り、 パフォー マンスボード側のコネクタを介して電子デバイスに試験信号を供給する。
接続ュニット側のコネクタ及ぴパフォーマンスボード側のコネクタは、 それぞれ 接続ュニッ ト及びパフォーマンスボードの予め定められた位置に固定されており、 対応するコネクタ同士を嵌合させることにより、 試験装置とパフォーマンスボード とを電気的に接続している （例えば、 特許文献 1参照）。 例えば、 それぞれのコネク タは、 接続ユニット及びパフォーマンスボードの最外周近傍に設けられている。 しかし、 接続ユニット側のコネクタが固定されているため、 コネクタの位置が異 なるようなパフォーマンスボードと、 接続ュニットとを接続することが困難であつ た。 このため、 コネクタ位置の異なるパフォーマンスボードのそれぞれに対応する コネクタ配置を有する接続ュニットをそれぞれ用意する必要があった。
例えば、 電子デパイスに高周波の試験信号を供給したい場合、 パフォーマンスボ 一ド側コネクタから電子デパイスまでの伝送線路長を短くするために、 パフォーマ ンスボード側コネクタを、 電子デバイスの近傍に配置する必要がある。 この場合、 接続ュ-ット側のコネクタもパフォ一マンスポード側コネクタの位置に対応して配 置される必要があるが、 従来の接続ユニット側コネクタは固定されているため、 高 周波信号用の接続ュニットを用意する必要があった。
そこで本発明は、 上記の課題を解決することのできる接続ユニット、 被測定デバ イス測定ボード、 プローブカード、 及びデバイスインタフェース部を提供すること を目的とする。 この目的は、 請求の範囲における独立項に記載の特徴の組み合わせ により達成される。 また従属項は本発明の更なる有利な具体例を規定する。 特許文献 1 特開 2 0 0 0— 8 1 4 6 1号公報 （第 5頁、 第 1一 2図） 非特許文献 1 高木 清著、 「ビルドアップ多層プリント配線板技術」、 日刊工業 新聞社、 2 0 0 0年 6月 2 0日、 p . 7 - 8 発明の開示
上記課題を解決するために、 本発明の第 1の形態においては、 I Cソケットが载 置された被測定デバイス搭載ボードと、 I Cソケットに保持される電子デバイスを 試験する試験装置とを電気的に接続する接続ュニットであって、 被測定デバイス搭 載ポードと対向して設けられる保持基板と、 保持基板上における位置が変更可能に 保持基板上に設けられ、 被測定デバイス搭載ボードが備えるパフォーマンスボード 側コネクタと接続されるべき接続ュ-ット側コネクタとを備えることを特徴とする 接続ユニットを提供する。
被測定デパイス搭載ボードの種類によりパフォーマンスボード側コネクタが異な る配設位置の場合、 異なる配設位置に対応する位置へ接続ュニット側コネクタを移 動して保持可能な構造を保持基板が備えてよい。
接続ュニットに備える保持基板は接続ュ-ット側コネクタを着脱することが可能 であり、 接続ユニット側コネクタを保持基板から取り外して、 パフォーマンスボー ド側コネクタの配設位置が異なる他の被測定デバイス搭載ボードに対応した配設位 置関係となる他の保持基板に交換可能な構造を当該保持基板が備えてよい。 接続ュニットは、 保持基板上における互いの距離が変更可能なように保持基板上 に設けられた複数の接続ユニット側コネクタを備えることが好ましい。 また、 接続 ュニット側コネクタは、 接続ュニットと被測定デバイス搭載ボードとが接続した場 合の I。ソケットの载置位置に対する、 距離が変更可能に設けられていてよい。 また、 接続ュニットは、 一端が接続ユエット側コネクタに固定され、 接続ュ-ッ ト側コネクタと試験装置とを電気的に接続する接続ケーブルを更に備え、 保持基板 は、 接続側ュュット側コネクタを保持するべき位置に、 接続ユニット側コネクタが 通過可能な大きさの貫通孔を有してよい。
また、 接続ユニットは、 一端が前記接続ユニット側コネクタに固定され、 接続ュ ニット側コネクタと試験装置とを電気的に接続する接続ケーブルを更に備え、 保持 基板は、 接続ュニット側コネクタの変更可能な複数の位置の間に渡って設けられ、 接続ケーブルが通過する貫通孔を有してよい。
また、 保持基板は、 接続ュニットと被測定デバィス搭載ボードとが接続した場合 の I Cソケットの載置位置を中心として、 径方向及ぴ周方向のいずれにも位置を変 更可能に、 接続ユニット側コネクタを保持してよい。
また、 保持基板と略平行な面における I Cソケット及ぴ接続ュニット側コネクタ の断面は、 それぞれ長方形であり、 径方向において、 接続ユニット側コネクタを、 I Cソケットの載置位置に最も近い位置に保持する場合、 保持基板は、 接続ュニッ ト側コネクタの断面の長辺が、 I Cソケットの断面の最も近い辺と対向するように、 接続ュニット側コネクタを保持してよい。
また、 保持基板は、 保持基板上における予め定められた複数の位置にそれぞれ設 けられ、 接続ュニット側コネクタが変更可能な位置を指定する複数のコネクタ位置 決め部材を有してよい。
また、 接続ユニット側コネクタは、 互いに嵌合する溝及び突起の一方を有し、 複 数のコネクタ位置決め部材は、 溝及ぴ突起の他方を有し、 保持基板は、 接続ュ-ッ ト側コネクタの溝又は突起と、 コネクタ位置決め部材の溝又は突起とを嵌合させる ことにより、 接続ュニット側コネクタを保持してよい。 また、 被測定デバイス搭載ボードは、 複数の I Cソケットを載置し、 接続ュ-ッ トは、 複数の I Cソケットに対応して設けられた複数の接続ュニット側コネクタを 備え、 保持基板は、 複数の接続ユニット側コネクタのそれぞれを、 保持基板上にお ける位置が変更可能に保持してよい。
また、 接続ユニットは、 保持基板上に設けられ、 径が予め定められた大きさ以下 である被測定デパイス搭載ボードを保持するべき位置を定める小径パフォーマンス ボード位置決め部材と、 保持基板上において、 小径パフォーマンスボード位置決め 部材より、 I Cソケッ トの載置位置から遠い位置に設けられ、 径が予め定められた 大きさより大きい被測定デバイス搭載ボードを保持するべき位置を定める大径パフ オーマンスボード位置決め部材とを更に備えてよい。
本発明の第 2の形態においては、 電子デバイスと、 前記電子デバイスを試験する 試験装置とを電気的に接続する被測定デバィス搭載ボードであって、 電子デパイス を保持する I Cソケットと、 I Cソケットを保持するソケット基板と、 電子デバィ スに供給する試験信号を試験装置から受け取り、 I Cソケットに供給する高周波信 号用コネクタと、 高周波信号用コネクタより、 I Cソケットから遠い位置に設けら れ、 高周波信号用コネクタが I Cソケットに供給する試験信号より周波数の低い信 号を試験装置から受け取り、 I Cソケットに供給する低周波信号用コネクタとを備 えることを特徴とする被測定デパイス搭載ボードを提供する。
ソケット基板は、 低周波信号用コネクタに電気的に接続し、 高周波信号用コネク タに電気的に接続し、ソケット基板の高周波信号用コネクタが設けられた下面から、 ソケット基板の上面に達しない中層位置まで形成された高周波用片面ホールと、 ソ ケット基板において、 高周波用片面ホールよりソケット基板の外周側に設けられ、 ソケット基板の低周波信号用コネクタが設けられた下面から、 ソケット基板の電子 デバイスを載置する上面まで貫通した低周波用スルーホールとを有してよい。 ソケット基板は、 電子デバイスの高周波信号用ピンに電気的に接続し、 ソケット 基板の上面から下面まで貫通した高周波用スルーホールと、ソケット基板において、 高周波用スルーホールよりソケット基板の外周側に設けられ、 電子デバイスの低周 波信号用ピンに電気的に接続し、 ソケット基板の上面から、 ソケット基板の下面に 達しない中層位置まで形成された低周波用片面ホールとを更に有してよい。
ソケット基板は、 深さ方向における複数の層に配線が形成されており、 複数の層 のいずれかに形成され、 低周波用スルーホールと低周波用片面ホールとを電気的に 接続する低周波信号用配線と、 複数の層のうち、 低周波信号用配線が形成された層 よりソケット基板の下面側の層に形成され、 高周波用片面ホールと高周波用スルー ホールとを電気的に接続する高周波信号用配線とを更に有してよい。
本発明の第 3の形態においては、 電子デバイスと、 電子デパイスを試験する試験 装置とを電気的に接続する被測定デバイス搭載ボードであって、 複数の層に配線が 形成されたソケット基板と、 ソケット基板の下面に設けられ、 電子デバイスに供給 する試験信号を試験装置から受け取るコネクタとを備え、 ソケット基板は、 ソケッ ト基板のいずれかの層に形成され、 試験信号を電子デバイスに伝送する信号用配線 と、 信号用配線よりソケット基板の上面側の層に形成され、 それぞれ接地電位に接 続される複数の上層 G N D配線と、 信号用配線よりソケット基板の下面側の層に形 成され、 それぞれ接地電位に接続される下層 G N D配線と、 ソケットの下面から、 ソケットの上面に向かって形成され、 コネクタと、 信号用配線とを電気的に接続す る片面ホールとを有し、 複数の上層 G N D配線のうちの少なくとも一部と、 片面ホ ールとの水平方向における距離は、 下層 G N D配線と片面ホールとの水平方向にお ける距離より大きいことを特徴とする被測定デバィス搭載ポードを提供する。 複数の上層 G N D配線のうち、 最も信号用配線に近い上層 G N D配線と片面ホー ルとの水平方向における距離は、 下層 G N D配線と片面ホールとの水平方向におけ る距離と略同一であり、 他の上層 G N D配線と片面ホールとの水平方向における距 離より小さいことが好ましい。
また、 片面ホールは、 ソケットの下面から、 ソケットの上面に達しない中層位置 まで形成されてよい。
本発明の第 4の形態においては、 電子デバイスと、 電子デバイスを試験する試験 装置とを電気的に接続する被測定デバィス搭載ボードであって、 複数の層に配線が 形成されたソケット基板と、 ソケット基板の下面に設けられ、 電子デバイスに供給 する試験信号を試験装置から受け取るコネクタとを備え、 ソケット基板は、 ソケッ ト基板のいずれかの層に形成され、 試験信号を電子デバイスに伝送する信号用配線 と、 ソケットの下面から、 ソケットの上面に達しない中層位置まで形成され、 コネ クタと、 信号用配線とを電気的に接続する片面ホールと、 信号用配線と異なる複数 の層において、 片面ホールをソケット基板の上面まで延長した場合に、 片面ホール が形成される領域以外に形成され、 それぞれ接地電位に接続される複数の G N D配 線とを有することを特徴とする被測定デバィス搭載ボードを提供する。
また、本発明の第 5の形態においては、 I C試験装置において被測定デバイス を試験する電気信号をインタフェースするために使用されるボードであって、多 層プリント配線板構造を有し、内層配線パターンの両端のいずれか一方がスルー ホーノレと接続され、残る他方力 (Surface Buried Via Hole )と接続さ れ、 内層配線パターンの層を挟むように上下に接地層を備え、 S V Hの周辺部の 接地層は、当該 S V Hのスタブ部位の存在に伴う伝送特性の劣化を低減するよう に、 当該スタブ部位と接地層との距離を形成し、 それら接続された S V H、 内層 配線パターン及ぴスルーホールによって表裏両面間の配線が構成されているこ とを特徴とする被測定デパイス搭載ボードを提供する。
被測定デバィス搭載ボードは、内層配線パターンの層と接地層を有する複数層 構成の複数層プリント基板を備え、少なく とも 2枚の複数層プリント基板を貼り 合わせた後に、内層配線パターンの両端の一方と接続されるスルーホールを形成 して多層プリント配線板を形成し、複数層プリント基板の段階で形成された所定 のスルーホールを、内層配線パターンの両端の他方と接続される S V Hとして適 用し、 内線配線パターンの導体幅と、 上下の接地層の距離とに基づいて、 所定の 特性インピ一ダンスを形成してよい。
また、本発明の第 6の形態においては、 テストへッドと被測定デバイスとの間 を通過する電気信号をインタフェースする I C試験装置のデバイスインタフエ ース部において、被測定デバイスを試験する電気信号をインタフヱースするため に使用する被測定デバイス搭載ボードが、 多層プリント配線板構造を有し、 内層 配線パターンの両端のいずれか一方がスルーホールと接続され、残る他方が S V H (Surface Buried Via Hole )と接続され、 内層酉己'锒ノ ターンの層を挟む ように上下に接地層を備え、 S V Hの周辺部の接地層は、 当該 S V Hのスタブ部 位の存在に伴う伝送特性の劣化を低減するように、当該スタブ部位と接地層との 距離を形成し、 それら接続された S V H、 内層配線パターン及ぴスルーホールに よって表裏両面間の配線が構成されていることを特徴とするデバイスィンタフ エース部を提供する。 尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又、 発明となり うる。 図面の簡単な説明
図 1は、この発明による被測定デバイス搭載ボードの第 1の実施例を説明す るための図である。
図 2は、この発明による被測定デバイス搭载ボードの第 2の実施例を説明す るための図である。
図 3は、この発明による被測定デパイス搭載ボードの第 3の実施例を説明す るための図である。
図 4は、 I C試験装置のデバイスインタフェース部の各種構成例を説明する ための図である。図 4 ( a )は、デバイスィンタフェース部の構成の一例を示し、 図 4 ( b ) は、 デバイスインタフ： —ス部の構成の他の例を示す。
図 5は、被測定デバイス搭載ボードの一例である、パフォーマンスボード 3 0 0の詳細な構成の例を示す図である。
図 6は、 ソケット基板 3 5 0の断面の拡大図の例を示す図である。図 6 ( a ) は、 低周波用スルーホール 3 7 4の近傍の拡大図の一例を示し、 図 6 ( b ) は、 低周波用スルーホール 3 7 4の近傍の拡大図の他の例を示し、 図 6 ( c ) は、 高 周波用片面ホール 3 8 2の近傍の拡大図の一例を示す。
図 7は、 図 6において説明したそれぞれの例において生じる、反射成分の計 測結果の一例を示す図である。
図 8は、高周波用片面ホール 3 8 2の近傍の拡大図の他の例を示す図である。 図 9は、被測定デバイス搭載ボードの一例である、 プローブカード 4 0 0の 詳細な構成の例を示す図である。
図 1 0は、 電子デバイスの試験を説明する図である。
図 1 1は、 保持基板 3 0の上面図の一例を示す図である。
図 1 2は、保持基板 3 0及ぴ接続ュ-ット側コネクタ 6 4の断面の一例を示 す図である。
図 1 3は、 保持基板 3 0の上面図の他の例を示す図である。
図 1 4は、 I C試験装置の全体構成を説明するための図である。
図 1 5は、被測定デバイス搭載ボードの従来構造を説明するための図である c 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は請求の 範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されている特徴 の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図 1はこの発明による被測定デバイス搭载ボードのー実施例を模式的に示したも のであり、図 1 5と対応する部分には同一符号を付し、その詳細な説明を省略する。 この例では多層プリント配線板構造を有する被測定デパイス搭載ボード 5 0は、 その上下面の電極パッド 2 1、 2 2と内層配線パターン 2 4との接続に、 スルーホ ール 2 3と S V H (Surface Buried Via Hole) 5 1とを用いるものとされる。
各内層配線パターン 2 4の両端は、 そのいずれか一方がスルーホール 2 3と接続 され、 残る他方が S V H 5 1と接続されており、 これら接続された S V H 5 1、 内 層配線パターン 2 4及びスルーホール 2 3によって上下面の対応する電極パッド 2 1、 2 2間の配線が構成されている。 図 1では内層配線パターン 2 4を模式的に 3本示しているが、 このうち 2本は被 測定デバィス 4 0接続用の電極パッド 2 1部分に S VH 5 1が形成されたものとな つており、 残る 1本はコネクタ 1 5接続用の電極パッド 2 2部分に S V H 5 1が形 成されたものとなっている。 内層配線パターン 2 4の両端のいずれの側に S V H 5 1を設けるかは、 例えば内層配線パターン 2 4の配線位置や被測定デバィス 4 0接 続側の電極パッド 2 1のピッチ等を考慮して適宜選定される。
上記のような構成を有する被測定デバィス搭載ボード 5 0によれば、 内層配線パ ターン 2 4の両端のいずれか一方に S VH 5 1を採用したことにより、 図 1 5に示 した従来の被測定デバイス搭載ボード 2 0に比し、 S V H 5 1を用いた分、 スタブ 部分 2 5の長さを短くすることができ、 よってスタブ部分 2 5の容量を減らすこと ができるため、 信号の高速化に対応することができるものとなる。
なお、 図 1に示したような構造を有する被測定デパイス搭载ボード 5 0で、 S V H 5 1を構成するためには、 一方の配線板にのみバイァホール （ビアホール） を形 成した後、 2枚の配線板（基板） を貼り合わせることによって製造される。図 1中、 二点鎖線は貼り合わせ部 （貼り合わせ面） 5 2を示す。
図 2はこの発明による被測定デバィス搭載ボードの他の実施例として、 内層配線 パターン 2 4の一部に例えば抵抗素子等を実装する必要があり、 内層配線パターン 2 4の途中に S V H 5 1を設けた例を示したものである。 図 2中、 5 3は抵抗素子 等の素子を示す。 素子 5 3は S VH 5 1が形成された一対の電極パッド 5 4に実装 されている。
この図 2に示したような被測定デバイス搭載ボード 5 5も要求される仕様に応じ て用いられる。 なお、 この被測定デバイス搭載ボード 5 5は上述した被測定デバィ ス搭載ボード 5 0の製造方法と同様の製造方法によつて製造することができる。 図 3は図 1及び 2に示した被測定デバイス搭載ボード 5 0、 5 5の構造と異なり、 S V H 5 1を構成するためにバイァホールが形成された 2枚の配線板の間に第 3の 配線板を介在させ、 それら 3枚の配線板を貼り合わせた構造の被測定デバイス搭載 ボード 5 6を示したものであり、 このような構造を採用すれば図 1に示した被測定 デパイス搭載ポード 5 0に比し、 さらにスタプ部分 2 5の容量を削減することがで さる。
上述した被測定デパイス搭載ボード 5 0、 5 5及ぴ 5 6は図 1 4に示した I C試 験装置のデバイスィンタフェース部 3においてパフォーマンスボードと称されて用 いられるものであるが、 デバイスインタフェース部 3の構造はこの図 1 4に示した 構造に限られず、 I C試験装置の使用 ·用途により他の構成を採用しているものも める。
図 4 ( a )、 ( b ) はそのようなデバイスインタフェース部 3の他の構成例をテス トヘッド 2と共に示したものであり、 以下、 これらの構成を簡単に説明する。 図 4 ( a ) ではデバイスインタフェース部 3はパフォーマンスボード 6 0と、 図 1 4と同様の多数のケーブル 1 2と、 一般にソケットボードと称される複数の被測 定デバイス搭載ボード 5 7と、 I Cソケット 3 2 0とよりなる。
パフォーマンスボード 6 0はその下面にテストへッド 2との接続用のコネクタ (図示せず） を具備しており、 テス トヘッド 2とコネクタ接続されてテストヘッド 2上に搭載されている。 この例ではパフォーマンスボードと称されるボードの位置 は図 1 4と異なっている。
ケーブル 1 2はその下端及ぴ上端がパフォーマンスボード 6 0及び被測定デパイ ス搭載ボード 5 7にそれぞれ半田付けされて接続されており、 各被測定デバイス搭 載ボード 5 7上には I Cソケット 3 2 0が実装されている。 被測定デバイス搭載ポ ード 5 7の数は図 4 ( a )では簡略ィ匕している力 例えば 1 6個や 3 2個とされる。 一方、 図 4 ( b ) ではデバイスインタフェース部 3は多数のケーブル 1 2よりな るマザ一ボード （マザ一ボードユニット） 7 0と、 図 4 ( a ) と同様、 ソケットボ 一ドと称される複数の被測定デバイス搭載ボード 5 7と、 それら被測定デバイス搭 載ボード 5 7にそれぞれ実装された I Cソケット 3 2 0とよりなる。
この例ではケーブル 1 2はその下端及び上端にコネクタ （図示せず） をそれぞれ 具備するものとされ、 下端がテス トヘッド 2に直接コネクタ接続され、 上端が被測 定デバイス搭載ボード 5 7にコネクタ接続されるものとなっている。 図 1乃至図 3に示したようなこの発明による被測定デバイス搭載ポードの構造は、 これら図 4 ( a )、 ( b ) に示したデパイスインタフェース部 3の、 一般にソケット ボードと称される被測定デバイス搭载ボード 5 7にも同様に適用することができ、 これにより高速信号に対応できるものとなる。
図 5は、 被測定デバィス搭載ポードの一例である、 パフォーマンスボード 3 0 0 の詳細な構成の例を示す図である。 図 5は、 パフォーマンスボード 3 0 0の断面図 を示す。 パフォーマンスボード 3 0 0は、 図 1から図 4に関連して説明した被測定 デバイス搭載ボード （5 0、 5 5、 5 6、 及び 5 7 ) と同一又は同様の機能及び構 成を有し、 電子デバイス 3 1 0 (被測定デバイス 4 0 ) と、 電子デバイス 3 1 0を 試験する試験装置とを電気的に接続する。
パフォーマンスボード 3 0 0は、 I Cソケット 3 2 0、 ソケット基板 3 5 0、 複 数の高周波信号用コネクタ 3 7 0、 及び複数の低周波信号用コネクタ 3 7 2とを備 んる。
I Cソケット 3 2 0は、 電子デパイス 3 1 0を保持し、 電子デパイス 3 1 0の各 ピンと、 パフォーマンスボード 3 0 0の各ピンとを電気的に接続する。 また、 ソケ ット基板 3 5 0は、 I Cソケット 3 2 0をソケット基板 3 5 0の上面に保持し、 I Cソケット 3 2 0を介して電子デバイス 3 1 0と電気的に接続される。 また、 ソケ ット基板 3 5 0は、接続ュニット 1 0 0 (図 1 0参照） を介して試験装置 2 0 0 (図 1 0参照） と電気的に接続する。
複数の高周波信号用コネクタ 3 7 0及び複数の低周波信号用コネクタ 3 7 2は、 ソケット基板 3 5 0の下面に設けられ、 電子デバイス 3 1 0に供給するべき試験紙 信号を接続ュニット 1 0 0を介して試験装置 2 0 0から受け取り、 ソケット基板 3 5 0及び I Cソケット 3 2 0を介して電子デバイス 3 1 0に供給する。
本例において、 ソケット基板 3 5 0の面のうち、 電子デバイス 3 1 0と対向する 面を上面とし、 試験装置 2 0 0と対向する面を下面として説明しているが、 他の例 においては、 試験装置 2 0 0と対向する面を上面とし、 電子デバイス 3 1 0と対向 する面を下面としてもよい。 また、 低周波信号用コネクタ 3 7 2は、 高周波信号用コネクタ 3 7 0より、 I C ソケット 3 2 0から遠い位置に設けられ、 高周波信号用コネクタ 3 7 0が I Cソケ ット 3 2 0に供給する試験信号より周波数の低い信号を接続ュニット 1 0 0を介し て試験装置 2 0 0から受け取る。
ソケット基板 3 5 0は、深さ方向における複数の層に、低周波信号用配線 3 7 6、 高周波信号用配線 3 8 0、 及び G N D配線が形成されている。 低周波信号用配線 3
7 6、 及び高周波信号用配線 3 8 0は、 図 1から図 4において説明した内層配線パ ターン 2 4の一例である。
また、ソケット基板 3 5 0には、複数の層に渡って低周波用スルーホール 3 7 4、 髙周波用スルーホール 3 6 2、 低周波用片面ホール 3 6 0、 高周波用片面ホール 3
8 2、 及ぴ G N D用スルーホール 3 8 4が設けられている。
低周波用スルーホール 3 7 4、 高周波用スルーホール 3 6 2、 及ぴ G N D用スル 一ホール 3 8 4は、 図 1から図 4に関連して説明したスルーホール 2 3の一例であ り、 低周波用片面ホール 3 6 0、 及ぴ高周波用片面ホール 3 8 2は図 1から図 4に 関連して説明した S V H 5 1の一例である。
低周波用スルーホール · 3 7 4は、低周波信号用コネクタ 3 7 2に電気的に接続し、 ソケット基板 3 5 0の低周波信号用コネクタ 3 7 2が設けられた下面から、 ソケッ ト基板 3 5 0の電子デバイス 3 1 0を載置する上面まで貫通して設けられる。 本例 において低周波用スルーホール 3 7 4は、 高周波用片面ホール 3 8 2、 低周波用片 面ホール 3 6 0、 及び高周波用スルーホール 3 6 2よりソケット基板 3 5 0の外周 佃 こ設けられる。
また、 低周波用片面ホール 3 6 0は、 前述した S V H 5 1であって、 電子デバィ ス 3 1 0の低周波信号用ピンに電気的に接続し、 ソケット基板 3 5 0の上面から、 ソケット基板 3 5 0の下面に達しない中層位置まで形成される。 本例において、 低 周波用片面ホール 3 6 0は、 高周波用スルーホール 3 6 2よりソケット基板 3 5 0 の外周側に設けられる。
そして、 低周波信号用配線 3 7 6は、 ソケット基板 3 5 0の複数の層のいずれか に形成され、 低周波用スルーホール 3 7 4と低周波用片面ホール 3 6 0とを電気的 に接続し、 低周波の試験信号を伝送する。 ソケット基板 3 5 0には、 複数の層に G N D配線 3 7 8が形成されており、 低周波信号用配線 3 7 6は、 いずれかの G N D 配線 3 7 8の間に形成される。
このような構成により、 ソケット基板 3 5 0は、 低周波の試験信号を電子デパイ ス 3 1 0に供給することができる。 また、 I Cソケット 3 2 0と電気的に接続する ために低周波用片面ホール 3 6 0として S V Hを用いているため、 試験信号の伝送 に寄与しないスタブ部分の領域を低減することができるため、 試験信号を精度よく 伝送することができる。
高周波用片面ホール 3 8 2は、 前述した S V H 5 1であって、 高周波信号用コネ クタ 3 7 0に電気的に接続し、 ソケット基板 3 5 0の高周波信号用コネクタ 3 7 0 が設けられた下面から、 ソケット基板 3 5 0の上面に達しない中層位置まで形成さ れる。
また、 高周波用スルーホール 3 6 2は、 電子デバイス 3 1 0の高周波信号用ピン に電気的に接続し、 ソケット基板 3 5 0の上面から下面まで貫通して形成される。 そして、 高周波信号用配線 3 8 0は、 ソケット基板 3 5 0の複数の層のうち、 低周 波信号用配線 3 7 6が形成された層よりソケット基板 3 5 0の下面側の層に形成さ れ、高周波用片面ホール 3 8 2と高周波用スルーホール 3 6 2とを電気的に接続し、 高周波の試験信号を伝送する。 高周波用片面ホール 3 8 2が上部層の低周波信号用 配線 3 7 6の邪魔にならず、 また低周波用片面ホール 3 6 0が下部層の高周波信号 用配線 3 8 0の邪魔とならないため、 高密度のパターン配線が可能となる利点が得 られる。
このような構成により、 高周波の試験信号を電子デバィス 3 1 0に供給すること ができる。 また、 高周波用片面ホール 3 8 2として S V Hを用いているため、 試験 信号の伝送に寄与しないスタブ部分の領域を低減することができるため、 試験信号 を精度よく伝送することができる。 更に、 高周波用片面ホール 3 8 2を、 低周波用 スルーホール 3 7 4より内側に設けることにより、 高周波の試験信号の伝送経路長 を短くすることができ、 更に精度よく試験信号を伝送することができる。
また、 複数の層に形成された GND配線 378は、 GND層のほぼ全面に形成さ れる全面ベタの接地面であって、 GND用スルーホール 384と電気的に接続され、 GND用スルーホール 384を介して接地電位に接続される。 また、 図 5において は一の GND用スルーホール 384のみを図示しているが、 複数の GND用スルー ホール 384は、 ソケット基板 350の全面に必要なピッチで設けられる。 また、 高周波用片面ホール 382等の片面ホールやスルーホールの近傍に設けられる。 図 6は、 ソケット基板 350の断面の拡大図の例を示す図である。 前述したよう にソケット基板 350には、 深さ方向における複数の層に GND配線 378が形成 され、 低周波信号用配線 376又は高周波信号用配線 380の信号用配線は、 G N D配線 378の間の層に形成されて、 例えば 50 Ωの特性ィンピーダンスとなる。 また、 ソケット基板 350の GND層において、 低周波用スルーホール 374、 高周波用片面ホール 382、 低周波用片面ホール 360、 及ぴ高周波用スルーホー ノレ 362が形成される領域においては、 これらのスルーホール又は片面ホールと G ND配線 378との間において、 予め所定のパターンをそれぞれの GND層に形成 する必要がある。 つまり、 それぞれの GND層の水平方向において、 スルーホール 又は片面ホールと、 GND配線 378とが、 所定の間隔を有して形成される必要が ある。 本例において、 スルーホール又は片面ホールの直径は 0. 3mm〜0. 35 mm程度で形成される。
図 6 (a) は、 低周波用スルーホール 374の近傍の拡大図の一例を示す図であ る。 本例においては、 それぞれの GND層における、 低周波用スルーホール 374 と同心円であって、 低周波用スルーホール 374より直径が大きい円状の領域にお いては、 GND配線 378が存在しないように形成される。 本例においては、 それ ぞれの GND層において、 低周波用スルーホール 374と同心円であって、 直径が 0. 75 mmの円状の領域には、 GND配線 378が形成されない。
図 6 (b) は、 低周波用スルーホール 374の近傍の拡大図の他の例を示す図で ある。 本例においては、 図 6 (a) において説明した例より、 それぞれの GND層 において、 直径の大きい円状の領域に、 GND配線 378が形成されない。 本例に おいては、 直径 1. 25 mmの円状の領域に GND配線 378が形成されない。 こ のような構成にすることにより、 低周波用スルーホール 374と0 0配線378 との距離を広げることができ、 低周波用スルーホール 374と G N D配線 378間 に生じる容量成分を低減でき、 試験信号を精度よく伝送することができる。 また、 高周波用スルーホール 362の近傍においては、 図 6 (b) と同様の構成を有する ことが望ましい。
図 6 (c)は、高周波用片面ホール 382の近傍の拡大図の一例を示す図である。 図 6 (c) に示すように、 高周波用片面ホール 382又は低周波用片面ホール 36 0の片面ホールは、 ソケット基板 350を貫通せずに形成される。 このため、 片面 ホールをソケット基板 350の上面又は下面まで延長した場合に、 片面ホールが形 成される領域には GND配線 378が形成される。
また、 前述したように、 ソケット基板 350は片面ホールを貫通孔として形成し た複数の基板を貼り合わせて形成するため、 片面ホール （SVH) の深さ方向にお ける長さは、 それぞれ一定となる。 このため、 深さの異なるそれぞれの層における 信号用配線と電気的に接続した場合、 SVHを用いた場合であっても、 試験信号の 伝送に寄与しないスタブ部分が生じてしまう。
ここで、 複数の GND配線 378を、 高周波信号用配線 380よりソケット基板 350の上面側の層に形成される上層 GND配線 378 _ 2と、 高周波信号用配線 380よりソケット基板 350の下面側の層に形成される下層 GND配線 378- 1とに分割する。
図 6 (c) に示すように、 複数の上層 GND配線 378— 2のうちの少なくとも 一部と、 高周波用片面ホール 382との水平方向における距離が、 下層 GND配線 378 - 1と高周波用片面ホール 382との水平方向における距離より大きくなる ように形成することにより、スタブ部分における容量成分を低減することができる。 つまり、 下層 GND配線 378— 1が形成されるべき層の、 高周波用片面ホール 3 82が形成される領域において、 下層 GND配線 378 - 1が形成されない円状領 域の直径を xとすると、 Xが 1. 25mmより小さくなるように形成されることが 好ましい。
また、 複数の上層 GND配線 3 78— 2のうち、 最も高周波信号用配線 3 8 0に 近い上層 GND配線 3 78— 2と、 高周波用片面ホール 3 8 2との水平方向におけ る距離は、 下層 GND配線 3 78- 1と高周波用片面ホール 3 8 2との水平方向に おける距離と略同一であり、 他の上層 GND配線 3 7 8— 2と高周波用片面ホール 38 2との水平方向における距離より小さいことが好ましい。 このような構成にす ることにより、 高周波信号用配線 380におけるノィズの影響を低減しつつ、 スタ ブ部分における容量成分を低減することができる。
図 7は、 図 6において説明したそれぞれの例において生じる、 反射成分の計測結 果の一例を示す図である。 図 7において縦軸は反射成分の大きさを示し、 横軸は反 射成分が生じる位置を示す。 また、 図 7において （a) は図 6 (a) に示した例に おける反射成分、 （b)は図 6 (b)に示した例における反射成分、 （c)は図 6 (c) に示した例における反射成分の大きさを示す。
図 7に示すように、 図 6 (a) に示した例においては、 片面ホールのスタブ部分 では、 試験信号に対して一 1 9. 5%の反射成分が生じている。 これに対し、 図 6 (b) に示した例においては、 試験信号に対して一 1 2. 5%の反射成分が生じて おり、 片面ホールと GND配線 3 78との間隔を広げたことにより、 反射成分が低 減していることがわかる。
また、 図 6 (c) に示した例においては、 試験信号に対して一 7. 2%の反射成 分が生じており、 スルーホールに代えて片面ホール (S VH) を用い、 図 6 (c) のように GND配線 3 78を形成することにより、 更に反射成分が低減しているこ とがわかる。
図 8は、 高周波用片面ホール 3 8 2の近傍の拡大図の他の例を示す図である。 本 例においては、 領域 3 9 0における GND配線 3 78が除去された形態例である。 このような構成とすることにより、 スタブ部分の上側に形成された G N D配線 3 7 8と高周波用片面ホール 3 8 2との間に生じる容量成分が低減されて、 更に精度よ く試験信号を伝送することができる。
また、 本例においては、 それぞれの G N D層において、 G N D配線3 7 8が形成 されない円状の領域の直径を 1 . 5 mmとして形成する。当該円状の領域の直径は、 高周波信号用配線 3 8 0と隣接する G N D層を除き、 できるだけ大きいことが好ま しいが、 前述したようにソケット基板 3 5 0の全面に G N D用スルーホール 3 8 4 が形成され、 隣接して存在しているため、 その大きさが制限される。 つまり、 それ ぞれの G N D層において G N D配線 3 7 8が形成されない円状の領域の直径は、 ソ ケット基板 3 5 0の全面に形成される G N D用スルーホール 3 8 4と所定のマージ ンを有して重ならない範囲で、 最大となるように形成されることが好ましい。
図 9は、 被測定デバィス搭載ボードの一例である、 プローブ力ード 4 0 0の詳細 な構成の例を示す図である。 図 9は、 プローブカード 4 0 0の断面図を示す。 図 5 から図 8においては、 パフォーマンスボード 3 0 0を用いて電子デバイス 3 1 0と 電気的に接続したが、 パフォーマンスボード 3 0 0に代えて、 プローブカード 4 0 0を用いて電子デバイス 3 1 0と電気的に接続してもよい。
この場合、 プローブカード 4 0 0は、 パフォーマンスボード 3 0 0と同様の機能 及び構成を有する。 本例において、 プローブカード 4 0 0は、 パフォーマンスボー ド 3 0 0の構成において、 I Cソケット 3 2 0に代えて、 電子デバイス 3 1 0の端 子と電気的に接続する複数のプローブピン 3 6 4を備える。 この場合、 ソケット基 板 3 5 0は、 プローブピン 3 6 4を保持するプローブ基板として機能する。 また、 プローブカード 4 0 0を用いた場合、 電子デパイス 3 1 0は、 パッケージされてい ないゥェハ形状で試験することができる。
次に、 パフォーマンスボ一ド 3 0 0又はプローブカード 4 0 0と試験装置本体と を接続する接続ュ-ットについて説明する。 接続ユエットは、 例えば図 4において 説明したマザ一ポード 7 0の一例である。
図 1 0は、 電子デパイスの試験を説明する図である。 図 4において説明したよう に、 試験されるべき電子デバイス 3 1 0は、 被測定デバイス搭載ボードの一例であ るパフォーマンスボード 3 0 0に載置される。 パフォーマンスボード 3 0 0は、 図 5から図 8において説明したパフォーマンスボード 3 0 0と同一又は同様の機能及 び構成を有する。 試験装置 2 0 0は、 半導体素子等の電子デバイス 3 1 0を試験す るための試験信号を生成する。 また、 接続ュニット 1 0 0は、 試験装置 2 0 0とパ フォーマンスボード 3 0 0とを電気的に接続し、 試験信号をパフォーマンスボード 3 0 0に載置された電子デバイス 3 1 0に供給する。
試験装置 2 0 0は、 電子デバイス 3 1 0に対応する所望のパターンを有する試験 信号を生成し、 接続ユニット 1 0 0、 及びパフォーマンスボード 3 0 0を介して電 子デバイス 3 1 0に供給する。 また、 試験装置 2 0 0は、 電子デバイス 3 1 0から 出力される出力信号を、 接続ュニッ 1、及びパフォーマンスボード 3 0 0を介して受 け取る。 試験装置 2 0 0は、 電子デバイス 3 1 0に対応する期待値信号を発生し、 受け取った出力信号と比較し、 電子デバイス 3 1 0の良否を判定する。
パフォーマンスボード 3 0 0は、 ソケット基板 3 5 0、 I Cソケット 3 2 0、 複 数のパフォーマンスボード側コネクタ 3 3 0、及ぴ複数の信号配線 3 4 0を備える。 パフォーマンスボード 3 0 0は、 接続ュニット 1 0 0と対向する面に複数のパフォ 一マンスボード側コネクタ 3 3 0を保持し、 当該対向する面の上面に I Cソケット 3 2 0を保持する。 パフォーマンスポード側コネクタ 3 3 0は、 例えば図 5におい て説明した高周波信号用コネクタ 3 7 0及び低周波信号用コネクタ 3 7 2である。
I Cソケット 3 2 0は、 電子デバイス 3 1 0を保持する。 また、 I Cソケット 3 2 0は、 電子デバイス 3 1 0のそれぞれのピンと電気的に接続する端子を有する。 複数のパフォーマンスボード側コネクタ 3 3 0は、 試験装置 2 0 0から接続ュニ ット 1 0 0を介して、 電子デバィス 3 1 0に供給するべき試験信号を受け取り、 信 号配線 3 4 0を介して I Cソケット 3 2 0に供給する。 また、 電子デバィス 3 1 0 の出力信号を I Cソケット 3 2 0から受け取り、 接続ュ-ット 1 0 0に供給する。 ここで、 信号配線 3 4 0は、 図 5において説明した、 高周波信号用配線 3 8 0、 高 周波用片面ホール 3 8 2、 高周波用スルーホール 3 6 2、 低周波用スルーホール 3 7 4、 低周波信号用配線 3 7 6、 及び低周波用片面ホール 3 6 0に該当する。
本例において、 I Cソケット 3 2 0の近傍に設けられたパフォーマンスボード側 コネクタ 3 3 0 cは、 電子デバィス 3 1 0に供給するべき試験信号のうち、 高周波 の試験信号を受け取り、 I Cソケット 3 2 0に供給する高周波信号用ソケット 3 7 0として機能する。 また、 パフォーマンスボード側コネクタ 3 3 0 cより、 I Cソ ケット 3 2 0から遠い位置に設けられたパフォーマンスボード側コネクタ （3 3 0 a、 3 3 0 b ) は、 ノ フォーマンスポード側コネクタ 3 3 0 cが I Cソケット 3 2 0に供給する試験信号より周波数の低い信号を、 接続ュニット 1 0 0を介して試験 装置 2 0 0力、ら受け取り、 I Cソケット 3 2 0に供給する低周波信号用コネクタ 3 7 2として機能する。
これらのパフォーマンスボード側コネクタ 3 3 0の位置は、 電子デバイス 3 1 0 の I Cピン数、 I Cピン配列に対応して変わる。 また、 より高周波の信号を受け取 るパフォーマンスボード側コネクタ 3 3 0は、 I Cソケット 3 2 0のより近傍に設 けられる。 従って、 I Cソケット 3 2 0との距離が、 電子デバイス 3 1 0によって 変わる。 なお、 I Cソケット 3 2 0から遠い位置に設けられるパフォーマンスボー ド側コネクタ （ 3 3 0 a、 3 3 0 b ) は、 電子デバィス 3 1 0の電源電圧に供して もよい。
本例におけるパフォーマンスボード 3 0 0によれば、 受け取る信号の周波数に応 じた位置にパフォーマンスボード側コネクタ 3 3 0が設けられているため、 良好な 伝送特性で電子デバイス 3 1 0に信号を供給することができる。 パフォーマンスボ ード 3 0 0は、 電子デパイス 3 1 0の I Cピン数、 I Cピン配列に対応してパフォ —マンスボ一ド側コネクタ 3 3 0の位置が変更されたボードが制作される。
接続ュニット 1 0 0は、 保持基板 3 0、 複数の接続ュ-ット側コネクタ 6 4、 及 ぴ複数の接続ケーブル （6 6 a、 6 6 b、 6 6 c ) を備える。 保持基板 3 0は、 複 数の接続ュ-ット側コネクタ 6 4を所定の位置に固定する構造体であって、 パフォ 一マンスボード 3 0 0と対向して設けられる。 また、 保持基板 3 0は、 パフォーマ ンスボード 3 0 0と対向する面において、 複数の接続ュ-ット側コネクタ 6 4を保 持する。
複数の接続ユニット側コネクタ （6 4 a、 6 4 b、 6 4 c ) は、 共通的に再利用 できるように保持基板 3 0上から着脱可能であり、 保持基板 3 0上に設けられ、 パ フォーマンスポード 3 0 0が備えるパフォーマンスボード側コネクタ （3 3 0 a、 3 3 0 b、 3 3 0 c ) と接続する。 例えば、 複数の接続接続ュ-ット側コネクタ 6 4は、 接続するべきパフォ一マンスボード 3 0 0におけるパフォーマンスボード側 コネクタ 3 3 0の位置に対応する、 保持基板 3 0に変換することで複数の接続ュニ ット側コネクタ 6 4はそのまま使用できる。
それぞれの接続ケーブル 6 6は、 一端が対応する接続ュニット側コネクタ 6 4に 固定され、 接続ュ-ット側コネクタ 6 4と試験装置 2 0 0とを電気的に接続する。 試験装置 2 0 0は、 接続ケーブル 6 6の他端と接続し、 この接続を介して接続ュニ ット 1 0 0に試験信号を供給し、 接続ケーブル 6 6を介して接続ュニット 1 0 0か ら電子デバイス 3 1 0が出力した出力信号を受け取る。
本例における接続ュ-ット 1 0 0によれば、 安価な保持基板 3 0を取り換えるの みで、 パフォーマンスボード側コネクタ 3 3 0の配置の異なる複数種類のパフォー マンスボード 3 0 0と接続することができる。 このため、 複数の接続ユニット側コ ネクタ 6 4はそのままで、 繰り返し再利用可能となる大きな利点が得られる。
また、 本例においてはパフォーマンスボード 3 0 0を用いて電子デバイス 3 1 0 に試験信号を供給したが、 他の例においては、 図 9において説明したように、 プロ ーブカード 4 0 0を用いて電子デパイス 3 1 0に試験信号を供給してもよい。 図 1 1は、 保持基板 3 0の上面図の一例を示す。 接続ュュット 1 0 0と、 パフォ —マンスボード 3 0 0とが接続した場合、 電子デバイス 3 1 0は、 載置位置 3 1 2 に載置される。
複数の接続ユニット側コネクタ 6 4 (図 1 0参照） は、 着脱可能であり、 複数の 配置位置 3 4に移動させることも可能である。 例えば、 図 1 1に示すように複数の 接続ユエット側コネクタ 6 4の保持基板 3 0上における互いの距離が変更可能なよ うに、 保持基板 3 0上に複数の配置位置 3 4が設けられる。 また、 図 1 1に示すよ うに、 複数の接続ュニット側コネクタ 6 4の、 I Cソケット 3 2 0の載置位置 3 1 2に対する距離が変更可能なように、 保持基板 3 0上に複数の配置位置 3 4が設け られる。また、パフォーマンスボード 3 0 0に代えてプローブカードを用いる場合、 I Cソケット 3 2 0の载置位置 3 1 2は、 プローブピンの実装位置となる。
また保持基板 3 0は、 それぞれの配置位置 3 4に、 接続ュニット側コネクタ 6 4 を保持するための位置決め部材 4 2を有する。 これにより、 接続ュュット側コネク タ 6 4が変更可能な配置位置 3 4を指定する。
また保持基板 3 0は、 それぞれの配置位置 3 4に、 接続ュニット側コネクタ 6 4 が通過可能な大きさの貫通孔 3 2を有する。 貫通孔 3 2は、 保持基板 3 0の、 パフ オーマンスボード 3 0 0と対向する面から、 試験装置 2 0 0と対向する面に渡って 設けられる。 接続ユニット側コネクタ 6 4の装着位置を移動する場合に、 接続ユエ ット側コネクタ 6 4を、 貫通孔 3 2を介して試験装置 2 0 0側に通過させて外し、 移動するべき配置位置 3 4に対応する貫通孔 3 2を介してパフォーマンスボード 3 0 0側に通過させて装着する。 これにより、 接続ケーブル 6 6 (図 1 0参照） が接 続ュニット側コネクタ 6 4に固定されている場合であっても、 所望の位置に接続ュ ニット側コネクタ 6 4を移動させることができる。 従って、 繰り返し再利用が可能 となる大きな利点がある。
また、貫通孔 3 2は、複数の配置位置 3 4に渡って設けられていてよい。つまり、 貫通孔 3 2の開口部が複数の配置位置 3 4に渡って設けられていてよい。 例えば、 図 1 1に示す貫通孔 3 2 _ 1の開口部と貫通孔 3 2— 4の開口部とを接続して、 一 つの貫通孔としてもよい。 この場合、 接続ユニット側コネクタ 6 4を、 配置位置 3 4 - 1から配置位置 3 4— 4に移動する場合に、 配置位置 3 4— 1から配置位置 3 4一 4まで、 接続ケーブル 6 6が貫通孔を通過できるため、 容易に接続ユニット側 コネクタ 6 4の位置を変更することができる。
また、 図 1 1に示すように複数の配置位置 3 4は、 I Cソケット 3 2 0の載置位 置 3 1 2を中心として、 径方向及び周方向のいずれにも接続ュ-ット側コネクタ 6 4の位置を変更できるように設けられることが好ましい。
また、 本例において保持基板 3 0と略平行な面における I Cソケット 3 2 0及ぴ 接続ュニット側コネクタ 6 4の断面はそれぞれ長方形である。上記径方向において、 I Cソケット 3 2 0の載置位置 3 1 2に最も近い配置位置 3 4に、 接続ュニット側 コネクタを保持する場合、 保持基板 3 0は、 接続ユニット側コネクタ 6 4の断面の 長辺が、 I Cソケット 3 2 0の断面の最も近い辺と対向するように、 接続ユニット 側コネクタ 6 4を保持することが好ましい。 例えば、 配置位置 3 4— 4に設けられ た位置決め部材 4 2は、 接続ュニット側コネクタ 6 4の長辺が I Cソケット 3 2 0 の断面の最も近い辺と略平行となるように、 接続ュニット側コネクタを保持する。 接続ュニット側コネクタ 6 4には、 長辺方向に沿って複数の端子が設けられるが、 本例によれば、 高周波の信号を供給するべく I Cソケット 3 2 0の近傍に接続ュニ ット側コネクタ 6 4を設けた場合に、 それぞれの端子と電子デバイス 3 1 0のピン との距離を略等しくすることができ、 良好な伝送特定で電子デバイス 3 1 0に信号 を供給することができる。
また、 保持基板 3 0は、 小径パフォーマンスボード位置決め部材 4 6と、 大径パ フォーマンスボード位置決め部材 4 4とを有する。 例えば、 小径パフォーマンスボ 一ド位置決め部材 4 6及び大径パフォーマンスポード位置決め部材 4 4は、 パフォ 一マンスボード 3 0 0と対向する保持基板 3 0の面に設けられた複数の嵌合用の突 起であってよい。
小径パフォーマンスボード位置決め部材 4 6は、 径が予め定められた大きさ以下 であるパフォーマンスボード 3 0 0を保持するべき位置を定める。 また、 大径パフ オーマンスボード位置決め部材 4 4は、 保持基板 3 0上において、 小径パフォーマ ンスボード位置決め部材 4 6より、 I Cソケット 3 2 0の載置位置 3 1 2から遠い 位置に設けられ、 径が予め定められた大きさより大きいパフォーマンスボード 3 0 0を保持するべき位置を定める。 本例における接続ュニット 1 0 0によれば、 径の 異なる複数種類のパフォーマンスボード 3 0 0と精度よく接続することができる。 図 1 2は、 保持基板 3 0及び接続ュニット側コネクタ 6 4の断面の一例を示す。 図 1 1において説明したように、 保持基板 3 0は、 接続ユニット側コネクタ 6 4を 保持する面に、 位置決め部材 4 2を有する。 本例において、 位置決め部材 4 2は接 続ュニット側コネクタ 6 4の方向に延伸する突起である。 接続ュニット側コネクタ 6 4は、 保持基板 3 0と対向する面に、 位置決め部材 4 2と嵌合する溝 1 2を有する。 位置決め部材 4 2と、 接続ュニット側コネクタ 6 4 の溝 1 2とを嵌合させることにより、 接続ュニット側コネクタ 6 4を保持基板 3 0 上に保持することができる。 また、 位置決め部材 4 2が溝形状であって、 接続ュニ ット側コネクタ 6 4が突起を有していてもよレ、。
図 1 3は、 保持基板 3 0の上面図の他の例を示す。 本例において、 パフオーマン スボード 3 0 0は、 2個の I Cソケット 3 2 0を載置する。接続ュュット 1 0 0は、 複数の I Cソケット 3 2 0に対応して設けられた複数の接続ュ-ット側コネクタ 6 4を備える。
保持基板 3 0は、 それぞれの I Cソケット 3 2 0の載置位置 3 1 2に対して、 対 応する接続ュニット側コネクタ 6 4を、 保持基板上 3 0における位置が変更可能に 保持する。 つまり、 保持基板 3 0は、 それぞれの I Cソケット 3 2 0に対して、 図 1 1において説明した機能及ぴ構成を有する。 例えば、 不図示の貫通孔に接続ュ- ット側コネクタ 6 4を通過させることにより、 接続ュニット側コネクタ 6 4を所望 の位置に移動させることができる。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることが可能であることが当業者に明らかである。 その様な変更又は改良を加 えた形態も本発明の技術的範囲に含まれ得ることが、 請求の範囲の記載から明らか である。 産業上の利用可能性
上記説明から明らかなように、この発明による被測定デバイス搭載ボードによ れば、 スルーホール部分のスタブ容量を削減することができ、 よって高速信号に 対応可能な被測定デパイス搭載ボードを得ることができる。
また、そのような被測定デバイス搭載ボードを I C試験装置のデバイスインタ フエース部が具備することにより、 高速信号においても良好な波形品質が得ら、 高速試験を実行できるものとなる。
また、本発明に係る接続ュニットによれば、複数種類のパフォーマンスボード 、 又はプローブカードと接続して、 電子デバイスに良好な伝送特性で信号を供給 することができる。 このため、 電子デバイスを精度よく試験することができる。

Claims

1 . I Cソケットが載置された被測定デバイス搭載ボードと、 前記 I Cソケット に保持される電子デバイスを試験する試験装置とを電気的に接続する接続ュニット であって、
前記被測定デパイス搭載ポードと対向して設けられる保持基板と、
前記保持基板上における位置が変有更可能に前記保持基板上に設けられ、 前記被測 定デパイス搭載ポードが備えるパフォーマンスボード側コネクタと接続されるべき の
- 接続ユニット側コネクタと、
を備えることを特徴とする接続ユニット。 囲
2 . 前記被測定デバィス搭載ボードの種類により前記パフォーマンスボード側コ ネクタが異なる配設位置の場合、 前記異なる配設位置に対応する位置へ前記接続ュ 二ット側コネクタを移動して保持可能な構造を前記保持基板が備えることを特徴と する請求項 1に記載の接続ュ-ット。
3 . 前記接続ユニットに備える前記保持基板は前記接続ユニット側コネクタを着 脱することが可能であり、
前記接続ュュット側コネクタを前記保持基板から取り外して、 前記パフオーマン スボード側コネクタの配設位置が異なる他の前記被測定デパイス搭載ボードに対応 した配設位置関係となる他の前記保持基板に交換可能な構造を当該保持基板が備え ることを特徴とする請求項 1又は 2に記載の接続ュニット。
4 . 接続ュ-ットは、 前記接続ュニット側コネクタを複数備えており、
前記保持基板上において、 複数の前記接続ュニット側コネクタ間の距離が変更可 能であることを特徴とする請求項 1に記載の接続ュニット。
5 . 前記接続ュニット側コネクタは、 前記接続ュニットと前記被測定デバイス搭 載ボードとが接続した場合の前記 I Cソケットの载置位置に対する、 距離が変更可 能に設けられることを特徴とする請求項 1又は 2に記載の接続ュニット。
6 . 一端が前記接続ュニット側コネクタに固定され、 前記接続ュニット側コネク タと前記試験装置とを電気的に接続する接続ケーブルを更に備え、
前記保持基板は、 前記接続ユニット側コネクタを保持するべき位置に、 前記接続 ュニット側コネクタが通過可能な大きさの貫通孔を有することを特徴とする請求項
1又は 2に記載の接続ュニット。
7 . 一端が前記接続ユニット側コネクタに固定され、 前記接続ュュット側コネク タと前記試験装置とを電気的に接続する接続ケーブルを更に備え、
前記保持基板は、 前記接続ュ-ット側コネクタの変更可能な複数の位置の間に渡 つて設けられ、 前記接続ケーブルが通過する貫通孔を有することを特徴とする請求 項 1又は 2に記載の接続ュニット。
8 . 前記保持基板は、 前記接続ュ-ットと前記被測定デパイス搭載ボードとが接 続した場合の前記 I Cソケットの載置位置を中心として、 径方向及ぴ周方向のいず れにも位置を変更可能に、 前記接続ュニット側コネクタを保持することを特徴とす る請求項 1又は 2に記載の接続ュニット。
9 . 前記保持基板と略平行な面における前記 I Cソケット及ぴ前記接続ュ-ット 側コネクタの断面は、 それぞれ長方形であり、
前記径方向において、 前記接続ユニット側コネクタを、 前記 I Cソケットの載置 位置に最も近レ、位置に保持する場合、 ' 前記保持基板は、 前記接続ユニット側コネクタの前記断面の長辺が、 前記 I Cソ ケットの前記断面の最も近い辺と対向するように、 前記接続ュエツト側コネクタを 保持することを特徴とする請求項 8に記載の接続ュニット。
1 0 . 前記保持基板は、 前記保持基板上における予め定められた複数の位置にそ れぞれ設けられ、 前記接続ュニット側コネクタが変更可能な位置を指定する複数の コネクタ位置決め部材を有することを特徴とする請求項 1又は 2に記載の接続ュ- ッ卜。
1 1 . 前記接続ユニット側コネクタは、互いに嵌合する溝及び突起の一方を有し、 前記複数のコネクタ位置決め部材は、 前記溝及ぴ突起の他方を有し、
前記保持基板は、 前記接続ユニット側コネクタの前記溝又は突起と、 前記コネク タ位置決め部材の前記溝又は突起とを嵌合させることにより、 前記接続ュニット側 コネクタを保持することを特徴とする請求項 9に記載の接続ュニット。
1 2 . 前記被測定デバイス搭載ボードは、 複数の前記 I Cソケットを载置し、 前記接続ュニットは、 前記複数の I Cソケットに対応して設けられた複数の前記 接続ユニット側コネクタを備え、
前記保持基板は、 前記複数の接続ユニット側コネクタのそれぞれを、 前記保持基 板上における位置が変更可能に保持することを特徴とする請求項 1に記載の接続ュ ニット。
1 3 . 前記保持基板上に設けられ、 径が予め定められた大きさ以下である前記被 測定デバイス搭載ボードを保持するべき位置を定める小径パフォーマンスボード位 置決め部材と、
前記保持基板上において、 前記小径パフォーマンスボード位置決め部材より、 前 記 I Cソケットの載置位置から遠い位置に設けられ、 径が前記予め定められた大き さより大きい前記被測定デバイス搭載ボードを保持するべき位置を定める大径パフ オーマンスボード位置決め部材と
を更に備えることを特徴とする請求項 1又は 2に記載の接続ュニット。
1 4 . 電子デバイスと、 前記電子デバイスを試験する試験装置とを電気的に接続 する被測定デバイス搭載ボードであって、
前記電子デバイスを保持する I Cソケットと、
前記 I Cソケットを保持するソケット基板と、
前記電子デバイスに供給する試験信号を前記試験装置から受け取り、 前記 I Cソ ケットに供給する高周波信号用コネクタと、
前記高周波信号用コネクタより、 前記 I Cソケットから遠い位置に設けられ、 前 記高周波信号用コネクタが前記 I Cソケットに供給する前記試験信号より周波数の 低い信号を前記試験装置から受け取り、 前記 I Cソケットに供給する低周波信号用 コネクタと
を備えることを特徴とする被測定デバイス搭載ボード。
1 5 . 前記ソケット基板は、
前記高周波信号用コネクタに電気的に接続し、 前記ソケット基板の前記高周波信 号用コネクタが設けられた下面から、 前記ソケット基板の上面に達しない中層位置 まで形成された高周波用片面ホールと、
前記ソケット基板において、 前記高周波用片面ホールより前記ソケット基板の外 周側に設けられ、 前記低周波信号用コネクタに電気的に接続し、 前記ソケット基板 の前記低周波信号用コネクタが設けられた下面から、 前記ソケット基板の前記電子 デバイスを载置する上面まで貫通した低周波用スルーホールと
を有することを特徴とする請求項 1 4に記載の被測定デバィス搭載ボード。
1 6 . 前記ソケット基板は、
前記電子デバイスの高周波信号用ビンに電気的に接続し、 前記ソケット基板の前 記上面から前記下面まで貫通した高周波用スルーホールと、
前記ソケット基板において、 前記高周波用スルーホールより前記ソケット基板の 外周側に設けられ、 前記電子デバイスの低周波信号用ピンに電気的に接続し、 前記 ソケット基板の前記上面から、 前記ソケット基板の前記下面に達しない中層位置ま で形成された低周波用片面ホールと
を更に有することを特徴とする請求項 1 5に記載の被測定デバィス搭載ボード。
1 7 . 前記ソケット基板は、深さ方向における複数の層に配線が形成されており、 前記複数の層のいずれかに形成され、 前記低周波用スルーホールと前記低周波用 片面ホールとを電気的に接続する低周波信号用配線と、
前記複数の層のうち、 前記低周波信号用配線が形成された層より前記ソケット基 板の下面側の層に形成され、 前記高周波用片面ホールと前記高周波用スルーホール とを電気的に接続する高周波信号用配線と
を更に有することを特徴とする請求項 1 6に記載の被測定デバィス搭載ボード。
1 8 . 電子デバィスと、 前記電子デパイスを試験する試験装置とを電気的に接続 する被測定デバイス搭載ボードであって、
複数の層に配線が形成されたソケット基板と、 前記ソケット基板の下面に設けられ、 前記電子デバイスに供給する試験信号を前 記試験装置から受け取るコネクタと
を備え、
前記ソケット基板は、
前記ソケット基板のいずれかの層に形成され、 前記試験信号を前記電子デバイス に伝送する信号用配線と、
前記信号用配線より前記ソケット基板の上面側の層に形成され、 それぞれ接地電 位に接続される複数の上層 G N D配線と、
前記信号用配線より前記ソケット基板の下面側の層に形成され、 それぞれ接地電 位に接続される下層 G N D配線と、
前記ソケットの下面から、 前記ソケットの上面に向かって形成され、 前記コネク タと、 前記信号用配線とを電気的に接続する片面ホールと
を有し、
前記複数の上層 G N D配線のうちの少なくとも一部と、 前記片面ホールとの水平 方向における距離は、 前記下層 G N D配線と前記片面ホールとの水平方向における 距離より大きいことを特徴とする被測定デバイス搭載ボード。
1 9 . 前記複数の上層 G N D配線のうち、 最も前記信号用配線に近レ、前記上層 G N D配線と前記片面ホールとの前記水平方向における距離は、 前記下層 G N D配線 と前記片面ホールとの前記水平方向における距離と略同一であり、 他の前記上層 G N D配線と前記片面ホールとの前記水平方向における距離より小さいことを特徴と する請求項 1 8に記載の被測定デバィス搭載ボード。
2 0 . 前記片面ホールは、 前記ソケットの下面から、 前記ソケットの上面に達し ない中層位置まで形成される請求項 1 8に記載の被測定デパイス搭載ポード。
2 1 . 電子デバイスと、 前記電子デバイスを試験する試験装置とを電気的に接続 する被測定デバイス搭載ボードであって、
複数の層に配線が形成されたソケット基板と、
前記ソケット基板の下面に設けられ、 前記電子デバイスに供給する試験信号を前 記試験装置から受け取るコネクタと
を備え、
前記ソケット基板は、
前記ソケット基板のいずれかの層に形成され、 前記試験信号を前記電子デバイス に伝送する信号用配線と、
前記ソケットの下面から、前記ソケットの上面に達しない中層位置まで形成され、 前記コネクタと、 前記信号用配線とを電気的に接続する片面ホールと、
前記信号用配線と異なる複数の層において、 前記片面ホールを前記ソケット基板 の上面まで延長した場合に、 前記片面ホールが形成される領域以外に形成され、 そ れぞれ接地電位に接続される複数の G N D配線と
を有することを特徴とする被測定デパイス搭載ボード。
2 2 . 電子デパイスと、 前記電子デパイスを試験する試験装置とを電気的に接続 するプローブカードであって、
前記電子デバィスの端子と電気的に接続するプローブピンと、
前記プローブピンを保持するプローブ基板と、
前記電子デバイスに供給する試験信号を前記試験装置から受け取り、 前記プロ一 ブピンに供給する高周波信号用コネクタと、
前記高周波信号用コネクタより、 前記プローブピンから遠い位置に設けられ、 前 記高周波信号用コネクタが前記プローブピンに供給する前記試験信号より周波数の 低い信号を前記試験装置から受け取り、 前記プローブピンに供給する低周波信号用 コネクタと
を備えることを特徴とするプローブカード。
2 3 . I C試験装置において被測定デバイスを試験する電気信号をインタフエ ースするために使用されるポードであって、
多層プリント配線板構造を有し、
内層配線パターンの両端のいずれか一方がスルーホールと接続され、残る他方 力 S S V H ( Surface Buried Via Hole )と接続され、 前記内層配線パターンの層を挟むように上下に接地層を備え、
前記 S V Hの周辺部の接地層は、当該 S V Hのスタブ部位の存在に伴う伝送特 性の劣化を低減するように、 当該スタブ部位と接地層との距離を形成し、 それら接続された S V H、内層配線パターン及ぴスルーホールによって表裏両 面間の配線が構成されていることを特徴とする被測定デバイス搭載ボード。
2 4 . 前記被測定デパイス搭載ボードは、
前記内層配線パターンの層と接地層を有する複数層構成の複数層プリント基 板を備え、
少なくとも 2枚の前記複数層プリント基板を貼り合わせた後に、前記内層配線 パターンの両端の前記一方と接続される前記スルーホールを形成して多層プリ ント配線板を形成し、
前記複数層プリント基板の段階で形成された所定のスルーホールを、前記内層 配線パターンの両端の前記他方と接続される前記 S V Hとして適用し、
前記内線配線パターンの導体幅と、上下の前記接地層の距離とに基づいて、所 定の特性インピーダンスを形成することを特徴とする請求項 2 3に記載の被測 定デバイス搭載ボード。
2 5 . テストへッドと被測定デバイスとの間を通過する電気信号をインタフエ ースする I C試験装置のデバイスインタフェース部において、
被測定デバイスを試験する電気信号をインタフェースするために使用する被 測定デバイス搭載ボードが、
多層プリント配線板構造を有し、 '
内層配線パターンの両端のいずれか一方がスルーホールと接続され、残る他方 力 V H (Surf ace Buried Via Hole )と接続され、
前記内層配線パターンの層を挟むように上下に接地層を備え、
前記 S V Hの周辺部の接地層は、当該 S V Hのスタブ部位の存在に伴う伝送特 性の劣化を低減するように、 当該スタプ部位と接地層との距離を形成し、 それら接続された S V H、内層配線パターン及びスルーホールによって表裏両 面間の配線が構成されていることを特徴とするデバイスィンタフェース部。
PCT/JP2003/013595 2002-10-31 2003-10-24 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 WO2004040325A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
AU2003275636A AU2003275636A1 (en) 2002-10-31 2003-10-24 Connection unit, board mounting device to be measured, probe card, and device interface unit
JP2004548034A JP4188917B2 (ja) 2002-10-31 2003-10-24 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
DE10392309T DE10392309T5 (de) 2002-10-31 2003-10-24 Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
US10/800,189 US7098680B2 (en) 2002-10-31 2004-03-12 Connection unit, a board for mounting a device under test, a probe card and a device interfacing part
US11/487,091 US7518379B2 (en) 2002-10-31 2006-07-14 Connection unit, a board for mounting a device under test, a probe card and a device interfacing part
US12/378,856 US7791360B2 (en) 2002-10-31 2009-02-20 Connection unit, a board for mounting a device under test, a probe card and a device interfacing part

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-317287 2002-10-31
JP2002317287 2002-10-31
JP2002-338560 2002-11-21
JP2002338560 2002-11-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/800,189 Continuation US7098680B2 (en) 2002-10-31 2004-03-12 Connection unit, a board for mounting a device under test, a probe card and a device interfacing part

Publications (1)

Publication Number Publication Date
WO2004040325A1 true WO2004040325A1 (ja) 2004-05-13

Family

ID=32232662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013595 WO2004040325A1 (ja) 2002-10-31 2003-10-24 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部

Country Status (8)

Country Link
US (3) US7098680B2 (ja)
JP (2) JP4188917B2 (ja)
KR (2) KR100717479B1 (ja)
CN (1) CN100344976C (ja)
AU (1) AU2003275636A1 (ja)
DE (1) DE10392309T5 (ja)
TW (1) TWI235238B (ja)
WO (1) WO2004040325A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278781A (ja) * 2006-04-05 2007-10-25 Denso Corp 半導体評価装置
CN108627676A (zh) * 2017-12-11 2018-10-09 研祥智能科技股份有限公司 信号自动对接装置及收容结构
KR102520852B1 (ko) * 2022-10-14 2023-04-13 주식회사 유니밴스 프로브카드용 탑 보강판

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841990B2 (en) * 2001-10-31 2005-01-11 Agilent Technologies, Inc. Mechanical interface for rapid replacement of RF fixture components
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
DE102004030077A1 (de) * 2004-06-22 2005-10-27 Infineon Technologies Ag Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7528616B2 (en) * 2005-05-27 2009-05-05 Lsi Corporation Zero ATE insertion force interposer daughter card
US20070090849A1 (en) * 2005-10-24 2007-04-26 Romi Mayder Method and apparatus for a DUT contactor
US7492173B2 (en) * 2006-01-12 2009-02-17 Agilent Technologies, Inc. Probe accessories, and methods for probing test points using same
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
US7456643B2 (en) * 2006-06-06 2008-11-25 Advanced Inquiry Systems, Inc. Methods for multi-modal wafer testing using edge-extended wafer translator
TWI445109B (zh) * 2006-07-07 2014-07-11 Advanced Inquiry Systems Inc 平面延伸電導體超越基材邊緣的方法和設備
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
JP4275163B2 (ja) * 2006-09-22 2009-06-10 株式会社アドバンテスト コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置
KR100843224B1 (ko) * 2007-01-04 2008-07-02 삼성전자주식회사 웨이퍼 테스트용 프로브 카드
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
JPWO2009130737A1 (ja) * 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP5269897B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験システムおよび試験用基板ユニット
JP5434019B2 (ja) * 2008-09-03 2014-03-05 三菱電機株式会社 検査用治具
JP5683961B2 (ja) * 2008-10-28 2015-03-11 株式会社アドバンテスト 試験装置および回路モジュール
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
WO2011002709A1 (en) * 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
DE102009051370A1 (de) * 2009-06-04 2010-12-09 Rohde & Schwarz Gmbh & Co Kg Messkoppler in Bandleitertechnik
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
CN102142856B (zh) * 2010-01-29 2014-04-30 深圳富泰宏精密工业有限公司 便携式电子装置
KR101640831B1 (ko) * 2010-03-16 2016-07-20 삼성전자주식회사 반도체 소자 및 이를 포함하는 테스트 장치
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
CN102802350A (zh) * 2011-05-27 2012-11-28 鸿富锦精密工业（深圳）有限公司 电路板组合及其辅助测试电路板
CN103917880B (zh) 2011-11-09 2016-06-08 爱德万测试公司 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
CN103116119A (zh) * 2011-11-17 2013-05-22 上海航天测控通信研究所 基于hm276层叠式电子产品的测试台及其测试方法
FI124554B (en) 2012-05-28 2014-10-15 Tellabs Oy Equipment and plug-in unit for the equipment
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9599661B2 (en) * 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
TWI529396B (zh) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
KR102468792B1 (ko) * 2015-11-13 2022-11-18 삼성전자주식회사 인터페이스 보드, 그를 포함하는 mcp 테스트 시스템 및 이를 이용한 mcp 테스트 방법
US10381276B2 (en) * 2015-12-17 2019-08-13 International Business Machines Corporation Test cell for laminate and method
US10120621B2 (en) * 2016-05-30 2018-11-06 Canon Kabushiki Kaisha Image processing apparatus, image processing method, and storage medium
US11029331B2 (en) * 2016-12-09 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Universal test mechanism for semiconductor device
US20180188288A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Stacked instrument architecture for testing and validation of electronic circuits
JP6946776B2 (ja) * 2017-06-26 2021-10-06 株式会社リコー 回路基板
US11346860B2 (en) * 2019-08-15 2022-05-31 Mpi Corporation Probe head for high frequency signal test and medium or low frequency signal test at the same time
US11150269B2 (en) * 2019-08-15 2021-10-19 Mpi Corporation Probe head for high frequency signal test and medium or low frequency signal test at the same time
CN112540281B (zh) * 2019-09-20 2024-07-19 台湾中华精测科技股份有限公司 测试装置
TWI702410B (zh) * 2019-09-20 2020-08-21 中華精測科技股份有限公司 測試裝置
US11728001B2 (en) * 2020-11-16 2023-08-15 Micron Technology, Inc. Apparatuses for characterizing system channels and associated methods and systems
US11726138B2 (en) * 2021-12-21 2023-08-15 Nanya Technology Corporation Method for testing semiconductor dies and test structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
JPH1164442A (ja) * 1997-08-21 1999-03-05 Ngk Spark Plug Co Ltd 電子部品チップ検査用治具
JP2000081461A (ja) * 1998-07-09 2000-03-21 Advantest Corp 半導体部品取付装置及びコネクタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842672A (ja) 1981-09-05 1983-03-12 Pilot Ink Co Ltd 筆記板用マ−キングインキ
US5034685A (en) * 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US5905382A (en) * 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5764071A (en) * 1996-01-05 1998-06-09 International Business Machines Corporation Method and system for testing an electronic module mounted on a printed circuit board
KR100393316B1 (ko) * 1996-08-09 2003-09-19 가부시키가이샤 아드반테스트 반도체디바이스시험장치
JPH1130644A (ja) 1997-07-14 1999-02-02 Advantest Corp Ｉｃ試験装置のテストヘッドと試料との接続機構
JPH1164377A (ja) * 1997-08-20 1999-03-05 Jsr Corp 積層型コネクターおよび回路基板検査用アダプター装置
DE19931337A1 (de) * 1998-07-09 2000-01-27 Advantest Corp Befestigungsvorrichtung für Halbleiter-Bauelemente
US6522156B2 (en) * 2000-02-23 2003-02-18 Unisys Corporation Planar subassembly for testing IC chips having faces with pressed electrical contacts that carry all power and signals for the chips
WO2001096885A1 (en) * 2000-06-12 2001-12-20 Phicom Corp Connector apparatus
JP2002151187A (ja) * 2000-11-10 2002-05-24 Tyco Electronics Amp Kk 可動型コネクタ
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US6891384B2 (en) * 2002-06-25 2005-05-10 Xilinx, Inc. Multi-socket board for open/short tester

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
JPH1164442A (ja) * 1997-08-21 1999-03-05 Ngk Spark Plug Co Ltd 電子部品チップ検査用治具
JP2000081461A (ja) * 1998-07-09 2000-03-21 Advantest Corp 半導体部品取付装置及びコネクタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278781A (ja) * 2006-04-05 2007-10-25 Denso Corp 半導体評価装置
CN108627676A (zh) * 2017-12-11 2018-10-09 研祥智能科技股份有限公司 信号自动对接装置及收容结构
CN108627676B (zh) * 2017-12-11 2024-02-13 研祥智慧物联科技有限公司 信号自动对接装置及收容结构
KR102520852B1 (ko) * 2022-10-14 2023-04-13 주식회사 유니밴스 프로브카드용 탑 보강판

Also Published As

Publication number Publication date
JP5143921B2 (ja) 2013-02-13
CN1556928A (zh) 2004-12-22
US20040174180A1 (en) 2004-09-09
JPWO2004040325A1 (ja) 2006-03-02
KR100717479B1 (ko) 2007-05-14
US7791360B2 (en) 2010-09-07
US20070024307A1 (en) 2007-02-01
KR20070056158A (ko) 2007-05-31
TWI235238B (en) 2005-07-01
KR20050055619A (ko) 2005-06-13
CN100344976C (zh) 2007-10-24
DE10392309T5 (de) 2005-01-05
US7518379B2 (en) 2009-04-14
JP2011154033A (ja) 2011-08-11
KR100905133B1 (ko) 2009-06-29
JP4188917B2 (ja) 2008-12-03
AU2003275636A1 (en) 2004-05-25
US7098680B2 (en) 2006-08-29
US20090160467A1 (en) 2009-06-25
TW200416396A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
WO2004040325A1 (ja) 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
US7088118B2 (en) Modularized probe card for high frequency probing
US6853205B1 (en) Probe card assembly
TWI452307B (zh) 測試插座
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
JP6158023B2 (ja) プローブカード用ファインピッチインターフェース
KR101393175B1 (ko) 집적 고속 프로브 시스템
JP2630509B2 (ja) 回路試験用プローブ装置
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
KR20040065274A (ko) 테스트 헤드용 가요성 인터페이스
US7649375B2 (en) Connector-to-pad printed circuit board translator and method of fabrication
CN112394204A (zh) 可同时用于高频及中低频讯号测试的探针头
US6812720B1 (en) Modularized probe card with coaxial transmitters
JP2008210839A (ja) フレキシブル基板及び電子部品試験装置
JP2001343433A (ja) 半導体テスト装置
US20030071643A1 (en) High-density PCB test jack
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
KR100774035B1 (ko) 피측정 디바이스 탑재보드 및 프로브 카드
TWI413777B (zh) Multi - power circuit board and its application probe card
CN117825768A (zh) 探针卡、探针台以及探针卡应用方法
KR20230158977A (ko) 절연케이블 기반의 프로브카드
JP2000314745A (ja) プローブ先端構成
TW201333494A (zh) 整合式高速測試模組

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 10800189

Country of ref document: US

Ref document number: 1020047003739

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038010585

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004548034

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 1020077000927

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1020077009289

Country of ref document: KR

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607